JP2013102423A

JP2013102423A - 電源切換装置

Info

Publication number: JP2013102423A
Application number: JP2012223075A
Authority: JP
Inventors: Akihiro Kawada; 章弘川田
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2011-10-20
Filing date: 2012-10-05
Publication date: 2013-05-23
Anticipated expiration: 2032-10-05
Also published as: JP5954091B2

Abstract

【課題】電圧変動の少ない電源切り換えを確実に行うことができる電源切換装置を提供する。
【解決手段】第２電源が接続される第２電源接続部、第２電源の電圧よりも高い電圧の第１電源が接続される第１電源接続部、負荷回路が接続される電源出力部、定電圧回路の出力端子と電源出力部とを接続するダイオード、第１電源接続部とダイオードとの間に挿入され第１電源の電圧を第２電源の電圧よりもダイオードの順方向電圧降下分高い電圧まで降圧する定電圧回路、第２電源接続部と電源出力部との接続をオン／オフするＭＯＳスイッチと、第１電源接続部から電源が供給され、第２電源接続部または電源出力部の電圧と定電圧回路の出力電圧とを比較し、定電圧回路の出力電圧が第２電源接続部または電源出力部の電圧よりも高いとき、第１電源の電圧をＭＯＳスイッチに導通することによってＭＯＳスイッチをオフする比較回路と、を備える。
【選択図】図２

Description

この発明は、複数の電源を接続可能で、電源の接続／切り離しに応じて負荷に接続する電源を切り換える電源切換装置に関する。

ポータブル電子機器はバッテリで動作可能であるとともに、バッテリの消耗を抑えるため、ＡＣアダプタやＵＳＢなどの外部電源が接続可能にされているものが多い。このような複数の電源を接続可能な機器の場合、複数の電源同士の衝突をさけるために、電源切換装置が内蔵される。電源切換装置としては、特許文献１に記載のようなものがある。

特許第２８８２３３２号公報

特許文献１の従来技術に記載された切換回路は、バッテリとＡＣアダプタとをダイオードＯＲで切り換えるものであるが、ダイオードＯＲ回路はダイオードの順方向の電圧降下だけ負荷に供給される電圧が低くなるため、容量が限られたバッテリから電源を供給する場合に不利である。また、特許文献１の実施形態に記載された切換回路は、バッテリとＡＣアダプタとをオン抵抗の低いＭＯＳスイッチ（ＭＯＳ−ＦＥＴ）で切り換えるものであるが、バッテリ側のＭＯＳスイッチをオフするためにＡＣアダプタの電圧をバッテリの電圧よりも高く設定する必要があるため、負荷に供給される電圧がバッテリ動作時とＡＣアダプタ動作時で異なるという欠点がある。

また、上記のような欠点を解消するため、図１に示すような電源切換装置が提案されている。この回路は、ＡＣアダプタＶ１０２および３端子レギュレータＵ１０１による電源をダイオードＤ１０３で負荷に接続し、バッテリＶ１０１をＭＯＳスイッチＱ１０１，Ｑ１０２で負荷に接続した回路であり、ＡＣアダプタＶ１０２が接続されているときは、ＭＯＳスイッチＱ１０１，Ｑ１０２をオフすることで電源の衝突を避けるようにしたものである。

この回路では、バッテリＶ１０１をオン抵抗の小さいＭＯＳスイッチＱ１０１，Ｑ１０２でオン／オフしているが、このＭＯＳスイッチＱ１０１，Ｑ１０２は負荷電圧（バッテリ）よりも数ボルト以上高いＡＣアダプタＶ１０２の電圧で駆動されている。このため、ＡＣアダプタが接続されたとき、降圧素子である３端子レギュレータＵ１０１の電圧が負荷電圧まで立ち上がる前にＭＯＳスイッチＱ１０１，Ｑ１０２がオフしてしまい、負荷に供給される電圧にスパイク状の電圧降下が生じてしまう。負荷電圧が３．３Ｖの場合、電圧降下が１Ｖ前後に達するため、負荷回路のシステムがリセットしてしまうおそれがあった。

一方、３端子レギュレータＵ１０１の出力でＭＯＳスイッチＱ１０１，Ｑ１０２を駆動することも考えられるが、３端子レギュレータＵ１０１の出力電圧は、バッテリＶ１０１とほぼ同じ（ダイオードＤ１０３の順方向電圧降下分高い程度）であるため、ＭＯＳスイッチＱ１０１，Ｑ１０２を完全に駆動（オフ）することができない。

この発明は、電圧変動の少ない電源切り換えを確実に行うことができる電源切換装置を提供することを目的とする。

本発明は、第２電源が接続される第２電源接続部と、前記第２電源の電圧よりも高い電圧の第１電源が接続される第１電源接続部と、負荷回路が接続される電源出力部と、前記第１電源接続部と前記電源出力部とを接続するダイオードと、前記第１電源接続部と前記ダイオードとの間に挿入され、前記第１電源の電圧を、前記第２電源の電圧よりも前記ダイオードの順方向電圧降下分高い電圧まで降圧する定電圧回路と、前記第２電源接続部と前記電源出力部との接続をオン／オフするＭＯＳスイッチと、少なくとも前記第１電源接続部から電源が供給され、前記第２電源接続部または前記電源出力部の電圧と前記定電圧回路の出力電圧とを比較し、前記定電圧回路の出力電圧が前記第２電源接続部または前記電源出力部の電圧よりも高いとき、前記第１電源の電圧を前記ＭＯＳスイッチに導通することにより、前記ＭＯＳスイッチをオフする比較回路と、を備えたことを特徴とする。

なお、前記第１電源としてＵＳＢ、ＡＣアダプタ等の外部電源を接続し、第２電源としてバッテリを接続してもよい。

本発明によれば、第２電源接続部と電源接続部との間をＭＯＳスイッチで接続しているためオン抵抗が少なく、第２電源をバッテリとした場合に無駄な電力消費を抑えることができる。

また、本発明によれば、定電圧回路が、第１電源の電圧を前記第２電源の電圧よりもダイオードの順方向電圧降下分高い電圧に制御するため、ダイオードを介して供給される第１電源の電圧が第２電源の電圧と同じになり、電源が切り換わっても負荷電源の変動が生じない。

さらに、本発明によれば、第２電源接続部または電源出力部の電圧と定電圧回路の出力電圧とを比較して、ＭＯＳスイッチのオン／オフを切り換えるため、定電圧回路の出力電圧が十分に高い状態で切り換えが行われ、切り換え時にスパイク状の電圧降下が生じない。また、上述のように、定電圧回路の出力電圧は、第２電源の電圧よりもダイオードの順方向電圧降下分高い電圧に制御されているため、比較回路による切り換えが確実である。さらに、比較回路が、第１電源の電圧を導通してＭＯＳスイッチに印加していることにより、ＭＯＳスイッチの駆動（オフ）を確実に行うことが可能である。

従来の電源切換装置の回路図この発明の実施形態である電源切換装置のブロック図電源切換装置の回路図電源切換装置の各部の電圧変化を示す図この発明の他の実施形態である電源切換装置のブロック図他の実施形態の電源切換装置の回路図

図面を参照してこの発明の実施形態である電源切換装置について説明する。図２は電源切換装置のブロック図である。また、図３は、電源切換装置の具体的な回路例を示す図である。

電源切換装置１は、プライマリ電源接続部１１、セカンダリ電源接続部１２、負荷回路接続部１３を有する。負荷回路接続部１３にはオーディオ回路などの負荷回路２が接続される。なお、負荷回路接続部１３は、本実施形態の電源切換回路１と負荷回路２との境界点であればよく、必ずしも端子である必要はない。プライマリ電源接続部１１には、プライマリ電源３が接続される。プライマリ電源３は、優先して使用される電源であり、この実施形態ではＵＳＢが用いられる。したがって、プライマリ電源３は、５Ｖの電源である。なお、プライマリ電源３としてＡＣアダプタを使用してもよい。セカンダリ電源接続部１２には、セカンダリ電源４が接続される。セカンダリ電源４は、バッテリ（蓄電池）であり、基本的に常時接続されているが、プライマリ電源３が接続されいるときは使用されず、プライマリ電源３が接続されていないとき使用される電源である。なお、セカンダリ電源４の出力電圧と負荷回路２の動作電圧はほぼ同じであり、たとえば３．３Ｖ（＝ＶＯ）である。一方、プライマリ電圧３の電圧（ＶＢＵＳ）は、上述したようにこれよりも高い電圧（５Ｖ）であり、定電圧回路１６で降圧される。

プライマリ電源接続部１１と負荷回路接続部１３との間には、定電圧回路１６およびダイオード１４が挿入されている。定電圧回路１６は、出力電圧が負荷電圧（ＶＯＵＴ）と同じ３．３Ｖの端子レギュレータである。定電圧回路１６の入力端子ＶＤＤにプライマリ電源接続部１１が接続され、出力端子ＶＯにダイオード１４のアノードが接続されている。また、ダイオード１４のカソードが負荷回路接続部１３に接続されている。したがって、ダイオード１４は、プライマリ電源接続部１１から負荷回路接続部１３に向けて順方向に挿入されており、定電圧回路１６の出力電圧は、ダイオード１４の順方向電圧降下ＶＦ分降下して負荷回路接続部１３に供給される。ＶＦは０．７Ｖ程度である。このため、定電圧回路１６の接地端子ＧＮＤには、出力電圧をＶＦ上昇させ、ＶＯＵＴ＋ＶＦ（＝４．０Ｖ）にするためのバイアス電源１６Ａが接続されている。このバイアス電源１６Ａは、図３に示すように、ダイオード１４と同じ仕様のダイオードＤ２およびこのダイオードＤ２に電流を流して降下電圧を発生させる抵抗器Ｒ９で達成することができる。

以上の構成により、プライマリ電源接続部１１にプライマリ電源３が接続されると、定電圧回路１６がＶＯＵＴ＋ＶＦ＝４．０Ｖの安定化された電圧（ＶＲＥＧ）を出力し、この電圧がダイオード１４でＶＦ分降下され、ＶＯが負荷回路接続部１３に供給される。このように、プライマリ電源接続部１１にプライマリ電源３が接続されると、プライマリ電源３側の電圧が必ず負荷回路接続部１３に接続される。

一方、セカンダリ電源接続部１２と負荷回路接続部１３との間にには、ＭＯＳスイッチ１５が設けられている。ＭＯＳスイッチ１５は、２つのｐチャンネルＭＯＳ−ＦＥＴＱ１、Ｑ２を逆向きに直列接続した逆流防止構造になっている。すなわち、２つのｐチャンネルＭＯＳ−ＦＥＴのドレイン同士を接続し、一方のＭＯＳ−ＦＥＴのソース（基板）をセカンダリ電源接続部１２、もう一方のＭＯＳ−ＦＥＴのソース（基板）を負荷回路接続部１３に接続している。この接続により、２つのＭＯＳ−ＦＥＴに生じる寄生ダイオードが逆接続になり、ＭＯＳスイッチ１５（２つのＭＯＳ−ＦＥＴ）のオフ時に、プライマリ電源の電流が負荷回路接続部１３からセカンダリ電源接続部１２へ逆流しないようになっている。なお、ＭＯＳスイッチ１５は、ｐチャンネルのエンハンスメントＭＯＳ−ＦＥＴで構成されているため、ゲート電位が定電位Ｌのときオン（導通）し、ゲート電位が高電位Ｈのときオフ（遮断）する。

ＭＯＳスイッチ１５のゲートには、コンパレータ１７の出力端子が接続されており、コンパレータ１７の出力電圧ＶＳＥＬが印加される。なお、コンパレータ１７には、電源選択回路１８を介して、プライマリ電源３またはセカンダリ電源４から電力が供給される。電源選択回路１８は、たとえば図３に示すように、ダイオードＯＲ回路で構成される。プライマリ電源３はセカンダリ電源４よりも高電圧であるため、プライマリ電源３が供給されているときは、セカンダリ電源４が供給されているか否かにかかわらず、プライマリ電源３の電圧がコンパレータ１７に供給される。

コンパレータ１７の非反転入力端子（＋）には、定電圧回路１６の出力端子ＶＯが接続され、出力電圧ＶＲＥＧが印加される。また、コンパレータ１７の反転入力端子（−）には、セカンダリ電源接続部１２が接続されている。したがって、定電圧回路１６の出力電圧ＶＲＥＧがセカンダリ電源接続部１２の電圧よりも高いときコンパレータ１７は高電位Ｈを出力して、ＭＯＳスイッチ１５をオフする。このとき、コンパレータ１７にはプライマリ電源３から高電圧（たとえば５Ｖ）が印加されているため、出力電圧ＶＳＥＬの高電位ＨはＭＯＳスイッチ１５をオフするために十分な電位である。また、定電圧回路１６の出力電圧ＶＲＥＧがセカンダリ電源接続部１２の電圧がよりも低いときコンパレータ１７は低電位Ｌを出力して、ＭＯＳスイッチ１５をオンする。

すなわち、セカンダリ電源（バッテリ）４が接続されており、プライマリ電源３が接続されていない場合には、コンパレータは低電位Ｌを出力するため、ＭＯＳスイッチ１５がオンして、セカンダリ電源接続部１２（セカンダリ電源４）を負荷回路接続部１３に接続する。一方、プライマリ電源３が接続されている場合には、定電圧回路１６の出力電圧は、ＶＯ＋ＶＦで、セカンダリ電源４の電圧よりも高いため、セカンダリ電源４が接続されていても、コンパレータ１７は高電位Ｈを出力してＭＯＳスイッチ１５がオフする。これによって、プライマリ電源３の電流がセカンダリ電源接続部１２側へ逆流するのが防止される。上述したように、プライマリ電源３が接続されているときは、定電圧回路１６の出力がダイオード１４を介して負荷回路接続部１３に供給されるため、この電圧供給にコンパレータ１７、ＭＯＳスイッチ１５の状態は関与しない。

図３の回路図において、コンパレータ１７は、２つのトランジスタＱ３，Ｑ４および抵抗Ｒ７、Ｒ８で構成されている。２つのトランジスタＱ３，Ｑ４を差動接続し、トランジスタＱ４のコレクタと接地との間に接続された抵抗Ｒ８に生じた電圧を出力電圧ＶＳＥＬとしてＭＯＳスイッチ１５に供給している。なお、トランジスタＱ３のコレクタと接地との間に接続された抵抗Ｒ７は、抵抗Ｒ８とバランスをとるための抵抗器である。抵抗Ｒ６を介してトランジスタＱ３のベースに定電圧回路１６の出力電圧が供給され、抵抗Ｒ５を介してトランジスタＱ４のベースにセカンダリ電源４の電圧が供給される。

この構成で、トランジスタＱ４に入力されるセカンダリ電源４の電圧が、トランジスタＱ３に入力される定電圧回路１６の電圧ＶＲＥＧよりも低いとき、すなわち、プライマリ電源３が接続されているとき、トランジスタＱ４がオンして抵抗Ｒ８に電流が流れ、抵抗Ｒ８に電圧が生じる。この電圧が出力電圧ＶＳＥＬとして高電位Ｈが出力される。これにより、ＭＯＳスイッチ１５がオフする。逆に、トランジスタＱ４に入力されるセカンダリ電源４の電圧が、トランジスタＱ３に入力される定電圧回路１６の出力電圧よりも高いとき、すなわち、セカンダリ電源４が接続され、プライマリ電源３が接続されていないとき、トランジスタＱ３がオンしてトランジスタＱ４がオフする。したがって、抵抗Ｒ８に電流が流れず、抵抗Ｒ８に電圧が生じないため、出力電圧ＶＳＥＬとして低電位Ｌが出力される。これにより、ＭＯＳスイッチ１５がオンする。

なお、図３において、抵抗Ｒ２はプライマリ電源３が接続されていないときにプライマリ電源接続部１１を接地電位に落とすプルダウン抵抗、抵抗Ｒ３はセカンダリ電源４が接続されていないときにセカンダリ電源接続部１２を接地電位に落とすプルダウン抵抗である。コンデンサＣ２は、定電圧回路１６に入力されるプライマリ電源４の電圧のリプルを吸収する平滑コンデンサである。コンデンサＣ１は、負荷回路２に供給される電源電圧の変動を吸収する平滑コンデンサである。

ここで、図４を参照して、セカンダリ電源４によって負荷回路２に電源が供給されている途中でプライマリ電源３が接続された場合、および、プライマリ電源３、セカンダリ電源４の両方が接続されている状態からプライマリ電源３が切り離された場合について説明する。

図４のグラフは、図３に示した回路で各部品を以下のような仕様のものにした場合の電圧変化を示している。
定電圧回路１６（ＩＣ１）ＲＯ１０２Ｎ３３１（リコー社製）
トランジスタＱ１，Ｑ２ＭＣＨ６３３６
トランジスタＱ３，Ｑ４２ＳＡ１５７６Ａ
ダイオードＤ１〜Ｄ５１ＳＳ３５５
コンデンサＣ１，Ｃ２１００μＦ
コンデンサＣ３１μＦ
抵抗Ｒ１，Ｒ２，Ｒ３１００ｋΩ
抵抗Ｒ４１００Ω
抵抗Ｒ５，Ｒ６１０ｋΩ
抵抗Ｒ７，Ｒ８１ｋΩ
抵抗Ｒ９３３０Ω

また、図４の４段のグラフは、それぞれ以下の電圧の変化を表している。
ＶＢＵＳ：プライマリ電源接続端子１１の入力電圧
ＶＲＥＧ：定電圧回路１６の出力電圧
ＶＳＥＬ：コンパレータ１７の出力電圧
ＶＯＵＴ：負荷回路接続部１３の出力電圧

なお、セカンダリ電圧接続部１２には、常時セカンダリ電源４が接続されており３．３Ｖの電圧が供給されているものとする。

プライマリ電源３が接続されていないとき（例えば０．５秒）は、ＶＢＵＳが０Ｖであり、ＶＲＥＧもＶＳＥＬも同様に０Ｖである。このため、ＭＯＳスイッチ１５がオンしており、ＶＯＵＴにはセカンダリ電源４の電圧が表れている。

プライマリ電源３が接続され、ＶＢＵＳが立ち上がる過程（例えば１．０〜１．０５秒付近）では、ＶＢＵＳの立ち上がりに同期してＶＲＥＧも立ち上がる。なお、上述したように、定電圧回路１６の出力は、バイアス電源１６ＡによりＶＯＵＴ＋ＶＦ（＝４．０Ｖ）に設定されている。ＶＲＥＧがほぼピーク値（４．０Ｖ）に達したときＶＳＥＬが立ち上がる。この瞬間にＭＯＳスイッチ１５がオフしてセカンダリ電源４が遮断され、ＶＯＵＴにはダイオード１４でＶＦ分電圧降下されたＶＲＥＧが表れる。なお、このグラフでは、負荷電流変動（ロードレギュレーション）等によりＶＯＵＴは３．２Ｖとなっている。

逆に、ＶＢＵＳの立ち下がる過程（例えば２．０５〜２．１秒付近）では、ＶＢＵＳの立ち下がりに同期してＶＲＥＧも立ち下がるが、ＶＲＥＧがピーク値から低下し始めたときＶＳＥＬが立ち下がる。この瞬間にＭＯＳスイッチ１５がオンしてセカンダリ電源４が導通し、ＶＯＵＴにはセカンダリ電源４の電圧が表れる。

このように、コンパレータ１７は、定電圧回路１６の出力電圧ＶＲＥＧのほぼピークの電圧で出力電圧ＶＳＥＬの高電位Ｈ／低電位Ｌの切り換えを行うため、ＶＲＥＧが立ち上がり途中で低い電圧のときにセカンダリ電源４が遮断されない。また、ＶＲＥＧが立ち下がって低い電圧になるまでセカンダリ電源４の遮断が継続されない。これにより、プライマリ電源３／セカンダリ電源４の電源切換時に、スパイク状の電圧降下が生じない。

なお、上記実施形態では、コンパレータ１７に電源選択回路１８を介して両方から選択して電源が供給されているが、プライマリ電源３からのみ供給を受けるようにしてもよい。プライマリ電源３から電源を受ければ、プライマリ電源３が接続されたとき動作して高電位Ｈを出力してＭＯＳスイッチ１５をオフすることができる。

また、上記実施形態では、コンパレータ１７の反転入力端子は、ＭＯＳスイッチ１５の手前に接続されてセカンダリ電源４の電圧を取り込んでいるが、コンパレータ１７の反転入力端子をＭＯＳスイッチ１５の後段に接続して、負荷電圧ＶＯＵＴを入力するようにしてもよい。この接続でプライマリ電源３が接続された場合、ＶＲＥＧがＶＯＵＴよりも０．２Ｖ高いためコンパレータ１７が動作してＭＯＳスイッチ１５がオフされる。

図５、図６に、コンパレータ１７をプライマリ電源３で駆動し、コンパレータ１７の反転入力端子にＶＯＵＴを入力する電源切換装置１′のブロック図および回路図を示す。図５、図６のブロック図、回路図において、図２、図３に示したブロック図および回路図と同一構成の部分は同一番号を付して説明を省略する。

図５、図６に示す電源切換装置１′のブロック図において、図２、図３の電源切換装置１と異なる点は以下のとおりである。
電源選択回路１８を無くし、プライマリ電源接続部１１からコンパレータ１７に直接電力を供給するようにした点
コンパレータ１７の反転入力端子をＭＯＳスイッチ１５の出力側、すなわち、ＶＯＵＴに接続した点
逆流防止用ダイオードとして、シリコンダイオード１４に代えて、順方向電圧降下ＶＦ＝０．２Ｖのショットキーバリアダイオード１４′を用いた点
３．３Ｖ出力の定電圧回路１６に代えて、３．５Ｖ出力の定電圧回路１６′を用い、逆流防止用ダイオード１４′の電圧降下分のバイアス電源１６Ａを不要とした点

以上の構成により、コンパレータ１７の非反転入力端子に入力されるＶＲＥＧが反転入力端子に入力されるＶＯＵＴよりも高いときコンパレータ１７は高電位Ｈを出力してＭＯＳスイッチ１５をオフする。プライマリ電源３が接続されると、即座にコンパレータ１７が起動するが、定電圧回路１６′の出力電圧ＶＲＥＧは徐々に上昇してゆき、ＶＯＵＴを超えた時点でコンパレータ１７がＨを出力する。これにより、逆流防止用ダイオード１４′の出力側の電圧すなわち０．２Ｖ電圧降下したＶＲＥＧが、ＶＯＵＴとほぼ同電圧になったときＭＯＳスイッチ１５がオフされ、スパイク電圧をほぼ生じさせることなくセカンダリ電源４からプライマリ電源３への電源の切り換えが行われる。

なお、コンパレータ１７は、図６に示すようにディスクリート回路で構成してもよく、ＩＣで構成してもよい。また、コンパレータ１７の反転入力端子は上述したように、ＭＯＳスイッチ１５の入力側、出力側のどちらに接続してもよく、より間接的な経路でセカンダリ電源４に接続されてもよい。すなわち、コンパレータ１７の反転入力端子は、何らかの電源でＶＯＵＴ＋ΔＶの電圧にバイアスされていればよい。ΔＶは、コンパレータ１７の動作しきい値電圧Ｖｔｈ以上であればよい。Ｖｔｈは、コンパレータ１７の特性で決定されるが、数十ｍＶ〜１００ｍＶ程度である。この実施形態では、ΔＶ＝ＶＦ、すなわち逆流防止用ダイオード１４′の順方向降下電圧０．２Ｖである。要するに、ＭＯＳスイッチ１５がオンからオフに切り換わる時点（負荷回路２にＶＯＵＴを供給する電源がセカンダリ電源４からプライマリ電源３に切り換わる時点）のスパイク電圧が最小になる電圧に設定すればよい。

この実施形態の電源切換装置は、たとえば、バッテリ駆動のホータブル電子機器に内蔵される。そして、この電子機器にＡＣアダプタやＵＳＢを接続したり、ＡＣアダプタやＵＳＢが接続されたクレードルに置いたときに動作して電源をバッテリからＡＣアダプタやＵＳＢに切り換える機能を果たす。

１電源切換装置
２負荷回路
３プライマリ電源
４セカンダリ電源
１５ＭＯＳスイッチ
１７コンパレータ

Claims

第２電源が接続される第２電源接続部と、
前記第２電源の電圧よりも高い電圧の第１電源が接続される第１電源接続部と、
負荷回路が接続される電源出力部と、
前記第１電源接続部と前記電源出力部とを接続するダイオードと、
前記第１電源接続部と前記ダイオードとの間に挿入され、前記第１電源の電圧を、前記第２電源の電圧よりも前記ダイオードの順方向電圧降下分高い電圧まで降圧する定電圧回路と、
前記第２電源接続部と前記電源出力部との接続をオン／オフするＭＯＳスイッチと、
少なくとも前記第１電源接続部から電源が供給され、前記第２電源接続部または前記電源出力部の電圧と前記定電圧回路の出力電圧とを比較し、前記定電圧回路の出力電圧が前記第２電源接続部または前記電源出力部の電圧よりも高いとき、前記第１電源の電圧を前記ＭＯＳスイッチに導通することにより、前記ＭＯＳスイッチをオフする比較回路と、
を備えた電源切換装置。
前記第１電源はＵＳＢ、ＡＣアダプタ等の外部電源であり、第２電源はバッテリである請求項１に記載の電源切換装置。