JP2013069143A - シミュレーション装置およびシミュレーション方法 - Google Patents

Abstract

【課題】ＥＳＤ保護素子を有する半導体回路の回路シミュレーションを高速かつ精度よく行うことができるシミュレーション装置を提供する。
【解決手段】ＥＳＤ保護素子を有する半導体回路の動作検証を行うシミュレーション装置は、ＥＳＤ保護素子の等価回路のパラメータファイルを作成する第１のパラメータファイル作成部と、半導体回路内のＥＳＤ保護素子以外の内部回路のパラメータファイルを作成する第２のパラメータファイル作成部と、作成したパラメータファイルを記憶するパラメータファイル記憶部と、記憶したパラメータファイルを選択するパラメータファイル選択部と、選択したパラメータファイルを利用して半導体回路のネットリストを作成するネットリスト作成部と、ネットリストに基づいて半導体回路の動作検証を行うシミュレーション実行部とを備える。
【選択図】図３

Description

本発明は、ＥＳＤ（Electro Static Discharge）保護素子を含む半導体回路の動作検証を行うシミュレーション装置およびシミュレーション方法に関する。

集積回路の入出力ピンが人体などの帯電体に触れて瞬時に電流が流れても、集積回路内部の素子や配線が破壊されないように、集積回路内にＥＳＤ保護素子を設けることが多い。

ＥＳＤ保護素子は、スナップバック特性と呼ばれる複雑な電流−電圧特性を持っている。このため、ＥＳＤ保護素子の動作を回路シミュレーションで再現するのは容易ではない。

また、スナップバック特性を表す折れ線を複数の領域に分割して、各領域ごとに回路シミュレーションを行うことも考えられるが、各領域の境界位置は不連続点となり、連続した回路シミュレーションができないことから、動作検証の精度を向上するのは困難である。

特開２０１０−４０６７０号公報

本発明は、ＥＳＤ保護素子を有する半導体回路の回路シミュレーションを高速かつ精度よく行うことができるシミュレーション装置を提供するものである。

上記の課題を解決するために、本発明の一態様では、ＥＳＤ（Electro Static Discharge）保護素子を有する半導体回路の動作検証を行うシミュレーション装置において、
前記ＥＳＤ保護素子の等価回路のパラメータファイルを作成する第１のパラメータファイル作成部と、
前記半導体回路内の前記ＥＳＤ保護素子以外の内部回路のパラメータファイルを作成する第２のパラメータファイル作成部と、
前記第１および第２のパラメータファイル作成部が作成したパラメータファイルを記憶するパラメータファイル記憶部と、
前記ＥＳＤ保護素子の動作検証を行うか否かに応じて、前記パラメータファイル記憶部に記憶されたパラメータファイルの一部を選択するパラメータファイル選択部と、
前記パラメータファイル選択部で選択したパラメータファイルを利用して、前記半導体回路のネットリストを作成するネットリスト作成部と、
前記ネットリストに基づいて前記半導体回路の動作検証を行うシミュレーション実行部と、を備え、
前記第１のパラメータファイル作成部がパラメータファイルを作成する対象となる前記ＥＳＤ保護素子の等価回路は、
第１および第２の基準電圧端子の間に直列接続される第１および第２のインピーダンス素子と、
前記第１および第２の基準電圧端子の間に直列接続される、第３のインピーダンス素子、整流素子、およびトランジスタと、を有し、
前記トランジスタの制御端子は、前記第１のインピーダンス素子と前記第２のインピーダンス素子との間の接続経路に接続されており、
前記整流素子は、ブレークダウン状態のときは、前記第１のインピーダンス素子から前記第３のインピーダンス素子を通って前記トランジスタに電流を流すように接続されることを特徴とするシミュレーション装置が提供される。

ＥＳＤ保護素子の等価回路１の一例を示す回路図。 図１のＥＳＤ保護素子の等価回路１の電流−電圧特性を示すグラフ。 本発明の一実施形態に係るシミュレーション装置１０の概略構成を示すブロック図。 パラメータファイル記憶部１３に記憶されているパラメータファイルの一例を示す図。 警告部による強調表示の一例を示す図。

以下、本発明の実施の形態について、詳細に説明する。本実施形態に係るシミュレーション装置は、ＥＳＤ保護素子を内蔵する半導体回路の動作検証を行うことを想定している。ＥＳＤ保護素子は、半導体回路の入力ピン、出力ピン、および電源ピンの少なくとも一部のピンに接続されるものである。

図１はＥＳＤ保護素子の等価回路１の一例を示す回路図である。図１の等価回路１は、第１および第２の基準電圧端子Ｖdd，Ｖssの間に直列接続される第１、第２のインピーダンス素子Ｒ１，Ｒ２および整流素子Ｄ１と、第１および第２の基準電圧端子Ｖdd，Ｖssの間に直列接続される、第３のインピーダンス素子Ｒ３、整流素子Ｄ２、トランジスタＱ１および電圧源２と、第１および第２の基準電圧端子Ｖdd，Ｖss間に接続される整流素子Ｄ３とを備えている。

以下では、第１〜第３のインピーダンス素子Ｒ１〜Ｒ３としてそれぞれ抵抗素子Ｒ１〜Ｒ３を用い、整流素子Ｄ１〜Ｄ３としてそれぞれダイオードＤ１〜Ｄ３を用い、トランジスタＱ１としてバイポーラトランジスタＱ１を用いる例を説明する。

この他、図１の等価回路１内のトランジスタＱ１のベース−コレクタ間には、電流源３が接続されている。

図１の等価回路１において、ダイオードＤ１，Ｄ３、電圧源２および電流源３は必須ではないが、以下ではこれらを備えた例を説明する。

ダイオードＤ２のアノードはトランジスタＱ１のコレクタに接続され、ダイオードＤ２のカソードは抵抗素子Ｒ３に接続されている。トランジスタＱ１のエミッタは電圧源２に接続され、トランジスタＱ１のベースは抵抗素子Ｒ１，Ｒ２の接続経路ｎ１に接続されている。

図１の等価回路１は、従来の等価回路１よりも、回路構成を簡略化しており、また、等価回路１内の各回路素子の素子値を簡易に決定できるという特徴を有する。例えば、従来の等価回路の中には、抵抗素子Ｒ１の代わりにダイオードを接続したものがあるが、ダイオードはその素子値（例えばブレークダウン電圧など）を決定するのが容易ではなく、等価回路内の各回路素子の素子値の決定に手間がかかってしまう。これに対して、本実施形態の等価回路１は、ダイオードの代わりに、抵抗素子Ｒ１を接続しているため、後述する手順で、容易に抵抗素子Ｒ１の素子値である抵抗値を決定できる。

このように、図１の等価回路１は、回路構成が単純であることに加えて、各回路素子の素子値を簡易に設定できるという特徴を有する。また、図１の等価回路１は、後述するように、ＥＳＤ保護素子のスナップバック特性への合わせ込みに優れている。

図２は図１のＥＳＤ保護素子の等価回路１の電流−電圧特性を示すグラフである。図２の横軸は第１および第２の基準電圧端子Ｖdd，Ｖss間を流れる電流、縦軸は第１および第２の基準電圧端子Ｖdd，Ｖss間の電圧である。

図２からわかるように、図２のグラフは、３つの線形領域ＬＲ１〜ＬＲ３を有する。線形領域ＬＲ１は、電流Ｉが増えるに従って、電圧Ｖが線形に増加する領域であり、電流がＩｔ１を超えると、線形領域ＬＲ２に移行する。線形領域ＬＲ２はスナップバック特性と呼ばれるものであり、電流Ｉが増えるに従って、電圧Ｖが線形に減少する領域であり、電流がＩｈを超えると、線形領域ＬＲ３に移行する。線形領域ＬＲ３は、電流Ｉが増えるに従って、電圧Ｖが線形に増加する領域である。

線形領域ＬＲ１では、第１の基準電圧端子Ｖddからの電流Ｉは抵抗素子Ｒ１，Ｒ２を通って第２の基準電圧端子Ｖssに流れ、トランジスタＱ１には電流は流れない。この電流Ｉが次第に多くなり、抵抗素子Ｒ１，Ｒ２間の接続経路の電圧がトランジスタＱ１のベース−エミッタ間電圧を超えると、トランジスタＱ１がオンして、線形領域ＬＲ２に移行する。

線形領域ＬＲ２では、第１の基準電圧端子Ｖddからの電流Ｉは、抵抗素子Ｒ１，Ｒ２の経路と、トランジスタＱ１のコレクタ−エミッタを通過する経路との双方に流れるが、トランジスタＱ１のコレクタ−エミッタ間に流れる電流が増えても、第１および第２の基準電圧端子Ｖdd，Ｖss間の電圧が増大しないように、トランジスタＱ１は能動（活性）領域で動作する。このトランジスタＱ１の動作を制御するのは電流源３である。

第１および第２の基準電圧端子Ｖdd，Ｖss間を流れる電流ＩがＩｈに達すると、ダイオードＤ２がブレークダウンを起こす。このときのダイオードＤ２のアノード−カソード間電圧Ｖｈがブレークダウン電圧である。

第１および第２の基準電圧端子Ｖdd，Ｖss間を流れる電流ＩがＩｈを超えると、トランジスタＱ１は完全にオンし、線形領域ＬＲ３に移行する。線形領域ＬＲ３では、第１の基準電圧端子Ｖddからの電流Ｉは、抵抗素子Ｒ１，Ｒ２には流れずに、抵抗素子Ｒ３、ダイオードＤ２、トランジスタＱ１および電圧源２を通る経路を流れる。

このように、図１の等価回路１は、図２の電流−電圧特性に合致したものであり、図１の等価回路１を用いることで、図２の電流−電圧特性への合わせ込みの精度を向上できる。また、本実施形態では、図２の電流−電圧特性を複数の領域に分割して、個々の分割領域ごとに別個に回路シミュレーションを行うのではなく、図１の等価回路１を用いて連続的に回路シミュレーションを行うため、回路シミュレーション上の不連続点が生じなくなり、回路シミュレーションの計算の安定性が向上する。

図３は本発明の一実施形態に係るシミュレーション装置１０の概略構成を示すブロック図である。図３のシミュレーション装置１０は、種々の半導体回路の動作検証を行うことができ、特に、図１のような等価回路１を持つＥＳＤ保護素子を内蔵する半導体回路の動作検証を行うのに適している。

図３のシミュレーション装置１０は、第１のパラメータファイル作成部１１と、第２のパラメータファイル作成部１２と、パラメータファイル記憶部１３と、パラメータファイル選択部１４と、ネットリスト作成部１５と、シミュレーション実行部１６とを備えている。

第１のパラメータファイル作成部１１は、半導体回路内のＥＳＤ保護素子の等価回路１のパラメータファイルを作成する。

第２のパラメータファイル作成部１２は、半導体回路内のＥＳＤ保護素子以外の内部回路のパラメータファイルを作成する。

パラメータファイル記憶部１３は、第１および第２のパラメータファイル作成部１２が作成したパラメータファイルを記憶する。

パラメータファイル選択部１４は、ＥＳＤ保護素子の動作検証を行うか否かに応じて、パラメータファイル記憶部１３に記憶されたパラメータファイルの一部を選択する。

ネットリスト作成部１５は、パラメータファイル選択部１４で選択したパラメータファイルを利用して、半導体回路のネットリストを作成する。

シミュレーション実行部１６は、ネットリスト作成部１５で作成したネットリストに基づいて、半導体回路の動作検証を行う。

ここで、パラメータファイルとは、回路シミュレーションの対象デバイスの理想的な特性を表す各種のパラメータの集合体であり、より具体的には、対象デバイスの等価回路１内の各回路素子の種類、各回路素子の接続関係、各回路素子の素子値等である。各回路素子の素子値には、各回路素子のディメンジョン情報も含まれる。ディメンジョン情報を含めることで、半導体回路に最適なディメンジョンのＥＳＤ保護素子を選択するといった最適化作業を行うことができる。

例えば、第１のパラメータファイル作成部１１が作成するパラメータファイルには、ＥＳＤ保護素子の等価回路１内の各回路素子の素子値等がパラメータとして含まれている。

より具体的には、抵抗素子Ｒ２の抵抗値は以下の手順で求められる。

線形領域ＬＲ１の電流Ｉと電圧Ｖの関係は、以下の式で表される。

Ｖ＝（Ｒ１＋Ｒ２）・Ｉ …（１）

トランジスタＱ１は、そのベース−エミッタ間電圧が約０．７Ｖのときにオンする。ベース−エミッタ間電圧が約０．７Ｖになるのは、線形領域ＬＲ１とＬＲ２の境界点であり、このときの電流はＩt1である。よって、ダイオードＤ１の影響を無視すると、抵抗素子Ｒ２の抵抗値は以下の（２）式で表される。

Ｒ２＝０．７／Ｉt1 …（２）

（１）式と（２）式より、抵抗素子Ｒ１の抵抗値は以下の（３）式で表される。

Ｒ１＝Ｖt1／Ｉt1−Ｒ２ …（３）

また、線形領域ＬＲ２とＬＲ３の境界点では、トランジスタＱ１のベース−エミッタ間にほとんど電流が流れないため、線形領域ＬＲ２とＬＲ３の境界点の電圧ＶｈがダイオードＤ２のブレークダウン電圧になる。

また、線形領域ＬＲ３では、第１の基準電圧端子Ｖddからの電流は、抵抗素子Ｒ１，Ｒ２には流れずに、抵抗素子Ｒ３からダイオードＤ２を介して、トランジスタＱ１のコレクタ−エミッタ間に流れ、トランジスタＱ１は飽和領域で動作するため、抵抗素子Ｒ３の抵抗値がオン抵抗になる。

また、トランジスタＱ１のゲイン、順方向電流利得および電流増幅率などは、経験則や試行錯誤によりパラメータとして設定される。

以上の手順で、第１のパラメータファイル作成部１１は、図１の等価回路１のパラメータファイルを作成する。

図４はパラメータファイル記憶部１３に記憶されているパラメータファイルの一例を示す図である。図４は、半導体回路内のＥＳＤ保護素子以外の回路素子について設計対象回路の動作を検証する通常シミュレーションを行うためのパラメータファイルと、半導体回路内のＥＳＤ保護素子についてＥＳＤシミュレーションを行うためのパラメータファイルとの一例を示している。前者のパラメータファイルは第１のパラメータファイル作成部１１で作成され、後者のパラメータファイルは第２のパラメータファイル作成部１２で作成される。

このように、２種類のパラメータファイルを設ける理由は、ＥＳＤ保護素子の動作検証を行う際は、半導体回路内のＥＳＤ保護素子以外の内部回路の詳細な動作検証を行う必要はなく、また、半導体回路内のＥＳＤ保護素子以外の内部回路の詳細な動作検証を行う際は、ＥＳＤ保護素子の詳細な動作検証を行う必要はないためである。

すなわち、半導体回路の入出力端子や電源端子にＥＳＤ保護素子を接続すると、端子の容量負荷が増えるものの、入出力端子や電源端子の電圧レベルにはほとんど影響しない。したがって、通常シミュレーションを行う場合には、ＥＳＤ保護素子の特性を考慮に入れた回路シミュレーションを行う必要はない。逆に、ＥＳＤシミュレーションを行う場合は、半導体回路内のＥＳＤ保護素子以外の内部回路の特性を考慮に入れた回路シミュレーションを行う必要はない。

そこで、本実施形態では、通常シミュレーションとＥＳＤシミュレーションのどちらを行うかによって、パラメータファイルを切り替えている。すなわち、本実施形態では、通常シミュレーションとＥＳＤシミュレーションのどちらを行う場合でも、半導体回路の回路図データを置換せずに、半導体回路内の各回路素子のモデル（パラメータファイル）を切り替えてシミュレーションを行う。

回路図データの置換は、人為的なミスを誘発するため、半導体回路の回路設計の段階では、できるだけ避けるのが望ましい。本実施形態では、通常シミュレーションとＥＳＤシミュレーションで回路図データの置換を行わないため、回路シミュレーション時の人為的なミスをなくしつつ、回路シミュレーションを高速化することができる。

以下、本実施形態のシミュレーション処理をより詳細に説明する。ＥＳＤシミュレーションでは、ＥＳＤ保護素子が接続されたピンに静電放電試験を模擬した瞬時電流を印加して、静電保護素子が所望の動作をするか否かを確認する。このとき考慮すべきことは、瞬時電流を印加したピンからＥＳＤ保護素子までの配線経路と、ＥＳＤ保護素子につながる電源線や接地線の影響である。よって、ＥＳＤ保護素子の動作検証を行う際には、ＥＳＤ保護素子に直接接続される経路を含めてシミュレーションを行うのが望ましい。

より厳密な解析を行いたい場合や、回路設計者が予期しない電流経路が存在するおそれがある場合は、ＥＳＤ保護素子が接続されたピンにつながる内部回路や、その内部回路と電源線や接地線を共有する別の内部回路の影響も考慮に入れる必要がある。そのためには、半導体回路の全内部回路の検証（フルチップ検証）を行うのが望ましいが、フルチップ検証は解析すべき回路素子やノードの数が多いため、シミュレーションに膨大な時間がかかるおそれがある。

そこで、本実施形態では、ＥＳＤシミュレーションを行う際は、半導体回路内のＥＳＤ保護素子以外の内部回路については、原則として、通常の回路設計で用いる高精度モデル（例えばｂｓｉｍ４モデル）ではなく、簡易なモデル（例えばｌｅｂｅｌ１）を用いて表現する。

これにより、ＥＳＤシミュレーションにおける数値解析の負荷が軽減されて、高速にＥＳＤ保護素子の解析を行うことができる。

また、通常シミュレーションを行う際は、ＥＳＤ保護素子を簡易モデルで表現するとともに、ＥＳＤ保護素子以外の内部回路を高精度モデルで表現してシミュレーションを行う。

ＥＳＤシミュレーションと通常シミュレーションの選択は、例えば、画面上に２つのボタンを表示させて、いずれか一方のボタンを操作者に選択させればよい。あるいは他の選択手段を設けてもよい。

上述した通常シミュレーションとＥＳＤシミュレーションのシミュレーション結果は、ノード電圧のようなアナログ値で表される。そこで、解析対象の特定のノードのノード電圧の最大値が予め設定していた値よりも大きい場合には、例えば図５に示すように、そのノードを画面上で強調表示して警告を促してもよい。この場合、図３のシミュレーション装置に警告部１７が設けられる。強調表示の具体的形態は問わないが、例えば、他のノードよりも太い線２０で表示したり、赤等の目立つ色で表示してもよい。あるいは、そのノードの脇に、ノード電圧の値を表示させて、回路設計者の注意を喚起してもよい。

このように、本実施形態では、半導体回路内のＥＳＤ保護素子の動作検証を行うためのＥＳＤシミュレーションを、通常シミュレーションとは別個に選択できるようにする。ＥＳＤシミュレーションを行う際には、ＥＳＤ保護素子を高精度モデルで表現し、かつ半導体回路内のＥＳＤ保護素子以外の内部回路を簡易モデルで表現したパラメータファイルを作成して、ＥＳＤ保護素子の動作検証を行う。また、通常シミュレーションを行う際は、ＥＳＤ保護素子を簡易モデルで表現し、かつ半導体回路内のＥＳＤ保護素子以外の内部回路を高精度モデルで表現したパラメータファイルを作成して、内部回路の動作検証を行う。これにより、ＥＳＤシミュレーション時には、短時間で、ＥＳＤ保護素子の挙動を詳細に解析できる。また、通常シミュレーション時には、ＥＳＤ保護素子の影響を受けずに、内部回路の挙動を詳細に解析できる。

このように、本実施形態では、ＥＳＤシミュレーションを行う場合と通常シミュレーションを行う場合で、回路図データを置換せずに、パラメータファイルを置換して回路シミュレーションを行うため、動作検証を行いたい箇所に絞って詳細に解析できる。これにより、回路シミュレーションの計算時間を大幅に短縮でき、大規模な半導体回路であっても、比較的短時間で動作検証を行うことができる。

また、本実施形態では、ＥＳＤシミュレーション用のパラメータファイルを作成する際、ＥＳＤ保護素子を簡易化した等価回路１で表現するため、等価回路１内の各回路素子のパラメータの設定が容易になり、動作検証に要する時間を短縮できる。等価回路１の作成にあたっては、ＥＳＤ保護素子のスナップバック特性を考慮に入れるため、スナップバック特性への合わせ込みの精度が向上するとともに、回路シミュレーション上の不連続点も生じなくなり、回路シミュレーションの計算の安定性が向上する。

さらに、ＥＳＤシミュレーション用のパラメータファイルを作成する際には、ＥＳＤ保護素子のディメンジョン（サイズ）を考慮に入れて各回路素子のパラメータを設定するため、半導体回路に最適なサイズのＥＳＤ保護素子を選択する等の最適化作業も行うことができる。

また、本実施形態では、ＥＳＤシミュレーションまたは通常シミュレーションを行った結果、電流または電圧が予め定めた基準値を超えるノードが検出された場合には、図５に示すように、強調表示するなどして所定の警告を行うことができるため、半導体回路内の何らかの異常を簡易かつ精度よく検出でき、障害対策を迅速に行うことができる。

上述した実施形態で説明したシミュレーション装置１０の少なくとも一部は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、シミュレーション装置１０の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。

また、シミュレーション装置１０の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。

本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

１ 等価回路
２ 電圧源
３ 電流源
１０ シミュレーション装置
１１ 第１のパラメータファイル作成部
１２ 第２のパラメータファイル作成部
１３ パラメータファイル記憶部
１４ パラメータファイル選択部
１５ ネットリスト作成部
１６ シミュレーション実行部
１７ 警告部
Ｒ１、Ｒ２、Ｒ３ 抵抗素子
Ｄ１、Ｄ２、Ｄ３ ダイオード

Claims (6)

1. ＥＳＤ（Electro Static Discharge）保護素子を有する半導体回路の動作検証を行うシミュレーション装置において、
   前記ＥＳＤ保護素子の等価回路のパラメータファイルを作成する第１のパラメータファイル作成部と、
   前記半導体回路内の前記ＥＳＤ保護素子以外の内部回路のパラメータファイルを作成する第２のパラメータファイル作成部と、
   前記第１および第２のパラメータファイル作成部が作成したパラメータファイルを記憶するパラメータファイル記憶部と、
   前記ＥＳＤ保護素子の動作検証を行うか否かに応じて、前記パラメータファイル記憶部に記憶されたパラメータファイルの一部を選択するパラメータファイル選択部と、
   前記パラメータファイル選択部で選択したパラメータファイルを利用して、前記半導体回路のネットリストを作成するネットリスト作成部と、
   前記ネットリストに基づいて前記半導体回路の動作検証を行うシミュレーション実行部と、
   前記シミュレーション実行部での動作検証により、電流値または電圧値が予め定めた基準値を超えるノードの存在が検出されると、所定の警告を行う警告部と、を備え、
   前記第１のパラメータファイル作成部がパラメータファイルを作成する対象となる前記ＥＳＤ保護素子の等価回路は、
   第１および第２の基準電圧端子の間に直列接続される第１および第２のインピーダンス素子と、
   前記第１および第２の基準電圧端子の間に直列接続される、第３のインピーダンス素子、整流素子、およびトランジスタと、を有し、
   前記トランジスタの制御端子は、前記第１のインピーダンス素子と前記第２のインピーダンス素子との間の接続経路に接続されており、
   前記整流素子は、ブレークダウン状態のときは、前記第１のインピーダンス素子から前記第３のインピーダンス素子を通って前記トランジスタに電流を流すように接続され、
   前記第１のパラメータファイル作成部は、前記ＥＳＤ保護素子の等価回路の回路構成および前記等価回路内の各回路素子の種類、および各回路素子の素子値を含むパラメータファイルを作成し、
   前記第１のパラメータファイル作成部は、前記ＥＳＤ保護素子の動作検証を行う場合は、前記ＥＳＤ保護素子の前記等価回路に基づく詳細モデルのパラメータファイルを作成し、前記半導体回路内の前記ＥＳＤ保護素子以外の内部回路の動作検証を行う場合は、前記ＥＳＤ保護素子の簡易モデルのパラメータファイルを作成し、
   前記第２のパラメータファイル作成部は、前記ＥＳＤ保護素子の動作検証を行う場合は、前記内部回路の簡易モデルのパラメータファイルを作成し、前記内部回路の動作検証を行う場合は、前記内部回路の詳細モデルのパラメータファイルを作成することを特徴とするシミュレーション装置。
2. ＥＳＤ（Electro Static Discharge）保護素子を有する半導体回路の動作検証を行うシミュレーション装置において、
   前記ＥＳＤ保護素子の等価回路のパラメータファイルを作成する第１のパラメータファイル作成部と、
   前記半導体回路内の前記ＥＳＤ保護素子以外の内部回路のパラメータファイルを作成する第２のパラメータファイル作成部と、
   前記第１および第２のパラメータファイル作成部が作成したパラメータファイルを記憶するパラメータファイル記憶部と、
   前記ＥＳＤ保護素子の動作検証を行うか否かに応じて、前記パラメータファイル記憶部に記憶されたパラメータファイルの一部を選択するパラメータファイル選択部と、
   前記パラメータファイル選択部で選択したパラメータファイルを利用して、前記半導体回路のネットリストを作成するネットリスト作成部と、
   前記ネットリストに基づいて前記半導体回路の動作検証を行うシミュレーション実行部と、を備え、
   前記第１のパラメータファイル作成部がパラメータファイルを作成する対象となる前記ＥＳＤ保護素子の等価回路は、
   第１および第２の基準電圧端子の間に直列接続される第１および第２のインピーダンス素子と、
   前記第１および第２の基準電圧端子の間に直列接続される、第３のインピーダンス素子、整流素子、およびトランジスタと、を有し、
   前記トランジスタの制御端子は、前記第１のインピーダンス素子と前記第２のインピーダンス素子との間の接続経路に接続されており、
   前記整流素子は、ブレークダウン状態のときは、前記第１のインピーダンス素子から前記第３のインピーダンス素子を通って前記トランジスタに電流を流すように接続されることを特徴とするシミュレーション装置。
3. 前記第１のパラメータファイル作成部は、前記ＥＳＤ保護素子の等価回路の回路構成および前記等価回路内の各回路素子の種類、および各回路素子の素子値を含むパラメータファイルを作成することを特徴とする請求項２に記載のシミュレーション装置。
4. 前記第１のパラメータファイル作成部は、前記ＥＳＤ保護素子の動作検証を行う場合は、前記ＥＳＤ保護素子の前記等価回路に基づく詳細モデルのパラメータファイルを作成し、前記半導体回路内の前記ＥＳＤ保護素子以外の内部回路の動作検証を行う場合は、前記ＥＳＤ保護素子の簡易モデルのパラメータファイルを作成し、
   前記第２のパラメータファイル作成部は、前記ＥＳＤ保護素子の動作検証を行う場合は、前記内部回路の簡易モデルのパラメータファイルを作成し、前記内部回路の動作検証を行う場合は、前記内部回路の詳細モデルのパラメータファイルを作成することを特徴とする請求項２または３に記載のシミュレーション装置。
5. 前記シミュレーション実行部での動作検証により、電流値または電圧値が予め定めた基準値を超えるノードの存在が検出されると、所定の警告を行う警告部を備えることを特徴とする請求項２乃至４のいずれかに記載のシミュレーション装置。
6. ＥＳＤ（Electro Static Discharge）保護素子を有する半導体回路の動作検証を行うシミュレーション方法において、
   前記ＥＳＤ保護素子の等価回路の第１のパラメータファイルを作成するステップと、
   前記半導体回路内の前記ＥＳＤ保護素子以外の内部回路の第２のパラメータファイルを作成するステップと、
   前記第１および第２のパラメータファイルをパラメータファイル記憶部に記憶するステップと、
   前記ＥＳＤ保護素子の動作検証を行うか否かに応じて、前記パラメータファイル記憶部に記憶されたパラメータファイルの一部を選択するステップと、
   前記選択したパラメータファイルを利用して、前記半導体回路のネットリストを作成するステップと、
   前記ネットリストに基づいて前記半導体回路の動作検証を行うステップと、を備え、
   前記第１のパラメータファイルを作成する対象となる前記ＥＳＤ保護素子の等価回路は、
   第１および第２の基準電圧端子の間に直列接続される第１および第２のインピーダンス素子と、
   前記第１および第２の基準電圧端子の間に直列接続される、第３のインピーダンス素子、整流素子、およびトランジスタと、を有し、
   前記トランジスタの制御端子は、前記第１のインピーダンス素子と前記第２のインピーダンス素子との間の接続経路に接続されており、
   前記整流素子は、ブレークダウン状態のときは、前記第１のインピーダンス素子から前記第３のインピーダンス素子を通って前記トランジスタに電流を流すように接続されることを特徴とするシミュレーション方法。

Images