CN117473917A - 电路仿真方法与电子设备 - Google Patents
电路仿真方法与电子设备 Download PDFInfo
- Publication number
- CN117473917A CN117473917A CN202210869337.0A CN202210869337A CN117473917A CN 117473917 A CN117473917 A CN 117473917A CN 202210869337 A CN202210869337 A CN 202210869337A CN 117473917 A CN117473917 A CN 117473917A
- Authority
- CN
- China
- Prior art keywords
- circuit
- electrostatic
- data
- voltage
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 95
- 238000000034 method Methods 0.000 title claims abstract description 47
- 230000003068 static effect Effects 0.000 claims abstract description 21
- 238000005259 measurement Methods 0.000 claims abstract description 10
- 238000010586 diagram Methods 0.000 claims description 20
- 238000005070 sampling Methods 0.000 claims description 11
- 238000013461 design Methods 0.000 claims description 5
- 230000005284 excitation Effects 0.000 claims description 4
- 238000012360 testing method Methods 0.000 description 22
- 230000036961 partial effect Effects 0.000 description 18
- 238000012545 processing Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 235000013599 spices Nutrition 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开提供一种电路仿真方法与电子设备。方法包括:获取一或多个目标静电保护电路与多个不同幅值的预设静电脉冲对应的静电保护实测数据;对于每个目标静电保护电路,根据实测数据建立与目标静电保护电路一一对应的虚拟电路模型;获取待仿真电路的后仿真网表,待仿真电路包括一或多个目标静电保护电路,后仿真网表包括一或多个目标静电保护电路对应的一或多个第一类子网表;将每个目标静电保护电路对应的第一类子网表中的信息替换为与其对应的虚拟电路模型的信息;基于替换后的后仿真网表对待仿真电路进行仿真。本公开实施例可以实现对具有回折特性的ESD器件的电路仿真。
Description
技术领域
本公开涉及集成电路测试技术领域,具体而言,涉及一种电路仿真方法与电子设备。
背景技术
静电保护电路是芯片中的重要功能模块,通常使用连接静电输入端口的ESD(Electro-Static discharge,静电保护)器件来实现。当来自静电输入端口的任意方向的较大的静电电压到达ESD器件的一端时,ESD器件导通以泄放静电电荷,从而保护芯片电路。
ESD器件存在回折特性(Snapback):在ESD器件两端电压达到触发电压之前,ESD器件不导通;当ESD器件两端电压达到触发电压之后,ESD器件导通,存在泄放电流,两端电压随着泄放电流的增大而降低;当ESD器件两端电压达到维持电压时,ESD器件被击穿,两端电压和导通电流同时增大。因此,在ESD器件导通期间,一个两端电压对应两个泄放电流值。
在芯片设计中,通常需要使用仿真软件对电路进行仿真以对电路的运行进行验证。仿真软件中的各器件需要有固定的电压-电流对应关系,因此由于ESD器件的回折特性,仿真软件无法对ESD器件以及应用ESD器件的电路进行仿真,给芯片设计的验证过程带来了难题。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种电路仿真方法与电子设备,用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的ESD器件由于回折特性无法进行电路仿真的问题。
根据本公开实施例的第一方面,提供一种电路仿真方法,包括:获取一或多个目标静电保护电路与多个不同幅值的预设静电脉冲对应的静电保护实测数据,所述静电保护实测数据包括所述目标静电保护电路在所述预设静电脉冲激励下随时间变化的电压数据和随时间变化的泄放电流数据;对于每个所述目标静电保护电路,根据所述静电保护实测数据建立与所述目标静电保护电路一一对应的虚拟电路模型;获取待仿真电路的后仿真网表,所述待仿真电路包括所述一或多个目标静电保护电路,所述后仿真网表包括所述一或多个目标静电保护电路对应的一或多个第一类子网表;将每个所述目标静电保护电路对应的所述第一类子网表中的信息替换为与其对应的所述虚拟电路模型的信息;基于替换后的所述后仿真网表对所述待仿真电路进行仿真。
在本公开的一种示例性实施例中,所述获取一或多个目标静电保护电路与多个不同幅值的预设静电脉冲对应的静电保护实测数据包括:向所述目标静电保护电路提供所述预设静电脉冲进行激励,并以固定时间间隔在所述预设静电脉冲的持续时间内采样所述目标静电保护电路输入端和输出端之间的电压值和泄放电流值,记录所述电压值和所述泄放电流值与采样时间和所述预设静电脉冲的幅值之间的对应关系。
在本公开的一种示例性实施例中,对于每个所述目标静电保护电路,根据所述静电保护实测数据建立与所述目标静电保护电路一一对应的虚拟电路模型包括:根据所述预设静电脉冲的幅值、所述采样时间及其对应的所述电压值和所述泄放电流值将所述虚拟电路模型配置为在所述预设静电脉冲下随时间变化输出可变电压值和可变电流值。
在本公开的一种示例性实施例中,所述虚拟电路模型包括可变电压源和可变电流源,所述可变电流源与所述可变电压源并联。
在本公开的一种示例性实施例中,将所述可变电压源的内阻设置为无穷大。
在本公开的一种示例性实施例中,所述固定时间间隔为0.1纳秒。
在本公开的一种示例性实施例中,所述目标静电保护电路包括电源钳位电路,所述电源钳位电路的两端分别连接电源和零电位,所述获取一或多个目标静电保护电路与多个不同幅值的预设静电脉冲对应的静电保护实测数据包括:获取所述电源钳位电路与来自所述电源的多个预设静电脉冲对应的两端电压数据和泄放电流数据;获取所述电源钳位电路与来自所述零电位的多个预设静电脉冲对应的两端电压数据和泄放电流数据;其中,所述预设静电脉冲、所述两端电压数据和所述泄放电流数据均包含方向信息。
在本公开的一种示例性实施例中,所述将每个所述目标静电保护电路对应的所述第一类子网表中的信息替换为与其对应的所述虚拟电路模型的信息包括:在所述后仿真网表中将所述电源钳位电路对应的所述第一子网表设置为失效;将所述电源钳位电路对应的所述虚拟电路模型设置在所述电源和所述零电位之间。
在本公开的一种示例性实施例中,所述目标静电保护电路包括引脚保护电路,所述引脚保护电路包括第一部分和第二部分,所述第一部分连接输入引脚和电源,所述第二部分连接所述输入引脚和零电位,所述获取一或多个目标静电保护电路与多个不同幅值的预设静电脉冲对应的静电保护实测数据包括:获取所述引脚保护电路与从所述输入引脚输入的第一方向的多个预设静电脉冲对应的第一部分两端电压数据、第一部分泄放电流数据、第二部分两端电压数据、第二部分泄放电流数据;获取所述引脚保护电路与从所述输入引脚输入的第二方向的多个预设静电脉冲对应的第一部分两端电压数据、第一部分泄放电流数据、第二部分两端电压数据、第二部分泄放电流数据,所述第二方向与所述第一方向相反;其中,所述预设静电脉冲、第一部分两端电压数据、第一部分泄放电流数据、第二部分两端电压数据、第二部分泄放电流数据均包含方向信息。
在本公开的一种示例性实施例中,所述对于每个所述目标静电保护电路,根据所述静电保护实测数据建立与所述目标静电保护电路一一对应的虚拟电路模型包括:对一个所述引脚保护电路,根据所述第一部分两端电压数据建立与所述多个预设静电脉冲对应的第一部分虚拟电压源模型,根据所述第一部分泄放电流数据建立与所述多个预设静电脉冲对应的第一部分虚拟电流源模型,所述第一部分虚拟电压源模型的输出电压和所述第一部分虚拟电流源的泄放电流均根据所述预设静电脉冲的幅值和输入方向随时间变化;根据所述第二部分两端电压数据建立与所述多个预设静电脉冲对应的第二部分虚拟电压源模型,根据所述第二部分泄放电流数据建立与所述多个预设静电脉冲对应的第二部分虚拟电流源模型,所述第二部分虚拟电压源模型的输出电压和所述第二部分虚拟电流源的泄放电流均根据所述预设静电脉冲的幅值和输入方向随时间变化;根据所述第一部分虚拟电压源模型、所述第二部分虚拟电压源模型、所述第一部分虚拟电流源模型、所述第二部分虚拟电流源模型构建与所述引脚保护电路对应的虚拟电路模型,所述虚拟电路模型包括三端,第一端连接所述输入引脚,第二端连接所述电源,第三端连接所述零电位,所述虚拟电路的三端中至少一端的电压和电流在预设静电脉冲的持续时间内随时间变化。
在本公开的一种示例性实施例中,所述将每个所述目标静电保护电路对应的所述第一类子网表中的信息替换为与其对应的所述虚拟电路模型的信息包括:在所述后仿真网表中将所述引脚保护电路对应的所述第一子网表设置为失效;将所述引脚保护电路对应的所述虚拟电路模型的第一端连接待保护的输入引脚,将所述虚拟电路模型的第二端连接电源电压,将所述虚拟电路模型的第三端连接零电位。
在本公开的一种示例性实施例中,所述基于替换后的所述后仿真网表对所述待仿真电路进行仿真包括:在仿真时,对所述待仿真电路的电源输入所述多个预设静电脉冲以获取所述待仿真电路对应的第一静电仿真数据;对所述待仿真电路的零电位输入所述多个预设静电脉冲以获取所述待仿真电路对应的第二静电仿真数据;对所述待仿真电路的每个输入引脚输入第一方向的所述多个预设静电脉冲以获取所述待仿真电路对应的第三静电仿真数据;对所述待仿真电路的所述每个输入引脚输入第二方向的所述多个预设静电脉冲以获取所述待仿真电路对应的第四静电仿真数据,所述第二方向与所述第一方向相反。
在本公开的一种示例性实施例中,所述第三静电仿真数据对应的所述多个预设静电脉冲基于人体放电模型生成。
在本公开的一种示例性实施例中,根据所述第一静电仿真数据、所述第二静电仿真数据、所述第三静电仿真数据、所述第四静电仿真数据确定所述待仿真电路在每个输入源的每个所述预设静电脉冲下的动态电压分布图,根据所述动态电压分布图中是否存在电压超过对应预设值的点位,确定所述待仿真电路的静电防护能力是否达到设计要求。
根据本公开实施例的第二方面,提供一种电子设备,包括:存储器;以及耦合到所述存储器的处理器,所述处理器被配置为基于存储在所述存储器中的指令,执行如上述任意一项所述的方法。
本公开实施例通过测试不同幅值的多个预设静电脉冲下ESD器件的两端电压随时间变化数据、泄放电流随时间变化数据,进而将一个ESD器件等效为并联的随时间变化的电压源和电流源,能够克服仿真软件无法对ESD器件的回折特性进行仿真的问题,进而实现对ESD器件的电学特性的准确电路仿真。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开示例性实施例中电路仿真方法的流程图。
图2是本公开实施例中目标静电保护电路的示意图。
图3是本公开一个实施例中TLP脉冲的示意图。
图4是ESD器件的电流-电压曲线示意图。
图5是本公开一个实施例中虚拟电路模型的示意图。
图6是引脚保护电路22对应的虚拟电路模型的示意图。
图7是待仿真电路的后仿真网表的处理示意图。
图8是本公开一个实施例中步骤S5的子流程图。
图9是本公开示例性实施例中一种电子设备的方框图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施方式使得本公开将更加全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中,提供许多具体细节从而给出对本公开的实施方式的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而省略所述特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外,附图仅为本公开的示意性图解,图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体,不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体,或在一个或多个硬件模块或集成电路中实现这些功能实体,或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
下面结合附图对本公开示例实施方式进行详细说明。
图1是本公开示例性实施例中电路仿真方法的流程图。
参考图1,电路仿真方法100可以包括:
步骤S1,获取一或多个目标静电保护电路与多个不同幅值的预设静电脉冲对应的静电保护实测数据,所述静电保护实测数据包括所述目标静电保护电路在所述预设静电脉冲激励下随时间变化的电压数据和随时间变化的泄放电流数据;
步骤S2,对于每个所述目标静电保护电路,根据所述静电保护实测数据建立与所述目标静电保护电路一一对应的虚拟电路模型;
步骤S3,获取待仿真电路的后仿真网表,所述待仿真电路包括所述一或多个目标静电保护电路,所述后仿真网表包括所述一或多个目标静电保护电路对应的一或多个第一类子网表;
步骤S4,将每个所述目标静电保护电路对应的所述第一类子网表中的信息替换为与其对应的所述虚拟电路模型的信息;
步骤S5,基于替换后的所述后仿真网表对所述待仿真电路进行仿真。
本公开实施例通过测试不同幅值的多个预设静电脉冲下ESD器件的两端电压随时间变化数据、泄放电流随时间变化数据,进而将一个ESD器件等效为并联的随时间变化的电压源和电流源,能够克服仿真软件无法对ESD器件的回折特性进行仿真的问题,进而实现对ESD器件的电学特性的准确电路仿真。
下面,对电路仿真方法100的各步骤进行详细说明。
在步骤S1,获取一或多个目标静电保护电路与多个不同幅值的预设静电脉冲对应的静电保护实测数据,所述静电保护实测数据包括所述目标静电保护电路在所述预设静电脉冲激励下随时间变化的电压数据和随时间变化的泄放电流数据。
目标静电保护电路例如可以包括电源钳位电路(Power Clamp)和引脚保护电路。
图2是本公开实施例中目标静电保护电路的示意图。
参考图2,电源钳位电路21连接在电源电压VDD和零电位VSS之间,用于受到来自VDD或VSS的静电脉冲触发时,自动导通以泄放静电电荷。引脚保护电路22连接在电源电压VDD、零电位VSS、输入引脚IO之间,引脚保护电路22包括第一部分221和第二部分222,第一部分221连接输入引脚IO和电源VDD,第二部分222连接输入引脚IO和零电位VSS,引脚保护电路22用于在受到来自输入引脚IO、电源VDD、零电位VSS的静电脉冲触发时,导通以泄放静电电压,保护输入引脚IO。其中,输入引脚IO连接芯片内部电路,例如输出驱动器(OutputDriver)或者输入缓冲器(Input Buffer),在图2中简略示出。由于电源钳位电路21和引脚保护电路22均为芯片中常用电路,于此不再详述其内部结构。本公开实施例的方法可以应用于任意结构的电源钳位电路21和引脚保护电路22。为了描述简洁,目标静电保护电路在后文也被称为ESD器件。
在本公开实施例中,不同幅值的预设静电脉冲例如可以为TLP(TransmissionLine Pulse,传输线脉冲)。TLP是一种静电模拟方波,包括一组幅值渐次递增的方波,通过调节上升沿和脉冲宽度,间接地模拟一些静电脉冲形式的损伤能力和不同上升沿对ESD器件的触发能力。由于使用了方波,TLP可以通过每次施加一个脉冲,获得一个I-V(电流-电压)点的方式,一直对ESD器件施加不同幅值的电流直到ESD器件失效为止,获得ESD器件对静电脉冲进行响应的完整的I-V曲线。
图3是本公开一个实施例中TLP脉冲的示意图。
参考图3,多个TLP脉冲300的宽度相等,幅值随时间递增,每个TLP脉冲均持续T时长,T为预设值,可以根据测试环境设置。
图4是ESD器件的电流-电压曲线示意图。
图4所示曲线是在不同的TLP测试脉冲下,在TLP脉冲持续时长为t时测得的ESD器件(例如两端分别连接电源和地的电压钳位器件)的输入端和输出端之间的电压与ESD器件的泄放电流的对应关系。在TLP脉冲的持续时长为T时,t的值在70%T~80%T之间。
参考图4,ESD器件的I-V曲线的横轴为在每个TLP脉冲下在上述t时间点测得的ESD器件的输入端和输出端之间的电压(该电压在后续称为测试电压),纵轴为在每个TLP脉冲下在t时间点测得的ESD器件的泄放电流(也称导通电流)。
ESD器件的I-V曲线20上的每个点对应一个测试电压值V和一个泄放电流值I,曲线20按照ESD器件的四个状态可以分为A、B、C、D四个阶段。
阶段A,在ESD器件的两端电压V(即测试电压)达到该ESD器件的触发电压Vt1之前,ESD器件不泄放,泄放电流I较低。阶段A也称为未触发阶段。
阶段B,在ESD器件的两端电压V达到该ESD器件的触发电压Vt1之后、达到维持电压Vh之前,ESD器件泄放,泄放电流I上升,ESD器件的两端电压V下降。阶段B也称为触发阶段。
阶段C,在ESD器件的两端电压V达到该ESD器件的维持电压Vh之后、达到失效电压Vt2之前,ESD器件泄放且泄放电流I和两端电压V同时上升。阶段C也称为维持阶段。
阶段D,在ESD器件的两端电压V达到该ESD器件的失效电压Vt2之后,ESD器件被击穿,泄放电流I突然增大。阶段D也称为失效阶段。
对目标静电保护电路(ESD器件)输入多个TLP测试脉冲的输入端口,可以根据目标静电保护电路的种类和连接方式来确定。当目标静电保护电路为电源钳位电路21,即连接在电源(VDD)和零点位(VSS)之间,起到电压钳位功能(clamp)时,可以对电源(VDD)分别输入该多个TLP测试脉冲;当目标静电保护电路为引脚保护电路22,即连接在IO(input/output,输入/输出)引脚上,起到对IO引脚进行静电保护的作用时,可以对IO引脚输入该多个TLP测试脉冲。
由图4可以看出,对于ESD器件,其在泄放过程中一个电压可以对应两个电流,不符合仿真软件(例如传统的BSIM SPICE模型)对待仿真器件的线性I-V特性的要求,ESD器件无法实现仿真。
图4曲线20中的每个点对应一个在TLP脉冲的t时间点测得的ESD器件的输入端和输出端之间的电压,但是在ESD器件的实际应用过程中,在TLP脉冲的持续时间T内,ESD器件的输入端和输出端之间的电压是在不断变化的,泄放电流也不断变化。
因此,在使用图3所示的TLP脉冲300对ESD器件进行测试时,可以在每个TLP脉冲300的持续时间T内,向ESD器件提供预设静电脉冲进行激励,并以固定时间间隔在预设静电脉冲的持续时间内采样ESD器件输入端和输出端之间的电压值和泄放电流值,记录电压值和泄放电流值与采样时间和预设静电脉冲的幅值之间的对应关系。该固定时间间隔为0.1ns。
表1是在一个幅值为Vs的TLP脉冲的持续时间T内,按照0.1ns的时间间隔采样得到的ESD器件的输入端和输出端之间的电压V、ESD器件的泄放电流I的数据对应关系。第一列为采样时TLP脉冲的已持续时长。
由表1可知,随着TLP脉冲的已持续时长延长,电压V和电流I均非线性地呈增大趋势。
此外,由于静电脉冲可以具有不同来源,在步骤S1,可以根据目标静电保护电路的种类针对不同来源的TLP脉冲进行测试。
当目标静电保护电路为电源钳位电路21时,可以获取电源钳位电路21与来自电源VDD的多个预设静电脉冲对应的两端电压数据和泄放电流数据,然后获取电源钳位电路21与来自零电位VSS的多个预设静电脉冲对应的两端电压数据V和泄放电流数据I,其中,预设静电脉冲、两端电压数据和泄放电流数据均包含方向信息。
当目标静电保护电路为引脚保护电路22时,可以获取引脚保护电路与从输入引脚IO输入的第一方向的多个预设静电脉冲对应的第一部分两端电压数据、第一部分泄放电流数据、第二部分两端电压数据、第二部分泄放电流数据,然后获取引脚保护电路22与从输入引脚IO输入的第二方向的多个预设静电脉冲对应的第一部分两端电压数据、第一部分泄放电流数据、第二部分两端电压数据、第二部分泄放电流数据,第二方向与第一方向相反。其中,预设静电脉冲、第一部分两端电压数据、第一部分泄放电流数据、第二部分两端电压数据、第二部分泄放电流数据均包含方向信息。
在步骤S2,对于每个所述目标静电保护电路,根据所述静电保护实测数据建立与所述目标静电保护电路一一对应的虚拟电路模型。
在本公开实施例中,可以根据预设静电脉冲的幅值(TLP脉冲的幅值)、采样时间及其对应的电压值和泄放电流值将虚拟电路模型配置为在预设静电脉冲下随时间变化输出可变电压值和可变电流值。
图5是本公开一个实施例中虚拟电路模型的示意图。
参考图5,在一个实施例中,目标静电保护电路即ESD器件的虚拟电路模型500可以包括可变电压源Vs-V(t)和可变电流源Vs-I(t),可变电流源Vs-V(t)与可变电压源Vs-I(t)并联。其中,Vs是静电脉冲的幅值。在图5所示实施例中,为了避免虚拟电路模型将仿真电路短路,可以将可变电压源Vs-V(t)的内阻设置为无穷大。
当可变电压源Vs-V(t)某一端的外部电压(即对应的ESD器件的输入端和输出端之间的电压)为Vs时,可变电压源Vs-V(t)的输出电压均按照Vs对应的静电保护实测数据形成随时间变化的V(t),可变电流源Vs-I(t)的输出电流按照Vs对应的静电保护实测数据形成随时间变化的I(t)。当外部电压Vs发生变动时,可变电压源Vs-V(t)自动根据当前外部电压Vs及该外部电压Vs的持续时长自动调节输出电压,可变电流源Vs-I(t)自动根据当前外部电压Vs及该外部电压Vs的持续时长自动调节输出电流。
表2是对幅值为Vs的外部电压,可变电压源Vs-V(t)随Vs的持续时长变化的数据示意。
表2:
表3是对幅值为Vs的外部电压,可变电流源Vs-I(t)随Vs的持续时长变化的数据示意。
表3:
对于一个电源钳位电路21,可以直接根据该电源钳位电路21连接的电源VDD和零电位VSS的电压变动与该电源钳位电路21的静电保护实测数据建立并联的可变电流源Vs-V(t)与可变电压源Vs-I(t),需要注意的是,由于TLP测试脉冲的输入来源不同,电源钳位电路21的可变电流源Vs-V(t)与可变电压源Vs-I(t)对外部电压Vs的判断结果和输出的电流/电压均具有方向信息,即在同一个外部电压Vs下,随着静电脉冲的来源不同,可变电流源Vs-V(t)与可变电压源Vs-I(t)可能呈现不同的变化,该变化可以根据步骤S1的静电保护实测数据确定。
对一个引脚保护电路22,由于其分为第一部分221和第二部分222,第一部分221和第二部分222对来源不同的静电脉冲的反应不同,因此,在建立虚拟电路模型时,需要考虑到第一部分221和第二部分222对同一个静电脉冲(例如来自输入引脚IO的TLP测试脉冲)的电压变化和电流变化。
在一个实施例中,可以根据在步骤S1的测试过程中得到的引脚保护电路22的第一部分两端电压数据建立与多个预设静电脉冲对应的第一部分虚拟电压源模型Vs-V1(t),根据第一部分泄放电流数据建立与多个预设静电脉冲对应的第一部分虚拟电流源模型Vs-I1(t),第一部分虚拟电压源模型Vs-V1(t)的输出电压V1和第一部分虚拟电流源Vs-I1(t)的泄放电流I1均根据预设静电脉冲的幅值和输入方向随时间变化。
然后,根据在步骤S1的测试过程中得到的引脚保护电路22的第二部分两端电压数据建立与多个预设静电脉冲对应的第二部分虚拟电压源模型Vs-V2(t),根据第二部分泄放电流数据建立与多个预设静电脉冲对应的第二部分虚拟电流源模型Vs-I2(t),第二部分虚拟电压源模型的输出电压和第二部分虚拟电流源的泄放电流均根据预设静电脉冲的幅值和输入方向随时间变化。
最后,根据第一部分虚拟电压源模型Vs-V1(t)、第二部分虚拟电压源模型Vs-V2(t)、第一部分虚拟电流源模型Vs-I1(t)、第二部分虚拟电流源模型Vs-I2(t)构建与引脚保护电路对应的虚拟电路模型。
图6是引脚保护电路22对应的虚拟电路模型的示意图。
参考图6,引脚保护电路22的虚拟电路模型600包括三端,第一端连接输入引脚IO,第二端连接电源VDD,第三端连接零电位VSS,虚拟电路600的三端中至少一端的电压和电流在预设静电脉冲的持续时间内随时间变化。
与电源钳位电路21的虚拟电路模块类似,引脚保护电路22的虚拟电路模块600中的第一部分虚拟电压源模型Vs-V1(t)、第二部分虚拟电压源模型Vs-V2(t)、第一部分虚拟电流源模型Vs-I1(t)、第二部分虚拟电流源模型Vs-I2(t)均具有方向信息,即在同一个外部电压Vs下,随着静电脉冲的来源不同,第一部分虚拟电压源模型Vs-V1(t)、第二部分虚拟电压源模型Vs-V2(t)、第一部分虚拟电流源模型Vs-I1(t)、第二部分虚拟电流源模型Vs-I2(t)输出的电压/电流呈现不同的方向变化或者值变化,这些变化可以根据步骤S1的静电保护实测数据确定。
在步骤S2建立目标静电保护电路的虚拟电路模型后,可以对包含目标静电保护电路的待仿真电路的数据进行处理。首先,可以在步骤S3,获取待仿真电路的后仿真网表,待仿真电路包括一或多个目标静电保护电路,后仿真网表包括一或多个目标静电保护电路对应的一或多个第一类子网表。然后,在步骤S4,将每个目标静电保护电路对应的第一类子网表中的信息替换为与其对应的虚拟电路模型的信息。
图7是待仿真电路的后仿真网表的处理示意图。
参考图7,在后仿真网表700中,包括多个目标静电保护电路71,多个目标静电保护电路71可以为电源钳位电路,也可以为引脚保护电路。每个目标静电保护电路71均对应一个第一类子网表。后仿真网表700中还可以包括其他电路模块,例如电路模块1、电路模块2……,每个电路模块均对应一个第一类子网表。即,后仿真网表700包括待仿真电路中所有元件对应的第一类子网表。第一类子网表例如为根据SPICE模型生成的网表。
接下来,可以在后仿真网表700中分别将每个目标静电保护电路71对应的第一子网表设置为失效,对每个目标静电保护电路71进行数据替换处理。
在一个目标静电保护电路为电源钳位电路时,将该电源钳位电路对应的虚拟电路模型设置在电源VDD和零电位VSS之间。
在一个目标静电保护电路为引脚保护电路时,将该引脚保护电路对应的虚拟电路模型的第一端连接待保护的输入引脚、第二端连接电源VDD、第三端连接零电位VSS。
替换后,后仿真网表700中ESD器件对应的虚拟电路模型能够随外部电压Vs和外部电压Vs的持续时长独立改变输出电压和输出电流,符合电路仿真要求。与ESD相连的其他电路模块使用正常仿真电路对应的模型,例如SPICE模型。
由此,处理后的后仿真网表700整体符合电路仿真要求,能够实现电路仿真。
在步骤S5,基于替换后的所述后仿真网表对所述待仿真电路进行仿真。
图8是本公开一个实施例中步骤S5的子流程图。
参考图8,在一个实施例中,在仿真时,步骤S5可以包括:
步骤S51,对待仿真电路的电源输入多个预设静电脉冲以获取待仿真电路对应的第一静电仿真数据;
步骤S52,对待仿真电路的零电位输入多个预设静电脉冲以获取待仿真电路对应的第二静电仿真数据;
步骤S53,对待仿真电路的每个输入引脚输入第一方向的多个预设静电脉冲以获取待仿真电路对应的第三静电仿真数据;
步骤S54,对待仿真电路的每个输入引脚输入第二方向的多个预设静电脉冲以获取待仿真电路对应的第四静电仿真数据,第二方向与第一方向相反。
在步骤S5仿真中使用的多个预设静电脉冲可以与步骤S1测试中使用的预设静电脉冲完全相同。通过在测试和仿真过程中使用相同的预设静电脉冲进行仿真,可以使目标静电保护器件的虚拟电路模型表现出与静电保护实测数据一样的变化。当然,在一些实施例中,仿真中使用的多个预设静电脉冲的数量也可以少于测试时使用的预设静电脉冲的数量,以提高仿真效率,本公开对此不做特殊限制。
在一个实施例中,第三静电仿真数据对应的所述多个预设静电脉冲例如可以基于人体放电模型(Human Body Model,HBM)生成,为HBM脉冲。对应的,在步骤S1测试时,对输入引脚IO输入的预设静电脉冲为幅值不同的HBM脉冲,而非TLP脉冲。即仿真中使用的静电脉冲的幅值、持续时长、脉冲种类、脉冲输入端口(VDD、VSS、IO)尽量与测试中使用的预设静电脉冲相同,或者在测试中使用的预设静电脉冲的范围内。
最后,可以根据第一静电仿真数据、第二静电仿真数据、第三静电仿真数据、第四静电仿真数据可以确定待仿真电路在每个输入源的每个预设静电脉冲下的动态电压分布图,根据动态电压分布图中是否存在电压超过对应预设值的点位,确定待仿真电路的静电防护能力是否达到设计要求。
在本公开的示例性实施例中,还提供了一种能够实现上述方法的电子设备。
所属技术领域的技术人员能够理解,本发明的各个方面可以实现为系统、方法或程序产品。因此,本发明的各个方面可以具体实现为以下形式,即:完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等),或硬件和软件方面结合的实施方式,这里可以统称为“电路”、“模块”或“系统”。
下面参照图9来描述根据本发明的这种实施方式的电子设备900。图9显示的电子设备900仅仅是一个示例,不应对本发明实施例的功能和使用范围带来任何限制。
如图9所示,电子设备900以通用计算设备的形式表现。电子设备900的组件可以包括但不限于:上述至少一个处理单元910、上述至少一个存储单元920、连接不同系统组件(包括存储单元920和处理单元910)的总线930。
其中,所述存储单元存储有程序代码,所述程序代码可以被所述处理单元910执行,使得所述处理单元910执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如,所述处理单元910可以执行如本公开实施例所示的方法。
存储单元920可以包括易失性存储单元形式的可读介质,例如随机存取存储单元(RAM)9201和/或高速缓存存储单元9202,还可以进一步包括只读存储单元(ROM)9203。
存储单元920还可以包括具有一组(至少一个)程序模块9205的程序/实用工具9204,这样的程序模块9205包括但不限于:操作系统、一个或者多个应用程序、其它程序模块以及程序数据,这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线930可以为表示几类总线结构中的一种或多种,包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
电子设备900也可以与一个或多个外部设备1000(例如键盘、指向设备、蓝牙设备等)通信,还可与一个或者多个使得用户能与该电子设备900交互的设备通信,和/或与使得该电子设备900能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口950进行。并且,电子设备900还可以通过网络适配器960与一个或者多个网络(例如局域网(LAN),广域网(WAN)和/或公共网络,例如因特网)通信。如图所示,网络适配器960通过总线930与电子设备900的其它模块通信。应当明白,尽管图中未示出,可以结合电子设备900使用其它硬件和/或软件模块,包括但不限于:微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施方式的描述,本领域的技术人员易于理解,这里描述的示例实施方式可以通过软件实现,也可以通过软件结合必要的硬件的方式来实现。因此,根据本公开实施方式的技术方案可以以软件产品的形式体现出来,该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM,U盘,移动硬盘等)中或网络上,包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。
在本公开的示例性实施例中,还提供了一种计算机可读存储介质,其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中,本发明的各个方面还可以实现为一种程序产品的形式,其包括程序代码,当所述程序产品在终端设备上运行时,所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。
根据本发明的实施方式的用于实现上述方法的程序产品可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码,并可以在终端设备,例如个人电脑上运行。然而,本发明的程序产品不限于此,在本文件中,可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了可读程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质,该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于无线、有线、光缆、RF等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码,所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中,远程计算设备可以通过任意种类的网络,包括局域网(LAN)或广域网(WAN),连接到用户计算设备,或者,可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
此外,上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明,而不是限制目的。易于理解,上述附图所示的处理并不表明或限制这些处理的时间顺序。另外,也易于理解,这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和构思由权利要求指出。
Claims (15)
1.一种电路仿真方法,其特征在于,包括:
获取一或多个目标静电保护电路与多个不同幅值的预设静电脉冲对应的静电保护实测数据,所述静电保护实测数据包括所述目标静电保护电路在所述预设静电脉冲激励下随时间变化的电压数据和随时间变化的泄放电流数据;
对于每个所述目标静电保护电路,根据所述静电保护实测数据建立与所述目标静电保护电路一一对应的虚拟电路模型;
获取待仿真电路的后仿真网表,所述待仿真电路包括所述一或多个目标静电保护电路,所述后仿真网表包括所述一或多个目标静电保护电路对应的一或多个第一类子网表;
将每个所述目标静电保护电路对应的所述第一类子网表中的信息替换为与其对应的所述虚拟电路模型的信息;
基于替换后的所述后仿真网表对所述待仿真电路进行仿真。
2.如权利要求1所述的电路仿真方法,其特征在于,所述获取一或多个目标静电保护电路与多个不同幅值的预设静电脉冲对应的静电保护实测数据包括:
向所述目标静电保护电路提供所述预设静电脉冲进行激励,并以固定时间间隔在所述预设静电脉冲的持续时间内采样所述目标静电保护电路输入端和输出端之间的电压值和泄放电流值,记录所述电压值和所述泄放电流值与采样时间和所述预设静电脉冲的幅值之间的对应关系。
3.如权利要求2所述的电路仿真方法,其特征在于,对于每个所述目标静电保护电路,根据所述静电保护实测数据建立与所述目标静电保护电路一一对应的虚拟电路模型包括:
根据所述预设静电脉冲的幅值、所述采样时间及其对应的所述电压值和所述泄放电流值将所述虚拟电路模型配置为在所述预设静电脉冲下随时间变化输出可变电压值和可变电流值。
4.如权利要求3所述的电路仿真方法,其特征在于,所述虚拟电路模型包括可变电压源和可变电流源,所述可变电流源与所述可变电压源并联。
5.根据权利要求4所述的电路仿真方法,其特征在于,将所述可变电压源的内阻设置为无穷大。
6.根据权利要求5所述的电路仿真方法,其特征在于,所述固定时间间隔为0.1纳秒。
7.如权利要求1~6任一项所述的电路仿真方法,其特征在于,所述目标静电保护电路包括电源钳位电路,所述电源钳位电路的两端分别连接电源和零电位,所述获取一或多个目标静电保护电路与多个不同幅值的预设静电脉冲对应的静电保护实测数据包括:
获取所述电源钳位电路与来自所述电源的多个预设静电脉冲对应的两端电压数据和泄放电流数据;
获取所述电源钳位电路与来自所述零电位的多个预设静电脉冲对应的两端电压数据和泄放电流数据;
其中,所述预设静电脉冲、所述两端电压数据和所述泄放电流数据均包含方向信息。
8.如权利要求7所述的电路仿真方法,其特征在于,所述将每个所述目标静电保护电路对应的所述第一类子网表中的信息替换为与其对应的所述虚拟电路模型的信息包括:
在所述后仿真网表中将所述电源钳位电路对应的所述第一子网表设置为失效;
将所述电源钳位电路对应的所述虚拟电路模型设置在所述电源和所述零电位之间。
9.如权利要求1~6任一项所述的电路仿真方法,其特征在于,所述目标静电保护电路包括引脚保护电路,所述引脚保护电路包括第一部分和第二部分,所述第一部分连接输入引脚和电源,所述第二部分连接所述输入引脚和零电位,所述获取一或多个目标静电保护电路与多个不同幅值的预设静电脉冲对应的静电保护实测数据包括:
获取所述引脚保护电路与从所述输入引脚输入的第一方向的多个预设静电脉冲对应的第一部分两端电压数据、第一部分泄放电流数据、第二部分两端电压数据、第二部分泄放电流数据;
获取所述引脚保护电路与从所述输入引脚输入的第二方向的多个预设静电脉冲对应的第一部分两端电压数据、第一部分泄放电流数据、第二部分两端电压数据、第二部分泄放电流数据,所述第二方向与所述第一方向相反;
其中,所述预设静电脉冲、第一部分两端电压数据、第一部分泄放电流数据、第二部分两端电压数据、第二部分泄放电流数据均包含方向信息。
10.如权利要求9所述的电路仿真方法,其特征在于,所述对于每个所述目标静电保护电路,根据所述静电保护实测数据建立与所述目标静电保护电路一一对应的虚拟电路模型包括:
对一个所述引脚保护电路,根据所述第一部分两端电压数据建立与所述多个预设静电脉冲对应的第一部分虚拟电压源模型,根据所述第一部分泄放电流数据建立与所述多个预设静电脉冲对应的第一部分虚拟电流源模型,所述第一部分虚拟电压源模型的输出电压和所述第一部分虚拟电流源的泄放电流均根据所述预设静电脉冲的幅值和输入方向随时间变化;
根据所述第二部分两端电压数据建立与所述多个预设静电脉冲对应的第二部分虚拟电压源模型,根据所述第二部分泄放电流数据建立与所述多个预设静电脉冲对应的第二部分虚拟电流源模型,所述第二部分虚拟电压源模型的输出电压和所述第二部分虚拟电流源的泄放电流均根据所述预设静电脉冲的幅值和输入方向随时间变化;
根据所述第一部分虚拟电压源模型、所述第二部分虚拟电压源模型、所述第一部分虚拟电流源模型、所述第二部分虚拟电流源模型构建与所述引脚保护电路对应的虚拟电路模型,所述虚拟电路模型包括三端,第一端连接所述输入引脚,第二端连接所述电源,第三端连接所述零电位,所述虚拟电路的三端中至少一端的电压和电流在预设静电脉冲的持续时间内随时间变化。
11.如权利要求10所述的电路仿真方法,其特征在于,所述将每个所述目标静电保护电路对应的所述第一类子网表中的信息替换为与其对应的所述虚拟电路模型的信息包括:
在所述后仿真网表中将所述引脚保护电路对应的所述第一子网表设置为失效;
将所述引脚保护电路对应的所述虚拟电路模型的第一端连接待保护的输入引脚,将所述虚拟电路模型的第二端连接电源电压,将所述虚拟电路模型的第三端连接零电位。
12.如权利要求1所述的电路仿真方法,其特征在于,所述基于替换后的所述后仿真网表对所述待仿真电路进行仿真包括:
在仿真时,对所述待仿真电路的电源输入所述多个预设静电脉冲以获取所述待仿真电路对应的第一静电仿真数据;
对所述待仿真电路的零电位输入所述多个预设静电脉冲以获取所述待仿真电路对应的第二静电仿真数据;
对所述待仿真电路的每个输入引脚输入第一方向的所述多个预设静电脉冲以获取所述待仿真电路对应的第三静电仿真数据;
对所述待仿真电路的所述每个输入引脚输入第二方向的所述多个预设静电脉冲以获取所述待仿真电路对应的第四静电仿真数据,所述第二方向与所述第一方向相反。
13.如权利要求12所述的电路仿真方法,其特征在于,所述第三静电仿真数据对应的所述多个预设静电脉冲基于人体放电模型生成。
14.如权利要求12所述的电路仿真方法,其特征在于,根据所述第一静电仿真数据、所述第二静电仿真数据、所述第三静电仿真数据、所述第四静电仿真数据确定所述待仿真电路在每个输入源的每个所述预设静电脉冲下的动态电压分布图,根据所述动态电压分布图中是否存在电压超过对应预设值的点位,确定所述待仿真电路的静电防护能力是否达到设计要求。
15.一种电子设备,其特征在于,包括:
存储器;以及
耦合到所述存储器的处理器,所述处理器被配置为基于存储在所述存储器中的指令,执行如权利要求1-14任一项所述的电路仿真方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210869337.0A CN117473917A (zh) | 2022-07-22 | 2022-07-22 | 电路仿真方法与电子设备 |
PCT/CN2022/124140 WO2024016485A1 (zh) | 2022-07-22 | 2022-10-09 | 电路仿真方法与电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210869337.0A CN117473917A (zh) | 2022-07-22 | 2022-07-22 | 电路仿真方法与电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117473917A true CN117473917A (zh) | 2024-01-30 |
Family
ID=89616891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210869337.0A Pending CN117473917A (zh) | 2022-07-22 | 2022-07-22 | 电路仿真方法与电子设备 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN117473917A (zh) |
WO (1) | WO2024016485A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118367529A (zh) * | 2024-06-20 | 2024-07-19 | 东莞市通科电子有限公司 | 基于低压工艺的静电保护器件及其静电防护方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006148029A (ja) * | 2004-11-25 | 2006-06-08 | Matsushita Electric Ind Co Ltd | 回路シミュレーション装置 |
JP5572139B2 (ja) * | 2011-09-22 | 2014-08-13 | 株式会社東芝 | シミュレーション装置およびシミュレーション方法 |
CN105138774B (zh) * | 2015-08-25 | 2018-07-06 | 中山大学 | 一种基于集成电路层次化设计的时序后仿真方法 |
CN106528981A (zh) * | 2016-11-02 | 2017-03-22 | 西安电子科技大学 | 静电释放esd器件的连续多脉冲瞬态仿真方法 |
CN114117989A (zh) * | 2020-08-31 | 2022-03-01 | 长鑫存储技术有限公司 | 一种芯片的设计方法、设计装置、计算机设备及存储介质 |
-
2022
- 2022-07-22 CN CN202210869337.0A patent/CN117473917A/zh active Pending
- 2022-10-09 WO PCT/CN2022/124140 patent/WO2024016485A1/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118367529A (zh) * | 2024-06-20 | 2024-07-19 | 东莞市通科电子有限公司 | 基于低压工艺的静电保护器件及其静电防护方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2024016485A1 (zh) | 2024-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6493850B2 (en) | Integrated circuit design error detector for electrostatic discharge and latch-up applications | |
US7024646B2 (en) | Electrostatic discharge simulation | |
US6429674B1 (en) | Pulse circuit | |
US20210224172A1 (en) | Integrated circuit (ic) power-up testing method and device, and electronic equipment | |
CN117473917A (zh) | 电路仿真方法与电子设备 | |
JP2005537566A (ja) | 集積回路においてフィルターされたインターコネクションに関する配線寄生を抽出する方法 | |
US20180348273A1 (en) | Cognitive analysis using applied analog circuits | |
US8798981B2 (en) | Circuit simulation using step response analysis in the frequency domain | |
US8306804B2 (en) | System, an apparatus and a method for performing chip-level electrostatic discharge simulations | |
Beebe | Simulation of complete CMOS I/O circuit response to CDM stress | |
CN106570212B (zh) | 基于随机电报信号噪声的电路设计方法和仿真方法 | |
Li et al. | Predictive full circuit ESD simulation and analysis using extended ESD compact models: Methodology and tool implementation | |
US20190384868A1 (en) | Method and apparatus for adaptive voltage scaling to eliminate delay variation of whole design | |
CN113779926B (zh) | 一种电路的检测方法、装置、电子设备及可读存储介质 | |
CN115164994A (zh) | 一种基于载荷谱的测试方法、装置、设备及介质 | |
Zhou et al. | Circuit level ESD simulation with spice: Successes and challenges | |
WO2024000913A1 (zh) | 静电保护电路仿真方法、装置、电子设备及存储介质 | |
CN110619132B (zh) | 用于适应性电压缩放的方法与装置 | |
Seimova et al. | Software-hardware complex for assessing the effect of an electrostatic discharge on electronic devices | |
CN117539214B (zh) | 控制芯片的瞬时故障注入方法及装置 | |
WO2023155314A1 (zh) | 串扰分析方法和装置 | |
US20230236238A1 (en) | Field Collapse Pulser | |
KR102251703B1 (ko) | 케이블 진단 시뮬레이션 시스템 및 이의 제어 방법 | |
Rosenbaum et al. | Current challenges in component-level and system-level ESD simulation | |
US10156610B2 (en) | On-chip sequence profiler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |