JP2013038661A - A/d変換器、固体撮像装置および電子情報機器 - Google Patents
A/d変換器、固体撮像装置および電子情報機器 Download PDFInfo
- Publication number
- JP2013038661A JP2013038661A JP2011174390A JP2011174390A JP2013038661A JP 2013038661 A JP2013038661 A JP 2013038661A JP 2011174390 A JP2011174390 A JP 2011174390A JP 2011174390 A JP2011174390 A JP 2011174390A JP 2013038661 A JP2013038661 A JP 2013038661A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- converter
- output
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【課題】入射光の光強度をディジタル信号値に変換するのに要する時間を、得られるディジタル信号値が大きな誤差を含むのを回避しつつ短縮することができるA/D変換器を実現する。
【解決手段】固体撮像装置100を構成するA/D変換器120において、一定値ずつ変化するディジタル値を出力するカウンタ124と、該ディジタル値の二乗と該ディジタル値の和に比例させてランプ電圧を発生する二次ランプ発生回路123と、アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較回路121と、該比較回路121が該反転時を検出したとき、該カウンタから得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出すラッチ122とを備え、該アナログ入力電圧の平方根を該ディジタル変換値に変換する。
【選択図】図1
【解決手段】固体撮像装置100を構成するA/D変換器120において、一定値ずつ変化するディジタル値を出力するカウンタ124と、該ディジタル値の二乗と該ディジタル値の和に比例させてランプ電圧を発生する二次ランプ発生回路123と、アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較回路121と、該比較回路121が該反転時を検出したとき、該カウンタから得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出すラッチ122とを備え、該アナログ入力電圧の平方根を該ディジタル変換値に変換する。
【選択図】図1
Description
本発明は、A/D変換器、固体撮像装置および電子情報機器に関し、特に、CMOSイメージセンサなどの固体撮像装置を構成するランプ信号比較型のA/D変換器、このようなA/D変換器を用いた固体撮像装置、および固体撮像装置を搭載した電子式撮像装置(例えば、ビデオカメラやディジタルカメラなど)を含む電子情報機器に関するものである。
CMOSイメージセンサやCCDイメージセンサなどの固体撮像装置は、画素で光電変換し蓄積した電子に対応した光信号電圧を外部に出力するものであり、特にCMOSイメージセンサは光信号電圧であるアナログ入力電圧をディジタル信号値に変換するA/D変換部を有していることがある。
例えば、画素配列の列毎にランプ信号比較型A/D変換器を設けることにより、画素列毎に対応するアナログ入力電圧をディジタル信号値に変換するようにできる。
このようなA/D変換器は特許文献1や特許文献2に示されており、以下具体的に説明する。
図10は、代表的なCMOSイメージセンサを示すブロック図である。
このCMOSイメージセンサ210は、複数の画素200が行列状に配列された画素部200aと、アドレス信号YADRに基づいて該画素部200aにおける行方向の画素配列を1行だけ選択する行選択回路201と、クロックCKに基づいてランプ出力Raにランプ電圧を出力するランプ発生器205と、画素部200aにおける各画素列毎に設けられ、選択された画素行の複数の画素のアナログ出力Asの電圧をランプ出力Raの電圧(つまり、ランプ電圧)と比較する複数の比較回路202とを有している。ここで、ランプ出力Raの電圧は0(V)からNVq(V)まで一定周期で変化するものである。ここで、比較回路202は、ランプ出力Raの電圧が画素のアナログ出力Asの電圧と等しくなったとき、出力する電圧を反転するよう構成されている。
また、このCMOSイメージセンサ210は、ランプ出力Raの電圧の変動周期と同期して0からNまでのカウント値をカウンタ出力Cnに出力するカウンタ206と、画素部200aにおける各画素列毎に設けられ、ランプ出力Raの電圧が画素のアナログ出力Asの電圧と等しくなって、対応する比較回路202が出力する電圧が反転したとき、カウンタ206から出力されたカウント値を記憶する複数のラッチ203と、アドレス信号XADRに基づいて、各ラッチ203に格納されているカウント値が画素に対応するディジタル画素値(ディジタル信号値)として出力されるよう複数のラッチを順次選択する列選択回路204とを有している。
なお、Vqはランプ出力Raの電圧が増大するときの単位電圧であり、Nは自然数で、カウンタが出力するカウント値の最大値である。また、ランプ発生器205がランプ電圧を変化させる動作と、カウンタ206のカウント値を増加させる動作とは上記クロックCKに基づいて同期して行われる。
ここで、ランプ発生器205は、スイッチトキャパシタ積分回路で実現することができるものであり、図11は、このランプ発生器205の一例を示している。
このランプ発生器205は、1つの演算増幅器OP11、1つの基準電源P、2つのキャパシタC11およびC22、並びに5つのスイッチSA11、SA22、SB11、SB22、SR11を有しており、上記演算増幅器OP11は差動増幅器により構成されている。なお、図11では、基準電源Pは、直列接続の2つの電源P1およびP2からなり、これらの接続点がグランドに接続されており、電源P1およびP2の直列接続体が固定電圧VFSを発生するものとする。
つまり、キャパシタC11の一端側ノードN11はスイッチSB1を介して基準電源Pを構成する電源P1の正側ノードに接続され、またキャパシタC11の一端側ノードN11はスイッチSA11を介して基準電源Pを構成する電源P2の負側ノードに接続されている。また、キャパシタC11の他端側ノードN22はスイッチSA22を介して上記演算増幅器OP11の負入力ノードN33に接続され、キャパシタC11の他端側ノードN22はスイッチSB22を介してグランドに接続されている。
上記演算増幅器OP11の正入力ノードN44はグランドに接続され、該演算増幅器OP11の負入力ノードN33と出力ノードN55との間にはキャパシタC22が接続され、このキャパシタC22には並列にスイッチSR11が接続されている。
次に動作について説明する。
このような構成の固体撮像装置210では、行選択回路201はアドレス信号YADRに基づいて画素部200aにおける画素配列を1行だけ選択する。
例えば、図10に示す画素200を含む行が選択されている場合、画素200のアナログ出力Asの電圧は比較器202に入力される。比較器202はランプ発生器205で生成されたランプ出力Raの電圧と、画素200のアナログ出力Asの電圧であるアナログ入力電圧とを比較し、ランプ出力Raの電圧がアナログ入力電圧に等しくなると、比較器202の出力の電圧が反転する。ラッチ203は、比較器202の出力の電圧が反転したときのカウンタ206から出力されるカウント値を画素のディジタル信号値として記憶する。このとき、ランプ出力Raの電圧とカウンタ値は図14(a)および図14(b)に示すように同期して変化する。この変化は線形変化である。すなわち、カウンタ値が0のときランプ出力Raの電圧は0であり、カウンタ値が1ずつ増加してnになると、ランプ出力Raの電圧は単位電圧Vqのn倍、つまりnVqになる。
そして、画素部における一行分の画素のアナログ出力Asの電圧をディジタル信号値に変換する変換動作が完了した後、列選択器204がアドレス信号XADRに基づいて各列のラッチ203を順次選択することで、各ラッチ203に格納されているカウンタのカウント値(各画素のディジタル信号値)が出力される。
そして、一行分の画素に対する変換動作を画素部におけるすべての画素行について行うことにより、一枚の画面に相当するディジタル信号値が固体撮像装置から出力される。
次に、上述のランプ発生器205の動作について説明する。
図12はランプ発生器205のタイミング動作を示す図である。
クロックCKに基づいてスイッチSR11がオンすると、演算増幅器OP11の出力ノードN55と負入力ノードN33とが短絡して演算増幅器OP11の出力の電圧がグランド電圧になる。また、スイッチSR11をオフにした状態で、スイッチSA11、SA22とスイッチSB11、SB22とがクロックCKに基づいて相補的にオンとオフを繰り返す度に、このスイッチトキャパシタ積分回路の出力が基準電源の電圧VFSのキャパシタC11とキャパシタC22の容量比倍ずつ増加する。ここで、キャパシタC11の容量をC11、キャパシタC22の容量をC22とすると、一回の増加量である単位電圧Vqは次式で求められる。
Vq=VFS・C11/C22
つまり、スイッチSA11およびSA22がオンからオフになり、スイッチSB11およびSB22がオフからオンになると、基準電源によりキャパシタC11の両端の電圧がリセットされる。
つまり、スイッチSA11およびSA22がオンからオフになり、スイッチSB11およびSB22がオフからオンになると、基準電源によりキャパシタC11の両端の電圧がリセットされる。
その後、クロックCKに基づいてスイッチSA11およびSA22がオンし、スイッチSB11およびSB22がオフすると、キャパシタC11の一端側ノードN11の電圧が基準電源の電圧VFSだけ低下し、これに伴ってキャパシタC11の他端側ノードN22の電位が低下する。このため演算増幅器OP11の負入力ノードN33の電位が低下する。このとき、演算増幅器OP11はその正入力ノードN44と負入力ノードN33との電位が等しくなるまで出力ノードN55を駆動する。これによりキャパシタC11とキャパシタC22の電荷が再配分され、演算増幅器OP11の出力ノードN55の電圧の増加量は単位電圧Vqとなる。
この状態で、スイッチSA11およびSA22がオフし、スイッチSB11およびSB22がオンすると、再度、基準電源によりキャパシタC11がリセットされる。
このようにスイッチSA1およびSA2とスイッチSB1およびSB2とをクロックCKに基づいて相補的にオンオフすることで、演算増幅器OP11の出力の電圧は図12に示すように単位電圧Vqずつ増加することとなる。
なお、ランプ発生器205にD/A変換器を用いると、一度に増加させるステップ量をランプ電圧を増加させる途中で変化させることにより、折れ線状のランプ電圧を発生することができ、たとえば、特許文献3にはこのような折れ線状のランプ電圧を発生するランプ発生器としてデルタ・シグマ変調を応用したものが提案されている。
しかしながら、従来のランプ信号比較型A/D変換器は、一定電圧ずつ増加するランプ電圧をアナログ入力電圧(画素のアナログ出力Asの電圧)と比較するため、ランプ電圧における電圧分解能が高いほど、アナログ値であるアナログ入力電圧をディジタル信号値に変換するのに要する変換時間が長くなる。
さらに量子化雑音、つまりアナログ値であるアナログ入力電圧をディジタル信号値に変換する際の誤差は、電圧分解能により決まるものであり、電圧分解能が一定であれば、アナログ入力電圧を変換して得られるディジタル信号値(以下、ディジタル変換値ともいう。)の大きさには関係なく常に一定値である。
一方、固体撮像装置で検出する光強度には、原理的に光子数に比例するショット雑音が含まれており、ディジタル変換値が大きくなるほど量子化雑音はショット雑音と比較して不必要に小さなものとなり、このようなショット雑音の光強度依存性に起因して変換時間が不必要に長くなっていた。
以下、量子化誤差とショット雑音について説明する。
まず、図13を参照して量子化誤差を説明する。
図13は、入射光の光強度(光子数)とディジタル変換値との対応関係を示している。
従来のA/D変換器における量子化誤差は、ディジタル変換値がnのとき光子数がnであるとすると、量子化ステップの大きさは常に1であるから量子化雑音の分散は1/12となる。つまり、量子化ステップをqとすると、誤差の確率密度関数は±q/2の区間に連続一様分布しているので、雑音パワー(分散)はq2/12である。ここで量子化ステップqに1を代入すると、分散は1/12となる。
一方、ショット雑音は光子数のような量子化された値を扱うときに原理的に発生する揺らぎであり、ポアソン分布であることが知られている。ポアソン分布の性質から、ショット雑音の標準偏差は光子数の平均の平方根に等しく、分散は光子数の平均に等しい。
つまり光子数がnであるとき、ショット雑音の分散はnである。従って、例えば、光子数が100個であるとき、ショット雑音は量子化雑音の1200倍になり量子化雑音が不必要に小さい。
次に、図14(a)および図14(b)を参照してA/D変換に要する変換時間を説明する。ここでは、Nはランプ電圧が最大値に達するときのカウンタ値である。
従来のランプ信号比較型A/D変換器では、入力電圧(画素のアナログ出力の電圧)と比較されるランプ電圧は、経過時間に比例して徐々に大きくなる。単位時間をT0とし、単位時間内に変化する単位電圧をVqとすると、経過時間がnT0のときランプ電圧のレベルはnVqである。つまり、単位電圧Vqを小さくしようとすると、単位時間内に変化する単位電圧に反比例して、ランプ発生回路から出力されるランプ電圧が必要な電圧レベルに達するまでに要する時間が長くなることになる。
また、ランプ電圧の傾き(単位電圧)をランプ電圧を増大させる途中で大きくすると、上記変換時間は短くできるが、ランプ電圧の傾きの変化点の前後で得られるディジタル変換値に大きな誤差が発生してしまう。
本発明は、上記のような問題点を解決するためになされたものであり、入射光の光強度をディジタル信号値に変換するのに要する時間を、得られるディジタル信号値が大きな誤差を含むのを回避しつつ短縮することができるA/D変換器およびこのようなA/D変換器を備えた固体撮像装置、並びにこのような固体撮像装置を備えた電子情報機器を得ることを目的とする。
本発明に係るA/D変換器は、ランプ信号比較型のA/D変換器であって、一定値ずつ変化するディジタル値を発生するカウンタと、該ディジタル値の二乗と該ディジタル値の和に比例してランプ電圧を発生するランプ発生回路と、アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較器と、該比較器が該反転時を検出したとき、該カウンタから得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出す記録回路とを備え、該アナログ入力電圧の平方根を該ディジタル変換値に変換し、そのことにより上記目的が達成される。
本発明は、上記A/D変換器において、前記ランプ発生回路は、固定電圧を積分する第1の積分回路と、該第1の積分回路の出力を積分する第2の積分回路とを有し、該第1および第2の積分回路はそれぞれ、コンデンサとスイッチを組み合わせたスイッチトキャパシタであり、該スイッチは、前記カウンタで発生するディジタル値の変化と同期したタイミングで開閉することが好ましい。
本発明に係る固体撮像装置は、蓄積された電子の数に対応した光信号電圧を発生する画素と、該光信号電圧を前記アナログ入力電圧としてディジタル変換して出力する、上述した本発明に係るA/D変換器と、該A/D変換器の出力から得られる、該光信号電圧の平方根である平方根光信号を信号処理する論理回路とを備えたものであり、そのことにより上記目的が達成される。
本発明は、上記固体撮像装置において、前記論理回路は、前記平方根光信号を二乗して光信号を出力する乗算器を含むことが好ましい。
本発明は、上記固体撮像装置において、前記論理回路は、前記光信号を指数部と仮数部からなる基数2の指数表記で表される値として出力する指数変換回路を含むことが好ましい。
本発明に係る電子情報機器は、上述した本発明に係る固体撮像装置を備えたものであり、そのことにより上記目的が達成される。
次に作用について説明する。
本発明においては、一定値ずつ変化するディジタル値を発生するカウンタと、該ディジタル値の二乗と該ディジタル値の和に比例してランプ電圧を発生するランプ発生回路と、アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較器と、該比較器が該反転時を検出したとき、該カウンタから得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出す記録回路とを備え、該アナログ入力電圧の平方根を該ディジタル変換値に変換するので、AD変換の際の量子化ステップがアナログ入力電圧の増大とともに増加することとなり、量子化雑音をアナログ入力電圧の全レンジにわたって、アナログ入力電圧である光強度の増大とともに増加するショット雑音と同一比率にすることが可能となる。
以下、本発明で得られるディジタル変換値の量子化雑音を図5を用いて説明する。
ディジタル変換値がnのとき光子数がn2とすると、n2±nの範囲が変換値nに変換される。このとき量子化ステップの大きさは2nであるから量子化雑音の分散は、従来技術で説明した関係(量子化ステップをqとすると、雑音パワー(分散)はq2/12である。)より、(2n)2/12=n2/3となる。このときショット雑音の分散は光子数と同じn2である。従って、量子化雑音とショット雑音とは全レンジにわたって同一比率(1:3=n2/3:n2)にすることができる。
これにより、ディジタル変換値が大きくなるほどショット雑音と比較して量子化雑音が不必要に小さなものとなるのを回避して、AD変換に要する変換時間が不必要に長くなるのを回避することができる。
また、アナログ入力電圧のAD変換に必要な変換時間は、従来のA/D変換器で必要な変換時間の平方根におおよそ等しくなり、言い換えれば、同じ変換時間で、従来のA/D変換器のダイナミックレンジの二乗に等しいダイナミックレンジを得ることできる。
そのため、このような構成のA/D変換器では、従来のランプ信号比較型A/D変換器と同じ変換時間でダイナミックレンジがビット幅換算で2倍となる。
以上のように、本発明によれば、入射光の光強度をディジタル信号値に変換するのに要する時間を、得られるディジタル信号値が大きな誤差を含むのを回避しつつ短縮することができるA/D変換器およびこのようなA/D変換器を備えた固体撮像装置、並びにこのような固体撮像装置を備えた電子情報機器を実現することができる。
以下、本発明の実施形態について図面を参照しながら説明する。
(実施形態1)
図1は本発明の実施形態1による固体撮像装置を説明する図である。
図1は本発明の実施形態1による固体撮像装置を説明する図である。
この実施形態1による固体撮像装置100は、フォトダイオードなどの光電変換素子PDで入射光Lの光電変換により生成し蓄積した電子を読出回路101により画素のアナログ出力(以下、画素出力という。)Asに読み出す画素部110を備える。
また、この固体撮像装置100は、クロックCKを入力として、該クロックCKと同期して1から始めて1ずつ変化するディジタル値であるカウンタ値をカウンタ出力Csにグレイコード形式で出力するカウンタ124を備える。
なお、カウント値を示す複数ビットの2進数は、カウント値がこれに隣接する他のカウント値に変化する際、常にこの2進数の複数ビットのうちの1ビットしか変化しないグレイコード形式を使用する。
2以上のビットが変化する形式を使用するとビット毎の変化時間が異なるため瞬間的に誤ったカウント値が出力されてしまう。
また、この固体撮像装置100は、該クロックCKを入力として、該ディジタル値(カウンタ値)の二乗と該ディジタル値の和に比例してランプ電圧を発生してランプ出力Raに出力する二次ランプ発生回路123を備える。
また、この固体撮像装置100は、該画素出力Asと該ランプ出力Raとを入力ノードとして、これらの出力に現われる電圧の大小関係の反転時を検出したときパルスを検出出力Cmに出力する比較回路121を備える。
また、この固体撮像装置100は、該検出出力Cmと該カウンタ出力Csとを入力として、該検出出力Cmにパルスが発生する瞬間のカウンタ値を、該カウンタ出力Csから取り出し、ディジタル信号値としてラッチ出力Rsに出力するラッチ122を備える。
また、上記カウンタ124、二次ランプ発生回路123、比較回路121、およびラッチ122は、上記画素出力Asに読み出されたアナログ入力電圧をディジタル信号値(変換値)に変換してラッチ出力Rsに出力するA/D変換器120を構成している。
また、固体撮像装置100は、該A/D変換器120のラッチ出力Rsに出力されるディジタル信号値(変換値)を信号処理して論理出力Dsに出力する論理回路130を備えている。
該二次ランプ発生回路123が発生するランプ電圧の変化を図6(a)に示し、同じ時間軸でのカウンタ124が発生するカウンタ値の変化を図6(b)に示す。
横軸の時間は時間Toで、縦軸の電圧は後述するランプ電圧の基準値Viで正規化することにより、横軸と縦軸ともに整数で表現している。
ランプ電圧のグラフは時間がnのときランプ電圧をn2+nとした点を結んだ曲線である。カウンタ値のグラフは時間がnのときカウンタ値をnとした点を結んだ直線である。カウンタ124は、時間を示すカウンタ値が最大値Nになれば、次のアナログ入力電圧の変換のために初期状態に戻る。
A/D変換器120の変換特性は、図3に示したように、ランプ出力Raの電圧範囲(n2±n)Viが変換値nに変換される。つまり、変換値1、2、3、・・・に対応する電圧範囲の境界が、2Vi、6Vi、12Viと増加していくが、等間隔では無く、変換値に対応する電圧範囲が広がっていく。なお、図3では電圧範囲(n2±n)Viは、ランプ電圧の基準値Viで正規化して整数値で示している。
図2は、上記二次ランプ発生回路123を説明する図である。なお、図2では、図11と同様、基準電源Pは、直列接続の2つの電源P1およびP2からなり、これらの接続点がグランドに接続されており、電源P1およびP2の直列接続体が固定電圧VFSを発生するものとする。
このような二次ランプ発生回路をスイッチトキャパシタで構成することにより、高精度の電圧波形を発生することが可能となる。スイッチはクロックCKにより前記カウンタ124と同期したタイミングで開閉する。
この二次ランプ発生回路123は、固定電圧VFSを積分する第1の積分回路123aと、該第1の積分回路123aの出力を積分する第2の積分回路123bと、第2の積分回路123bの内部ノードN7の電位を出力する出力回路123cとを有している。該第1の積分回路123aは、キャパシタC1、C2と、スイッチSA1、SA2、SB1、SB2、SR1と、演算増幅器OP1とを含んでいる。該第2の積分回路123bは、キャパシタC3、C4と、スイッチSA3、SA4、SB3、SB4、SR2と、演算増幅器OP2とを含んでいる。出力回路123cは演算増幅器OP3により構成されている。このように二次ランプ発生回路123では、二つの演算増幅器OP1とOP2がそれぞれ積分回路を構成し全体として二次積分回路となっている。
ここで、上記スイッチは、クロックCKに基づいて、前記カウンタ124のディジタル値の変化と同期したタイミングで開閉する。スイッチSA1〜SA3は同期して開閉し、スイッチSB1〜SB3は同期して開閉し、スイッチSA1〜SA3とスイッチSB1〜SB3とは相補的に開閉する。また、スイッチSR1およびSR2は同期して開閉する。
キャパシタC1の一端側ノードN1はスイッチSA1を介して電源P2の負側ノードに接続されるとともに、スイッチSB1を介して電源P1の正側ノードに接続されている。このキャパシタC1の他端ノードN2は演算増幅器OP1の負入力ノードN2に接続されている。演算増幅器OP1の正入力ノードはグランドに接続されている。
また、第1の積分回路123aを構成するキャパシタC2の一端ノードは演算増幅器OP1の負入力ノードN2に接続され、このキャパシタC2の他端ノードN4はスイッチSA2を介して演算増幅器OP1の出力ノードN3に接続されている。スイッチSR1はキャパシタC2の両端を短絡可能となるようこのキャパシタC2に並列に接続されている。また、スイッチSB2は、演算増幅器OP1の出力ノードN3とその負入力ノードN2との間にこれらのノードを短絡可能となるよう接続されている。
キャパシタC3の一端は演算増幅器OP1の出力ノードN3に接続され、このキャパシタC3のもう一端は演算増幅器OP2の負入力ノードN5に接続されている。演算増幅器OP2の正入力ノードはグランドに接続されている。
キャパシタC4の一端は演算増幅器OP2の負入力ノードN5に接続され、キャパシタC4のもう一端は、スイッチSB3を介して演算増幅器OP2の出力ノードN6に接続されている。さらにキャパシタC4とスイッチSB3の接続ノードN7は演算増幅器OP3の正入力ノードに接続されている。
スイッチSR2はキャパシタC4の両端を短絡可能となるよう該キャパシタC4に並列に接続されている。スイッチSA3は、演算増幅器OP2の出力ノードN6とその負入力ノードN5とを短絡可能となるようこれらのノードの間に接続されている。
また、上記演算増幅器OP3の出力ノードと負入力ノードとは接続されて単位ゲインアンプを構成している。
次に、この二次ランプ発生回路123の動作を、図4を用いて説明する。
スイッチSR1およびSR2をオンにすると、スイッチSA2のオンにより演算増幅器OP1の出力ノードN3と負入力ノードN2とが短絡することとなり、演算増幅器OP1の出力がグランド電圧となり、また、スイッチSB3のオンにより、演算増幅器OP2の出力ノードN6と負入力ノードN5とが短絡することとなり、演算増幅器OP2の出力がグランド電圧となる。この結果、二次ランプ発生回路123の出力はグランド電圧になる。
一方、スイッチSR1およびSR2をオフにして、スイッチSA1〜SA3とスイッチSB1〜SB3とが相補的にオンとオフを繰り返す度に、演算増幅器OP1の出力は電圧Vqずつ増加する。電圧Vqは基準電源電圧VFSのC1/C2倍の電圧である。ここで、C1、C2はキャパシタC1、C2の容量値である。
ただし、スイッチSB1〜SB3がオンのとき、演算増幅器OP1の出力はおおよそグランド電圧に下がり、演算増幅器OP1のオフセット電圧となる。よって、演算増幅器OP1の出力の電圧変化量はオフセット電圧がキャンセルされ正確にnVqとなる。ここで、nはスイッチSR1およびSR2がオンからオフになってからのクロックCKのカウント値である。
またスイッチSB1〜SB3がオフからオンに変化したときの演算増幅器OP1の出力の電圧変化量であるnVqのC3/C4倍の電圧にあたるnVi(=nVq・C3/C4)が、演算増幅器OP2により積分されて出力される。ここで、C3、C4はキャパシタC3、C4の容量値である。
ただし、スイッチSA1〜SA3がオンのとき演算増幅器OP2の出力はおおよそグランド電圧に下がり演算増幅器OP2のオフセット電圧となる。よって、演算増幅器OP2の出力の電圧変化量はオフセット電圧がキャンセルされ正確に(n2+n)Viとなる。
演算増幅器OP2の出力ノードN6の電圧は、スイッチSB3により接続するノードN7を介して、出力回路123cによってスイッチSB1〜SB3がオンのとき検出され、スイッチSB1〜SB3がオフのときキャパシタC4で保持される。
このような構成の本実施形態1では、一定値ずつ変化するディジタル値を発生するカウンタ124と、該ディジタル値の二乗と該ディジタル値の和に比例してランプ電圧を発生する二次ランプ発生回路123と、アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較回路(比較器)121と、該比較回路121が該反転時を検出したとき、該カウンタ124から得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出すラッチ(記録回路)122とを備え、該アナログ入力電圧の平方根を該ディジタル変換値に変換するので、AD変換の際の量子化ステップがアナログ入力電圧の増大とともに増加することとなり、量子化雑音をアナログ入力電圧の全レンジにわたって、アナログ入力電圧である光強度の増大とともに増加するショット雑音と同一比率にすることが可能となる。
この実施形態1で得られるディジタル変換値の量子化雑音を図5を用いて説明する。
ディジタル変換値がnのとき光子数がn2とすると、n2±nの範囲が変換値nに変換される。このとき量子化ステップの大きさは2nであるから量子化雑音の分散は、従来技術で説明した関係(量子化ステップをqとすると、雑音パワー(分散)はq2/12である。)より、(2n)2/12=n2/3となる。このときショット雑音の分散は光子数と同じn2である。従って、量子化雑音とショット雑音とは全レンジにわたって同一比率(1:3=n2/3:n2)にすることができる。
これにより、ディジタル変換値が大きくなるほどショット雑音と比較して量子化雑音が不必要に小さなものとなるのを回避して、AD変換に要する変換時間が不必要に長くなるのを回避することができる。
また、アナログ入力電圧のAD変換に必要な変換時間は、従来のA/D変換器で必要な変換時間の平方根におおよそ等しくなり、言い換えれば、同じ変換時間で、従来のA/D変換器のダイナミックレンジの二乗に等しいダイナミックレンジを得ることできる。
そのため、このような構成のA/D変換器では、従来のランプ信号比較型A/D変換器と同じ変換時間でダイナミックレンジがビット幅換算で2倍となる。
(実施形態2)
次に、本発明の実施形態2による固体撮像装置を説明する図である。
(実施形態2)
次に、本発明の実施形態2による固体撮像装置を説明する図である。
この実施形態2による固体撮像装置は、実施形態1の固体撮像装置100における論理回路を、ラッチ122のラッチ出力Rsに出力されるディジタル変換値を二乗して出力する乗算器により構成したものであり、その他の構成は、実施形態1の固体撮像装置100と同一である。
つまり、この実施形態2の固体撮像装置では、ラッチ122のラッチ出力Rsに出力されるディジタル変換値を乗算器により二乗することにより、アナログ入力電圧の平方根をAD変換して得られるディジタル変換値を、光強度に比例した整数(二乗変換値)として扱うことができる。
また、乗算器で演算された二乗変換値は、図1に示す実施形態1のA/D変換器120から出力されるディジタル変換値の二倍のビット幅を持つので、上記論理回路を構成する乗算器から出力されるディジタル変換値を、必要に応じてシフト丸め演算処理を行うことにより、実施形態1のA/D変換器120から出力される変換値の二倍以下のビット幅に制限することができる。
ここで、シフト丸めとは、Kをシフト数とすると、整数値に2−Kを乗算して小数点以下を四捨五入または切り捨てて丸めることである。例えば、実施形態1のA/D変換器120から出力されるディジタル変換値が8ビット幅を有するとき、このディジタル変換値を二乗した二乗変換値は16ビット幅を有することとなるが、上記シフト数Kを6とすれば、この二乗変換値を10ビット幅の整数として得ることができる。
以下、本発明のA/D変換器のSNR(SN比)を図8を用いて説明する。
ショット雑音はA/D変換器の入力である光強度に含まれているので、A/D変換器から出力されるディジタル変換値における雑音のSNRが、ショット雑音のSNRに近づくほどディジタル変換値として良い精度のものが得られていることを示す。
この実施形態2のように6ビットのシフト丸めを行い、10ビット幅で固定表記した時(グラフL1)は光強度が小さい時にシフト丸めの影響が強く表れ、ディジタル変換値のSNRが低下する。したがって、光強度が小さい時はシフト数を少なくしてゲインを制御する処理などが必要であるが、光強度が十分大きい時にはショット雑音のSNRに近づき、最大限のSN比が得られる。
なお、上記実施形態2では、光強度に比例した整数であるディジタル変換値にシフト丸め演算処理を施すことにより、該ディジタル変換値が有するビット幅を制限する例を示したが、このディジタル変換値を表すのに指数表記を用いれば、小さなディジタル変換値の有効桁数を減らすことなくビット幅をさらに有効利用できる。
(実施形態3)
次に、本発明の実施形態3による固体撮像装置を説明する。
(実施形態3)
次に、本発明の実施形態3による固体撮像装置を説明する。
この実施形態3の固体撮像装置は、実施形態1の固体撮像装置100における論理回路を、ラッチ122のラッチ出力Rsに出力されるディジタル変換値を二乗して出力する乗算器と、この乗算器の出力である二乗変換値(整数)を、基数2の指数表記で表される値として出力する指数変換回路とを有する構成としたものであり、その他の構成は、実施形態1の固体撮像装置100と同一である。
以下、具体的に説明する。ここで、Sを仮数部、Tを指数部として二乗変換値を基数2の指数表記(S×2T)で表す。
例えば、実施形態1のA/D変換器120から出力されるディジタル変換値が8ビット幅のとき、この変換値を二乗して得られる二乗変換値は、この値を丸めないときには16ビット幅である。
指数部Tは、図7で示すように、二乗変換値が0〜(26−1)のとき0、26〜(27−1)のとき1とし、以下、順に二乗変換値が2倍になる毎に1だけ増加させ、二乗変換値が215〜(216−1)であるときは、指数部Tは10とする。
16ビット幅を有する二乗変換値は(216−1)より小さいことから、指数部Tの最大値は10であり、4ビット幅で指数部Tを構成できる。仮数部Sは、二乗変換値を指数部Tでシフト丸めを行うことにより6ビット幅で構成できる。
この実施形態3では、固体撮像装置(イメージセンサ)の画素で検出された光信号に比例したディジタル変換値を二乗して得られる二乗変換値(整数)を基数2の指数表記で表して信号処理するので、以下の効果が得られる。
つまり、二乗変換値(整数)を、基数2として指数部4ビット、仮数部6ビットの合計10ビットの指数表記により表した場合(図8のグラフL2)、10ビット幅で固定表記した時(図8のグラフL1)と比較して、ダイナミックレンジが26倍となる。
この結果、光強度が小さい状態では、シフト丸めを行わないため、図8のグラフL2に示すように、アナログ入力電圧のディジタル変換値としてSNRがショット雑音のSNR(図8のグラフL3)に近いディジタル変換値が得られる。一方、光強度が大きくなり、ディジタル変換値の指数部が10付近になると、図8のグラフL2に示すように、ディジタル変換値のSNRがショット雑音のSNRより低下する。これは仮数部Sのビット幅が6ビットであることによるSNRの上限に達したからであるが、固体撮像装置として問題にならない程度のSNRが得られる。また、さらに大きなSNRで信号処理を行う必要のある固体撮像装置の用途では、仮数部のビット幅を必要なだけ大きくすればよい。
なお、上記実施形態3では、指数変換回路は、アナログ入力電圧の平方根に対応するディジタル変換値を乗算器により二乗して得られる二乗変換値を、基数2の指数表記で表される値として出力するものとしたが、指数変換回路は、アナログ入力電圧の平方根に対応するディジタル変換値を、基数2の指数表記で表される値として出力するものでもよい。
さらに、上記実施形態1から実施形態3では、特に説明しなかったが、上記実施形態1から実施形態3の固体撮像装置の少なくともいずれかを撮像部に用いた、例えばディジタルビデオカメラ、ディジタルスチルカメラなどのディジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの、画像入力デバイスを有した電子情報機器について以下簡単に説明する。
(実施形態4)
図9は、本発明の実施形態4として、実施形態1から実施形態3のいずれかの固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
(実施形態4)
図9は、本発明の実施形態4として、実施形態1から実施形態3のいずれかの固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
図9に示す本発明の実施形態4による電子情報機器90は、本発明の上記実施形態1から3の固体撮像装置の少なくともいずれかを、被写体の撮影を行う撮像部91として備えたものであり、このような撮像部による撮影により得られた高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部92と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示部93と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信部94と、この画像データを印刷(印字)して出力(プリントアウト)する画像出力部95とのうちの少なくともいずれかを有している。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、A/D変換器、固体撮像装置および電子情報機器の分野において、入射光の光強度をディジタル信号値に変換するのに要する時間を、得られるディジタル信号値が大きな誤差を含むのを回避しつつ短縮することができるA/D変換器およびこのようなA/D変換器を備えた固体撮像装置、並びにこのような固体撮像装置を備えた電子情報機器を実現することができる。
90 電子情報機器
91 撮像部
92 メモリ部
93 表示部
94 通信部
95 画像出力部
100 固体撮像装置
101 読出回路
110 画素部
120 A/D変換器
121 比較回路
122 ラッチ
123 二次ランプ発生回路
124 カウンタ
130 論理回路
91 撮像部
92 メモリ部
93 表示部
94 通信部
95 画像出力部
100 固体撮像装置
101 読出回路
110 画素部
120 A/D変換器
121 比較回路
122 ラッチ
123 二次ランプ発生回路
124 カウンタ
130 論理回路
Claims (6)
- ランプ信号比較型のA/D変換器であって、
一定値ずつ変化するディジタル値を発生するカウンタと、
該ディジタル値の二乗と該ディジタル値の和に比例してランプ電圧を発生するランプ発生回路と、
アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較器と、
該比較器が該反転時を検出したとき、該カウンタから得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出す記録回路を備え、
該アナログ入力電圧の平方根を該ディジタル変換値に変換するA/D変換器。 - 請求項1に記載のA/D変換器において、
前記ランプ発生回路は、
固定電圧を積分する第1の積分回路と、
該第1の積分回路の出力を積分する第2の積分回路とを有し、
該第1および第2の積分回路はそれぞれ、コンデンサとスイッチを組み合わせたスイッチトキャパシタであり、
該スイッチは、前記カウンタで発生するディジタル値の変化と同期したタイミングで開閉するA/D変換器。 - 蓄積された電子の数に対応した光信号電圧を発生する画素と、
該光信号電圧を前記アナログ入力電圧としてディジタル変換して出力する請求項1または2に記載のA/D変換器と、
該A/D変換器の出力から得られる、該光信号電圧の平方根である平方根光信号を信号処理する論理回路とを備えた固体撮像装置。 - 請求項3に記載の固体撮像装置において、
前記論理回路は、前記平方根光信号を二乗して光信号を出力する乗算器を含む、固体撮像装置。 - 請求項4に記載の固体撮像装置において、
前記論理回路は、前記光信号を指数部と仮数部からなる基数2の指数表記で表される値として出力する指数変換回路を含む、固体撮像装置。 - 請求項3から請求項5のいずれか1項に記載の固体撮像装置を備えた電子情報機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011174390A JP2013038661A (ja) | 2011-08-09 | 2011-08-09 | A/d変換器、固体撮像装置および電子情報機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011174390A JP2013038661A (ja) | 2011-08-09 | 2011-08-09 | A/d変換器、固体撮像装置および電子情報機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013038661A true JP2013038661A (ja) | 2013-02-21 |
Family
ID=47887823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011174390A Withdrawn JP2013038661A (ja) | 2011-08-09 | 2011-08-09 | A/d変換器、固体撮像装置および電子情報機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013038661A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018152839A (ja) * | 2016-12-05 | 2018-09-27 | 株式会社テックイデア | A/d変換器およびこれを用いたセンサ装置 |
JP2021182751A (ja) * | 2017-11-24 | 2021-11-25 | 浜松ホトニクス株式会社 | フォトンカウンティング装置およびフォトンカウンティング方法 |
-
2011
- 2011-08-09 JP JP2011174390A patent/JP2013038661A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018152839A (ja) * | 2016-12-05 | 2018-09-27 | 株式会社テックイデア | A/d変換器およびこれを用いたセンサ装置 |
JP2021182751A (ja) * | 2017-11-24 | 2021-11-25 | 浜松ホトニクス株式会社 | フォトンカウンティング装置およびフォトンカウンティング方法 |
JP7181972B2 (ja) | 2017-11-24 | 2022-12-01 | 浜松ホトニクス株式会社 | フォトンカウンティング装置およびフォトンカウンティング方法 |
US11656374B2 (en) | 2017-11-24 | 2023-05-23 | Hamamatsu Photonics K.K. | Photon counting device and photon counting method |
US11835667B2 (en) | 2017-11-24 | 2023-12-05 | Hamamatsu Photonics K.K. | Photon counting device and photon counting method |
US11921245B2 (en) | 2017-11-24 | 2024-03-05 | Hamamatsu Photonics K.K. | Photon counting device and photon counting method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10104326B2 (en) | Imaging apparatus including analog-to-digital conversion circuits to convert analog signals into digital signals, imaging system including analog-to-digital conversion circuits to convert analog signals into digital signals, and imaging apparatus driving method | |
US8427565B2 (en) | Solid-state imaging apparatus and imaging system | |
US10594971B2 (en) | Imaging device and imaging system performing multiple A/D conversions of a singular pixel signal | |
US10075662B2 (en) | Solid-state image pickup device with plurality of converters | |
JP3904111B2 (ja) | 固体撮像装置及びその信号処理方法 | |
US8111312B2 (en) | Solid-state imaging device, method of driving the same, and camera | |
JP5347341B2 (ja) | 固体撮像装置、撮像装置、電子機器、ad変換装置、ad変換方法 | |
TW535427B (en) | CMOS image sensor improving picture quality | |
TW201916674A (zh) | 電子裝置以及取像方法 | |
US8586903B2 (en) | Counter circuits, analog to digital converters, image sensors and digital imaging systems including the same | |
US9826186B2 (en) | Imaging apparatus and imaging system | |
TWI615031B (zh) | 信號處理裝置及方法、攝像元件與攝像裝置 | |
KR20100093568A (ko) | A/d 변환 회로 및 고체 촬상 장치 | |
JP2016005171A (ja) | Ad変換装置及び固体撮像装置 | |
JP5818170B2 (ja) | A/d変換器、イメージセンサデバイス及びアナログ信号からディジタル信号を生成する方法 | |
KR20070004838A (ko) | 광검출 장치 | |
KR101758310B1 (ko) | 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서 | |
JP2019004225A (ja) | 信号読み出し回路及び固体撮像素子 | |
TW202116061A (zh) | 分級式類比數位轉換器及分級式類比數位轉換器影像感測系統 | |
JP6639271B2 (ja) | 撮像装置、撮像システム | |
TW522723B (en) | Circuit and method for pixel rearrangement in a digital pixel sensor readout | |
JP2013038661A (ja) | A/d変換器、固体撮像装置および電子情報機器 | |
TW201304534A (zh) | 半導體裝置及其驅動方法 | |
WO2020090166A1 (ja) | 信号処理装置、イメージセンサ、撮像装置、並びに情報処理装置 | |
Ji | Design of Low Power Image Sensor for Computational Photography |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |