JP2013037188A - 画像表示装置、画像表示方法、及び、プログラム - Google Patents

画像表示装置、画像表示方法、及び、プログラム Download PDF

Info

Publication number
JP2013037188A
JP2013037188A JP2011173095A JP2011173095A JP2013037188A JP 2013037188 A JP2013037188 A JP 2013037188A JP 2011173095 A JP2011173095 A JP 2011173095A JP 2011173095 A JP2011173095 A JP 2011173095A JP 2013037188 A JP2013037188 A JP 2013037188A
Authority
JP
Japan
Prior art keywords
image
display
memory
mode
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011173095A
Other languages
English (en)
Inventor
Satoshi Endo
聡 遠藤
Yoshiaki Koizumi
吉秋 小泉
Takuya Mukai
卓也 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011173095A priority Critical patent/JP2013037188A/ja
Publication of JP2013037188A publication Critical patent/JP2013037188A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Digital Computer Display Output (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

【課題】VRAM等の表示用のメモリの容量が不足している場合でも、視認性の高い表示を行うことを可能にする。
【解決手段】表示画像を背景画像上に描画する描画処理を行う描画エンジン20は、背景画像を表示部40のRAM41から取得するダイレクトモードと、メイン制御部10のRAM13(VRAM)から取得するオフスクリーンモードと、の2つの描画モードを有している。描画エンジン20は、RAM13(VRAM)の空き容量が所定量未満の場合に現在の描画モードをダイレクトモードに切り替え、所定量以上の場合にオフスクリーンモードに切り替える。
【選択図】図1

Description

本発明は、画像表示装置、画像表示方法、及び、プログラムに関する。
特許文献1には、別々のRAM(Random Access Memory)に保存されているテキストデータと圧縮画像データとを選択的に表示する情報処理装置について記載されている。特許文献1に記載の情報処理装置において、テキストデータを表示する際、CPU(Central Processing Unit)は、テキストデータをフォントデータに変換した画像を表示部に表示する。また、圧縮画像データを表示する際、CPUは、伸長処理を施した画像を表示部に表示する。
特開2001−169033号公報
特許文献1に記載の情報処理装置では、画像処理をCPUが行うため、画像処理に特化した専用のハードウェアを用いる場合と比べて処理速度が遅い。従って、画像表示の際にVRAM(Video RAM)の容量が不足して画面を分割して表示する場合、画面がちらつく虞がある。
本発明は、上記実情に鑑みてなされたものであり、VRAM等の表示用のメモリの容量が不足している場合でも、視認性の高い表示を行うことを可能にした画像表示装置、画像表示方法、及び、プログラムを提供することを目的とする。
上記目的を達成するため、本発明の画像表示装置は、
表示画像を背景画像上に描画する描画処理を行う描画手段を備えた画像表示装置であって、
前記描画手段は、前記背景画像を、表示部が備える第1のメモリから取得するダイレクトモードと、前記第1のメモリとは異なる第2のメモリから取得するオフスクリーンモードと、の2つの描画モードを有しており、
前記第2のメモリの空き容量が所定量未満の場合に現在の描画モードをダイレクトモードに切り替え、所定量以上の場合にオフスクリーンモードに切り替えるモード切替手段を備える、
ことを特徴とする。
本発明によれば、VRAM等の表示用のメモリの容量が不足している場合でも、視認性の高い表示を行うことができる。
本発明の第1の実施形態に係る画像表示装置の構成を示すブロック図である。 描画モード切替処理を説明するためのフローチャートである。 表示制御処理を説明するためのフローチャートである。 ダイレクトモード時の描画処理を説明するための図である。 オフスクリーンモード時の描画処理を説明するための図である。 本発明の第2の実施形態に係る画像表示装置による描画処理を説明するためのフローチャートである。 描画処理の具体例を示す図である。
以下、本発明の各実施形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付す。
<<第1の実施形態>>
本発明の第1の実施形態に係る画像表示装置100について説明する。この画像表示装置100は、画像に特定の処理を施して表示する装置である。画像表示装置100は、図1に示すように、メイン制御部10と、描画エンジン20と、操作部30と、表示部40とを備える。
メイン制御部10は、例えばマイコン等の専用のハードウェアによって構成され、画像表示装置100の主要な処理を行う。メイン制御部10は、CPU11と、ROM(Read Only Memory)12と、RAM13と、メモリ制御部14と、バス15とを備える。各部は、バス15により接続される。
CPU11は、ROM12に記憶されているプログラムを実行することで動作し、画像表示装置100の各部の動作を制御する。また、CPU11は、表示部40の表示を制御する表示制御処理を実行する。表示制御処理の詳細については後述する。
メモリ制御部14は、バス15を介したCPU11からの指示に基づいて、ROM12及びRAM13に格納されているデータを管理、制御する。例えば、メモリ制御部14は、ROM12に格納されている圧縮画像を描画エンジン20の後述する描画部23に送信する。
ROM12には、CPU11が実行するプログラムと、表示部40に表示するための圧縮画像が格納される。なお、圧縮画像は、例えば、表示部40に表示するテキストやアイコン等の画像を圧縮したデータである。
RAM13(第2のメモリ)は、CPU11の作業領域となる。また、RAM13は、後述するオフスクリーンモードの際、表示部40に表示されている内容の一部を保持するVRAMとして機能する。
バス15は、メイン制御部10内の各部を接続する。また、バス15は、メイン制御部10と描画エンジン20とを接続するためのインタフェースとしても機能する。
描画エンジン20は、GPU(Graphics Processing Unit)等の専用のハードウェアによって構成され、背景となる画像上に、特定の画像を伸長、縮小、反転、回転、透過等して重ねる処理(描画処理)を行う。尚、本実施形態では、描画エンジン20は、オフスクリーンモードとダイレクトモードとの2つの描画モードを備えている。描画エンジン20は、各モードに従った手法で描画処理を行う。
例えば、ダイレクトモードの場合、描画エンジン20は、表示部40のRAM41(第1のメモリ)から、表示部40に表示されている画像の一部を背景画像として直接取得し、取得した背景画像に対して、特定の画像を重ねる描画処理を行う。ダイレクトモード時の描画処理の詳細については後述する。
また、オフスクリーンモードの場合、描画エンジン20は、メイン制御部10のRAM13(オフスクリーン領域)から、表示部40に表示されている画像の一部を背景画像として取得し、取得した背景画像に対して、特定の画像を重ねる描画処理を行う。オフスクリーンモード時の描画処理の詳細については後述する。
また、描画エンジン20は、構成的には、割込制御部21と、ホストIF(インタフェース)部22と、描画部23と、表示IF部24と、制御レジスタ25とを備える。
割込制御部21は、描画部23からの指示に基づいて、ホストIF部22を介して、メイン制御部10のメモリ制御部14に割込信号を送信する。割込信号の受信を受けて、メモリ制御部14は、ROM12に画像(圧縮画像)の転送を指示する。尚、ROM12やRAM13に記憶されている画像の転送は、DMA(Direct Memory Access)により、CPU11を介さないで行えるものとする。
ホストIF部22は、描画エンジン20とメイン制御部10とを接続するためのインタフェースである。
描画部23は、描画用のメモリである描画バッファ231を備え、現在の描画モードに従った手法で描画処理を行う。
表示IF部24は、描画エンジン20と表示部40とを接続するためのインタフェースである。
制御レジスタ25は、描画エンジン20が内部に保持する記憶素子であり、高速に動作する。例えば、制御レジスタ25には、現在の描画モードがダイレクトモードであるのかオフスクリーンモードのどちらであるのかを示すモード情報等が格納される。
操作部30は、ボタンやタッチパネル等を備え、ユーザから入力された指示情報をメイン制御部10のCPU11に送信する。
表示部40は、例えば、LCD(Liquid Crystal Display)等であり、描画エンジン20から受信した画像を、内部のRAM41に展開して表示する。
続いて、画像表示装置100の動作について説明する。
(モード切替処理)
始めに、現在の描画モードを選択的に切り替えるモード切替処理について説明する。画像表示装置100は、所定の時間毎(例えば、5分毎)に、図2のフローチャートに示すモード切替処理を行う。なお、モード切替処理は、バックグラウンドで自動的に行われている処理であり、モード切替処理と並行して、後述する表示制御処理等の他の処理が行われるものとする。
モード切替処理が開始されると、まず、メイン制御部10のCPU11は、メモリ制御部14を制御して、RAM13の使用されていない領域(空き容量)のサイズが所定値以上あるか否かを判別する(ステップS101)。
RAM13の空き容量が所定値以上ある場合(ステップS101;Yes)、オフスクリーン領域がRAM13に十分確保されていることとなる。従って、CPU11は、描画モードをオフスクリーンモードに切り替え(ステップS101)、モード切替処理は終了する。具体的には、CPU11は、制御レジスタ25に記憶されているモード情報を、オフスクリーンモードを示す情報に設定する。
また、RAM13の空き容量が所定値未満である場合(ステップS101;No)、オフスクリーン領域をRAM13に確保できないことがわかる。従って、CPU11は、描画モードをダイレクトモードに切り替え(ステップS101)、モード切替処理は終了する。具体的には、CPU11は、制御レジスタ25に記憶されているモード情報を、ダイレクトモードを示す情報に設定する。
このように、本実施形態に係る画像表示装置100においては、メイン制御部10のRAM13の空き容量に基づいて、随時、現在の描画モードが切り替えられる。従って、後述する描画処理をする際に、最適な描画モードで処理を行うことが可能となる。
(表示制御処理)
続いて、表示制御処理の詳細について、図3のフローチャートを用いて説明する。ユーザは、操作部30を操作して、表示部40に特定の画像を表示させるための操作をする。操作部30は、この操作に応じた操作信号をメイン制御部11のCPU11に送信する。CPU11は、受信した操作信号に基づいて、ROM12に格納されている圧縮画像のなかから表示すべき画像(表示画像)を特定するとともに、表示サイズ、表示範囲(表示位置)、透過や反転の有無等を示す表示制御情報を取得する(ステップS201)。続いて、CPU11は、決定した表示制御情報を描画エンジン20の制御レジスタ25に送信して格納する(ステップS202)。
制御レジスタ25に表示制御情報が格納されると、描画エンジン20の描画部23は、制御レジスタ25に格納されているモード情報を参照して、現在の描画モードを判別する(ステップS203)。現在の描画モードがダイレクトモードの場合、描画部23は、ダイレクトモード時の描画処理を行う(ステップS204)。また、現在の描画モードがオフスクリーンモードの場合、描画部23は、オフスクリーンモード時の描画処理を行う(ステップS205)。以上で表示制御処理は終了する。
(ダイレクトモード時の描画処理)
ここで、ダイレクトモード時の描画処理(ステップS204)の詳細について、図4を参照して説明する。図4は、ダイレクトモード時の描画処理におけるデータの流れを実線の矢印で、制御の流れを波線の矢印で示したものである。なお、この図では、説明を容易にするため、描画処理の主要な構成要素のみを示している。
まず、描画部23は、制御レジスタ25に格納されている表示制御情報が示す表示範囲に対応する部分の画像を表示部40のRAM41から取得し、描画バッファ231に格納する(ステップS301)。
画像の描画バッファへ231の格納が完了すると、描画部23は、割込制御部21を制御して、メイン制御部10のメモリ制御部14に画像データの送信を指示する割込信号を送信する(ステップS302)。
メモリ制御部14は、割込信号を受信すると、ステップS201で特定した表示画像をROM12から取得し、描画エンジン20の描画バッファ231に送信する(ステップS303)。
続いて、描画部23は、制御レジスタ25に格納されている表示制御情報に基づいて、ステップS301で表示部40のRAM41から取得した画像を背景に、ステップS303でROM12から受信した表示画像を伸長する等してから重ねた画像を作成する描画処理を行う(ステップS304)。
そして、描画部23は、描画処理が完了した画像を、表示IF部24を介して、表示部40のRAM41に書き込む(ステップS305)。なお、この際、表示IF部24は、表示部40の表示形式に合った形式に画像データを変換して、表示部40のRAM41に書き込む。表示部40は、RAM41に書き込まれた(展開された)画像を表示する。以上でダイレクトモード時の描画処理は終了する。
ダイレクトモードの場合、描画エンジン20は、表示部40のRAM41から直接表示領域の画像データを背景画像として読み込むため、メイン制御部10のRAM13(VRAM)の空き容量が足りない場合であっても、描画処理を行うことが可能となる。
(オフスクリーンモード時の描画処理)
続いて、オフスクリーンモード時の描画処理(ステップS205)の詳細について、図5を参照して説明する。図5は、オフスクリーンモード時の描画処理におけるデータの流れを実線の矢印で、制御の流れを波線の矢印で示したものである。なお、この図では、説明を容易にするため、描画処理の主要な構成要素のみを示している。
まず、描画部23は、制御レジスタ25に格納されている表示制御情報が示す表示範囲に対応する画像がメイン制御部10のRAM13に格納されているか否かを判別する。格納されていない場合、描画部23は、表示制御情報が示す表示範囲に対応する部分の画像を表示部40のRAM41から取得し、メイン制御部10のRAM13(オフスクリーン領域)に格納する(ステップS401)。一方、RAM13に上記画像が格納されている場合、描画部23は、当該画像をメイン制御部10のRAM13から取得し、描画部23の描画バッファ231に送信する(ステップS402)。
画像の描画バッファへ231の送信が完了すると、描画部23は、割込制御部21を制御して、メイン制御部10のメモリ制御部14に画像の送信を指示する割込信号を送信する(ステップS403)。
メモリ制御部14は、割込信号を受信すると、ステップS201で特定した表示画像をROM12から取得し、描画エンジン20の描画バッファ231に送信する(ステップS404)。
続いて、描画部23は、制御レジスタ25に格納されている表示制御情報に基づいて、ステップS402でメイン制御部10のRAM13から取得した画像を背景に、ステップS404でROM12から送信された表示画像を伸長する等してから重ねた画像を作成する描画処理を行う(ステップS405)。
そして、描画部23は、描画処理によって作成された画像を、メイン制御部10のRAM13に格納する(ステップS406)。そして、描画部23(又はCPU11)は、表示IF部24を介して、描画処理によって作成された画像を、RAM13から表示部40のRAM41に書き込む(ステップS407)。なお、この際、表示IF部24は、表示部40の表示形式に合った形式に画像を変換して、表示部40のRAM41に書き込む。表示部40は、RAM41に書き込まれた(展開された)画像を表示する。以上でオフスクリーンモード時の描画処理は終了する。
オフスクリーンモードの場合、描画エンジン20は、メイン制御部10のRAM13(オフスクリーン領域)から表示範囲の画像データを背景画像として読み込む。従って、表示部40のRAM41から直接読み込むダイレクトモードと比べて、複数の画像に対して同時に描画処理を行うことができ、画面のちらつきを抑えることができる。
このように、第1の実施形態では、画像表示装置100は、オフスクリーン領域が十分確保できる場合に、オフスクリーンモードでの描画処理を行う。即ち、オフスクリーン領域から背景画像を読み込んで描画処理を行い、ちらつきを抑えて同時描画性が高い表示を実現する。一方、オフスクリーン領域を十分確保できない場合、画像表示装置100は、ダイレクトモードでの描画処理を行う。即ち、表示部40から直接背景画像を読み込んで高速に描画処理を行い、ちらつきを抑えた表示を実現する。従って、第1の実施形態では、VRAMの空き容量に応じて、VRAMを使用するオフスクリーンモードと、使用しないダイレクトモードとが適宜切り替えられるため、VRAMの容量の不足による画面のちらつきを抑え、視認性の高い表示をすることが可能となる。
<<第2の実施形態>>
第2の実施形態では、メイン制御部10のRAM13、即ち、VRAMの空き容量が表示範囲の画像(背景画像)のサイズより小さい場合であっても、VRAMを使用した描画処理を可能とする。
尚、第2の実施形態に係る画像表示装置200は、第1の実施形態に係る画像表示装置100と各部の構成は同じであるため、構成の説明は省略し、各部は第1の実施形態に係る画像表示装置100と同じ符号を付す。また、第2の実施形態に係る画像表示装置200は、描画モードはオフスクリーンモードのみで固定される。従って、図2で示すような描画モード切替処理は実施されない。
続いて、画像表示装置200で実施される表示制御処理について、画像表示装置100と同様に図3を用いて説明する。
表示制御処理が開始されると、画像表示装置100と同様に、表示画像と表示制御情報とが特定され(ステップS201)、表示制御情報が制御レジスタ25に格納される(ステップS202)。続いて、画像表示装置200では描画モードがオフスクリーンモードに固定されるため、ステップS203の判定処理は実施されず、オフスクリーンモード時における描画処理(ステップS205)が実施される。この描画処理の詳細について、図6のフローチャートを参照して説明する。
描画処理が開始されると、まず、描画部23は、これから背景画像とする表示範囲の画像を格納(展開)するのに十分な空き容量がRAM13に確保されているか否かを判別する(ステップS501)。
画像を格納するのに十分な空き容量が確保できていない場合(ステップS501;No)、描画部23は、RAM13に記憶されているデータをクリア(消去)して、空き容量を確保する(ステップS502)。尚、記憶されている全てのデータをクリアしてもよいし、画像を格納するのに十分な空き容量を確保できる分だけデータをクリアしてもよい。又は、他の描画処理で既に使用みの画像データのみをクリアするようにしてもよい。
続いて、描画部23は、再度、表示範囲の画像を格納(展開)するのに十分な空き容量がデータクリア後のRAM13に確保されているか否かを判別する(ステップS503)。
画像を格納するのに十分な空き容量が確保できている場合(ステップS501;Yes)、又は、記憶データをクリアして空き容量の確保ができた場合(ステップS503;Yes)、描画部23は、通常のオフスクリーンモードでの描画処理を行う(ステップS504)。即ち、描画部23は、表示部40のRAM41から背景となる表示範囲の画像を取得し、メイン制御部10のRAM13に展開する。続いて、描画部23は、割込制御部21から割込信号を生成してメモリ制御部14に送信することにより、メイン制御部10のROM12から表示画像を取得し、RAM13に展開した画像上に重ねる描画処理を実施する。そして、描画部23は、描画処理済みの画像を、表示部40のRAM41の元の範囲(位置)に書き込む。以上で描画処理は終了する。
記憶データをクリアしても空き容量を確保できない場合(ステップS503;No)、描画部23は、表示範囲の画像を分割した各画像毎に、オフスクリーンモードでの描画処理を行う(ステップS505)。即ち、描画部23は、表示部40のRAM41から背景となる表示範囲の画像を取得すると、RAM13の空き領域に展開可能なサイズに分割し、分割画像の1つを制御部10のRAM13に展開する。続いて、描画部23は、割込制御部21から割込信号を生成してメモリ制御部14に送信することにより、メイン制御部10のROM12から表示画像を取得し、RAM13に展開した分割画像上に重ねる描画処理を実施する。そして、描画部23は、描画処理済みの分割画像を、表示部40のRAM41の元の範囲(位置)に書き込む。続いて、描画部23は、さきほど描画処理をしたRAM13に展開されている分割画像をクリアし、未処理の分割画像に対して同様の処理を行い、表示画像を描画した分割画像をRAM41に書き込む。そして、全ての分割画像に対して処理が完了すると、描画処理は終了する。
なお、描画処理の対象となる表示画像が複数ある場合は、表示画像毎に、上述した一連のステップS501〜ステップS505の処理を行うものとする。また、ステップS501の判定処理を行わずに、描画処理の開始時に、必ずRAM13のクリア(ステップS502)を実施してもよい。
続いて、第2の実施形態に係る表示装置の描画処理の具体例について、図7を参照して説明する。
1フレーム時間内に、メイン制御部10のROM12に記憶されている表示画像D1,D2を、表示部40のRAM41の表示範囲A1,A2の画像上に表示させる処理を考える。尚、メイン制御部10のRAM13(VRAM)のサイズは、表示範囲A1,A2それぞれの画像サイズより大きいものの、両画像のサイズの和よりは小さい。また、初期状態では、RAM13内のデータはクリアされている。
まず、描画部23は、メイン制御部10のROM12に格納されている表示画像D1を表示部40のRAM41の表示範囲A1の画像上に表示させるための描画処理を行う。メイン制御部10のRAM13には、表示範囲A1の画像を格納するのに十分な空き容量が確保されているため、描画部23は、表示部40のRAM41に記憶されている表示範囲A1の画像を、メイン制御部10のRAM13に転送し、表示範囲B1に格納(展開)する(ステップS601)。
続いて、描画部23は、表示画像D1をメイン制御部10のROM12から取得し、表示範囲B1の画像を背景として、該画像に表示画像D1を重ねる描画処理を行う(ステップS602)。そして、描画部23は、描画処理がなされた表示範囲B1の画像を表示部40のRAM41の表示範囲A1に展開する(ステップS603)。
続いて、描画部23は、メイン制御部10のROM12に格納されている表示画像D2を表示部40のRAM41の表示範囲A2上に表示させるための描画処理を行う。ここで、メイン制御部10のRAM13には、表示範囲B1上に前回の処理で用いた画像が展開されているため、表示範囲A2の画像を格納(展開)するのに十分な空き容量が確保できない。従って、描画部23は、RAM13から、表示範囲B1の画像をクリア(消去)する(ステップS604)。以下は、同様に、描画部23は、表示部40のRAM41の表示範囲A2の画像を、メイン制御部10のRAM13の表示範囲B2に格納(展開)し(ステップS605)、表示画像D2をメイン制御部10のROM12から取得して、表示範囲B2の画像を背景として重ねる描画処理を行う(ステップS606)。そして、描画部23は、描画処理がなされた表示範囲B2の画像を表示部40のRAM41の表示範囲A2に展開する(ステップS607)。
このように、第2の実施形態に係る画像表示装置200は、メイン制御部10のRAM13(VRAM)の空き容量が足りない場合に、記憶されているデータをクリアして表示範囲の画像(背景画像)を展開できるサイズを確保する。また、データをクリアしても空き容量が足りない場合には、表示範囲の画像を分割して、分割した画像毎に、描画処理を実施する。従って、VRAMの空き容量が表示範囲の画像のサイズより小さい場合であってもVRAMを使用した描画処理が可能となり、より視認性が高い表示をすることができる。
なお、本発明は、上記各実施形態に限定されず、本発明の要旨を逸脱しない範囲での種々の変更は勿論可能である。
例えば、モード切替処理は、メイン制御部10のCPU11が行う処理として説明したが、描画エンジン20がモード切替処理を行ってもよい。
また、メイン制御部10のROM12には、圧縮された画像データ(表示画像)が記憶されているものとしたが、未圧縮の画像を記憶するようにしてもよい。この場合、描画部23は、表示画像の伸長処理を行わずに描画処理(背景画像への重ね合わせ)を行ってもよい。
また、上記各実施形態では、描画エンジン20の表示IF部24が、接続されている1つの表示部40に対応した表示形式に画像データを変換した。しかしながら、描画部23又は表示IF部24が、制御レジスタ25から、表示部40の表示形式に合った画像データ変換用のプログラムを読み込んで実行することで、画像データの変換を行ってもよい。このようにすることで、それぞれ異なる表示形式を持つ複数の表示部40を画像表示装置100が備えるようにした場合、各表示部40に描画処理済みの画像を表示することが可能となる。
また、例えば、本発明に係る画像表示装置100,200の動作を規定する動作プログラムを既存のパーソナルコンピュータや情報端末機器等に適用することで、当該パーソナルコンピュータ等を本発明に係る画像表示装置100,200として機能させることも可能である。
また、このようなプログラムの配布方法は任意であり、例えば、CD−ROM(Compact Disk Read-Only Memory)、DVD(Digital Versatile Disk)、MO(Magneto Optical Disk)、メモリカードなどのコンピュータ読み取り可能な記録媒体に格納して配布してもよいし、インターネットなどの通信ネットワークを介して配布してもよい。
100,200 画像表示装置
10 メイン制御部
11 CPU
12 ROM
13 RAM(VRAM)
14 メモリ制御部
15 バス
20 描画エンジン
21 割込制御部
22 ホストIF部
23 描画部
231 描画バッファ
24 表示IF部
25 制御レジスタ
40 表示部
41 RAM

Claims (7)

  1. 表示画像を背景画像上に描画する描画処理を行う描画手段を備えた画像表示装置であって、
    前記描画手段は、前記背景画像を、表示部が備える第1のメモリから取得するダイレクトモードと、前記第1のメモリとは異なる第2のメモリから取得するオフスクリーンモードと、の2つの描画モードを有しており、
    前記第2のメモリの空き容量が所定量未満の場合に現在の描画モードをダイレクトモードに切り替え、所定量以上の場合にオフスクリーンモードに切り替えるモード切替手段を備える、
    ことを特徴とする画像表示装置。
  2. 表示部が備える第1のメモリから読み込んだ背景画像を、前記第1のメモリとは異なる第2のメモリに書き込むと共に、該第2のメモリから取得した背景画像上に表示画像を描画する描画処理を行う描画手段を備えた画像表示装置であって、
    前記描画手段は、前記背景画像を前記第2のメモリに書き込む際に、該第2のメモリに記憶されている少なくとも一部のデータをクリアする、
    ことを特徴とする画像表示装置。
  3. 前記描画手段は、前記背景画像を複数の画像に分割した各画像毎に、該画像を前記第1のメモリから読み込み、前記第2のメモリに書き込む処理を行う、
    ことを特徴とする請求項2に記載の画像表示装置。
  4. 表示画像を背景画像上に描画する描画処理を行う画像表示方法であって、
    前記描画処理は、前記背景画像を、表示部が備える第1のメモリから取得するダイレクトモードと、前記第1のメモリとは異なる第2のメモリから取得するオフスクリーンモードと、の2つの描画モードを有しており、
    前記第2のメモリの空き容量が所定量未満の場合に現在の描画モードをダイレクトモードに切り替え、所定量以上の場合にオフスクリーンモードに切り替える、
    ことを特徴とする画像表示方法。
  5. 表示部が備える第1のメモリから読み込んだ背景画像を、前記第1のメモリとは異なる第2のメモリに、該第2のメモリに記憶されている少なくとも一部のデータをクリアしてから書き込み、
    前記第2のメモリから前記背景画像を取得し、該背景画像上に表示画像を描画する、
    ことを特徴とする画像表示方法。
  6. コンピュータを、
    背景画像を、表示部が備える第1のメモリから取得するダイレクトモードと、前記第1のメモリとは異なる第2のメモリから取得するオフスクリーンモードと、の2つの描画モードを有し、各描画モードに従った手法により、表示画像を背景画像上に描画する描画手段、
    前記第2のメモリの空き容量が所定量未満の場合に現在の描画モードをダイレクトモードに切り替え、所定量以上の場合にオフスクリーンモードに切り替えるモード切替手段、
    として機能させるプログラム。
  7. コンピュータを、
    表示部が備える第1のメモリから読み込んだ背景画像を、前記第1のメモリとは異なる第2のメモリに、該第2のメモリに記憶されている少なくとも一部のデータをクリアしてから書き込む背景画像書込手段、
    前記第2のメモリから前記背景画像を取得し、該背景画像上に表示画像を描画する描画手段、
    として機能させるプログラム。
JP2011173095A 2011-08-08 2011-08-08 画像表示装置、画像表示方法、及び、プログラム Pending JP2013037188A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011173095A JP2013037188A (ja) 2011-08-08 2011-08-08 画像表示装置、画像表示方法、及び、プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011173095A JP2013037188A (ja) 2011-08-08 2011-08-08 画像表示装置、画像表示方法、及び、プログラム

Publications (1)

Publication Number Publication Date
JP2013037188A true JP2013037188A (ja) 2013-02-21

Family

ID=47886842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011173095A Pending JP2013037188A (ja) 2011-08-08 2011-08-08 画像表示装置、画像表示方法、及び、プログラム

Country Status (1)

Country Link
JP (1) JP2013037188A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014184959A1 (ja) * 2013-05-17 2014-11-20 三菱電機株式会社 制御装置及びリモートコントローラ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187194A (ja) * 1984-10-05 1986-05-02 株式会社日立製作所 記憶回路
JPS61264425A (ja) * 1985-05-20 1986-11-22 Hitachi Ltd 記憶回路
JPH06274637A (ja) * 1993-03-22 1994-09-30 Ricoh Co Ltd 画像描画装置
JPH09139815A (ja) * 1995-11-16 1997-05-27 Ricoh Co Ltd ディジタル画像形成装置
JP2003087678A (ja) * 2001-09-13 2003-03-20 Toshiba Corp データ受信装置及びデータ受信方法
JP2005275028A (ja) * 2004-03-25 2005-10-06 Mitsubishi Electric Corp 表示システム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187194A (ja) * 1984-10-05 1986-05-02 株式会社日立製作所 記憶回路
JPS61264425A (ja) * 1985-05-20 1986-11-22 Hitachi Ltd 記憶回路
JPH06274637A (ja) * 1993-03-22 1994-09-30 Ricoh Co Ltd 画像描画装置
JPH09139815A (ja) * 1995-11-16 1997-05-27 Ricoh Co Ltd ディジタル画像形成装置
JP2003087678A (ja) * 2001-09-13 2003-03-20 Toshiba Corp データ受信装置及びデータ受信方法
JP2005275028A (ja) * 2004-03-25 2005-10-06 Mitsubishi Electric Corp 表示システム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CSND201000631012; 江 天: '「LCD拡張基板を使用した製作事例 SH-2A基板で簡易ディジタル・フォト・フレームを作ろう!」' Interface 第36巻第12号, 20101026, pp.175-180, CQ出版株式会社 *
JPN6015005396; 江 天: '「LCD拡張基板を使用した製作事例 SH-2A基板で簡易ディジタル・フォト・フレームを作ろう!」' Interface 第36巻第12号, 20101026, pp.175-180, CQ出版株式会社 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014184959A1 (ja) * 2013-05-17 2014-11-20 三菱電機株式会社 制御装置及びリモートコントローラ
JPWO2014184959A1 (ja) * 2013-05-17 2017-02-23 三菱電機株式会社 制御装置、リモートコントローラ及び描画制御方法

Similar Documents

Publication Publication Date Title
US12014041B2 (en) Electronic picture frame and image display method thereof
CN107615770B (zh) 应用程序的处理方法及终端设备
US20180090099A1 (en) A method of processing display data
WO2011077550A1 (ja) 画面中継装置
US8675026B2 (en) Image processing apparatus, image processing method, and computer program storage medium
CN108780348B (zh) 图像传输装置、图像传输系统、和控制图像传输装置的方法
JP2013037188A (ja) 画像表示装置、画像表示方法、及び、プログラム
JP2008116812A (ja) 表示装置、プロジェクタおよび表示方法
JP5783740B2 (ja) 情報処理装置、情報処理装置の制御方法及びプログラム
JP2005122119A (ja) Mpuとビデオコーデックとで構成されるシステムにおけるビデオインタフェース装置
JP2010072522A (ja) ディスプレイ装置およびデータ表示方法
CN114153416B (zh) 一种显示控制的方法及相关装置
JP6120561B2 (ja) 図形描画装置及び図形描画プログラム
CN114461121B (zh) 一种基于虚拟图层实现uefi全屏显示的装置
JP2016143970A (ja) 画像処理装置、画像処理システム、画像処理プログラム
JP2009053543A (ja) 画像表示装置
JP2010226518A (ja) 画像処理装置
CN108369794B (zh) 数据处理装置、数据处理方法和计算机能读取的记录介质
WO2017149634A1 (ja) 表示制御装置、表示制御方法及び表示制御プログラム
JP2006303623A (ja) 画像処理コントローラ、電子機器及び画像処理方法
JPH0683564A (ja) 表示制御装置及び方法
JP2009086330A (ja) 携帯端末
JP2004241901A (ja) 画像処理装置
JP2005099343A (ja) 画像表示装置及び画像表示方法
JP2017136798A (ja) 処理装置およびその制御方法、並びにプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150924