JP2013031227A - シリアル・ストリームにおける堅牢な制御及び描写方法 - Google Patents

Abstract

【課題】シリアル・ストリームにおける堅牢な制御及び描写方法を提供する。
【解決手段】｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝で示される形態をとるコントロール記号は、ｍビットのデータ・ワードを含むシリアル・ストリーム内に挿入される。ｋ１およびｋ２は、それぞれ、ｍビットのデータ・ワードとは異なるあらかじめ定義されたｍビットのコントロール・ワードである。ｋ１とｋ２の間におけるハミング距離は、少なくとも２である。この種のコントロール記号は、当該記号または当該記号の直前または直後に続くデータ・ワード内に１ビット誤りが存在する際、堅牢に検出され得る。ｍビットのワードは、８Ｂ／１０Ｂエンコードされたデータ、または定められたコントロール・ワードでもよい。コントロール記号は、データの描写、ストリームの同期、送信機／受信機の同期、またはそのほかの制御の合図を行うために使用できる。
【選択図】図５

Description

本発明は、概してシリアル・ストリームに関し、より詳細には、データの描写およびストリーム・データの同期に適する強化された描写およびコントロール記号に関する。

情報のデジタル処理および呈示は、現在、消費者エレクトロニクスおよびパーソナル・コンピューティング産業において広く行き渡って使用されている。ビデオ、オーディオ、およびテキストは、現在、多様な応用の中でデジタル的に操作され、かつ呈示されている。

特に、デジタル表示端末は、急速に一般的なものとなりつつあり、迅速に、より古い陰極線管モニタ等のアナログ・デバイスに置き換わっている。所定のディスプレイ・デバイス内の２つの集積回路の間において、または２つの外部デバイスの間においてデジタル・ビデオ送信が生じることがある。デバイス対デバイスのデジタル・ビデオ交換が、コンピュータとモニタ、セット‐トップ・ボックスとテレビジョン・ディスプレイ、およびプロジェクタとディスプレイ端末の間において観察されることがある。

送信デバイスと受信機の間におけるデジタル・ビデオ・データの柔軟な送信を容易にするために、適切な通信を定義する多様な標準が開発されている。現在の傾向は、シリアル・リンクを使用して１つまたは複数のデータ・ストリームを伝達する。

たとえばディスプレイポート（ＤｉｓｐｌａｙＰｏｒｔ）標準は、高帯域幅（現在、２．７ Ｇｂｐｓ毎ストリーム）の、ビット誤り率が１０^‐９毎レーンを超えないマルチ‐ストリーム順方向送信チャンネルをデータ・リンクにわたって提供する。それぞれのシリアル・ストリームは、レーンと呼ばれる。ディスプレイポート（ＤｉｓｐｌａｙＰｏｒｔ）は、さらに、双方向補助チャンネルおよび受信機から送信デバイスへの割り込み要求ラインを提供し、リンクのトレーニングおよびコントロール・データの交換を容易にする。

デジタル・ビデオ・フレーム内のピクセルは、すべてのレーンにわたり記号を使用してパラレルに送信される。受信機は、フレームを識別できなければならず、また一緒に送信される異なるレーンからの記号を処理できなければならない。ビデオが１フレームずつ送信されるとき、コントロール・コマンドおよび同期情報を伝達するコントロール記号が必要になる。コントロール記号によって伝達される情報は、垂直および水平の帰線消去区間の開始および終了、スクランブラのリセットまたはデータ・リンクの再設定を行うコマンド、および／または受信機に対する送信機の同期に使用される記号を含むことができる。

残念なことに、そのように高い送信レートにおいては誤りがストリームおよびコントロール記号を転化させることがあり、それが受信機と送信機の間における同期の喪失を生じさせることがある。

再同期のための現在のメカニズムは、受信機が送信機に、補助チャンネルを使用して同期の喪失の警報を発することを必要とする。しかしながらこれは、貧弱なユーザ経験を導く許容不能な遅延を必然的に伴うおそれがある。

したがって、再同期、データの描写、またはそのほかのコントロールのために使用することができるコントロール記号を交換するより堅牢なテクニックが必要である。

本発明の例では、｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝または｛ｋ１‐ｋ１‐ｋ２‐ｋ２｝の形式をとるコントロール記号が、ｍビットのデータ・ワードを含むシリアル・ストリーム内に挿入される。ｋ１およびｋ２は、それぞれｍビットのデータ・ワードとは異なる、あらかじめ定義済みのｍビットのコントロール・ワードである。ｋ１とｋ２の間におけるハミング距離は少なくとも２である。この種のコントロール記号は、当該記号または当該記号の直前または直後に続くデータ・ワード内に１ビット誤りが存在する中で堅牢に検出され得る。コントロール記号は、データの描写、ストリームの同期、送信機／受信機の同期、またはそのほかのコントロールの合図のために使用できる。

本発明のある態様によれば、送信機から受信機へシリアル・ストリームを送信することであって、それにおいてｍ＞ｎとするとき、ストリーム内のｍビットのデータ・ワードがｎビットのデータ・ワードを表すこと、およびシリアル・ストリーム内にコントロール記号を含めることであって、それにおいてコントロール記号のそれぞれが形式｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝をとり、ｋ１およびｋ２が、それぞれｍビットのデータ・ワードとは異なるあらかじめ定義済みのｍビットのコントロール・ワードであり、かつｋ１とｋ２の間におけるハミング距離が少なくとも２であること、を包含する方法が提供される。

本発明の別の態様によれば、シリアル・ストリーム内においてデータを受信機に送信するための、データがシリアル・ストリーム内においてｍビットのワードとしてアレンジされる送信機が提供され、当該送信機は、ｍ＞ｎとするとき、送信されるべきｎビットのデータ・ワードをｍビットのデータ・ワードとしてエンコードするためのエンコーダ、および当該エンコーダと通信してシリアル・ストリーム内にコントロール記号を挿入するコントローラを包含し、それにおいてはコントロール記号が形式｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝をとり、ｋ１およびｋ２が、それぞれｍビットのデータ・ワードとは異なるあらかじめ定義済みのｍビットのコントロール・ワードであり、かつｋ１とｋ２が、少なくとも２のハミング距離によって離隔される。

本発明の追加の態様によれば、複数のシリアル・ストリーム内においてデータを受信機に送信するための、データがシリアル・ストリームのそれぞれの中においてｍビットのワードとしてアレンジされる送信機が提供され、当該送信機は、それぞれがシリアル・ストリームのうちの１つをエンコードするための少なくとも２つのレーン・エンコーダであって、それぞれが、ｍ＞ｎとするとき、送信されるべきｎビットのデータ・ワードをｍビットのデータ・ワードとしてエンコードするためのｍ／ｎエンコーダを包含するレーン・エンコーダ、およびｍ／ｎエンコーダと通信してシリアル・ストリームのそれぞれの中にコントロール記号を挿入するコントローラを包含し、それにおいてはコントロール記号が形式｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝をとり、ｋ１およびｋ２が、それぞれｍビットのデータ・ワードとは異なるあらかじめ定義済みのｍビットのコントロール・ワードであり、かつｋ１とｋ２が、少なくとも２のハミング距離によって離隔される。

本発明の別の態様によれば、シリアル・ビットストリームを受信するための受信機が提供され、当該受信機は、シリアル・ビットストリームをｍビットのワードに変換するための、当該ｍビットのワードがｍビットのデータ・ワードおよびｍビットのコントロール・ワードを包含する、シリアル‐パラレル（Ｓ／Ｐ）コンバータ、ｍ＞ｎとするとき、ｍビットのデータ・ワードをｎビットのデータ・ワードにデコードするため、およびｍビットのコントロール・ワードを検出するための、Ｓ／Ｐコンバータと相互接続されるデコーダ、およびデコーダと通信する、形式｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝のコントロール記号を検出するためのコントローラを包含し、それにおいてはｋ１およびｋ２が、それぞれ少なくとも２のハミング距離によって離隔されるあらかじめ定義済みのｍビットのコントロール・ワードである。

本発明のさらに別の態様によれば、複数のシリアル・ストリーム内においてデータを受信するための、データがシリアル・ストリームのそれぞれの中においてｍビットのワードとしてアレンジされる受信機が提供され、当該受信機が、それぞれがシリアル・ストリームのうちの１つをデコードするための少なくとも２つのレーン・デコーダであって、それぞれのレーン・デコーダが、シリアル・ビットストリームのうちの１つをｍビットのワードに変換するための、当該ｍビットのワードがｍビットのデータ・ワードおよびｍビットのコントロール・ワードを包含する、シリアル‐パラレル（Ｓ／Ｐ）コンバータ、およびｍ＞ｎとするとき、ｍビットのデータ・ワードをｎビットのデータ・ワードにデコードするため、およびｍビットのコントロール・ワードを検出するための、Ｓ／Ｐコンバータと相互接続されるデコーダを包含するレーン・デコーダ、およびデコーダのうちの少なくとも１つと通信する、シリアル・ストリーム内の形式｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝のコントロール記号を検出するためのコントローラを包含し、それにおいてはｋ１およびｋ２が、それぞれ少なくとも２のハミング距離によって離隔されるあらかじめ定義済みのｍビットのコントロール・ワードである。

本発明の追加の態様によれば、送信機から複数のシリアル・ストリームを受信する方法が提供され、当該方法が、シリアル・ストリームのそれぞれをシリアル‐パラレル変換し、ｍビットのコントロール・ワードおよびｍビットのデータ・ワードを形成すること、ｍビットのデータ・ワードのそれぞれをｎビットのデータ・ワードとしてデコードすること、およびシリアル・ストリームのそれぞれの中において形式｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝のコントロール記号を検出することを包含し、それにおいてはｋ１およびｋ２が、それぞれｍビットのデータ・ワードとは異なるあらかじめ定義済みのｍビットのコントロール・ワードであり、かつｋ１とｋ２の間のハミング距離が少なくとも２である。

本発明の別の態様によれば、送信機から受信機へシリアル・ストリームを送信することであって、それにおいてｍ＞ｎとするとき、ストリーム内のｍビットのデータ・ワードがｎビットのデータ・ワードを表すこと、およびシリアル・ストリーム内にコントロール記号を含めることを包含する方法が提供され、それにおいてはコントロール記号のそれぞれが形式｛ｋ１‐ｋ１‐ｋ２‐ｋ２｝をとり、ｋ１およびｋ２が、それぞれｍビットのデータ・ワードとは異なるあらかじめ定義済みのｍビットのコントロール・ワードであり、かつｋ１とｋ２の間におけるハミング距離が少なくとも２である。

本発明のこのほかの態様および特徴は、以下の本発明の特定の実施態様の説明を添付図面とともに検討したときに当業者に明らかなものとなるであろう。

例としてのみ本発明の実施態様を図解する図面は、以下のとおりである。

本発明の実施態様の具体例としての、少なくとも１つのシリアル・ストリームを伝達するチャンネルによって相互接続されたデジタル送信機および受信機のブロック図である。 図１の送信機／受信機において使用可能な単一レーン送信機の簡略化された回路図である。 図１の送信機／受信機において使用可能な相補的な単一レーン受信機のブロック図である。 図２および３の送信機／受信機の間において送信されるストリーム内のデータおよびコントロール記号の構成を図解したブロック図である。 図３の受信機によるコントロール記号の検出を図解した状態図である。 図１の送信機／受信機において使用可能な多レーン送信機の簡略化された回路図である。 図１の送信機／受信機において使用可能な相補的な多レーン受信機のブロック図である。 図６および７の送信機／受信機の間において送信される複数のレーン内のデータおよびコントロール記号の構成を図解したブロック図である。 図７の受信機における整列されたストリーム内のデータおよびコントロール記号の構成を図解したブロック図である。

図１は、シリアル・リンクによって相互接続された送信機１０２／１０２’および受信機１０４／１０４’を含むデジタル送信機／受信機ペアの略図的なブロック図である。単方向一次リンク１００が、送信機１０２／１０２’から受信機１０４／１０４’へのシリアル・データ・ストリームを提供する。明らかとなろうが、送信機１０２／１０２’および受信機１０４／１０４’は、ビデオおよびオーディオの交換に適したものとし得る。したがって、送信機１０２／１０２’は、パーソナル・ビデオ・レコーダ、ケーブル‐テレビジョンまたは地上波テレビジョン受信機、ＤＶＤプレーヤ、テレビ・ゲーム、コンピューティング・デバイス、またはこれらの類といったデジタル・ビデオ・ソースの部分を形成できる。受信機１０４／１０４’は、液晶ディスプレイ（ＬＣＤ）、プラズマ、表面伝導型電子放出素子ディスプレイ（ＳＥＤ）、または類似のパネル等のディスプレイの部分を形成できる。

図解されているとおり、メインの順方向送信チャンネル１００は、データの送信に使用されるとしてよく、双方向補助チャンネル１０８は、送信機１０２／１０２’および受信機１０４／１０４’の両方によって、それらの間におけるステータスおよびコントロール・データの通信に使用されるとしてよい。

図２は、図１の送信機１０２の略図的なブロック図である。図示されている送信機１０２は、単一のシリアル・ストリームを送信する。明らかとなろうが、図１の送信機／受信機は、容易に多レーン送信機として構成することができる。

このために送信機１０２は、単一のシリアル・チャンネル・エンコーダ１３０を含む。チャンネル・エンコーダ１３０は、複数のソースからデータを受信するマルチプレクサ１１２、一次チャンネル・データ・バッファ１１０、二次チャンネル・データ・バッファ１０６、およびスタッフィング・データ・ソース１０８を含む。一次チャンネル・データ・バッファ１１０は、ビデオ・ピクセル・ストリームのソース等の送信するデータの一次ソースによって供給される。二次チャンネル・データ・バッファ１０６は、適切にエンコードされたオーディオ・データを提供するオーディオ・データのソース等の、送信する二次データのソースを用いて同様に供給される。

一次データ・ソースおよび二次データ・ソースからのデータは、ｎビットのデータ・ワードで提供される。図示されている実施態様においてはｎ＝８である。

マルチプレクサ１１２の出力は、ｍビット・ワードのストリームで暗号化ブロック１１６に提供され、そこでデータが、可能性としては安全でないチャンネルにわたる安全な送信のために暗号化される。暗号化ブロック１１６は、当業者によって理解されるとおり、暗号化されていないｍビット・ワードを対応するｍビットの暗号化されたワードに変換する公開または秘密鍵暗号化ブロックとすることができる。

スクランブラ１１８は、暗号化ブロック１１６の出力を受信し、スクランブラ１１８の出力におけるｎビットのデータ・ワードの特定の統計的分布を確保するべく当該データを決定論的にスクランブルする。スクランブラ１１８は、たとえばデータ・ストリーム内において反復するパターンによって引き起こされる電磁干渉を低減できる。スクランブラ１１８の出力は、オプションの先入れ先出し（ＦＩＦＯ）バッファ１２０に供給され、それがＦＩＦＯ １２０によって出力されるデータ・ワードの出力ストリーム内に望ましい遅延（またはスキュー）を導入できる。ＦＩＦＯ １２０の出力は、ｍ／ｎビット・エンコーダ１２２に提供される。

ｍ／ｎビット・エンコーダ１２２は、それの入力に提供されるそれぞれのｎビットのデータ・ワードについてｍビットのデータ・ワードを生成する（ｍはｎより大きい）。エンコーダ１２２は、たとえばＡＮＳＩ ８Ｂ／１０Ｂエンコーダ（すなわち、ｎ＝８、ｍ＝１０）とすることができる。出力の１０ビットのデータ・ワードは、エンコードされたｍビットのデータ・ワードのシーケンスで出力されるビット内の１および０の概略のバランスを確保するべく選択される。ＤＣバランスを維持するために、それぞれ８ビットのデータ・ワードを、一方がバイナリの“１”を“０”より多く有し、他方がバイナリの“０”を“１”より多く有する２つの可能な１０ビットのデータ・ワードとしてエンコードすることができる。

コントロール回路１２６は、シリアル・ストリーム・エンコーダ１３０の動作を、したがってエンコーダ１３０によって作成されるシリアル・ストリームの全体的なフォーマットをコントロールする。特にコントロール回路１２６は、任意の瞬間において、バッファ１０６、１１０、またはスタッフィング・ソース１０８のうちのいずれが選択されるかをコントロールする。より詳細に述べれば、コントロール回路１２６は、一次および二次チャンネルのデータが時分割多重化されることを確保する。一次および二次チャンネルのためのデータがないときには、スタッフィング・データがマルチプレクサ１１２に提供される。さらにコントロール回路１２６は、後述するとおり、作成されたストリーム内におけるコントロール記号の挿入、暗号化ブロック１１６のサイクル、スクランブラ１１８のサイクル、およびバッファ１２０によって作り出されるスキューをコントロールすることができる。

ｍ／ｎエンコーダ１２２は、さらに、コントロール回路１２６によってエンコーダ１２２に提供されるコントロール信号の結果として定義済みのｍビットのコントロール・ワードを出力する。特に、表明されたコントロール信号が存在するとき、エンコーダ１２２は、ｎビットのデータ入力のエンコードに使用されることがなく、かつ、したがってエンコード後のデータ・ワードと容易に区別できる予約済みのｍビットのワードを出力する。ＡＮＳＩ ８Ｂ／１０Ｂ（参照によって内容がこれに援用されているＡＮＳＩ ＩＮＣＩＴＳ ２３０‐１９９４（Ｒ１９９９）：インフォメーション・テクノロジ‐ファイバ・チャンネル‐フィジカル・アンド・シグナリング・インターフェース（Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ‐Ｆｉｂｒｅ Ｃｈａｎｎｅｌ‐Ｐｈｙｓｉｃａｌ ａｎｄ Ｓｉｇｎａｌｉｎｇ Ｉｎｔｅｒｆａｃｅ）（ＦＣ‐ＰＨ）（以前のＡＮＳＩ Ｘ３．２３０‐１９９４（Ｒ１９９９））に詳説されているとおり）は、Ｋコードと呼ばれる多数のコントロール・ワードを定義する。

Ｋコードの例を次の表１に示す。

認識されるとおり、上記のＫコードのそれぞれは、２つの別々のバイナリ・コードによって表され、一方はストリーム内に過剰な０が存在するときに使用でき、他方はストリーム内に過剰な１が存在するときに使用できる。

特にコントロール回路１２６によってエンコーダ１２２へのコントロール入力に提供されるコントロール信号が、エンコーダ１２２の出力に、エンコーダ１２２の入力におけるデータとは独立した定義済みの１０ビットの出力の作成を強制することがある。

パラレル‐シリアル・コンバータ１２４は、ｍビットのワードのストリームをシリアルのバイナリ・ストリームに変換する。好都合なことに、シリアル・コンバータ１２４に提供される１０ビットのワードのストリームが概してＤＣバランスされているとき、結果として得られる、パラレル‐シリアル・コンバータ１２４によって作成されるシリアル・ビットストリームもまたＤＣバランスされる。

作成されるストリームの例示的なフォーマットが図４に図示されている。図解されているとおり、このストリームは、バッファ１１０からの一次データ４０２を含むことができ、かつオプションとしてバッファ１０６からの二次データ４０８を含むことができる。一次データ４０２および二次データ４０８は、スタッフィング・データ・ソース１０８から生じるスタッフィング・データ４０６を用いて散在させることができる。

図示されている実施態様においては、一次データ４０２（および、任意の付随するスタッフィング・データ）がワードのライン内に組織化されている。ラインは、デジタル・ビデオ画像のラインに対応することができる。ラインは、帰線消去区間によって区切られる。図４には、ラインＮ内のデータが図示されている。二次チャンネル・データ４０８は、帰線消去区間内に伝達できる。一次データ４０２は、コントロール記号ＢＳ（帰線消去の開始）およびＢＥ（帰線消去の終了）によってフレーム設定される。二次データ４０８は、コントロール記号ＳＳ（二次の開始）およびＳＥ（二次の終了）によってフレーム設定される。コントロール記号ＢＥおよびＢＳは、帰線消去区間の終了及び開始をそれぞれ定義する。明らかになるとおり、記号ＢＥおよび／またはＢＳは、送信機１０２によって出力されるシリアル・ストリーム内におけるデータの描写、および送信機１０２に対する受信機１０４の同期に都合よく使用され得る。本発明の実施態様の例としては、誤りが存在するときにストリーム４００内におけるデータの堅牢な描写を可能にするべく描写記号が選択される。

堅牢な検出および描写のための能力を確保するために、ＢＳは、４つのｍビットのコントロール・ワードとして選択される。たとえば、｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝で表現される記号としてＢＳを選択することができる。ｋ１およびｋ２は、少なくとも２のハミング距離を有するべく選択される。認識されるとおり、少なくとも２のハミング距離の選択は、１ビット誤りが存在するときにｋ１がｋ２に転化されること、およびｋ２がｋ１に転化されることを防止する。好都合なことに、その種のｋ１およびｋ２の選択は、コントロール記号ＢＳに先行するデータ・ワード内、ＢＳ記号自体の中、またはＢＳに続くデータ・ワード内における単一ビット誤りに帰するノイズの存在時に、曖昧でなく、かつ適時的なＢＳ検出を可能にする。

対照してみると、コントロール記号としての単一のコントロール・ワードの使用では、コントロール記号内の単一ビット誤りの存在時にコントロール記号の検出が可能にならない。

同様に、反復されるコントロール記号（たとえば、｛ｋ１‐ｋ１｝）を使用するコントロール記号の形成は、単一ビット誤りがストリーム内の記号の位置を曖昧にすることがあるため、堅牢な検出を可能にしないであろう。たとえば、コントロール記号の直前のデータ・ワードＤがコントロール・ワードｋ１に転化されると、結果として曖昧性が生じることになる。すなわち、

｛…Ｄ，ｋ１，ｋ１ ｋ１，Ｄ，Ｄ…｝または

｛…Ｄ，Ｄ，ｋ１ ｋ１，ｋ１，Ｄ…｝

以上の２つが存在するときのコントロール記号の検出およびデータの描写／同期は不可能である。

ｋ１およびｋ２を使用する２コントロール・ワード記号（たとえば｛ｋ１‐ｋ２｝）も同様に曖昧性を低減しないことになる。たとえば、コントロール記号ｋ１またはｋ２へのデータ記号の転化は、コントロール記号の偽検出に帰着することになる。同様に、ｋ１およびｋ２から形成されるほかのコントロール・ワードも使用に有効となり得ない。

好都合なことに、少なくとも２のハミング距離を有するコントロール記号ｋ１、ｋ２を用いて｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝として形成されたコントロール記号の使用は、コントロール記号内のｋ１、ｋ２、ｋ２、またはｋ１のうちのいずれかにおける単一ビット誤りが、それにもかかわらず明確に検出され得ることを保証する。

当該要件を満たすコントロール記号｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝の例示的なリストは、ＡＮＳＩ ８Ｂ／１０Ｂコントロール記号の｛Ｋ２８．５‐Ｋ２８．３‐Ｋ２８．３‐Ｋ２８．５｝、｛Ｋ２８．０‐Ｋ２８．３‐Ｋ２８．３‐Ｋ２８．０｝、｛Ｋ２８．５‐Ｋ２８．１‐Ｋ２８．１‐Ｋ２８．５｝、および｛Ｋ２８．０‐Ｋ２８．１‐Ｋ２８．１‐Ｋ２８．０｝を含む。

オプションとしてコントロール回路１２６は、データ・ストリームのほかの部分を描写できるか、または相補的な受信機においてそのほかの形で扱うことができる追加のコントロール記号を挿入できる。たとえば、前述したとおり二次データ４０８は、コントロール記号４０４ ＳＳ（二次の開始）およびＳＥ（二次の終了）によって区切ることができ、フィリング・データ４０６は、コントロール記号ＦＳ（フィリングの開始）およびＦＥ（フィリングの終了）を用いて区切ることができる。同様にデータ・ストリームは、受信機１０４において暗号化シーケンスをリセットする記号ＣＰＳＲまたはスクランブル・シーケンスをリセットするＳＲを含むことができる。これらの記号が堅牢である必要があるか否かに応じて、ＳＳ、ＳＥ、ＦＳ、ＦＥ、ＣＰＳＲ、およびＳＲを、１つのコントロール・ワードまたは複数のコントロール・ワードを使用して形成することができる。

図３は、送信機１０２に相補的な図１の受信機１０４の略図的なブロック図を図示する。図示されている受信機１０４は、単一ストリーム・デコーダ２３０を含む。単一ストリーム・デコーダ２３０は、送信機１０２のパラレル‐シリアル・コンバータ１２４によって出力され、送信機１００からシリアル・チャンネルを介して渡される単一シリアル・ストリームを受信する。したがってストリーム・デコーダ２３０は、受信されたシリアル・ビットストリームをｍビットのワードのストリームに変換するシリアル‐パラレル（Ｓ／Ｐ）コンバータ２２４を含む。コントロール回路２２６は、受信機１０４の全体的な動作をコントロールする。

ｎ／ｍデコーダ２２２は、それの入力にＳ／Ｐコンバータ２２４によって提供されるｍビットのデータ・ワードのそれぞれについて、ｎビットのデータ・ワードを生成する。ｎ／ｍデコーダ２２２は、送信機１０２のエンコーダ１２２に相補的である。したがってｎ／ｍデコーダ２２２は、たとえばＡＮＳＩ ８Ｂ／１０Ｂデコーダとすることができる。

さらにｎ／ｍデコーダ２２２は、任意のｍビットのコントロール・ワードの受信をコントロール回路２２６に合図する。コントロール回路２２６は、ｍビットのコントロール・ワードを使用して、受信されたデータを描写するか、またはそのほかの形で受信機１０４の動作をコントロールするコントロール記号を検出することができる。

ｎビットのデコードされたデータ・ワードは、デスクランブラ２１８に供給するＦＩＦＯバッファ２２０に提供され、それがスクランブルされたデータをデスクランブルする。デスクランブラ２１８は、スクランブラ１１８に相補的であり、スクランブラ１１８によって実行されたあらゆるスクランブルを取り消す。ＦＩＦＯ ２２０は、後述するとおり、コントロール回路２２６のコントロールの下に使用されて、複数のレーンが使用されているときにスキューされたデータ・ストリームを再整列させる。

デスクランブラ２１８の出力は、コントロール回路２２６との通信の下に、受信されたストリームを平文化する平文化ブロックに提供され、デマルチプレクサ２１２に提供される。平文化ブロック２１６は、送信機１０２の暗号化ブロック１１６と相補的であり、暗号化ブロック１１６によって以前に暗号化されたｎビットのデータ・ワードの平文化に使用され得る平文化シーケンスを生成する。平文化ブロック２１６は、平文化ブロック２１６によって作成される平文化シーケンスをリセットし、または再同期させることができるコントロール回路２２６によってコントロールされ得る。

デマルチプレクサ２１２は、平文化された出力を受け取り、それの入力データを一次／メイン・ストリームおよび二次ストリームに逆多重化する。コントロール回路２２６は、デマルチプレクサ２１２の動作をコントロールすることができる。たとえば、ＢＥおよび／またはＢＳ記号によって描写されたデータをピクセル・データとして逆多重化し、メイン・データ・バッファ２１０に出力できる。同様に、ＳＳおよびＳＥ記号によって描写されるデータを二次ストリーム・データとして逆多重化し、二次データ・バッファ２０６に出力できる。同様に、記号ＦＳおよびＦＥによって描写されるデータをフィリング・データとして逆多重化できる。

好都合なことに、説明されている４コントロール・ワード・エンコーディングを使用して堅牢にエンコードされた任意のコントロール記号は、図５に図解されるとおり、コントロール回路２２６によって検出できる。特に、コントロール回路２２６は、コントロール記号｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝またはそれのあらゆる１ビット変位を検出するべく状態マシン５００を維持する。したがって状態マシン５００は、当初、それの待機状態５０２にある。ｎ／ｍデコーダ２２２によってコントロール・ワードｋ１またはｋ２の到来が合図されると、状態マシン５００が状態５０４または状態５１８に入る。その後、続く３つの到来データまたはコントロール・ワードが、状態マシン５００の状態遷移をコントロールする。つまりｋ１の受信の後に、到来ストリーム内においてデータまたはｋ２以外のコントロール・ワード（集合的に記号ｘとして示されている）が到着すると、状態マシン５００は状態５１０と見なし、その後に続くコントロール・ワードｋ２（状態５１２）およびその後のｋ１を、｛ｋ１‐ｘ‐ｋ２‐ｋ１｝の検出のために待機し、状態５１６においてコントロール記号｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝としてそれを解釈する。同様にｋ１の受信の後にワードｋ２、ｘ’（データまたはｋ２以外のコントロール・ワード）、ｋ１が受信されると｛ｋ１‐ｋ２‐ｘ’‐ｋ１｝が検出され、状態５０８を介して状態５１６において｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝として解釈される。同様に状態５２２を介して｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝が検出される。記号非検出状態（または、誤り状態）５１４へは、ワード・シーケンス｛ｋ１‐ｘ‐ｘ｝または｛ｋ１‐ｘ‐ｋ２‐ｘ｝の検出に応答して入る。

同様に記号ｋ２の受信時にワード・シーケンス｛ｘ‐ｋ２‐ｋ２‐ｋ１｝が検出され、状態５１８および５２０を介し、状態５１６においてコントロール記号｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝として解釈される。

好都合なことに、状態５１６であると見なされるとすぐにコントロールまたは描写の記号｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝が検出され、かつタイミング信号がコントロール回路２１６によって生成される。このタイミング信号を使用して、受信されたストリーム内のデータを区切ること、または送信機１０２に対して受信機１０４を同期させることができる。

受信機１０４によって認識されることになる｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝の形式のそれぞれのコントロール記号について、受信機１０４は、状態マシン５００の形式を有する追加の状態マシンを含むことができる。この場合もまた、それぞれの状態マシンが、それの４コントロール・ワードのコントロール記号の検出時にタイミング信号を生成できる。

送信機１０２と受信機１０４の間に、たとえば高いビット誤り率によって引き起こされた同期の喪失が存在する場合には、代替として受信機１０４が、補助チャンネル１０８（図１）を経由して、送信済みストリームの再同期または再送信を合図できる。

認識されるとおり、１０^‐９のビット誤り率においては、頻繁な単一ビット誤りが生じ得る。たとえば、１．６２Ｇｂｐｓのデータ・レートにおいては、単一ビット誤りが、受信機において０．６２秒ごとに検出される誤りを導く。２．７０Ｇｂｐｓのデータ・レートにおいては、単一ビット誤りが、受信機において０．３７秒ごとに検出される誤りを導く。好都合なことに、堅牢な描写／コントロール記号の存在時には、その種の単一ビット誤りを許容可能とすることができ、同期の喪失またはそのほかの誤りに帰着させるには及ばない。

オプションとして、ほかの、ＳＲおよびＣＰＳＲ等のコントロール記号の受信時にコントロール回路２２６が、デスクランブラ２１８または平文化ブロック２１６によって生成されたサイクルをリセットし、送信機１０２におけるそれらの送信機側の対となる部品（すなわちスクランブラ１１８、暗号化ブロック１１６）とそれらのブロックの正確な同期を可能にすることができる。認識されるとおり、状態マシン５００は、検出されることになるそれぞれのコントロール記号のために複製されることが許される。

別の例示的な送信機／受信機ペア１０２’／１０４’が図６および図７に図解されている。図解されているとおり、例示の送信機１０２’は、図２の送信機１０２の単一レーン・エンコーダ１３０と類似に形成される複数の単一レーン・エンコーダ１３０’‐１、１３０’‐２…１３０’‐ｎ（個別的および集合的にレーン・エンコーダ１３０’）から形成できる。さらに、コントロール回路１４０のコントロールの下にデマルチプレクサ１３６、１３８が、一次および二次データ・ソースからの一次および二次データを複数の単一レーン・エンコーダ１３０’の間にわたって逆多重化できる。このようにして一次ソースおよび二次ソースからのペイロード・データを、いくつかのシリアル・ストリーム（またはレーン）にわたって多重化することができる。それぞれのストリームは、別々のケーブルまたは有線で伝達できる。

結果として得られるペイロード・データが図８に図解されている。図解されているとおり、複数のレーンにわたるペイロード・データは、それぞれのレーン・エンコーダ１３０’のＦＩＦＯバッファ１２０を使用してスキューすることができる。図示されている実施態様においては、それぞれのレーン・エンコーダ１３０’が、送信機１０２のそれぞれのレーン・エンコーダ１３０とまったく同じ態様で形成される。しかしながら単一のコントローラ１４０が複数のレーン・エンコーダの、およびデマルチプレクサ１３６および１３８の全体的な動作をコントロールする。コントローラ１４０は、図４のストリームを参照して説明したとおりに複数のレーンのそれぞれがコントロール記号を含むことを保証する。コントローラ１４０はまた、それぞれのＦＩＦＯ １２０の有効ワード・サイズをコントロールすることによってレーン間のスキューもコントロールする。

この場合もまた、複数のレーンのそれぞれの中の記号ＢＳ等のコントロール記号を、前述したとおりの４コントロール・ワード｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝を使用して形成することができる。レーン間のスキューは、外部ノイズに対するリンクの不感性を増加できる。

相補的な多レーン受信機が図７に略図的に示されている。図解されているとおり、多レーン受信機は、それぞれが図３の受信機１０４のシリアル・レーン・デコーダ２３０とまったく同じ複数のシリアル・レーン・デコーダ２３０’‐１、２３０’‐２…２３０’‐ｎ（個別的および集合的にレーン・デコーダ２３０’）を含む。

コントロール回路２４０からのコントロール信号がそれぞれのレーン・デコーダ２３０の各ｎ／ｍビット・デコーダ２２２に提供される。コントロール回路２４０は、それぞれのレーンの、およびオプションとして互いの、検出されるべきコントロール記号（４ワード・コントロール記号を含む）のために状態マシン５００（図５）に類似の状態マシンを含むことができる。それぞれのレーン内のコントロール記号ＢＳ＝｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝の検出は、コントロール回路２４０によって、それぞれのレーンのＦＩＦＯバッファ２２０によって導入される遅延をコントロールするべく使用され得る。特にＦＩＦＯバッファ２２０については、それぞれのＦＩＦＯバッファのサイズが調整され、図９に図解されているとおり、それぞれのレーン内のＢＳ記号の整列を保証できる。複数のストリーム内のデータが、その結果として整列される。好都合なことにＢＳ記号の検出は、整列された後に、メイン・データおよび二次データが逆多重化され、かつそれぞれのレーン・デコーダ２３０のバッファ２１０および２０６に呈示され得るようにそれぞれのレーン・デコーダ２３０のデマルチプレクサ２１２をコントロールするべく使用されることもできる。複数のレーン・デコーダ２３０からのメインおよび二次データは、すべてコントロール回路２４０のコントロールの下に、さらにマルチプレクサ２３６および２３８によって多重化され、メインおよび二次のデータ・ストリームを生成することができる。

ここで認識されるとおり、形式｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝のコントロール記号は、受信機／送信機ペア１０２／１０４または１０２’／１０４’内における使用に適した唯一の記号ではない。それに代えて形式｛ｋ１‐ｋ１‐ｋ２‐ｋ２｝のコントロール記号を使用することができる。状態マシン５００は、適切に適合させることができる。

当然のことながら、上記の実施態様は、いかなる形においても限定ではなく例示のみが意図されている。説明されている本発明を実施する実施態様は、形式、部品の構成、動作の詳細および順序について多くの変更が可能である。むしろ本発明は、請求項によって定義されるところのその範囲内におけるあらゆるその種の変更を包含することが意図されている。

Claims (7)

1. シリアル・ビットストリームを受信するための受信機であって、
   前記シリアル・ビットストリームをｍビットのワードに変換するためのシリアル−パラレルコンバータと、
   前記シリアル−パラレルコンバータと相互接続されているデコーダと、
   前記デコーダと通信しているコントローラと、
   を備えており、
   前記ｍビットのワードは、ｍビットのデータ・ワード及びｍビットのコントロール・ワードを含んでおり、
   前記デコーダは、ｍ＞ｎとするとき、前記ｍビットのデータ・ワードをｎビットのデータ・ワードにデコードするとともに、ｍビットのコントロール・ワードを検出し、
   前記コントローラは、４個の前記ｍビットのコントロール・ワードからなり、かつ、ｋ１‐ｋ２‐ｋ２‐ｋ１で示される形態を有する複数のコントロール記号を検出し、
   ｋ１及びｋ２は、それぞれ、あらかじめ定義されたｍビットのコントロール・ワードであり、前記ｍビットのコントロール・ワードは、少なくとも２のハミング距離によって離隔されており、
   前記コントローラは、前記コントロール記号に、或いは前記コントロール記号に隣接する前記ｍビットデータ・ワードのいずれかに１ビット送信誤りが発生したときに、前記シリアル・ストリームにおける前記コントロール記号を検出するよう構成されていることを特徴とする受信機。
2. 前記コントローラは、前記複数のコントロール記号のうちの１つを検出した時に、前記シリアル・ビットストリームの送信機に前記受信機を同期させる請求項１に記載の受信機。
3. 多数のシリアル・ストリームでデータを受信するための受信機であって、
   前記データは、前記多数のシリアル・ストリームのそれぞれにおいてｍビットのワードとして構成されており、
   前記受信機は、
   少なくとも２つのレーン・デコーダと、
   前記少なくとも２つのレーン・デコーダのうちの少なくとも１つと通信するコントローラと、
   を備えており、
   前記少なくとも２つのレーン・デコーダは、それぞれ、前記多数のシリアル・ストリームのうちの１つをデコードし、
   前記少なくとも２つのレーン・デコーダの各々は、
   前記多数のシリアル・ビットストリームのうちの１つをｍビットのワードに変換するためのシリアル‐パラレルコンバータと、
   前記シリアル−パラレルコンバータと相互接続されているデコーダと、
   を備えており、
   前記ｍビットのワードは、ｍビットのデータ・ワードとｍビットのコントロール・ワードとを含んでおり、
   前記デコーダは、ｍ＞ｎとするとき、前記ｍビットのデータ・ワードの各々をｎビットのデータにデコードするとともに、ｍビットのコントロール・ワードを検出し、
   前記コントローラは、前記多数のシリアル・ストリームにおいてｋ１‐ｋ２‐ｋ２‐ｋ１の形態の４個の前記ｍビットのコントロール・ワードからなる複数のコントロール記号を検出し、
   ｋ１およびｋ２が、それぞれ、あらかじめ定義されたｍビットのコントロール・ワードであり、前記ｍビットのコントロール・ワードは、少なくとも２のハミング距離によって離隔されており、
   前記コントローラは、前記コントロール記号に、或いは前記コントロール記号に隣接する前記ｍビットデータ・ワードのいずれかに１ビット送信誤りが発生したときに、前記シリアル・ストリームにおける前記コントロール記号を検出するよう構成されていることを特徴とする受信機。
4. 前記少なくとも２つのレーン・デコーダの各々は、前記多数のシリアル・ストリームのそれぞれの中に制御可能な遅延を導入するための先入れ先出しバッファを備える請求項３に記載の受信機。
5. 前記コントローラは、前記多数のシリアル・ストリーム内の前記複数のコントロール記号に基づいて、前記先入れ先出しバッファを制御して、前記多数のシリアル・ストリーム内のデータのスキューを取り除く請求項４に記載の受信機。
6. 送信機から複数のシリアル・ストリームを受信する方法であって、
   ｍビットのコントロール・ワードおよびｍビットのデータ・ワードを形成するため、前記複数のシリアル・ストリームの各々をシリアル‐パラレル変換するステップと、
   前記ｍビットのデータ・ワードの各々をｎビットのデータ・ワードとしてデコードするステップと、
   前記複数のシリアル・ストリームのそれぞれの中においてｋ１‐ｋ２‐ｋ２‐ｋ１の形態の４個の前記ｍビットのコントロール・ワードからなる複数のコントロール記号を検出するステップと、
   を含んでおり、
   ｋ１およびｋ２が、それぞれ、前記ｍビットのデータ・ワードとは異なる、あらかじめ定義されたｍビットのコントロール・ワードであり、
   ｋ１とｋ２との間のハミング距離が少なくとも２であり、
   前記コントロール記号に、或いは前記コントロール記号に隣接する前記ｍビットデータ・ワードのいずれかに１ビット送信誤りが発生したときに検出されることを特徴とする方法。
7. 前記方法は、さらに、前記複数のコントロール記号を使用して前記複数のシリアル・ストリーム内のデータの位置を特定して整列するステップを含む請求項６に記載の方法。

Images