JPS62241449A - 同期ワ−ドデ−タ列の制御符号伝送方式 - Google Patents

同期ワ−ドデ−タ列の制御符号伝送方式

Info

Publication number
JPS62241449A
JPS62241449A JP61085441A JP8544186A JPS62241449A JP S62241449 A JPS62241449 A JP S62241449A JP 61085441 A JP61085441 A JP 61085441A JP 8544186 A JP8544186 A JP 8544186A JP S62241449 A JPS62241449 A JP S62241449A
Authority
JP
Japan
Prior art keywords
code
words
control code
control
unique
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61085441A
Other languages
English (en)
Inventor
Yutaka Suzuki
豊 鈴木
Hideo Kuroda
英夫 黒田
Hideo Hashimoto
秀雄 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP61085441A priority Critical patent/JPS62241449A/ja
Publication of JPS62241449A publication Critical patent/JPS62241449A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、同期ワードデータ列の制御符号伝送方式に関
し、特に符号誤りに対する耐力を有し、かつ可変長のフ
レーム構成に対しても適用可能な制御符号の伝送方式に
関するものである。
〔従来の技術〕
従来より、同期ワードデータ列のフレーム同期を計る方
法として、同期符号を用いる方法が用いられている。例
えば、1ワード8ビツトのデータ列で51フレームに複
数1ワードを格納する場合には、各フレームの境界を明
確にするため、始め符号、終り符号、あるいは同期符号
等を挿入している。また、1フレームに含まれるワード
数が変化する場合もあり°、その場合にはフレーム周期
が変化する。このように、フレームの周期がフレームご
とに異なる場合には、同期符号として同期ワードデータ
列中の固有符号を用いる必要がある。
〔発明が解決しようとする問題点〕
データ通信システムの役目は、データソースからのデー
タ信号を誤りなく伝送することであるが、データ通信回
線が電気回路である以上、伝送路における電気信号の減
衰と位相ずれとが周波数成分でまちまちになることは避
けられない。データ符号の伝送では、減衰、位相特性が
波形のひずみに重要な影響を及ぼすとともに、伝送特性
の中でインパルス雑音、瞬断、クリック雑音等がビット
誤りの主要因となっている。特に、伝送速度が速くなり
、伝送すべき周波数の帯域が広がり、さらに回線が長く
なればなるほど、ビット誤りに対して耐力を持つことが
重要となる。
同期ワードデータ列をフレーム伝送する場合。
前述のように固有符号を同期符号として挿入し伝送して
いるが、この方法では、伝送中に符号誤りによって、同
期符号が消失したり、またはデータ列中より擬似同期符
号が湧き出すという問題があった・ 本発明の目的は、このような従来の問題を改善し、同期
符号の符号誤りの発生確率を減少し、簡易にして、フレ
ーム長が変化する場合にも適用できる同期ワードデータ
列の制御符号伝送方式を提供することにある。
〔問題点を解決するための手段〕
上記目的を達成するため、本発明による同期ワードデー
タ列の制御符号伝送方式は、送信側から、ワード同期が
成立しているワードデータ列の制御符号として、l、m
を整数とし、相異なる0m個の固有ワードA□、A2.
・・・AQlnと0m個の固有または非固有ワードBL
+B2+  ・・・・Blmを交互に重複せず順次取り
出して構成されるm個の2uワ一ド符号、すなわち wt ”(A1 rBl +A2 +B2 +  ・・
・Al、BQ)。
W 2 = (A I2や1.BQゆl * A n 
+ 2 r B Q+ 2 +・・・・・A21 B2
 M)、・・・・・・・・Wm” (AQ(m−t)+
x y Bn(m−13+lr AQ(nl−1)+2
y BQ(m−1)+2t  ” ” ” ” ”+A
fl111.Bn@)を用いて伝送し、受信側では受信
したデータ列より連続する2lワード中に1個以上の固
有符号を含むQツー1以上の組み合せが、制御符号中に
存在する組み合せと一致するとき、対応する位置に制御
符号が存在することを識別することに特徴がある。
〔作  用〕
本発明においては、異なる固有符号の組み合せにより新
たな制御コードを作成し、該制御コードの消失確率を最
小にすることにより、誤りに対する耐力を向上させると
ともに、必要な数の制御コードを実現している。すなわ
ち、複数個の固有ワードと同数の固有ワードないし非固
有ワードを交互に重複を許さず組み合せて、制御符号を
複数組構成することにより、符号誤りが存在しても、制
御符号が失われたり、他の制御符号に誤ったりする確率
を低くし、かつデータ列中より制御符号が湧き出す確率
も低くする。
〔実施例〕
以下1本発明の実施例を、図面により詳細に説明する。
第1図は1本発明の一実施例を示すフレームの構成図、
第2図は第1図の制御コードを形成するビット列を示す
図である。
第1図において、cll cll C3はそれぞれフレ
ーム中の制御符号を示しており、この例では。
P1〜P12の中から4つを組み合せて制御符号を構成
している。
第2図に示すように、21〜P6は固有ワードであり、
制御符号以外のデータ列中では発生しないワードである
。すなわち、” t o o o o o o o”〜
”10000101”ビットパターンのように、4個以
上の′0”が連続する符号は通常のデータでは使用され
ない。また、P7〜P12は、固有ワードまたはデータ
列中では発生確率の低い非固有ワードである。すなわち
、”01111010”〜“01111111″のビッ
トパターンは、pe〜P1のビットパターンにおける′
1″と10″を逆にしたもので、4個以上111 +1
が連続する符号はやはり通常のデータでは使用されない
か、あるいは使用されても特別の場合のみである。
本実施例においては、これらのpl−P8のグループと
P7〜P12のグループより交互に重複を許さず、順次
各要素を取り出して、第1図に示すように制御符号c、
l C21caを構成する。
送信側では、各フレームごとに制御符号を挿入して受信
側に伝送する。この場合、第1フレームにはcll 第
2フレームにはC2、第3フレームにはC3+第4フレ
ームにはC2等と異なる構成の制御符号を挿入してもよ
く、また全てのフレームごとに01を制御符号として挿
入してもよい。
また、第1図に示した以外にも多くの組み合せがあり、
第1図以外のものを挿入することも勿論可能である。い
ずれも重複を許さずに、各固有符号の要素は1回ずつ制
御符号の構成要素として使用される。
受信側では、データ列を受信すると5デ一タ列より制御
符号を識別するために、連続する4ワード中に1個以上
の固有符号を含む2ワ一ド以上の組み合せが、制御符号
中に存在する組み合せと合致するか否かを判別し、一致
する場合には、対応する位置に該当する制御符号が存在
するとみなす。
この方法によれば、符号誤りが存在しても、制御符号が
失われたり、他の制御符号に誤ったりする確率が低く、
またデータ列中より制御符号が湧き出す確率も低い。な
お、本実施例では、送信側と受信側で制御符号として使
用する組み合せを予め選択して、この−欄表を受信側の
メモリに格納しておき、受信したデータ列の中から連続
する4ワードをメモリに格納されたテーブルの内容と比
較し、2ワ一ド以上一致したときに、その位置に制御符
号が存在するものと判定するのである。
制御符号cll cll caは、フレーム同期をとる
ための制御符号、マルチフレーム同期をとるための制御
符号、あるいはダミーデータを示すための制御符号等に
利用される。
なお、P7〜P12は固有符号であることが望ましいが
、固有符号の数として12個が確保できない場合には、
発生確率の低い非固有符号であればよい。また、P1〜
P6とP7〜P12のグループの要素を交互に配置する
ことにより、連続する2ワードの中に1個の固有符号が
含まれ、P7〜P12のグループ内の要素も固有符号で
ある場合と同等の性能を発輝することができる。
なお、第1図の実施例では、3個の制御符号を発生する
方法について説明したが、他の個数の場合も、固有符号
の数を増加することにより、同じように実現することが
できる。また、制御符号の長さを4ワードとしたが、誤
り耐力を変えるために制御符号の長さを変えることも同
じく可能である。
さらに、実施例では、用いる固有符号および非固有符号
は全て異なる符号を用いている艇、このことにより、制
御符号中の1ワードまたは1個の固有符号を含む2ワー
ドに誤りが発生しても、同期符号が消失せず、また同期
符号の位置が誤ることもない。仮に、同じ符号を用いる
とすると、ワード誤りの発生により、異なる制御符号に
識別誤りを生じたり、同期符号の位置が確定できなくな
ったりする。従って、相異なる固有符号および非固有符
号を用いることが有利である。同期符号の位置が誤まら
ないという性質は、可変長フレームの同期制御用符号と
して特に重要である。
また、ワードは8ビツト固定長の例について説明したが
、固有符号が導入できれば、8ビツト以外の固定長符号
、または可変長符号であってもよい。また、固有符号、
非固有符号の順は逆であっても差支えない。
第3図は1本発明の一実施例を示す送受信側要部構成図
であり、第4図は第3図において、送受信される信号の
タイムチャートである。
本実施例においては、第4図に示すように5送信側で、
データ信号A、クロックB、制御信号Cを入力し、制御
信号Cで指示される制御符号列をデータ列中に挿入して
、受信側に送信する(第4図(D))。一方、受信側で
は、受信データ列り中の制御符号を検出し、それがある
一定の条件を満たすことにより制御符号と判定して、デ
ータとともに出力する。第4図(E)は出力データであ
り、第4図(F)は出力制御信号である。
第3図において、送信側端子1より入力されたデータ信
号Aは、端子2より入力されたクロックBによりレジス
タ4に取り込まれる。同時に、端子3より入力される制
御信号CはROM (読出し専用メモリ)6に入力され
、符号変換されたレジスタ7に取り込まれる。レジスタ
7の出力の一部は、ROM6に帰還される。このROM
6とレジスタ7は、入力された制御信号Cの種別(第1
図のCI + C2+ c3に相当する)と制御信号が
入力されてからの経過クロック数を生成する・すなわち
、制御信号C0が入力されると、レジスタ7のビットb
1.bOには、C工を示すコード(例えば、01)が出
力される。ビットb3.b2は。
クロック数0を示す値00が出力される。このb3〜b
oはROM6に帰還されており、(ba〜bo)”(O
l 00)が入力されると、次のタイムスロットでは、
1クロツク経過を示す(0101)が、それ以降は順次
(0110)、(0111)が出力される。(OL l
 1)が10M6に入力されると、制御符号区間が終了
し、次のクロックサイクルでは、(b3〜bo )=(
OOOO)となる。従って、(ha〜bl)により、ど
の制御信号の何サイクル目かが指定される。
r(0M6は、b3〜bo以外のビットを持っており、
これがセレクタ5の選択制御信号および第2のデータ入
力に接続される。第1のデータ入力には、レジスタ4の
出力が接続されている。
b4は、制御符号区間か否かを指示するビットであり、
(ba〜bo)≠(OOOO)の場合には′1′″、そ
の他の場合にはII Onが出力される。セレクタ5は
、b4=“0″ではレジスタ4のデータを。
b 、 =111 pHではレジスタ7のデータを、そ
れぞれ選択して出力する。b、==#1uとなる場合、
  (b12〜bs)には、制御符号(第2図のP1〜
P12のうちのいずれか)が出力される。この値は、制
御信号種別と経過クロック数(b3〜bo)により決定
されている。
この結果5デ一タ区間中に制御符号C0が挿入され、端
子8より出力される。また、クロックBは、端子9より
受信側に送出される。
データAおよびクロックBは、伝送路10を経由して受
信側の端子11.12に到達する。そして、受信データ
Aは、ROM15に入力される。
ROM15では、受信コードがどの制御符号かを示すビ
ット(bllbo)と、何りロック目かを示すビット(
b3.b2)を出力し、レジスタ16に入力する。レジ
スタ出力(b3〜bo)は、ROM15に帰還される。
第5図は、第3図の受信側の動作状態遷移図である。円
内のλ値は、レジスタ16の状態を示すものである。ま
た、ブランチに示した符号は、受信コードの種別を示す
先ず、最初にレジスタ16は、値Oになっているものと
する。このとき、符号P1.P2.P3のいずれかが受
信されると、状態1,2.3に次クロックで遷移する。
l、2.3は、1回制御符号が受信されたことを示す、
状態1,2.3でそれぞれ符号P2rP3+P4が受信
されると、状態4,5.6に遷移する。4,5.6は、
2つの正しい制御符号が受信された状態で、制御信号が
識別できた状態である。この結果は、状s7に移行する
。状態7では、制御信号を出力し、0に復帰する。II
J御信分信号第3図ではレジスタ1Gより端子18に出
力される。
なお、制御信号の数が増加した場合にも、同じ構成のテ
ーブルを設置することにより、筋単に実現できる。
制御信号の識別には4クロツクを要するため、相当する
遅延をデータ列に対しても与える。第3図では、レジス
タ13がこれに相当し、制御信号区間をセレクタ14に
より固定符号Cとして端子I7より出力する′。
次に、本発明の制御符号の作用効果について、考察する
(、)制御符号の消失確率 制御符号がnワードの固有符号より構成されている場合
を考える。
〔制御符号〕=〔El、El、・・・・Eo〕no−n
ワード中−ド以上の固有符号が検出される場合を制御符
号とし、それ以外は制御符号でないと判定するものとす
る。
この場合、n−m+1ワ一ド以上のワードが誤ると、制
御符号の消失となる。すなわち、ワード誤り率は1次式
で表わすことができる。
Pw=1−  (1−PB)  七NPB・ ・ ・ 
・ ・ ・ ・ ・ ・ ・ ・ ・ (1)ここで、
Nはlワードのビット数、Psはビット誤り率である。
Pwを用いて、制御符号の消失確率paLを求めると。
#n Cn −n、+1pwrl −II+ + 1・
・・・・・・・ (2) (b)制御符号の湧き出し確率 制御符号以外のデータ区間を考える。データは、ランダ
ム列と仮定するが、ただし制御符号用の固有符号は含ま
れていないものとする。
符号誤りにより、ある連続するnワード中にm個以上の
固有符号が発生し、その固有符号の組み合せが、制御符
号の固有符号の組み合せに等しい場合、制御符号の湧き
出しが発生する。
任意のnワードに着目した場合、制御符号と見なされる
確率を求める。
oi  l  D2  +  D3  +  ・ ・ 
・ ・ ・ ・ D11↓             
    ↓o、T  I=2 、D3+  ”  ” 
 ”  Ell制御符号の数をNcとする。
ある固有符号とデータワードのハミング距離がdである
確率は、 p a = −(d << N )  ・・・・・ (
3)2N−ぺ これが固有符号に誤る確率は、 固有符号のいずれかに誤る確率は、NcPEである。
従って、nワード中のmワード以上が誤り、しかも制御
符号の固有符号組み合せと一致する確率は、次式となる
#nCm−Nc−PExn・・・・ (4)(C)性能 以上の式(2)、(4)より、具体的に本発明の効果を
考察する。
N = 8 、 n = 4 、 m = 2 、 N
 c= 3の場合、PBとPCL、rPCWを求めると
pB=lo−sのとき、PcL=2.0X10″ ”’
+ PCw:1.lXl0−15となる。
一方、従来の方式では、 N = 8 、 n = 1
 、 m = 1 。
Nc=3として、PB=10−8のとき、PCL=8X
IO−6+ Pcw=2.3X10− ’であ  7す
、本発明の効果は明らかである。
すなわち、制御符号を見失う確率は、8X10”’6よ
り2XIO−IEIに減少し、また、データ列中より制
御符号が湧き出す確率は、2.3X10−8より1xl
O’″15に減少する。
この効果は、相異なる固有符号を複数個用いて制御符号
を構成したことによりもたらされている。
固有符号を1個としたり、また固有符号を複数個用いる
従来の方法では、実現が不可能である。
〔発明の効果〕
以上説明したように、本発明によれば、相異なる固有符
号を複数個含む符号を用いて必要個数(n)の制御符号
を構成するので、連続する複数ワード(n)中に1個以
上の固有符号を含むn / 2ワ一ド以上の組み合せが
、制御符号中に存在する組み合せと一致するかを判断す
るのみで、確実に制御符号を識別でき、その結果、符号
誤りに対する耐力を向上させ、可変長のフレーム構成に
対しても適用させることが可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す制御符号の構成側図、
第2図は第1図の制御符号の構成要素である固有または
非固有ワード群を示す図、第3図は本発明による制御符
号を用いたデータ列を受信する受信装置の要部構成図、
第4図は第3図の送受イa信号のタイムチャート、第5
図は第3図の受信側の状態遷移図である。 P1〜P6:固有ワード、P7〜P工2:固有または非
固有ワード、Ct〜C3:制御符号、4.7,13.t
s:レジスタ、5,14:セレクタ、6,15:ROM
、1o:伝送路。 第   1   図 一制御符号一 第  2  図 第  5   図

Claims (1)

  1. 【特許請求の範囲】 1、送信側から、ワード同期が成立しているワードデー
    タ列の制御符号として、l、mを整数とし、相異なるl
    m個の固有ワードA_1、A_2、・・・Almとlm
    個の固有または非固有ワードB_1、B_2、・・・・
    Blmを交互に重複せず順次取り出して構成されるm個
    の2lワード符号、すなわち W_1=(A_1、B_1、A_2、B_2、・・・A
    l、Bl)、W_2=(Al_+_1、Bl_+_1、
    Al_+_2、Bl_+_2、・・・・・A_2l、B
    _2l)、・・・・・・・W_m=(Al_(_m_−
    _1_)_+_1、Bl_(_m_−_1)_+_1、
    Al_(_m_−_1_)_+_2、Bl_(_m_−
    _1_)_+_2、・・・・・・、Alm、Blm)を
    用いて伝送し、受信側では受信したデータ列より連続す
    る2lワード中に1個以上の固有符号を含むlワード以
    上の組み合せが、制御符号中に存在する組み合せと一致
    するとき、対応する位置に制御符号が存在することを識
    別することを特徴とする同期ワード列の制御符号伝送方
    式。
JP61085441A 1986-04-14 1986-04-14 同期ワ−ドデ−タ列の制御符号伝送方式 Pending JPS62241449A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61085441A JPS62241449A (ja) 1986-04-14 1986-04-14 同期ワ−ドデ−タ列の制御符号伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61085441A JPS62241449A (ja) 1986-04-14 1986-04-14 同期ワ−ドデ−タ列の制御符号伝送方式

Publications (1)

Publication Number Publication Date
JPS62241449A true JPS62241449A (ja) 1987-10-22

Family

ID=13858951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61085441A Pending JPS62241449A (ja) 1986-04-14 1986-04-14 同期ワ−ドデ−タ列の制御符号伝送方式

Country Status (1)

Country Link
JP (1) JPS62241449A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013031227A (ja) * 2007-02-26 2013-02-07 Ati Technologies Ulc シリアル・ストリームにおける堅牢な制御及び描写方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013031227A (ja) * 2007-02-26 2013-02-07 Ati Technologies Ulc シリアル・ストリームにおける堅牢な制御及び描写方法

Similar Documents

Publication Publication Date Title
US4506372A (en) Method and apparatus for recognizing in a receiver the start of a telegram signal consisting of a bit impulse sequence
JP2655547B2 (ja) Crc演算方法及びatm交換方式におけるhec同期装置
EP0310057B1 (en) Decoder
GB1578635A (en) Dc free encoding for data transmission system
US3369229A (en) Multilevel pulse transmission system
US3873971A (en) Random error correcting system
JPH0124385B2 (ja)
GB1561369A (en) Binary data receiver
US4524445A (en) Method and circuit arrangement for synchronous detection
US4849995A (en) Digital signal transmission system having frame synchronization operation
JPS6340080B2 (ja)
US5365547A (en) 1X asynchronous data sampling clock for plus minus topology applications
CA1213673A (en) Burst error correction using cyclic block codes
US4481648A (en) Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks
US4058682A (en) Expandable memory for PCM signal transmission
US3699516A (en) Forward-acting error control system
JPS62241449A (ja) 同期ワ−ドデ−タ列の制御符号伝送方式
US4437086A (en) Limited look-ahead means
AU716212B2 (en) Time multiplexing/demultiplexing method
SU1383510A1 (ru) Устройство дл декодировани манчестерского кода
RU2272360C1 (ru) Устройство для передачи данных
Cirillo et al. D2 channel bank: Digital functions
RU2260251C1 (ru) Устройство для кодирования-декодирования данных
SU1003125A1 (ru) Устройство дл передачи и приема двоичных сигналов
JPS6253040A (ja) 復号回路