JP2013021229A - 電子部品とその製造方法 - Google Patents

電子部品とその製造方法 Download PDF

Info

Publication number
JP2013021229A
JP2013021229A JP2011154928A JP2011154928A JP2013021229A JP 2013021229 A JP2013021229 A JP 2013021229A JP 2011154928 A JP2011154928 A JP 2011154928A JP 2011154928 A JP2011154928 A JP 2011154928A JP 2013021229 A JP2013021229 A JP 2013021229A
Authority
JP
Japan
Prior art keywords
semiconductor chip
spring
resin
electronic component
heat spreader
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011154928A
Other languages
English (en)
Inventor
Yukiko Wakino
有希子 脇野
Yasuhiro Yoneda
泰博 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011154928A priority Critical patent/JP2013021229A/ja
Publication of JP2013021229A publication Critical patent/JP2013021229A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】電子部品とその製造方法において、半導体チップとヒートスプレッダとを熱的に良好に接続すること。
【解決手段】パッケージ基板8と、パッケージ基板8上に配置された半導体チップ9と、バネ23を介して半導体チップ9と接続されたヒートスプレッダ15とを有する電子部品による。
【選択図】図5

Description

本発明は、電子部品とその製造方法に関する。
半導体チップを搭載した半導体パッケージと配線基板との電気的な接続方法の一つに、LGA(Land Grid Array)コネクタを用いるLGA方式がある。LGAコネクタは、シート状のフレームと、当該フレームを貫通してその両面から突出する複数のコラムと呼ばれる突起電極とを有する。
このようなLGAコネクタが半導体パッケージと配線基板との間に挟まれ、上記のコラムの一端と他端とがそれぞれ半導体パッケージと配線基板とに当接する。そして、バネの付勢力を利用して半導体パッケージを配線基板に向けて押圧することにより、コラムを介して半導体パッケージと配線基板とが電気的に接続される。
ここで、バネの付勢力は、ヒートスプレッダを介して半導体チップの表面に印加される。そのヒートスプレッダは、半導体チップの表面と密着することにより半導体チップで発生した熱を外部に逃がす役割を担うが、半導体チップの表面とヒートスプレッダとの間に隙間があると、半導体チップで発生した熱がヒートスプレッダに伝達し難くなる。
こうなると、半導体チップに熱がこもってしまい、半導体チップが動作不良を起こしたり、半導体チップが破壊されてしまう等の問題が発生する。
特開2004−51968号公報 特開2004−172489号公報
電子部品とその製造方法において、半導体チップとヒートスプレッダとを熱的に良好に接続することを目的とする。
以下の開示の一観点によれば、パッケージ基板と、前記パッケージ基板上に配置された半導体チップと、バネを介して前記半導体チップと接続されたヒートスプレッダとを有する電子部品が提供される。
また、その開示の他の観点によれば、型枠の底に複数のバネを立てる工程と、複数の前記バネの上に、パッケージ基板上に配置された半導体チップを載せる工程と、前記型枠の中に液状の樹脂を注入する工程と、前記樹脂を硬化させる工程と、硬化した前記樹脂から前記型枠を除去することにより、前記底に接していた部分の前記樹脂の表面を露出させる工程と、前記樹脂の前記表面にヒートスプレッダを押圧することにより、前記バネと前記半導体チップとを熱的に接続する工程とを有する電子部品の製造方法が提供される。
以下の開示によれば、バネが自身の弾性力によって半導体チップの反りに追従するため、半導体チップとヒートスプレッダとを常にバネにより熱的に接続することができ、半導体チップで発生した熱をバネを介してヒートスプレッダに効率的に伝熱することができる。
図1は、電子部品の断面図である。 図2(a)、(b)は、半導体パッケージの製造途中の断面図である。 図3は、反りが生じた半導体パッケージとヒートスプレッダの拡大断面図である。 図4は、本実施形態に係る電子部品の断面図である。 図5は、本実施形態に係る樹脂とその周囲の拡大断面図である。 図6(a)、(b)は、本実施形態に係る電子部品の製造途中の断面図(その1)である。 図7(a)、(b)は、本実施形態に係る電子部品の製造途中の断面図(その2)である。 図8(a)、(b)は、本実施形態に係る電子部品の製造途中の断面図(その3)である。 図9(a)、(b)は、本実施形態に係る電子部品の製造途中の断面図(その1)である。 図10は、本実施形態におけるバネの長さの調節方法の一例を示す模式図である。 図11は、本実施形態の他の例に係る電子部品の断面図である。
本実施形態の説明に先立ち、本実施形態の基礎となる予備的事項について説明する。
図1は、電子部品の断面図である。
この電子部品10は、配線基板1、ボルスタープレート2、LGAコネクタ5、半導体パッケージ11、ヒートスプレッダ15、及びヒートシンクベース16を有する。
このうち、配線基板1は、サーバ等の電子機器においてシステムボードとして供せられるものであって、一方の主面には銅膜をパターニングしてなる第1の電極パッド6が形成され、他方の主面にはボルスタープレート2が固着される。
そのボルスタープレート2にはネジ孔2aが形成されており、そのネジ孔2aに連通する貫通孔1aが配線基板1に設けられる。
ボルスタープレート2の材料は特に限定されない。半導体パッケージ11で発生した熱を速やかに外部に逃がすべく、ステンレス等の熱伝導率の高い金属をボルスタープレート2の材料として使用するのが好ましい。
一方、LGAコネクタ5は、フレーム3と突起電極4とを有する。このうち、フレーム3は、樹脂を材料とするものであって、複数の貫通孔3aを備える。そして、その貫通孔3aに上記の突起電極4が挿入される。
その突起電極4は、ゴムに銀等の導電性フィラーを分散させてなる導電性ゴムを材料とし、第1の電極パッド6と対向する位置に設けられる。
また、半導体パッケージ11は、パッケージ基板8と半導体チップ9とを有する。
このうち、パッケージ基板8は、セラミック製又はプラスチック製のコア基材上に配線層を形成してなる配線基板であって、その表面に第2の電極パッド7を備える。
一方、半導体チップ9は、例えばCPU等の能動素子であって、はんだバンプ12を介してパッケージ基板8と電気的かつ機械的に接続される。そして、パッケージ基板8と半導体チップ9との間には、これらの接続強度を高めるためにアンダーフィル樹脂13が充填される。
半導体チップ9で発生した熱は、ヒートスプレッダ15を介して外部に逃がされる。そのヒートスプレッダ15による放熱効率を高めるため、ヒートスプレッダの材料としては熱伝導性に優れた銅を使用するのが好ましい。
ヒートシンクベース16は、ヒートスプレッダ15を支持すべく設けられ、例えばアルミニウム板を加工してなる。
そして、これらヒートスプレッダ15とヒートシンクベース16とには貫通孔15a、16aが形成され、これらの貫通孔15a、16aとバネ18とにネジ17が挿通される。
実使用下においては、ボルスタープレート2のネジ孔2aにネジ17を螺入し、バネ18の付勢力によってヒートシンクベース16を配線基板1側に押し付ける。これにより、配線基板1と半導体パッケージ11とのそれぞれの電極パッド6、7が、LGAコネクタ5の突起電極4を介して電気的に接続されることになる。
ところで、上記のように半導体チップ9で発生した熱はヒートシンク15を介して外部に放熱されるのであるが、その半導体チップ9とヒートシンク15との接触面積が少ないと放熱効果が低減されてしまう。
このように放熱効果が低減する一因として半導体パッケージ11の反りがある。その反りについて図2(a)、(b)を参照して説明する。
図2(a)、(b)は、半導体パッケージ11の製造途中の断面図である。
半導体パッケージ11の製造に際しては、図2(a)に示すように、はんだバンプ12を加熱してリフローすることにより、はんだバンプ12によりパッケージ基板8と半導体チップ9とを接続する。
なお、アンダーフィル樹脂13(図1参照)は、このようにパッケージ基板8と半導体チップ9とを接続した後に充填されるため、図2(a)、(b)では省略してある。
ここで、パッケージ基板8は樹脂を主にしてなるのに対し、半導体チップ9はシリコンを主にしてなるため、材料の相違に起因して半導体パッケージ8と半導体チップ9とは異なる熱膨張率を示す。
但し、上記のようにはんだバンプ12をリフローをしている時は、パッケージ基板8と半導体チップ9との熱膨張の差が溶融したはんだバンプ12で吸収されるため、熱膨張率差が原因の反りは半導体パッケージ11に生じない。
一方、図2(b)は、はんだバンプ12が冷えて固化した状態における半導体パッケージ11の断面図である。
リフローが終了して半導体パッケージ11が冷えると、パッケージ基板8と半導体チップ9とが異なる熱収縮量で収縮することになる。しかし、固化したはんだバンプ12は、パッケージ基板8と半導体チップ9との熱収縮量の差を吸収できないため、半導体パッケージ11が半導体チップ9を上にして凸状に反ってしまう。
半導体チップ9の反りの量ΔDは、パッケージ基板8と半導体チップ9との材料や大きさによって変わるが、典型的には、100μm〜200μm程度である。
図3は、このように反りが生じた半導体パッケージ11とヒートスプレッダ15との拡大断面図である。
反りが生じたことで半導体チップ9の表面9aとヒートスプレッダ15との間には隙間Sができると共に、表面9aとヒートスプレッダ15との接触面積が低減する。その結果、半導体チップ9とヒートスプレッダ15とを熱的に良好に接続することができず、半導体チップ9の熱をヒートスプレッダ15を介して外部に放熱するのが難しくなってしまう。
以下、本実施形態について説明する。
図4は、本実施形態に係る電子部品の断面図である。なお、図4において、図1で説明したのと同じ要素には図1におけるのと同じ符号を付し、以下ではその説明を省略する。
この電子部品20は、半導体パッケージ11とヒートスプレッダ15との間に樹脂22を有する。
このうち、ヒートスプレッダ15の平面形状は一辺の長さが約60mmの正方形であり、その厚さは約8.65mmである。
このうち、半導体パッケージ11が備えるパッケージ基板8は、FR-4を材料とするコア基材に銅配線を形成してなり、一辺の長さが約43mmの正方形の平面形状を有し、その厚さは約2mm程度である。
一方、半導体チップ9は、一辺の長さが約20mmの正方形状の平面形状を有し、その厚さは約0.5mm程度である。
その半導体チップ9が配置されている側とは反対側のパッケージ基板8の表面には、第2の電極パッド7を介してLGAコネクタ5が接続される。そして、パッケージ基板8と対向するように配線基板1が設けられており、LGAコネクタ5を介して配線基板1がパッケージ基板8と電気的に接続される。
LGAコネクタ5のサイズは特に限定されない。本実施形態では、LGAコネクタ5が備えるフレーム3の平面形状を一辺が約47mmの正方形にする。
図5は、樹脂22とその周囲の拡大断面図である。
図5に示すように、樹脂22の表面22aは平坦面であって、ヒートスプレッダ15の平坦な表面と広範囲において接触する。
更に、樹脂22には、つるまき型のバネ23が複数埋設される。各バネ23の両端のうち、一方の端部23aはパッケージ基板8と半導体チップ9とのいずれかの表面に熱的に接続され、他方の端部23bはヒートスプレッダ15と熱的に接続される。
各バネ23の材料は特に限定されないが、超弾性合金をバネ23の材料として使用するのが好ましい。そのような超弾性合金としてはNiTi合金やCu-Zn合金がある。NiTi合金の変態温度はその原子数比により調節し得る。例えば、原子数比でTi:Ni=49:51のとき、TiNi合金の変態温度を30℃〜40℃とすることができる。
また、バネ23のサイズも限定されない。本実施形態ではバネ23の直径を約30μm〜70μmとする。そして、パッケージ基板8に接続されるバネ23の長さを約300μmとし、半導体チップ9に接続されるバネ23の長さを100μm〜200μm程度とする。更に、各バネ23の螺旋のピッチを約50μmとする。
一方、樹脂22としては熱伝導率がなるべく高い材料、例えば3W/m・K〜100W/m・K程度の熱伝導率を有する材料を使用するのが好ましい。そのような材料としてはシリコーン樹脂のエストラマーがある。
更に、エポキシ樹脂等の熱硬化性樹脂に、熱伝導率を高めるための金属フィラーや無機フィラーを分散させてなる材料で樹脂22を形成してもよい。その金属フィラーの材料としてはNi、Ag、及びCuのいずれかがあり、無機フィラーの材料としてはSiC、AlN、及びAl2O3のいずれかがある。
本実施形態では、このように熱伝導率が高められた樹脂22を使用することで、半導体チップ9で発生した熱を樹脂22を介してヒートスプレッダ15に速やかに伝達させることができる。
更に、その樹脂22に埋設されたバネ23が熱伝導率に優れた金属製であるため、バネ23を介しても半導体9チップからヒートスプレッダ15に伝熱し、半導体チップ9に熱がこもるのを防止できる。
また、既述のように、製造時の熱によって半導体チップ9には反りが発生するが、その反りの量は実使用下における半導体チップ9の温度によって変化する。
このように反りの量が変化しても、本実施形態では樹脂22とバネ23とがそれらの弾性力によって半導体チップ9の表面9aに追従する。そのため、実使用下において半導体チップ9の温度が変動しても、樹脂22と半導体チップ9との間に隙間ができず、樹脂22とバネ23とを介して半導体チップ9の熱をヒートスプレッダ15に伝達することが可能となる。
特に、バネ23の材料である超弾性合金の変態温度を室温(20℃〜30℃)よりも低くすると、実使用下で半導体チップ9の温度が室温以上となった場合でも、バネ23を常に弾性領域で変形させることができる。
その結果、バネ23が塑性変形してその両端23a、23bが半導体チップ9やヒートスプレッダ15から離れるのを防止でき、バネ23により半導体チップ9とヒートスプレッダ15とを常に熱的に良好に接続することができる。
このように、本実施形態によれば、半導体チップ9からヒートスプレッダ15への熱伝導が効率的に行われ、熱が原因の半導体チップ9の動作不良や破壊を防止でき、ひいては電子部品20を備えた電子機器の信頼性を向上させることが可能となる。
次に、本実施形態に係る電子部品の製造方法について説明する。
図6〜図9は、本実施形態に係る電子部品の製造途中の断面図である。
この電子部品20を製造するには、まず、図6(a)に示すように、半導体パッケージ11を用意する。
その半導体パッケージ11は、例えばSnAgCuを材料とするはんだバンプ12を有する。そして、最高温度が245℃の条件ではんだバンプ12をリフローすることにより、パッケージ基板8と半導体チップ9とがはんだバンプ12で接続される。
既述のように、リフロー時よりも半導体パッケージ11が冷えると、パッケージ基板8と半導体チップ9との熱膨張率の相違が原因でパッケージ基板11が凸状に反る。
反りの量ΔDは、パッケージ基板8と半導体チップ9との材料や大きさによって変わるが、三次元レーザ変位計で反りの量ΔDを測定すると、その大きさは典型的には100μm〜200μm程度となる。
次に、図6(b)に示すように、側壁30aと底30bとを備えた型枠30を用意する。
型枠30の材料は特に限定されない。本実施形態では、後で型枠30を除去するのが容易となるように、型枠30の材料として水溶性樹脂とアルコール可溶性樹脂のいずれかを使用する。
このうち、水溶性樹脂としては、PVA(ポリビニルアルコール)、ポリエチレンオキサイド、ヒドロキシエチルセルロース、及びカルボキシルメチルセルロースがある。また、アルコール可溶性樹脂としては、エタノールに溶けるポリエチレンオキサイドやウレタンがある。また、メタノールやプロパノルに溶けるN-メトキシメチル化ナイロンもアルコール可溶性樹脂として好適である。
また、これに代えて、ポリイミド又はテフロンを型枠30の材料として使用してもよい。これらの材料は、加工が容易で耐熱性も良好であるという点で他の材料よりも有利である。
なお、型枠30の側壁30aには、ドリル加工等によって予め孔30xが形成される。
その後、型枠30の底30bに複数のガイド31を設ける。ガイド31は、平皿状の形状を有しており、型枠30と同様に水又はアルコールで溶解する材料で形成される。
続いて、図7(a)に示すように、複数のガイド31のそれぞれの中にバネ23を立てる。このようにガイド31を利用することで、複数のバネ23を簡単に整列させることができる。また、バネ23がガイド31の側壁31aに支持されるので、バネ23が倒れるのを防止することもできる。
ここで、複数のバネ23のうち、後で半導体チップ9に接続されるものについては、本工程の前に予めその長さを短くしておくのが好ましい。
バネ23の長さの調節方法は特に限定されない。図10は、バネ23の長さの調節方法の一例を示す模式図である。
この方法では、バネ23を引き伸ばした状態で切断する。切断後は、バネ23は自身の弾性力によって縮む。これにより、バネ23は切断前と比較してΔLだけ短くなるが、その長さΔLが半導体チップ9の厚さ(100μm〜200μm程度)に等しくなるようにバネ23の切断長Xを設定する。
このように切断する際にバネ23を引き伸ばすと、バネ23の螺旋ピッチが広くなるため、バネ23の隣接する螺旋間に切断用の工具を挿入し易くなり、バネ23の長さの調節が容易になる。
更に、バネ23の材料として超弾性合金を利用するため、切断時にバネ23を延ばしてもバネ23が塑性変形することがなく、切断後のバネ23の螺旋ピッチを切断前と同一にすることができる。
この後は、図7(b)に示す工程に移る。
本工程では、パッケージ基板8と半導体チップ9との各々の表面においてバネ23と接続される部分に島状に接着剤35を塗布する。
接着剤35は特に限定されないが、常温で接着が可能なエポキシ樹脂を接着剤35として使用するのが好ましい。また、接着剤35は絶縁性である必要はなく、導電性を有していてもよい。更に、樹脂22(図5参照)の材料を接着剤35として利用してもよい。
続いて、図8(a)に示すように、型枠30内に立設されたバネ23の上に、半導体チップ9を下向きにして半導体パッケージ11を載せる。そして、接着剤35が硬化するまでこの状態を維持することにより、各バネ23と半導体パッケージ11とを接着剤35を介して接続する。
次に、図8(b)に示すように、型枠30内にディスペンサ36を用いて液状の樹脂22を注入する。
このとき、型枠30内への樹脂22の注入が容易となるように、半導体パッケージ11を若干上方に引き上げ、型枠30とパッケージ11との隙間を広げるのが好ましい。この場合のバネ23の伸び量は僅かであるため、本工程によってバネ23の超弾性特性が劣化することはない。
更に、型枠30内に樹脂22を注入した後は、孔30xから樹脂22を軽く吸引することで、バネ23と樹脂22との界面に発生し得るボイドを外部に排出するのが好ましい。
なお、樹脂22の材料としては、既述のように、金属フィラーや無機フィラーが分散された熱硬化性樹脂を使用し得る。
次に、図9(a)に示すように、100℃〜150℃程度の温度で樹脂22を加熱して熱硬化させる。なお、熱硬化の後は樹脂22と接着剤35とは一体化するので、図9(a)では接着剤35を省略してある。
また、熱硬化させる前に、樹脂22の注入時(図8(b))よりも型枠30に半導体パッケージ11を若干押し込むのが好ましい。このようにすると、樹脂22の液面の中に半導体パッケージ11と未接触となる部分が生じず、樹脂22で半導体パッケージ11の表面を良好に型取りすることができる。
続いて、図9(b)に示すように、熱硬化した樹脂22から型枠30を除去し、底30bに接していた部分の樹脂22の表面22aを露出させる。なお、図9(b)では、図が煩雑になるのでガイド31を省略してある。
型枠30の除去方法は特に限定されない。型枠30として水やエタノール等の溶媒で溶解し得る材料を用いる場合には、これらの溶媒によって型枠30を溶解して簡単に除去することができる。
また、ポリイミドやテフロンで型枠30を形成した場合には、予め型枠30の内面と樹脂22との間に離型剤を塗布しておき、その離型剤を境にして型枠30から樹脂20を外せばよい。
なお、樹脂22の表面22aは、ヒートスプレッダ15(図5参照)に熱を逃がす部分なので、なるべく平坦に形成してヒートスプレッダ15との接触面積を広くするのが好ましい。このように表面22aを平坦化するには、枠30の底30bを平坦にしておけばよい。
この後は、図4に示したように、バネ18の押圧力によって樹脂22の表面にヒートスプレッダ15を押圧することにより、バネ23と半導体チップ9とを熱的に接続し、本実施形態に係る電子部品20の基本構造を完成させる。
以上説明した電子部品20の製造方法によれば、図8(b)に示したように、反りが生じている半導体パッケージ11を液状の樹脂22で型取りする。そのため、樹脂22と半導体パッケージ11との間に隙間が生じず、半導体チップ9で発生した熱を樹脂22に効率的に伝熱させることが可能となる。
なお、本実施形態は上記に限定されない。
図4では板状のヒートスプレッダ15を例示したが、図11に示すような蓋状のヒートスプレッダ15を用いても上記と同様の効果が奏される。
以上説明した各実施形態に関し、更に以下の付記を開示する。
(付記1) パッケージ基板と、
前記パッケージ基板上に配置された半導体チップと、
バネを介して前記半導体チップと接続されたヒートスプレッダと、
を有することを特徴とする電子部品。
(付記2) 樹脂を更に有し、
前記バネは前記樹脂に埋設されていることを特徴とする付記1に記載の電子部品。
(付記3) 前記樹脂に、金属フィラー又は無機フィラーを分散させたことを特徴とする付記2に記載の電子部品。
(付記4) 前記バネの一方の端部は前記半導体チップと接続され、
前記バネの他方の端部は前記ヒートスプレッダと接続されていることを特徴とする付記1〜3のいずれかに記載の電子部品。
(付記5) 前記バネの材料は超弾性合金であることを特徴とする付記1〜4のいずれかに記載の電子部品。
(付記6) 前記半導体チップが配置されている側とは反対側の前記パッケージ基板の表面に接続されたLGAコネクタと、
前記パッケージ基板と対向して設けられ、前記LGAコネクタを介して前記パッケージ基板と電気的に接続された配線基板とを更に有することを特徴とする付記1〜5のいずれかに記載の電子部品。
(付記7) 型枠の底に複数のバネを立てる工程と、
複数の前記バネの上に、パッケージ基板上に配置された半導体チップを載せる工程と、
前記型枠の中に液状の樹脂を注入する工程と、
前記樹脂を硬化させる工程と、
硬化した前記樹脂から前記型枠を除去することにより、前記底に接していた部分の前記樹脂の表面を露出させる工程と、
前記樹脂の前記表面にヒートスプレッダを押圧することにより、前記バネと前記半導体チップとを熱的に接続する工程と、
を有することを特徴とする電子部品の製造方法。
(付記8) 前記型枠の前記底に、複数の前記バネの各々を位置合わせする複数のガイドを設ける工程を更に有することを特徴とする付記7に記載の電子部品の製造方法。
(付記9) 前記バネの材料として超弾性合金を使用することを特徴とする付記7又は付記8に記載の電子部品の製造方法。
(付記10) 前記型枠を除去する工程において、溶媒で前記型枠を溶解して除去することを特徴とする付記7〜9のいずれかに記載の電子部品の製造方法。
1…配線基板、2…ボルスタープレート、2a…ネジ孔、3…フレーム、3a、15a、16a…貫通孔、4…突起電極、5…LGAコネクタ、6…第1の電極パッド、7…第2の電極パッド、8…パッケージ基板、9…半導体チップ、9a…表面、10…電子部品、11…半導体パッケージ、12…はんだバンプ、13…アンダーフィル樹脂、15…ヒートスプレッダ、16…ヒートシンクベース、17…ネジ、18…バネ、22…樹脂、22a…樹脂の表面、23…バネ、23a…バネの一方の端部、23b…バネの他方の端部、30…型枠、30a…側壁、30b…底、30x…孔、31…ガイド、31a…ガイドの側壁、35…接着剤。

Claims (5)

  1. パッケージ基板と、
    前記パッケージ基板上に配置された半導体チップと、
    バネを介して前記半導体チップと接続されたヒートスプレッダと、
    を有することを特徴とする電子部品。
  2. 樹脂を更に有し、
    前記バネは前記樹脂に埋設されていることを特徴とする請求項1に記載の電子部品。
  3. 前記バネの一方の端部は前記半導体チップと接続され、
    前記バネの他方の端部は前記ヒートスプレッダと接続されていることを特徴とする請求項1又は請求項2に記載の電子部品。
  4. 前記バネの材料は超弾性合金であることを特徴とする請求項1乃至請求項3のいずれか1項に記載の電子部品。
  5. 型枠の底に複数のバネを立てる工程と、
    複数の前記バネの上に、パッケージ基板上に配置された半導体チップを載せる工程と、
    前記型枠の中に液状の樹脂を注入する工程と、
    前記樹脂を硬化させる工程と、
    硬化した前記樹脂から前記型枠を除去することにより、前記底に接していた部分の前記樹脂の表面を露出させる工程と、
    前記樹脂の前記表面にヒートスプレッダを押圧することにより、前記バネと前記半導体チップとを熱的に接続する工程と、
    を有することを特徴とする電子部品の製造方法。
JP2011154928A 2011-07-13 2011-07-13 電子部品とその製造方法 Pending JP2013021229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011154928A JP2013021229A (ja) 2011-07-13 2011-07-13 電子部品とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011154928A JP2013021229A (ja) 2011-07-13 2011-07-13 電子部品とその製造方法

Publications (1)

Publication Number Publication Date
JP2013021229A true JP2013021229A (ja) 2013-01-31

Family

ID=47692353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011154928A Pending JP2013021229A (ja) 2011-07-13 2011-07-13 電子部品とその製造方法

Country Status (1)

Country Link
JP (1) JP2013021229A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115413A (ja) * 2013-12-10 2015-06-22 キヤノン株式会社 インプリント装置及び物品の製造方法
JP2017194799A (ja) * 2016-04-19 2017-10-26 富士通株式会社 液冷サーバ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132955U (ja) * 1989-04-07 1990-11-05
JPH1050904A (ja) * 1996-08-06 1998-02-20 Advantest Corp 伝熱素子
JP2004193387A (ja) * 2002-12-12 2004-07-08 Mitsumi Electric Co Ltd 電子部品の放熱装置
US20060087015A1 (en) * 2004-10-27 2006-04-27 Freescale Semiconductor Inc. Thermally enhanced molded package for semiconductors
JP2007073744A (ja) * 2005-09-07 2007-03-22 Nec Personal Products Co Ltd 放熱構造体、電子機器
US20070108587A1 (en) * 2005-04-22 2007-05-17 Stats Chippac Ltd. Integrated circuit package system with a heat sink

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132955U (ja) * 1989-04-07 1990-11-05
JPH1050904A (ja) * 1996-08-06 1998-02-20 Advantest Corp 伝熱素子
JP2004193387A (ja) * 2002-12-12 2004-07-08 Mitsumi Electric Co Ltd 電子部品の放熱装置
US20060087015A1 (en) * 2004-10-27 2006-04-27 Freescale Semiconductor Inc. Thermally enhanced molded package for semiconductors
US20070108587A1 (en) * 2005-04-22 2007-05-17 Stats Chippac Ltd. Integrated circuit package system with a heat sink
JP2007073744A (ja) * 2005-09-07 2007-03-22 Nec Personal Products Co Ltd 放熱構造体、電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115413A (ja) * 2013-12-10 2015-06-22 キヤノン株式会社 インプリント装置及び物品の製造方法
JP2017194799A (ja) * 2016-04-19 2017-10-26 富士通株式会社 液冷サーバ

Similar Documents

Publication Publication Date Title
US11217556B2 (en) Packaged microelectronic devices having stacked interconnect elements and methods for manufacturing the same
JP5838065B2 (ja) 熱伝導部材及び熱伝導部材を用いた接合構造
JP5733893B2 (ja) 電子部品装置
CN111211059B (zh) 电子封装件及其制法与散热件
JP4305502B2 (ja) 半導体装置の製造方法
JP5413971B2 (ja) 電子部品実装装置及びその製造方法
US20090121334A1 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
TWM593647U (zh) 具有熱管理之堆疊矽封裝組件
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
US9326372B2 (en) Semiconductor device manufacturing method and semiconductor mounting substrate
JP4978054B2 (ja) 半導体装置及びその製造方法並びに回路基板装置
JP5052605B2 (ja) 半導体チップ
JP5609085B2 (ja) 半導体装置および半導体装置の製造方法
JP2013021229A (ja) 電子部品とその製造方法
US7791197B2 (en) Semiconductor device, connecting member, method for manufacturing a semiconductor device and method for manufacturing a connecting member
US9565755B2 (en) Electronic component
TW202021068A (zh) 電子封裝件及其製法與散熱件
JP5790254B2 (ja) 電子部品とその製造方法、及びコネクタ
JP2016213370A (ja) 半導体装置及び半導体装置の製造方法
JP6418686B2 (ja) 半導体装置及びその製造方法
US20100327435A1 (en) Electronic component and manufacture method thereof
JP2016213372A (ja) 半導体装置及び半導体装置の製造方法
JP6569288B2 (ja) 半導体装置及び半導体装置の製造方法
JP4859541B2 (ja) 接着部材および半導体装置
KR101367067B1 (ko) 전력 모듈 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150831

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160329