JP2013014084A5 - - Google Patents

Claims (5)

1. 圧電素子に対して駆動信号を印加することによって、該圧電素子を駆動する圧電素子駆動回路であって、
   前記駆動信号の基準となる駆動波形信号を出力する駆動波形信号出力回路と、
   前記駆動波形信号と、前記圧電素子に印加された駆動信号を用いて生成された帰還信号との差分を取ることによって誤差信号を生成する演算回路と、
   電源から電力の供給を受けて前記誤差信号を電力増幅することによって、前記電源の発生する電源電圧と該電源のグランド電圧との間で電圧が変化する電力増幅信号を生成する電力増幅回路と、
   前記電力増幅回路と前記圧電素子とを接続して、該電力増幅回路からの前記電力増幅信号を前記駆動信号として該圧電素子に供給する誘導性素子と、
   前記誘導性素子からの前記駆動信号に対して、位相を進ませる補償である位相進み補償を行った信号を前記帰還信号として前記演算回路に負帰還させる位相進み補償回路と
   を備え、
   前記位相進み補償回路は、前記圧電素子に印加される前記駆動信号の最低電圧が、前記電源のグランド電圧よりも低い電圧となる回路である
   ことを特徴とする圧電素子駆動回路。
2. 請求項１に記載の容量性負荷駆動回路であって、
   前記位相進み補償回路は、前記圧電素子に印加される前記駆動信号の最低電圧と前記グランド電圧との電圧差が、前記駆動信号の最高電圧と前記グランド電圧との電圧差の１〜２割の値となる回路である
   ことを特徴とする圧電素子駆動回路。
3. 請求項１または２に記載の圧電素子駆動回路であって、
   前記圧電素子に対して並列に接続された容量性素子を更に備える圧電素子駆動回路。
4. 請求項１ないし請求項３に記載の圧電素子駆動回路であって、
   前記電力増幅回路は、
   前記誤差信号をパルス変調することによって変調信号を生成する変調回路と、
   前記電源から電力の供給を受けて前記変調信号をデジタル電力増幅することによって、前記電力増幅信号を生成するデジタル電力増幅回路と、を備えることを特徴とする圧電素子駆動回路。
5. 請求項１ないし請求項４の何れか一項に記載の圧電素子駆動回路と、
   流体が流入する流体室と、前記流体室を変形させる圧電素子と、前記流体室に流入された流体を噴射する噴射ノズルとを有する脈動発生部と
   を備え、
   前記圧電素子駆動回路から出力される前記駆動信号が前記圧電素子に印加されることによって、前記流体室に流入した流体が前記噴射ノズルから噴射される流体噴射装置。