JP2013001991A - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP2013001991A
JP2013001991A JP2011137349A JP2011137349A JP2013001991A JP 2013001991 A JP2013001991 A JP 2013001991A JP 2011137349 A JP2011137349 A JP 2011137349A JP 2011137349 A JP2011137349 A JP 2011137349A JP 2013001991 A JP2013001991 A JP 2013001991A
Authority
JP
Japan
Prior art keywords
gas
substrate
vapor deposition
water vapor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011137349A
Other languages
English (en)
Other versions
JP5866815B2 (ja
Inventor
Toshiharu Kurauchi
倉内  利春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011137349A priority Critical patent/JP5866815B2/ja
Publication of JP2013001991A publication Critical patent/JP2013001991A/ja
Application granted granted Critical
Publication of JP5866815B2 publication Critical patent/JP5866815B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

【課題】蒸着法にてITO膜を成膜する場合に、酸素濃度の低下を防止して、ITO膜の低抵抗化を図ることができる成膜方法を提供する。
【解決手段】In−Sn−O系の材料を蒸発材料3とし、この蒸発材料3を蒸着室1a内に配置して減圧下にて蒸発させ、この蒸着室1a内に配置した基板W表面に蒸着により透明導電膜を成膜する成膜方法において、成膜時に蒸着室1a内に酸素ガスと水蒸気ガスとを導入する。蒸着室1a内で水蒸気ガスを導入するガス導入口83aを基板Wの蒸着面に向け、基板Wに向かって直接水蒸気ガスが供給されるようにする。
【選択図】図1

Description

本発明は、成膜方法に関し、より詳しくは、In−Sn−O系の透明導電膜(以下、「ITO膜」という)を成膜するためのものに関する。
ITO膜は、電気伝導性を有すると共に透明性を有することから、フラットパネルディスプレイ、太陽電池や発光ダイオード等において透明電極として広く利用されている。このITO膜の成膜方法としては、電子ビームを用いた蒸着法、イオンプレーティング法、スパッタリング法やCVD法等が挙げられ、中でも、電子ビームを用いた蒸着法では、例えばスパッタリング法の如くプラズマを用いないことで、ITO膜が殆どダメージを受けない等の利点がある。他方、この蒸着法では、ITO膜中の酸素濃度が低くなり易く、酸素濃度が低くなると、透明性が悪くなり(つまり、膜質が悪い)、また、ITO膜の低抵抗化も図れない。
即ち、上記電子ビームを用いた蒸着法にてITO膜を成膜する場合、処理室内に配置した坩堝にタブレット状や顆粒状のIn−Sn−O系蒸発材料を収納する。そして、減圧下で当該蒸発材料に電子銃より電子ビームを照射して蒸発させることになるが、電子ビームが蒸発材料に照射されると、蒸発材料中の酸素が解離し、この酸素は基板へとは供給されずに主として真空ポンプで排気されてしまうことで、ITO膜中の酸素濃度が低くなり易い。
そこで、蒸着時に処理室内に酸素ガスや一酸化炭素などの酸素含有ガスを導入し、酸素を基板に吸着させることが考えられる。然しながら、酸素は、基板に一旦吸着したとしても脱離し易い。また、一酸化炭素や二酸化炭素は膜中に炭素が混入することによりITO膜の膜特性(膜質)を低下させてしまう。このため、上記方法では、透明性の向上やITO膜の低抵抗化を図るには限界がある。
特開2000−111932号公報
本発明は、上記点に鑑み、蒸着法にてITO膜を成膜する場合に、酸素濃度の低下を防止して、ITO膜(ITO蒸着膜)の低抵抗化を図ることができる成膜方法を提供することをその課題とするものである。
上記課題を解決するために、本発明は、In−Sn−O系の材料を蒸発材料とし、この蒸発材料を処理室内に配置して減圧下にて蒸発させ、この処理室内に配置した基板表面に蒸着により透明導電膜を成膜する成膜方法において、成膜時に処理室内に酸素ガスと水蒸気ガスとを導入することを特徴とする。
本発明によれば、蒸着時に酸素ガスに加えて水蒸気ガスを導入するため、この導入された水蒸気ガスの分子が基板にも吸着する。この場合、水蒸気ガスの分子は一旦基板等に吸着すると、酸素や水素といった原子と比較して脱離し難く、飛散する蒸発材料と共にOHとして膜中に取り込まれていく。その結果、ITO膜を成膜したときの膜中の酸素濃度(膜中のOH結合を含む)が高くなって透明性が高くかつ低抵抗化を図ることができる。なお、水蒸気ガスの分子の脱離を抑制するには、基板加熱温度が低い方が有利であるため、成膜時間の短縮も図ることができる。また、ITO膜の成膜レートが数Å/secとなるように蒸発材料を蒸発させる場合、蒸着時の水蒸気ガスの分圧が1×10−3〜5×10−3 Paの範囲となるように水蒸気ガスを導入すればよい。
本発明においては、前記処理室内で水蒸気ガスを導入する第1のガス導入口を基板の蒸着面に向け、この基板に向かって直接水蒸気ガスが供給されるようにすることが好ましい。これによれば、基板に対して積極的に水蒸気ガスの分子を吸着させることができる。
また、前記処理室内で酸素ガスを導入する第2のガス導入口を、処理室を画成する壁面に向け、この壁面に向かって酸素ガスを供給するようにすることが好ましい。
本発明の真空蒸着装置の構成を説明する模式断面図。 本発明の成膜方法による効果を示す実験結果のグラフ。 本発明の成膜方法による効果を示す実験結果のグラフ。 本発明の成膜方法による効果を示す実験結果のグラフ。
以下、図面を参照して、電子ビームを用いた蒸着法にて、ガラスやサファイヤ製等の基板W表面にITOからなる透明導電膜を成膜する本実施形態の成膜方法を説明する。
図1を参照して、EMは、本実施形態の成膜方法を実施する真空蒸着装置である。真空蒸着装置EMは、処理室たる蒸着室1aを画成するメインチャンバ1と、このメインチャンバ1の側壁に開閉自在なゲートバルブGVを介して連設された、ロードロック室2aを画成する補助チャンバ2とを備える。メインチャンバ1及び補助チャンバ2には、特に図示して説明しないが、排気管を介して真空排気手段が夫々接続され、蒸着室1a及びロードロック室2aを夫々真空引きして所定の真空度に保持できる。
メインチャンバ1の底部には、In−Sn−O系の蒸発材料3を収納する坩堝4が設けられている。坩堝4は、図示省略の冷却機構を備えた銅製のものである。他方、In−Sn−O系の蒸発材料3としては、酸化インジウムと酸化スズの化合物又は混合物であり、タブレット状や顆粒状のものが用いられる。なお、蒸発材料3としては、公知のものが利用できるため、ここでは、その製法や組成比についての説明は省略する。そして、公知の構造を有する電子銃5を用いて坩堝4内の蒸発材料3に電子ビーム51を照射して当該蒸発材料3を蒸発させることができる。この場合、蒸発材料3を蒸発させる際、その蒸発量が安定するまで、蒸発した材料の基板側への供給を遮断するため、蒸着室1a内にはシャッター6が設けられている
坩堝4に対向させてメインチャンバ1の上部空間には、円形または矩形の基板Wの複数枚を保持するドーム状の基板ホルダ7が設けられている。基板ホルダ7には、基板Wの輪郭に略一致した透孔71が複数設けられている。そして、基板ホルダ7の上側から各透孔71に基板Wを落とし込むことで、透孔71内方に向けて突設した係止爪72で係止されることで基板Wがセットされる。本実施形態では、基板ホルダ7の各透孔71に基板Wが夫々セットされた状態でロードロック室2aに先ず搬入され、この状態でロードロック室2aを所定圧力(例えば、1×10−3Pa)まで真空引きした後、ゲートバルブGVを開けて、図示省略の搬送ロボットにて基板ホルダ7をメインチャンバ1内の所定位置に移動する。なお、メインチャンバ1内において基板ホルダ7を一定の速度で回転する駆動手段を設けておいてもよい。
また、メインチャンバ1の側壁には、ガス導入手段8が設けられている。ガス導入手段8は、マスフローコントローラ81a、81bを介設した第1及び第2の両ガス管82a、82bを通じて図外のガス源に夫々連通し、水蒸気ガスと酸素ガスとが一定の流量で夫々導入できるようになっている。この場合、水蒸気ガスを導入する、蒸着室1a内に突設した第1のガス管82aの先端部は坩堝4の近傍までのびると共に、その先端が上側に向けて屈曲され、その先端のガス導入口83aが基板ホルダ7を指向するようになっている。これにより、第1のガス管82a先端のガス導入口83aから噴射された水蒸気ガスが、基板ホルダ7に夫々セットされた基板Wに向けて供給されるようになる。なお、ガス導入口83aの位置は、蒸着時の水蒸気ガスの導入量の範囲やガス導入口の径等を考慮して、基板ホルダ7に夫々セットされた基板W全体に、水蒸気ガスが供給されるように適宜設定される。
他方、酸素ガスを導入する、蒸着室1a内に突設させた第2のガス管82bの先端部が略コ字状に屈曲されて、その先端のガス導入口83bがメインチャンバ1の壁面を指向するようになっている。これにより、第2のガス管82b先端のガス導入口83bから酸素ガスを噴射すると、酸素ガスがメインチャンバ1の壁面に衝突して拡散、対流されることで、蒸着室1a内で広く酸素ガスを分布させることができる。以下に、上記真空蒸着装置を用いたITOの成膜方法を説明する。
先ず、坩堝4内にIn−Sn−O系の蒸発材料3を収納した後、メインチャンバ1を所定圧力(例えば、1×10−5Pa)まで真空引きして保持する。このとき、ゲートバルブGVは閉状態とする。これに併せて、基板ホルダ7の各透孔71に複数枚の基板Wを夫々セットし、この基板Wがセットされた基板ホルダ7を図外の大気搬送ロボットにてロードロック室2aに搬入する。そして、ロードロック室2aを所定圧力(例えば、1×10−3Pa)まで真空引きする。
次に、蒸着室1a及びロードロック室2aが所定圧力に達すると、ゲートバルブGVを開けて、ロードロック室2a内に配置した図示省略の搬送ロボットにて基板ホルダ7をメインチャンバ1内の所定位置に移動する。そして、ゲートバルブGVを閉めて、メインチャンバ1が再度所定圧力(例えば、1×10−5Pa)に達すると、電子銃5を作動させて電子ビームを坩堝4内の蒸発材料3に照射する。このとき、坩堝4の上側を覆う位置にシャッター6が位置する。
次に、蒸発材料3からの蒸発量が安定すると、マスフローコントローラ81a、81bを制御して水蒸気ガスと酸素ガスとが一定の流量で夫々導入すると共に、シャッター6を退避させる。これにより、基板ホルダ7にセットされた基板Wの下面に蒸発材料が付着、堆積してITO膜が成膜される。この場合、水蒸気ガスの導入量は、成膜レートが数Å/secとなるように蒸発材料を蒸発させるとき、1〜10sccm(1×10−3〜5×10−3 Pa)の範囲に設定される。1sccmより少ない量では、水蒸気ガスを導入することによる膜質改善の効果が薄い。また、10sccmを超えると、ITO膜の抵抗率が増大する。他方、酸素ガスは、10〜60sccm(1.3×10−2 Pa〜2.6×10−2 Pa)の範囲に設定される。10sccmより少ない量では、抵抗率が高い上、透過率も低くなる。また、60sccmを超えると、透過率は高いものの、抵抗率が高くなる。
以上によれば、蒸着時に酸素ガスに加えて水蒸気ガスを導入するため、この導入された水蒸気ガスが基板Wに吸着する。この場合、水蒸気ガスの分子が、一旦基板Wに吸着すると、酸素や水素といった原子と比較して脱離し難く、飛散する蒸発材料と共にOHとして膜中に取り込まれていく。その結果、ITO膜を成膜したときの膜中の酸素濃度が高くなって透明性が高くなり、しかも、低抵抗化を図ることができる。その際、蒸着室1a内で水蒸気ガスを導入する第1のガス導入口83aを基板Wの蒸着面に向け、この基板Wに向かって直接水蒸気ガスが供給されるため、基板Wに対して積極的に水蒸気ガスの分子を吸着させることができる。なお、水蒸気ガスの分子の脱離を抑制するには、基板W加熱温度が低い方が有利であるため、成膜時間の短縮も図ることができる。
以上の効果を確認するため、図1に示す真空蒸着装置を用いて次の実験を行った。発明実験では、基板Wをφ100mmのサファイヤ製のものを用い、これを基板ホルダにセットした。蒸発材料として、SnOの濃度が5wt%のIn−Sn−O系の蒸発材料で、φ20mmで厚さが5mmのペレットを用いた。また、成膜条件として、成膜開始時の蒸着室1a内の圧力を1×10−5Paとし、成膜レートが約4Å/secとなるように電子銃5を制御して蒸発量を制御した。他方で、蒸着時に導入する酸素ガスの流量を44sccm、水蒸気ガスの流量を2sccmに設定した。なお、本実験では、成膜時の温度依存性を確認するため、蒸着室1a内に赤外線ランプを設け、成膜に先立って基板を200、250、300、350℃の各温度に加熱できるようにした。他方、比較実験として、水蒸気ガスを導入しない以外、上記発明実験と同条件でITO膜を成膜した。
図2は、成膜時の基板温度に対する、380〜430nmにおけるITO膜の最大透過率を測定したときのグラフであり、図3は、公知の測定を用いて抵抗率を測定したときのグラフである。なお、図2及び図3中、―□―線が発明実験のものであり、−△―線が比較実験のものである。上記によれば、発明実験では、基板温度が低い場合でも、95%を超える透過率が得られており、しかも、基板温度に関係なく、2×10−4Ωcm程度の低い抵抗率となっており、250℃で3×10−4Ωcmを超えている比較実験のものより、低い温度でも低抵抗化を図れていることが判る。
次に、他の発明実験として、図1に示す真空蒸着装置を用い、基板加熱温度を350℃、水蒸気ガスの流量を1〜10sccmの範囲で変化させる以外は上記と同条件としてITO膜を成膜し、その抵抗率を測定し、その結果を図4に示す。これによれば、3×10−4Ωcm以下の低い抵抗率が得られていることが判る。
以上、本発明の実施形態について説明したが、本発明のITO膜の成膜方法は上記に限定されるものではない。本発明では、電子ビームを照射して蒸発材料を蒸発させるものを例に説明したが、イオンビームを照射するものや抵抗加熱にて蒸発させるものにも本発明は適用できる。
EM…真空蒸着装置、1…メインチャンバ、1a…処理室(蒸着室)、8…ガス導入手段、81a、81b…マスフローコントローラ、82a…水蒸気ガス用のガス管、82b…酸素ガス気用のガス管、83a、83b…ガス導入口。

Claims (3)

  1. In−Sn−O系の材料を蒸発材料とし、この蒸発材料を処理室内に配置して減圧下にて蒸発させ、この処理室内に配置した基板表面に蒸着により透明導電膜を成膜する成膜方法において、
    成膜時に処理室内に酸素ガスと水蒸気ガスとを導入することを特徴とする成膜方法。
  2. 前記処理室内で水蒸気ガスを導入する第1のガス導入口を基板の蒸着面に向け、この基板に向かって直接水蒸気ガスが供給されるようにしたことを特徴とする請求項1記載の成膜方法。
  3. 前記処理室内で酸素ガスを導入する第2のガス導入口を、処理室を画成する壁面に向け、この壁面に向かって酸素ガスを供給するようにしたことを特徴とする請求項1または請求項2記載の成膜方法。


JP2011137349A 2011-06-21 2011-06-21 成膜方法 Active JP5866815B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011137349A JP5866815B2 (ja) 2011-06-21 2011-06-21 成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011137349A JP5866815B2 (ja) 2011-06-21 2011-06-21 成膜方法

Publications (2)

Publication Number Publication Date
JP2013001991A true JP2013001991A (ja) 2013-01-07
JP5866815B2 JP5866815B2 (ja) 2016-02-24

Family

ID=47670874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011137349A Active JP5866815B2 (ja) 2011-06-21 2011-06-21 成膜方法

Country Status (1)

Country Link
JP (1) JP5866815B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104746003A (zh) * 2014-12-24 2015-07-01 信利(惠州)智能显示有限公司 氧化铟锡低温镀膜方法
CN105331929A (zh) * 2015-11-04 2016-02-17 信利(惠州)智能显示有限公司 氧化铟锡镀膜方法
JP2016069722A (ja) * 2014-10-01 2016-05-09 国立大学法人北見工業大学 薄膜製造装置
WO2018220907A1 (ja) * 2017-05-31 2018-12-06 株式会社アルバック 成膜装置及び成膜方法

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5170492A (en) * 1974-12-16 1976-06-18 Kogyo Gijutsuin Teiteikono sankainjiumudodenmakuno seizoho
JPS54130497A (en) * 1978-03-31 1979-10-09 Agency Of Ind Science & Technol Production of indium oxide ( ) film
JPS55104013A (en) * 1979-02-05 1980-08-09 Nitto Electric Ind Co Method of fabricating transparent conductive membrane
JPS569906A (en) * 1979-07-04 1981-01-31 Nitto Electric Ind Co Method of manufacturing transparent conductive film
JPS569905A (en) * 1979-07-04 1981-01-31 Nitto Electric Ind Co Method of manufacturing transparent conductive film
JPS5686408A (en) * 1979-12-15 1981-07-14 Nitto Electric Ind Co Method of forming transparent conductive film
JPS58165212A (ja) * 1982-03-26 1983-09-30 株式会社日立製作所 透明導電膜の形成方法
JPH02112112A (ja) * 1988-10-20 1990-04-24 Anelva Corp 連続透明導電性薄膜作成方法および装置
JPH02163363A (ja) * 1988-03-09 1990-06-22 Ulvac Corp 透明導電膜の製造方法
US5374613A (en) * 1988-03-16 1994-12-20 Kabushiki Kaisha Toshiba Method for manufacturing an oxide superconductor thin film
JPH0817268A (ja) * 1994-07-01 1996-01-19 Sumitomo Bakelite Co Ltd 透明導電膜の製造方法
JPH08158041A (ja) * 1994-11-29 1996-06-18 Hitachi Ltd 透明導電膜の製造方法および装置
JPH11172416A (ja) * 1997-12-10 1999-06-29 Nippon Sheet Glass Co Ltd 真空蒸着装置およびそれを用いたito被膜の形成方法
JP2001030409A (ja) * 1999-07-16 2001-02-06 Teijin Ltd 透明導電積層体の製造方法
JP2001059157A (ja) * 1999-08-20 2001-03-06 Mitsubishi Heavy Ind Ltd 透明導電膜及びその製造方法
JP2002030426A (ja) * 2000-07-07 2002-01-31 Sumitomo Heavy Ind Ltd 成膜方法及び装置
JP2004063607A (ja) * 2002-07-26 2004-02-26 Sony Corp 薄膜製造方法および薄膜製造装置
JP2008007800A (ja) * 2006-06-27 2008-01-17 Seiko Epson Corp めっき基板の製造方法
JP2010073750A (ja) * 2008-09-16 2010-04-02 Stanley Electric Co Ltd 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
WO2010073666A1 (ja) * 2008-12-26 2010-07-01 キヤノンアネルバ株式会社 ガス供給装置、真空処理装置及び電子デバイスの製造方法
WO2010131515A1 (ja) * 2009-05-15 2010-11-18 富士通株式会社 ガス発生装置およびガス発生方法

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5170492A (en) * 1974-12-16 1976-06-18 Kogyo Gijutsuin Teiteikono sankainjiumudodenmakuno seizoho
JPS54130497A (en) * 1978-03-31 1979-10-09 Agency Of Ind Science & Technol Production of indium oxide ( ) film
JPS55104013A (en) * 1979-02-05 1980-08-09 Nitto Electric Ind Co Method of fabricating transparent conductive membrane
JPS569906A (en) * 1979-07-04 1981-01-31 Nitto Electric Ind Co Method of manufacturing transparent conductive film
JPS569905A (en) * 1979-07-04 1981-01-31 Nitto Electric Ind Co Method of manufacturing transparent conductive film
JPS5686408A (en) * 1979-12-15 1981-07-14 Nitto Electric Ind Co Method of forming transparent conductive film
JPS58165212A (ja) * 1982-03-26 1983-09-30 株式会社日立製作所 透明導電膜の形成方法
JPH02163363A (ja) * 1988-03-09 1990-06-22 Ulvac Corp 透明導電膜の製造方法
US5374613A (en) * 1988-03-16 1994-12-20 Kabushiki Kaisha Toshiba Method for manufacturing an oxide superconductor thin film
JPH02112112A (ja) * 1988-10-20 1990-04-24 Anelva Corp 連続透明導電性薄膜作成方法および装置
JPH0817268A (ja) * 1994-07-01 1996-01-19 Sumitomo Bakelite Co Ltd 透明導電膜の製造方法
JPH08158041A (ja) * 1994-11-29 1996-06-18 Hitachi Ltd 透明導電膜の製造方法および装置
JPH11172416A (ja) * 1997-12-10 1999-06-29 Nippon Sheet Glass Co Ltd 真空蒸着装置およびそれを用いたito被膜の形成方法
JP2001030409A (ja) * 1999-07-16 2001-02-06 Teijin Ltd 透明導電積層体の製造方法
JP2001059157A (ja) * 1999-08-20 2001-03-06 Mitsubishi Heavy Ind Ltd 透明導電膜及びその製造方法
JP2002030426A (ja) * 2000-07-07 2002-01-31 Sumitomo Heavy Ind Ltd 成膜方法及び装置
JP2004063607A (ja) * 2002-07-26 2004-02-26 Sony Corp 薄膜製造方法および薄膜製造装置
JP2008007800A (ja) * 2006-06-27 2008-01-17 Seiko Epson Corp めっき基板の製造方法
JP2010073750A (ja) * 2008-09-16 2010-04-02 Stanley Electric Co Ltd 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
WO2010073666A1 (ja) * 2008-12-26 2010-07-01 キヤノンアネルバ株式会社 ガス供給装置、真空処理装置及び電子デバイスの製造方法
WO2010131515A1 (ja) * 2009-05-15 2010-11-18 富士通株式会社 ガス発生装置およびガス発生方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016069722A (ja) * 2014-10-01 2016-05-09 国立大学法人北見工業大学 薄膜製造装置
CN104746003A (zh) * 2014-12-24 2015-07-01 信利(惠州)智能显示有限公司 氧化铟锡低温镀膜方法
CN104746003B (zh) * 2014-12-24 2017-09-26 信利(惠州)智能显示有限公司 氧化铟锡低温镀膜方法
CN105331929A (zh) * 2015-11-04 2016-02-17 信利(惠州)智能显示有限公司 氧化铟锡镀膜方法
WO2018220907A1 (ja) * 2017-05-31 2018-12-06 株式会社アルバック 成膜装置及び成膜方法
KR20190138670A (ko) * 2017-05-31 2019-12-13 가부시키가이샤 아루박 성막 장치 및 성막 방법
CN110678575A (zh) * 2017-05-31 2020-01-10 株式会社爱发科 成膜装置和成膜方法
TWI714836B (zh) * 2017-05-31 2021-01-01 日商愛發科股份有限公司 成膜裝置及成膜方法
KR102251016B1 (ko) * 2017-05-31 2021-05-12 가부시키가이샤 아루박 성막 장치 및 성막 방법

Also Published As

Publication number Publication date
JP5866815B2 (ja) 2016-02-24

Similar Documents

Publication Publication Date Title
Bakke et al. Atomic layer deposition of ZnS via in situ production of H2S
TWI661077B (zh) 以電漿輔助製程形成氧化物膜的方法
WO2005093120A1 (ja) 成膜装置および成膜方法
JP5866815B2 (ja) 成膜方法
JP5527933B2 (ja) 成膜装置の制御方法、成膜方法、成膜装置、有機el電子デバイスおよびその制御プログラムを格納した記憶媒体
TWI528031B (zh) Indium gallium oxide thin film hydrogen sensor
Lee et al. Plasma-assisted ITO sol coating for optimizing the optoelectronic properties of ITO glass
Kim et al. Enhancement of physical properties of indium tin oxide deposited by super density arc plasma ion plating by O2 plasma treatment
TWI496919B (zh) Film manufacturing method and film manufacturing apparatus
US11434584B2 (en) Apparatus for growing single crystal metal-oxide EPI wafer
US20150010464A1 (en) Method for producing metal oxide film and metal oxide film
Kaminski et al. Blistering of magnetron sputtered thin film CdTe devices
KR101344856B1 (ko) 아연주석산화물 박막의 제조방법
Han et al. Effect of an Al 2 O 3/TiO 2 Passivation Layer on the Performance of Amorphous Zinc–Tin Oxide Thin-Film Transistors
US20140144770A1 (en) Method of fabricating zinc oxide thin film
JP5145052B2 (ja) 成膜方法および成膜装置、ならびに記憶媒体
Lee et al. Indium tin oxide films with low resistivity at room temperature using dc magnetron sputtering with grid electrode
Park et al. Characteristics of SiOX thin films deposited by atmospheric pressure chemical vapor deposition using a double-discharge system
Williams et al. Expanding Thermal Plasma Deposition of Al‐Doped ZnO: On the Effect of the Plasma Chemistry on Film Growth Mechanisms
JP2011029148A (ja) 導電性金属酸化物の後処理方法及び成膜兼後処理装置
JP2013147727A (ja) 透明導電性酸化亜鉛薄膜及び該透明導電性酸化亜鉛薄膜の製造方法
JP2014177663A (ja) 透明導電性酸化亜鉛薄膜
JP5632135B2 (ja) ZnO膜の成膜方法
Kim et al. Work function control of transparent ITO/Ag/ITO multilayer using nano-sized Ag and Al top layer
WO2007139051A1 (ja) パネルの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151221

R150 Certificate of patent or registration of utility model

Ref document number: 5866815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250