JP2012531312A - 単純化した銅−銅接着方法 - Google Patents
単純化した銅−銅接着方法 Download PDFInfo
- Publication number
- JP2012531312A JP2012531312A JP2012516791A JP2012516791A JP2012531312A JP 2012531312 A JP2012531312 A JP 2012531312A JP 2012516791 A JP2012516791 A JP 2012516791A JP 2012516791 A JP2012516791 A JP 2012516791A JP 2012531312 A JP2012531312 A JP 2012531312A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- dielectric
- polishing
- elements
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
- C23C10/28—Solid state diffusion of only metal elements or silicon into metallic material surfaces using solids, e.g. powders, pastes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0109—Bonding an individual cap on the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0172—Seals
- B81C2203/019—Seals characterised by the material or arrangement of seals between parts
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/038—Bonding techniques not provided for in B81C2203/031 - B81C2203/037
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05547—Structure comprising a core and a coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/08148—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area protruding from the surface of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8034—Bonding interfaces of the bonding area
- H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Metallurgy (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Organic Chemistry (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Micromachines (AREA)
- Wire Bonding (AREA)
Abstract
Description
A)第1および第2の素子のそれぞれの、それらによりこれらの素子が接触されるであろう、表面のそれぞれの上に、酸素に富む結晶性銅層を形成させる段階であり、両層の合計厚さが6nm未満である段階、
B)酸素に富む両方の結晶性銅層を互いに接触させる段階
を含み、
前記段階A)が、
a)1nm RMS未満の粗さ、および親水性表面が得られるように、それらの表面を研磨する少なくとも1つの段階、
b)研磨による粒子および大部分の腐食抑制剤の存在を阻むために、前記表面を洗浄する少なくとも1つの段階
を含む方法である。
a1)段差が消失し、実質的に平面の銅表面が得られるまで、平準化(leveling)化学溶液で、それぞれの素子の銅層を化学機械研磨する副段階、
a2)エッチング部の外側の誘電体層上の銅が完全に除去され、誘電体と同レベルで、もしくは誘電体の表面から引っ込んで、銅が残るまで、誘電体に対し、選択的非平準化化学溶液で、残った銅層を化学機械研磨する副段階、
a3)誘電体の表面が、実質的にパッドの表面となるまで、平準化化学溶液で、誘電体を化学機械研磨する副段階。
−閉じた輪郭(contour)を形成する第1の銅壁によって囲まれた、電気機械微小システム構造体を備えている第1の素子を作製する段階であり、前記第1の壁の頂部が平坦な表面によって構成される段階、
−第1の素子の第1の壁の形状および寸法と類似した形状および寸法を有し、その上部が平坦面によって構成される第2の壁を備えている第2の素子を作製する段階であり、第1および第2の壁の高さの合計が、電気機械微小システム構造体の高さを超えている段階、
−第1および第2の素子のそれぞれの、それらによりこれらの素子が接触されるであろう壁の平坦面を、1nm RMS未満、有利な場合0.5nm RMS以下の粗さが得られるように研磨する段階、
−研磨による粒子および腐食抑制剤の存在を阻むために、前記表面を清浄にする段階、
−酸素と接触させ、平坦面のそれぞれの上に、酸素に富む結晶性銅層を形成させる段階であり、両層の合計厚さが6nm未満である段階、
−第1および第2の素子と第1および第2の壁とによって画定された、封止したキャビティ内に電気機械微小システム構造体を封止するように、酸素に富む両方の結晶性銅層を互いに接触させる段階
を含む方法でもある。
−第1および第2の素子のそれぞれの、それらを通してこれらの素子が接触されるであろう表面のそれぞれの上に、酸素に富む結晶性銅層を形成する段階A)であり、両層の合計厚さが6nm未満である段階と、
−これらの表面を接触させる段階B)であり、室温および大気圧下で、前記表面を通して両素子の親水性分子接合を誘発する段階と
を含む。
a)パッド10、14を備えた表面が解放されるように、素子2、4を研磨する段階であり、その自由表面10.1、14.1が、1nm RMS未満、有利な場合0.5nm RMS以下の粗さを有する段階、
b)研磨による粒子の存在を阻むために、前記表面10.1、14.1を清浄にする段階。この段階の終わりには、これらの自由表面10.1、14.1は親水性を有する。
−組織および/またはスラリーの粒子を、表面上で摩擦することによって得られる機械作用。材料の除去速度は、Prestonにより、下記の式によってモデル化された:
RR = Kp × P × V [1]
但し、
RR(除去速度): 所与の点における除去速度(nm/分として)、
Kp = 材料、組織の特性、研磨剤の型、温度などを考慮したPreston定数、
P = 適用される圧力(ニュートンとして)、
V = 組織に対するウェーハの1点の線状速度(m/秒として)、
−化学作用; 研磨の間、銅および誘電体材料の両方を研磨することが所望される。したがって、スラリーは、銅および誘電体材料に化学作用を有するように適応される。銅に関して、化学作用は、一般に、研磨される表面との反応を可能にする、酸および/または酸化剤によるエッチングに由来する。
(SiO2)X + 2H2O ⇔ (SiO2)X−1 + Si(OH)4
が逆方向、すなわち、水和(脱−重合)の方向に起こり得る場合に、研磨が達成され、このことは特に、GC Schwarzによる書籍「Handbook of Semiconductor Interconnection Technology」中に記載されている。
−金属および可能な金属化合物の化学的エッチングのための1種もしくは2種の錯化剤(グリシン、NH3、EDTAなど)であり、それにより銅の研磨速度を増加させることが可能である錯化剤の、
−銅腐食抑制剤(ベンゾトリアゾールBTA、トリアゾールTAなど)であり、銅膜を不動態化させる薬剤、具体的には平坦化される下部領域において研磨速度が低下する薬剤である(しばしば2種類の抑制剤が使用される)腐食抑制剤の、
−pHを安定化させ、使用される他の材料などに対する銅研磨の選択性を向上させる界面活性剤の、
−酸化剤(H2O2、KIO3、ヒドロキシルアミンなど)であり、pHおよび/またはその濃度により、不溶性酸化銅もしくは水酸化銅による銅の不動態を形成できるか、または水溶液中に可溶である金属カチオンにより腐食をもたらす恐れがあるかいずれかである酸化剤の、
−1および12の間を含むpHを有し、安定な粒子の懸濁物を得るために有利に添加されるアニオン性もしくはカチオン性コロイド粒子(これらの粒子は、シリカ、炭素、酸化セリウム、アルミナもしくはポリマーなど純粋なものとすることができる。基本的粒子の大きさは、選択された溶解方法によって測定できる。それらは、3nm〜300nmに変動できる。水溶液中の粒子の質量百分率は、数ppmおよび50%の間で含むことができる。)の可溶化によって得られる水溶液を使用することができる。
− 段階a1)について、CMC(Cabot Microelectronics Corporation)によって販売されるスラリーEPL2361、またはDANM(Dupont Air Product Nanomaterials L.L.C)のCopperReady(登録商標)CU3900が使用でき、
− 段階a2)について、DANMのDP510スラリーもしくはRohm & HaasのRL3000、またはHitachiのHS−C930−3もしくはCMCのC7092が使用でき、
− 段階a3)について、Rohm & HaasのCuS−1351スラリー、もしくはCMCのB8500、もしくは、DANMのDP6545、もしくはHitachiのT815またはFujimi CorporationのFCB−837が使用できる。
RMS 二乗平均平方根
CMP 化学機械研磨
DCB ダブルカンチレバービーム
2 素子
4 素子
6 基板
8 誘電体材料
9 拡散障壁
10 銅パッド
11 エッチング部
12 銅層
13 くぼんだ領域
14 銅パッド
18 MEMS
20 銅−銅接続部、キャビティ
22 第1の銅壁
22.1 第1の銅壁の内側の面
22.2 第1の銅壁の外側の面
22.3 第1の銅壁の底部
22.4 第1の銅壁の頂部、平坦面
24 第2の銅壁
26 第2の銅壁の頂部、平坦面
28 小粒子
30 大粒子、接続部
Claims (14)
- 第1の銅素子を第2の銅素子上に接合する方法であって、少なくとも
A)前記第1および第2のそれぞれの素子の、それらにより前記素子が接触されるであろう、前記表面のそれぞれの上に、酸素に富む結晶性銅層を形成させる段階であり、両層の合計厚さが6nm未満である段階、
B)酸素に富む両方の結晶性銅層を互いに接触させる段階
を含む方法であり、
前記段階A)が、
a)1nm RMS未満の粗さおよび親水性表面が得られるように、前記表面を研磨する少なくとも1つの段階、
b)前記研磨による粒子および大部分の腐食抑制剤の存在を阻むために、前記表面を洗浄する少なくとも1つの段階
を含む方法。 - 前記粗さが、0.5nm RMS未満である、請求項1に記載の接合方法。
- 段階B)が、室温で、大気圧で、また空気中で行われる、請求項1または2に記載の接合方法。
- 段階B)が、段階b)に引き続いて2時間以内に行われる、請求項1から3のいずれかに記載の接合方法。
- 前記素子の一方の上に力を掛ける段階であり、接合を開始するように、酸素に富む両方の結晶性銅層を互いに近付けようとする段階を含む、請求項1から4のいずれかに記載の接合方法。
- 前記力を掛けることが、前記素子の一方の、一方の端部上だけに行われる、請求項4に記載の接合方法。
- 前記銅素子の緻密な平面が、前記接合表面と実質的に平行に配向される、請求項1から6のいずれかに記載の接合方法。
- 前記銅素子が、基板(6)、前記基板(6)上に堆積させた、エッチング部(11)を備えた誘電体層(8)、前記誘電体(8)を被覆し、また前記誘電体層(8)のエッチング部11を充填する銅層(12)を含み、前記銅層(12)が、前記エッチング部(11)において段差(13)を含み、この場合、段階a)が、下記の副段階:
a1)前記段差(13)が消失し、実質的に平面の銅表面が得られるまで、平準化化学溶液で、それぞれの素子の前記銅層(12)を化学機械研磨する副段階、
a2)前記エッチング部(11)を除く前記誘電体層(8)上の前記銅が完全に除去され、前記誘電体と同レベルでもしくは前記誘電体の表面から引っ込んで、前記銅が残るまで、前記誘電体に対し、選択的非平準化化学溶液で、前記残った銅層を化学機械研磨する副段階、
a3)前記誘電体の表面が、実質的にパッドの表面になるまで、平準化化学溶液で、前記誘電体を化学機械研磨する副段階
を含む、請求項1から7のいずれかに記載の接合方法。 - 前記素子が、前記誘電体(8)と前記銅層(12)の間に拡散障壁を含み、段階a2)の間、エッチング部を除く前記拡散障壁上で銅層が消失するまで、銅層が研磨され、また段階a3)の間、前記拡散障壁が、前記誘電体の前まで、または前記誘電体に代わって研磨される、請求項8に記載の研磨方法。
- 段階B)の後に、さらなる焼なまし段階C)を含む、請求項1から9のいずれかに記載の接合方法。
- 前記第1の素子が、銅プレートまたはパッドの形態で、誘電体材料の表面と同一平面をなし、また前記第2の素子が、プレートまたはパッドの形態で、誘電体材料表面と同一平面をなしている、請求項1から10のいずれかに記載の接合方法。
- 気密封止キャビティ内に電気機械微小システム構造体を有するマイクロ電子デバイスの作製方法であって、
閉じた輪郭を形成する第1の銅壁によって囲まれ、電気機械微小システム構造体を備えている第1の素子を作製する段階であり、前記第1の壁の頂部が、平坦な表面によって構成されている段階、
前記第1の素子の前記第1の壁の形状および寸法と類似した形状および寸法を有し、その頂部が平坦面によって構成されている第2の壁を備えている第2の素子を作製する段階であり、前記第1および第2の壁の高さの合計が、前記電気機械微小システム構造体の高さを超えている段階、
前記第1および第2の素子のそれぞれの、それらにより前記素子が接触されるであろう前記壁の前記平坦面を、1nm RMS未満、有利な場合0.5nm RMS以下の粗さが得られるように研磨する段階、
前記研磨による粒子および腐食抑制剤の存在を阻むために、前記表面を清浄にする段階、
酸素と接触させ、前記平坦面のそれぞれの上に、酸素に富む結晶性銅層を形成させる段階であり、両層の合計厚さが6nm未満である段階、
前記第1および第2の素子と前記第1および第2の壁とによって画定された、封止したキャビティ内に前記電気機械微小システム構造体を封止するように、酸素に富む両方の結晶性銅層を互いに接触させる段階
を含む方法。 - それによって形成された前記キャビティ内の雰囲気を制御する段階を含む、請求項12に記載の作製方法。
- 前記接触させる段階が、真空下で行われる、請求項13に記載の作製方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0954608 | 2009-07-03 | ||
FR0954608A FR2947481B1 (fr) | 2009-07-03 | 2009-07-03 | Procede de collage cuivre-cuivre simplifie |
PCT/EP2010/059335 WO2011000898A1 (fr) | 2009-07-03 | 2010-07-01 | Procédé de collage cuivre-cuivre simplifié |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012531312A true JP2012531312A (ja) | 2012-12-10 |
JP5640083B2 JP5640083B2 (ja) | 2014-12-10 |
Family
ID=42077185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012516791A Active JP5640083B2 (ja) | 2009-07-03 | 2010-07-01 | 単純化した銅−銅接着方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8647983B2 (ja) |
EP (1) | EP2448861B1 (ja) |
JP (1) | JP5640083B2 (ja) |
KR (1) | KR101809698B1 (ja) |
CN (1) | CN102656110B (ja) |
FR (1) | FR2947481B1 (ja) |
TW (1) | TWI502664B (ja) |
WO (1) | WO2011000898A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016510949A (ja) * | 2013-03-05 | 2016-04-11 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 導電性の直接金属接合を行う方法 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5517800B2 (ja) | 2010-07-09 | 2014-06-11 | キヤノン株式会社 | 固体撮像装置用の部材および固体撮像装置の製造方法 |
FR2963158B1 (fr) | 2010-07-21 | 2013-05-17 | Commissariat Energie Atomique | Procede d'assemblage par collage direct entre deux elements comprenant des portions de cuivre et de materiaux dielectriques |
FR2990565B1 (fr) * | 2012-05-09 | 2016-10-28 | Commissariat Energie Atomique | Procede de realisation de detecteurs infrarouges |
US8802538B1 (en) * | 2013-03-15 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for hybrid wafer bonding |
US9728453B2 (en) * | 2013-03-15 | 2017-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for hybrid wafer bonding integrated with CMOS processing |
CN103474366B (zh) * | 2013-09-13 | 2016-06-01 | 华进半导体封装先导技术研发中心有限公司 | 一种混合键合实现方法 |
CN103456652A (zh) * | 2013-09-13 | 2013-12-18 | 华进半导体封装先导技术研发中心有限公司 | 混合键合实现方法 |
FR3011679B1 (fr) * | 2013-10-03 | 2017-01-27 | Commissariat Energie Atomique | Procede ameliore d'assemblage par collage direct entre deux elements, chaque element comprenant des portions de metal et de materiaux dielectriques |
US9437572B2 (en) | 2013-12-18 | 2016-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive pad structure for hybrid bonding and methods of forming same |
FR3017993B1 (fr) * | 2014-02-27 | 2017-08-11 | Commissariat Energie Atomique | Procede de realisation d'une structure par assemblage d'au moins deux elements par collage direct |
US20150262902A1 (en) | 2014-03-12 | 2015-09-17 | Invensas Corporation | Integrated circuits protected by substrates with cavities, and methods of manufacture |
FR3027250B1 (fr) * | 2014-10-17 | 2019-05-03 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de collage direct via des couches metalliques peu rugueuses |
CN111283206A (zh) * | 2015-09-07 | 2020-06-16 | 日立化成株式会社 | 接合用铜糊料、接合体的制造方法及半导体装置的制造方法 |
TWI558991B (zh) * | 2016-02-04 | 2016-11-21 | 昇佳電子股份有限公司 | 判斷微機電系統裝置是否氣密的方法 |
US9941241B2 (en) | 2016-06-30 | 2018-04-10 | International Business Machines Corporation | Method for wafer-wafer bonding |
US9716088B1 (en) | 2016-06-30 | 2017-07-25 | International Business Machines Corporation | 3D bonded semiconductor structure with an embedded capacitor |
US9620479B1 (en) | 2016-06-30 | 2017-04-11 | International Business Machines Corporation | 3D bonded semiconductor structure with an embedded resistor |
FR3054074B1 (fr) * | 2016-07-18 | 2018-08-03 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de collage direct metal-metal |
FR3055948B1 (fr) * | 2016-09-15 | 2018-09-07 | Valeo Vision | Procede de montage d'un composant electroluminescent matriciel sur un support |
US10002844B1 (en) | 2016-12-21 | 2018-06-19 | Invensas Bonding Technologies, Inc. | Bonded structures |
JP7030825B2 (ja) | 2017-02-09 | 2022-03-07 | インヴェンサス ボンディング テクノロジーズ インコーポレイテッド | 接合構造物 |
US10508030B2 (en) | 2017-03-21 | 2019-12-17 | Invensas Bonding Technologies, Inc. | Seal for microelectronic assembly |
US11380597B2 (en) | 2017-12-22 | 2022-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures |
US10923408B2 (en) | 2017-12-22 | 2021-02-16 | Invensas Bonding Technologies, Inc. | Cavity packages |
US10390440B1 (en) * | 2018-02-01 | 2019-08-20 | Nxp B.V. | Solderless inter-component joints |
US11004757B2 (en) | 2018-05-14 | 2021-05-11 | Invensas Bonding Technologies, Inc. | Bonded structures |
FR3089016A1 (fr) | 2018-11-28 | 2020-05-29 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Procede de test electrique d’au moins un dispositif electronique destine a etre colle par collage direct |
KR20210024893A (ko) | 2019-08-26 | 2021-03-08 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
CN113299601A (zh) * | 2021-05-21 | 2021-08-24 | 浙江集迈科微电子有限公司 | 一种多层转接板的晶圆级焊接工艺 |
CN115821397A (zh) * | 2022-12-22 | 2023-03-21 | 燕山大学 | 键合态铜单晶及其原子级扩散键合工艺方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6376280B1 (en) * | 1999-07-23 | 2002-04-23 | Agilent Technologies, Inc. | Microcap wafer-level package |
JP2003523627A (ja) * | 2000-02-16 | 2003-08-05 | ジプトロニクス・インコーポレイテッド | 低温結合方法および結合構成物 |
JP2004273230A (ja) * | 2003-03-07 | 2004-09-30 | Okutekku:Kk | 金属接合方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101211576B1 (ko) * | 2004-11-04 | 2012-12-12 | 마이크로칩스 인코포레이티드 | 압축 및 냉간 용접 밀봉 방법 및 장치 |
CN101292341A (zh) * | 2005-08-26 | 2008-10-22 | Memc电子材料有限公司 | 绝缘体上应变硅结构的制造方法 |
FR2890658B1 (fr) | 2005-09-09 | 2012-04-13 | Kemesys | Composition de polissage mecano chimique, procede de preparation et utilisation |
US20080002460A1 (en) * | 2006-03-01 | 2008-01-03 | Tessera, Inc. | Structure and method of making lidded chips |
FR2898597B1 (fr) | 2006-03-16 | 2008-09-19 | Commissariat Energie Atomique | Encapsulation dans une cavite hermetique d'un compose microelectronique, notamment d'un mems |
US20080318420A1 (en) * | 2007-06-22 | 2008-12-25 | Wong Denny K | Two step chemical mechanical polish |
CN101110428A (zh) * | 2007-07-11 | 2008-01-23 | 中国科学院上海微系统与信息技术研究所 | 用于mems微机械加工的多层绝缘体上的硅材料及方法 |
CN101439984B (zh) * | 2007-11-19 | 2012-07-04 | 段维新 | 陶瓷/金属复合结构及其制造方法 |
US7642189B2 (en) * | 2007-12-18 | 2010-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Synergy effect of alloying materials in interconnect structures |
ES2570133T3 (es) | 2010-05-04 | 2016-05-17 | Du Pont | Pastas en forma de película espesa que contienen óxidos de plomo y teluro y su uso en la fabricación de dispositivos semiconductores |
-
2009
- 2009-07-03 FR FR0954608A patent/FR2947481B1/fr not_active Expired - Fee Related
-
2010
- 2010-07-01 JP JP2012516791A patent/JP5640083B2/ja active Active
- 2010-07-01 CN CN201080029761.XA patent/CN102656110B/zh active Active
- 2010-07-01 US US13/380,595 patent/US8647983B2/en active Active
- 2010-07-01 WO PCT/EP2010/059335 patent/WO2011000898A1/fr active Application Filing
- 2010-07-01 KR KR1020127001423A patent/KR101809698B1/ko active IP Right Grant
- 2010-07-01 EP EP10726987.0A patent/EP2448861B1/fr active Active
- 2010-07-02 TW TW099121827A patent/TWI502664B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6376280B1 (en) * | 1999-07-23 | 2002-04-23 | Agilent Technologies, Inc. | Microcap wafer-level package |
JP2003523627A (ja) * | 2000-02-16 | 2003-08-05 | ジプトロニクス・インコーポレイテッド | 低温結合方法および結合構成物 |
JP2004273230A (ja) * | 2003-03-07 | 2004-09-30 | Okutekku:Kk | 金属接合方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016510949A (ja) * | 2013-03-05 | 2016-04-11 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 導電性の直接金属接合を行う方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101809698B1 (ko) | 2017-12-15 |
CN102656110A (zh) | 2012-09-05 |
TWI502664B (zh) | 2015-10-01 |
EP2448861A1 (fr) | 2012-05-09 |
JP5640083B2 (ja) | 2014-12-10 |
US8647983B2 (en) | 2014-02-11 |
EP2448861B1 (fr) | 2014-03-12 |
FR2947481A1 (fr) | 2011-01-07 |
CN102656110B (zh) | 2015-11-25 |
WO2011000898A1 (fr) | 2011-01-06 |
FR2947481B1 (fr) | 2011-08-26 |
US20120100657A1 (en) | 2012-04-26 |
TW201117308A (en) | 2011-05-16 |
KR20120090021A (ko) | 2012-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5640083B2 (ja) | 単純化した銅−銅接着方法 | |
JP6286078B2 (ja) | 銅部分及び誘電材料部分を含む2つの要素を直接ボンディングする方法 | |
CN106571334B (zh) | 一种硅片间的混合键合方法 | |
KR101257274B1 (ko) | 상온에서의 금속의 직접 결합 | |
US8866305B2 (en) | Methods of forming bonded semiconductor structures | |
JP5449248B2 (ja) | 化学的機械的研磨組成物 | |
TWI464810B (zh) | 形成經接合的半導體結構之方法及由該方法所形成之半導體結構 | |
CN105492371A (zh) | 用于有源电路封装的微型机电系统(mems)装置防静摩擦的装置和方法 | |
JP2012174988A (ja) | 接合電極、接合電極の製造方法、半導体装置、及び、半導体装置の製造方法 | |
JP3033574B1 (ja) | 研磨方法 | |
JP5703296B2 (ja) | 銅要素の結晶構造を修正する方法 | |
CN102113096A (zh) | 化学机械研磨用研磨液以及使用了该研磨液的基板的研磨方法 | |
Malainou et al. | Development of Copper/Dielectric Hybrid Fusion Bonding with Cavity for CMOS compatible Wafer Level Hermetic Packaging | |
US7182882B2 (en) | Method of improving chemical mechanical polish endpoint signals by use of chemical additives | |
Rabold et al. | Low Temperature Wafer Bonding: Plasma Assisted Silicon Direct Bonding vs. Silicon-Gold Eutectic Bonding | |
Bonding | Low Temperature Wafer Bonding: Plasma Assisted Silicon Direct Bonding vs. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141027 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5640083 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |