JP5703296B2 - 銅要素の結晶構造を修正する方法 - Google Patents

銅要素の結晶構造を修正する方法 Download PDF

Info

Publication number
JP5703296B2
JP5703296B2 JP2012516792A JP2012516792A JP5703296B2 JP 5703296 B2 JP5703296 B2 JP 5703296B2 JP 2012516792 A JP2012516792 A JP 2012516792A JP 2012516792 A JP2012516792 A JP 2012516792A JP 5703296 B2 JP5703296 B2 JP 5703296B2
Authority
JP
Japan
Prior art keywords
crystal structure
standard
modifying
copper
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012516792A
Other languages
English (en)
Other versions
JP2012531731A (ja
Inventor
レア・ディ・チオッチオ
ピエリック・ゲゲン
モーリス・リヴォワール
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ, コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2012531731A publication Critical patent/JP2012531731A/ja
Application granted granted Critical
Publication of JP5703296B2 publication Critical patent/JP5703296B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、銅要素、より具体的にはマイクロエレクトロニクス素子に使用される銅接続部の結晶構造を修正する方法に関する。
銅は非常に高い導電性を有し、故にマイクロエレクトロニクス素子における接続部を作るのに通常使用される。
導電性は、他の因子のなかでも、接続部の結晶学、より具体的には電流の方向に対する高密度面(dense planes)の配向によって決まる。実際に、高密度面に垂直な方向における伝導は面の方向における伝導より小さい。加えて、粒子境界の存在は抵抗の増大を引き起こし、故に大きい粒子の接続ラインを作ることによってそれらの数を低減させることが好ましい。
しかし、単結晶接触ラインを直接作ること又は大きな粒子を伴う接触ラインを直接作ることは、それらの小さいサイズが原因で比較的難しい。同様に、堆積の間に電気的接続部において高密度面の任意の配向を直接得ることは複雑である。
粒子サイズを増大させる既存の技術では、その溶融温度に近い温度でアニーリングを行う。銅の場合、アニーリングは900℃程度の温度で行われるべきである。しかしながら、マイクロエレクトロニクス構造体の特殊な場合では、マイクロエレクトロニクス構造体を保護するために、この温度は400℃を超えることができない。アニーリングは故に、十分な持続時間が必要である。
米国特許出願公開第2005/0003650号 米国特許出願公開第2009/0035936号 国際公開第2007/020939号 米国特許出願公開第2007/0238294号
それ故に、銅接続要素、特にマイクロエレクトロニクス素子で使用されるような要素の結晶学的特性を修正することができる方法を提供することが、本発明の1つの目的である。
上記に示した目的は、所望の結晶学的特性を有する銅要素と修正される要素とを接触させることによって、それが作られた後に銅要素の結晶構造を修正することを目的とする、結晶構造を修正する方法によって達成される。
接触方法は接着タイプであり、更に直接接着又は分子結合に指定される。
実際に発明者らは、任意の表面状態を有する2つの銅要素を単に接触させることによって、1つの要素から別の要素へ結晶学的構造を写すことができることを観察した。
容易に作り出される大きな単結晶要素がそのとき使用され、これらは修正されるべき構造を有する予め作られた要素と接触する。
本発明に係る方法はそして、多結晶ラインを単結晶ラインに変えることを可能にする。それはまた、高密度面がそれらに与えられた任意の配向を有することを可能にする。
本発明の主題はそして、主に第1サイズの粒子及び平坦面を有する銅要素の結晶構造を修正する方法であって、
a)第1サイズより大きい第2サイズの粒子を有し、且つ平坦面を有する銅標準を作る段階と、
b)平坦面の粗さをRMSで1nm未満、有利に0.5nm以下の粗さまで低減させる段階と、
c)前記平坦面を洗浄する段階と、
d)前記2つの平坦面を接触させる段階と、
e)アニーリングする段階と、
を含む。
前記方法は、前記標準と前記要素とを分ける追加段階f)を含み得る。
例えば、前記要素は第1サイズの粒子から形成された少なくとも1つの小領域相互接続部を含み、段階a)の間に標準は少なくとも1つの第2サイズの粒子を伴う少なくとも1つの大領域ラインを有して作られ、大領域ラインの面積は復元される要素の小領域相互接続部の面積より大きく、段階d)の間に小領域相互接続部は大領域パッドと接触する。
前記標準は、小領域相互接続部の面積と少なくとも等しい面積を有する少なくとも1つの粒子を含むことができ、段階d)の間に小領域相互接続部は大領域ラインの前記粒子と共に配向される。
前記要素はまた長さ方向軸の相互接続部を含むことができ、前記標準は単結晶から形成され得る;前記要素が前記標準と接触するとき、前記標準は高密度面が相互接続部の軸と並行になるように配向される。
本発明に係る方法は、接触段階の間に、前記面を互いに近接させる影響を有する、前記要素の1つに力を加える段階を含み得る。
粗さを低減させる段階b)は、例えば化学機械研磨によって得られる。
段階f)は、例えば化学機械平坦化、化学溶解、摩耗又は切断によって得られる。切断の場合、前記標準は再使用され得る。
アニーリング温度は、例えば200℃と400℃の間である。
1つの銅要素の結晶構造の別の銅要素の結晶構造による修正を示す、本発明に係る方法の概略図である。 1つの銅要素の結晶構造の別の銅要素の結晶構造による修正を示す、本発明に係る方法の概略図である。 本発明に係る小ラインの結晶構造を修正する方法の段階を示す概略図である。 本発明に係る小ラインの結晶構造を修正する方法の段階を示す概略図である。 その高密度面の配向が本発明に係る方法を用いて修正させるべきである銅相互接続部を示す概略図である。
本発明は、以下に続く説明及び添付した図面を用いてより良く理解されるだろう。
本発明によると、初めに小粒子を有する銅要素の結晶構造を、幾つかの大粒子又は単一の大粒子を有する銅要素の結晶構造に修正することが望まれる。
本発明において“銅要素”との用語は、面内で相互接続部の機能を果たす銅ライン、面の間の相互接続部又は接触パッドの機能を果たすビア、若しくはマイクロエレクトロニクス構造体内で電気的接続部を形成する任意の銅要素を意味すると理解される。
本発明によると、前記要素に対して得るべきであるような大粒子を有する1つの要素が使用される。この要素は故に、再生されるべき結晶学的構造を有する標準の機能を果たす。
修正されるべき結晶構造を有する銅要素は、初めに第1サイズの粒子を含み、標準は第1サイズより大きい第2サイズの粒子を少なくとも1つ含む。修正されるべき結晶構造を有する要素の粒子はもちろん全て同一サイズである必要はなく、標準においても同様である。しかし単純化するために、我々は“第1サイズ”及び“第2サイズ”と見なす。第1サイズの粒子は“小粒子”と示され、第2サイズの粒子は“大粒子”と示される。加えて、標準は1つ又は複数の粒子を含むことができ、修正されるべき結晶構造を有する要素は、結晶構造を修正する方法が実施された後、1つ又は複数の粒子を含むことができる。
図1A及び1Bは、本発明に係る銅要素の結晶構造を修正する方法の段階を示す。
小粒子24を有する銅要素IIから幾つかの大粒子又は単一の大粒子を有する銅要素を得ることが望まれる。
本発明によると、要素IIに対して得るべきであるような大粒子22を有する要素Iが使用される。要素Iは故に、再生されるべきである結晶構造を有する標準の機能を果たす。
標準Iはインゴットを直接成長させることで得られた単結晶プレート、又は非常に長時間のアニーリングを行うことで得られた大粒子を伴うプレートであり得る。例えば転位などの欠陥を意図的に発生させること、及びアニーリングを溶解温度より僅かに低い温度で行うこともまた可能である。
標準Iはまた、単結晶銅の層又は基板に堆積された大粒子を伴う層であり得る。例えば、略500nmの厚さを有する大粒子の銅の層を使用することが可能である;この場合その粒子は、500nm程度の直径を有する。
標準Iはまた、単結晶銅の小片であり得る。
標準I及び要素IIはそれぞれ平坦面2、4を有し、それによって2つの要素は接触する。
2つの面2及び4の間の非常に十分な接触を保証するために、第1段階の間、面2、4は研磨される。例えば、RMS(二乗平均平方根)で0と1nmの間、有利に0.5nm以下の非常に低い粗さを実現するために、その2面は化学機械平坦化にさらされる。
研磨によって存在する粒子を除去するために、後続の段階の間に両方の面2、4は洗浄される。
後続の段階の間に、2面2、4が大気圧下及び室温下で接触する(図1A)。平坦化及び洗浄の段階はその結果、2つの要素間の分子接触又は直接接着を得ることを可能にする。
標準I及び要素IIは次いでアニーリング段階にさらされる。アニーリングは大気圧下で達成され得るため、特定の圧力条件を定める必要はない。
要素IIの結晶構造はそのとき修正され、小粒子が消えて代わりに大粒子を形成するが、それらは標準Iの大粒子が拡張したものである。
アニーリング段階は、2面2、4が接触された要素のうちの1つへの加圧とともに、又は加圧なしに達成され得る。
要素IIは故に、標準Iと同一の配向を有する大粒子を有して得られる。標準Iは次いで、例えば化学機械平坦化(CMP)、研磨、化学溶解又は摩耗などの様々な技術によって除去され得る。
標準Iを再使用するために、例えばダイアモンドブレードを用いて界面を切断するなどによって、要素IIから標準Iを分けることもまたあり得る。例えば酸化領域によって分けられた銅ラインを含む面の場合、銅ラインが酸化領域から突き出て、そのとき接着が主にラインで発生し、次いで切断がこれらのラインで達成される。
アニーリング後に標準I及び要素IIによって形成される集合体は、一体鋳造された単一銅のブランク特性を有する;アニーリングの間に接触界面が消えるため、この集合体はそして変わらず使用され得る。
図2A及び2Bでは、小さい単結晶ラインを作ることができる本発明に係る結晶構造を修正する方法の段階が見られる。
要素II’は小粒子12を有する少なくとも1つの小ライン10を伴う平坦面16を有するが、それは単結晶ラインに変わることが望まれる。
本発明によると、大粒子8を伴う大ライン6を有する標準I’’が使用される。より具体的には、示された例において、小ライン10の全表面が大粒子の表面14に接触するように、大ライン6はその面積14が小ライン10の面積16より大きい少なくとも1つの大粒子を有する。
標準I’の大粒子を伴う大ラインは、例えば非常に長時間持続されるアニーリングなどによって得られ得る。
標準I’の面及び第2要素II’’の面16は、RMSで1nm未満、有利に0.5nm以下の非常に低い粗さを実現するための平坦化の段階と、洗浄の段階と、にさらされる。
標準I’及び要素II’’は次いで、面14及び16によって接触する。大ライン6の大粒子は小ライン10と共に配向される。2面間の直接接着が次いで起こる。
アニーリングは次いで、加圧とともに又は加圧なしに適用され、小ライン10の結晶構造の修正をもたらす。小粒子は、それらが少数の大粒子又は単一の大粒子のみを形成するまで大きくなる。示された例では、ライン10は単一粒子18を有する。第1要素I’’を除去する段階があり得る。第1要素I’’は単結晶小ライン10の形成をもたらすためだけに使用される。
示された例において、有利に、大ライン6は小ライン10より大きいサイズの粒子を有する。それ故に、結晶構造が修正されるとき、小ライン10は単一粒子から形成され、故に単結晶になる。この場合、接触の瞬間に、小ライン10は大ライン6の単一粒子と共に配向される。有利に、大きい単結晶ラインが使用される。しかし、小ラインが単一粒子ではなく幾つかの大粒子を有するように復元されることも同様に可能であることが、明らかに理解される。
この方法は、単結晶小ラインを直接作ることが特に難しい場合に特に有利である。それ故に、小粒子を伴う小ラインに“写される”大粒子を伴って、大ラインは作られる。
加えて、小ラインを復元するために、全体のプレートではなく大ラインを含む標準を使用することは、マイクロエレクトロニクス部品の全表面が銅に接触するのを防ぐという利点を有し、接触面は小ラインの全表面に制限される。加えて、この技術は、マイクロエレクトロニクス要素及び標準I’を作る全てのマイクロエレクトロニクス方法を得ることを可能にする。加えて、標準I’を除去することは更に容易である。実際に、基板を形成するシリコンは化学攻撃によって容易に除去され、続いて酸化ライン及び大ラインはCMP(化学機械研磨)によって除去される。
要素II’’の幾つかのライン10を同時に復元できることが明らかに理解される:ライン10の平坦面は単に標準と接触する必要がある。単結晶ラインが望まれる場合、各ラインは標準の粒子と共に配向される。
第1要素は、例えば化学機械平坦化(CMP)、研磨、化学溶解又は摩耗、若しくは上述した切断などの様々な技術を用いることで除去され得る。
大ラインのサイズは、1nmの10分の1以上であり得る。
結晶構造を修正するためのアニーリング温度は、銅ラインが上に作られる処理基板によって決まり、アニーリング温度は200℃と400℃の間である。アニーリング持続時間はアニーリング温度によって決まる:温度が高いほどアニーリング持続時間は短くなり得る。
既に説明してきたように、本発明に係る結晶構造を修正する方法は、単純な方法で粒子を任意の方向に再配向することを可能にする。それはまた、粒子の高密度面を任意の方向に配向することも可能にする。
高密度面のこの配向は、相互接続部における電流の流れに対して特に有利であるが、それは相互接続部の軸方向で起こる。実際に、高密度面の方向における導電性は、高密度面と交差する方向における導電性より大きい。
図3で示したように、線状の相互接続部22の長さ方向軸Xが2つの接触部24の間で伸びる場合、長さ方向軸Xに対して大体並行に配向された高密度面を有することが望まれる。しかし、このような小さい要素である場合、高密度面が所望の様式で直接配向された単結晶の堆積物を達成することは、非常に難しい。
本発明の方法によると、単結晶標準は相互接続部の自由面と接触するよう意図された面を有して作られ、その単結晶の高密度面は相互接続部の長さ方向軸Xと並行に配向される。
標準における高密度面の配向は、単結晶成長の間のプロセスを制御することによって得られる。
相互接続部の自由面及び標準の面は、RMSで0と1nmの間、有利にRMSで0.5nm以下の非常に低い粗さを実現するための上述した研磨の段階と、更に洗浄の段階とにさらされる。
2面は次いで接触し、アニーリング段階にさらされる。
ここでは研磨の例を与えるが、これは制限の意図はなく、1nm未満の粗さを実現できる任意の他の方法が使用され得る。
接触パッド又は相互接続部は従来のマイクロエレクトロニクス技術である堆積及びエッチングによって作られる;後者は当業者に良く知られているため、より詳細には記載しない。
化学機械研磨又はCMP(化学機械研磨)は、接触するための表面を平らにするために行われる。
研磨される面は、粘弾性の多孔質ポリウレタンから成る“パッド”と呼ばれる織物で磨かれるが、その特性(硬度、圧縮率、形状並びに細孔及びパターンの寸法など)は研磨される材料の性質によって決まる。面の材料は、織物及び/又は“スラリー”(酸性又は塩基性化学溶液中に懸濁した粒子)と更に呼ばれる粒子を含む研磨溶液を用いた化学反応及び機械的作用によって引きはがされる。これらのスラリーは、溶液(コロイド溶液、ミセル溶液、ラングミュアーブロジェット溶液など)の中にあるナノメータ―サイズの粒子から成り得る。
研磨は幾つかの作用の組合せによって得られる:
−織物及び/又は基板上のスラリー粒子で磨くことによって得られる機械的作用。材料の除去速度は、プレストン(Preston)によって以下の式でモデル化されている:
RR=Kp*P*V [式1]
ここで、
RR(除去速度):任意の点における除去速度(nm/min)
Kp=材料、織物、摩耗のタイプ、温度などの特性を考慮したプレストン定数
P=印加された圧力(ニュートン)
V=織物に対するプレートのある点における線速度(m/s)
−化学的作用;研磨の間、銅及び誘電材料を同時に研磨することが望まれる。スラリーは故に、銅及び誘電材料に対して化学的に作用するのに適している。銅に関しては、化学的作用は通常、研磨される面において反応を起こさせる酸及び/又は酸化剤の攻撃によって生じる。
スラリーは通常、金属を攻撃する化学剤、酸化剤(通常H)、酸性又は塩基性スラリー溶液に加えられたpH安定剤、及び腐食防止剤を含む。化学溶液はその表面に金属酸化物を形成することによってその材料を不動態化するが(K1)、その金属酸化物は適用可能であれば織物及びスラリー粒子によって機械的に除去される(K2)。化学溶液はそのとき、CuOxで形成される。
[化学式1]
Figure 0005703296
この化学反応は、研磨機構を促進し加速する。他の化学反応が溶解性の銅/銅又は銅/Cu2+金属カチオンの形成によって生み出され得るが、これらは織物及び/又はスラリー粒子によって研磨される面から除去され得る。
誘電材料に関して、使用されるスラリーは通常水溶液である。水は、例えば酸化ケイ素などの誘電材料の研磨にとって非常に重要である。2つの化学反応が含まれる。
第1に、水は圧力の影響下で浸透し、水和した面を形成するために酸化ケイ素の幾つかのSi−O結合を破壊する。(Si−O−Si)結合の分離は、酸化ケイ素での水の拡散によって制御される。以下の可逆的な水和反応(重合):
[化学式2]
(SiO+2HO⇔(SiO2)X−1+Si(OH)
が逆方向、つまり、GCシュウァーツ(GC Schwarz)による半導体相互接続技術のハンドブック(Handbook of Semiconductor Interconnection Technology by GC Schwarz)で顕著に記載されたように、水和(解重合)の方向で起こり得る場合に、研磨が行われる。
シリコンプレートに対する織物の移動はそして、スラリー粒子が面から引きはがされるのを可能にし、故に面の材料の原子を除去する。
銅及び誘電材料の化学攻撃を一気に生じさせるために、以下の物質の脱イオン水における可溶化によって得られた水溶液を使用することが可能である:
−適用可能ならば、銅の研磨速度を増大できる、1つ又は2つの錯化剤若しくは金属エッチング剤、及び金属化合物(グリシン、NH、EDTAなど)
−銅腐食防止剤(ベンゾトリアゾール(BTA)、トリアゾール(TA)など)
銅フィルムを不動態化する化学物質は、特に平らにされる下領域における研磨速度を低減する。2つの防止剤が頻繁に使用される
−pHを安定化し、使用される他の材料に対する銅の研磨の選択性を改善する界面活性剤など
−pH及び/又はその濃度に応じて、不溶性の銅酸化物又は水酸化物による銅の不動態化、若しくは水溶液に溶解できる金属カチオンによる腐食の何れかを生じ得る、酸化剤(H、KIO、ヒドロキシルアミンなど)
−1と12の間のpHを有するアニオン性又はカチオン性コロイド粒子は、安定な粒子懸濁液を得るために有利に加えられる。粒子は、例えば二酸化ケイ素、カーボン、酸化セリウム、アルミナ又はポリマーなどのように純粋であり得る。初期粒子のサイズは選ばれた溶解方法によって決まる。それらは3nmから300nmのサイズで変化し得る。水溶液における粒子の質量パーセンテージは、数ppmと50%の間であり得る。
例として、以下の水溶液が使用され得る:
−ローム・アンド・ハース社(the company Rohm & Haas)によって販売されるクレボゾルCuS1351(Klebosol CuS1351)(登録商標):直径70nmの二酸化ケイ素粒子の12質量%、pH10、アニオン性溶液
−日立化成工業によって販売されるT605(登録商標):直径90nmの二酸化ケイ素粒子の0.1質量%、pH6.5、アニオン性溶液
使用される研磨織物の特性は顕著に、拡散バリア又は接着層とともに、若しくはなしに、絶縁材料で作られ銅で充填されるキャビティの寸法によって決まる。
10μmより大きいキャビティの場合、“平坦化織物”として知られるポリウレタン織物が選ばれるが、それは50から70の“ショアD”硬度、60から90mg/cmの密度、及び4%未満の圧縮率を有し、例えばローム・アンド・ハース社のIC1000がある。
10μmより小さいキャビティの場合、“中間”織物が選ばれるが、それは50から70の“ショアA”硬度、20から40mg/cmの密度、及び10と25%の間の圧縮率を有する。これに適用されるものとしては、例えばローム・アンド・ハース社のスーバIV(Suba IV)がある。
1μm程度のサイズのキャビティの場合、任意の延性のある材料が粒子によってこすられ得るため、“仕上げ用研磨織物”として知られる研磨織物が好まれるが、それは50から80の“ショアA”硬度、20mg/cm未満の密度、及び30%を超える圧縮率を有し、例えばローム・アンド・ハース社のポリテックス(POLITEX)(登録商標)又は富士紡(登録商標)ブランドの織物がある。
要素は例えば、アプライドマテリアルズ(Applied Materials)(USA)のミラ又はリフレクションタイプ、アルプシテック(Alpsitec)(フランス)のメガポル(Megapol)M550、若しくは荏原製作所(日本)のフレックスなどの従来の研磨機械で処理される。
研磨パラメータとしては、0.02daN/cmから1daN/cmで基板に加えられるプレス圧、0.1m/sと3m/sの間の織物のある点に対する基板のある点の速度、基板が1から450mmに変化する場合における5と300mlの間の水溶液の流量、及び2と70℃の間の温度がある。上述の応用に対する条件は、好ましくは、0.1daN/cm、1m/sの速度、200mmの基板に対する150mlの水溶液流量、52℃の温度である。
本発明による方法は故に、堆積の間に直接得ることが難しい単結晶要素を有利に得るために、小さい銅要素の結晶構造を変えることを顕著に可能にする。本発明による結晶構造の修正はまた、導電性を改善するために、高密度面を任意の方向に配向させることを可能にする。
本発明による方法は特に、例えば接触パッド、相互接続ライン又はビアなどのマイクロエレクトロニクス素子の要素に応用される。しかしながら、それはこのような応用に制限されず、本発明による方法が他の応用分野において400℃より高い温度でのアニーリングに使用され得ることが、明らかに理解される。
I、I’、II、II’ 銅要素
2、4、14、16 平坦面
6 大ライン
8 大粒子
10 小ライン
12 小粒子
22 長さ方向軸(X)の相互接続部
24 接触部

Claims (10)

  1. 平坦面(4、16)を伴う銅要素(II、II’)の結晶構造を修正する方法であり、前記銅要素は第1サイズの粒子を有する方法であって、
    a)前記第1サイズより大きい第2サイズの粒子を少なくとも1つ有し、且つ平坦面(2、14)を有する銅標準(I;I’)を作る段階と、
    b)前記平坦面(2、14、4、16)の粗さをRMSで1nm未満の粗さまで低減する段階と、
    c)前記平坦面(2、14、4、16)を洗浄する段階と、
    d)前記2つの平坦面(2、14、4、16)を接触させる段階と、
    e)アニーリングする段階と、
    を含む、平坦面(4、16)を伴う銅要素(II、II’)の結晶構造を修正する方法。
  2. 前記粗さが0.5nm以下である、請求項1に記載の結晶構造を修正する方法。
  3. 前記標準(I、I’)と前記要素(II、II’)とを分ける追加段階f)を含む、請求項1又は2に記載の結晶構造を修正する方法。
  4. 前記要素(II’)は第1サイズの粒子(12)から形成された少なくとも1つの小領域相互接続部(10)を含み、段階a)の間に標準(I’)は少なくとも1つの第2サイズの粒子(8)を伴う少なくとも1つの大領域ライン(6)を有して作られ、前記大領域ライン(6)の面積は復元される前記要素の前記小領域相互接続部(10)の面積より大きく、段階d)の間に前記小領域相互接続部(10)は前記大領域ラインと接触する、請求項1から3の何れか1項に記載の結晶構造を修正する方法。
  5. 前記標準(I’)は前記小領域相互接続部(10)の面積と少なくとも等しい面積を有する少なくとも1つの粒子を含み、段階d)の間に前記小領域相互接続部(10)は前記大領域ラインの前記粒子と共に配向される、請求項4に記載の結晶構造を修正する方法。
  6. 前記要素は長さ方向軸(X)の相互接続部(22)を含み、前記標準は単結晶から形成され、前記要素が前記標準と接触するとき、前記標準は高密度面が前記相互接続部(22)の前記軸と並行になるように配向される、請求項1から5の何れか1項に記載の結晶構造を修正する方法。
  7. 前記接触段階の間に、前記要素の1つに力を加える段階を含む、請求項1から6の何れか1項に記載の結晶構造を修正する方法。
  8. 粗さを低減する段階b)が、化学機械研磨によって行われる、請求項1から7の何れか1項に記載の結晶構造を修正する方法。
  9. 前記標準(I、I’)と前記要素(II、II’)とを分ける追加段階f)を含み、段階f)が化学機械平坦化、研磨、化学溶解、摩耗又は切断によって得られる、請求項1から8の何れか1項に記載の結晶構造を修正する方法。
  10. 前記アニーリング温度が200℃と400℃の間である、請求項1から9の何れか1項に記載の結晶構造を修正する方法。
JP2012516792A 2009-07-03 2010-07-01 銅要素の結晶構造を修正する方法 Expired - Fee Related JP5703296B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0954610 2009-07-03
FR0954610A FR2947571B1 (fr) 2009-07-03 2009-07-03 Procede de restauration d'un element en cuivre
PCT/EP2010/059336 WO2011000899A1 (fr) 2009-07-03 2010-07-01 Procédé de modification de la structure cristalline d'un élément en cuivre

Publications (2)

Publication Number Publication Date
JP2012531731A JP2012531731A (ja) 2012-12-10
JP5703296B2 true JP5703296B2 (ja) 2015-04-15

Family

ID=41581166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012516792A Expired - Fee Related JP5703296B2 (ja) 2009-07-03 2010-07-01 銅要素の結晶構造を修正する方法

Country Status (5)

Country Link
US (1) US9620412B2 (ja)
EP (1) EP2449585B1 (ja)
JP (1) JP5703296B2 (ja)
FR (1) FR2947571B1 (ja)
WO (1) WO2011000899A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5517800B2 (ja) 2010-07-09 2014-06-11 キヤノン株式会社 固体撮像装置用の部材および固体撮像装置の製造方法
FR2963158B1 (fr) 2010-07-21 2013-05-17 Commissariat Energie Atomique Procede d'assemblage par collage direct entre deux elements comprenant des portions de cuivre et de materiaux dielectriques
WO2014007465A1 (ko) * 2012-07-06 2014-01-09 (주)이그잭스 알에프아이디 태그 및 그 제조 방법
FR3011679B1 (fr) * 2013-10-03 2017-01-27 Commissariat Energie Atomique Procede ameliore d'assemblage par collage direct entre deux elements, chaque element comprenant des portions de metal et de materiaux dielectriques
US20190259618A1 (en) * 2018-02-19 2019-08-22 Stmicroelectronics (Crolles 2) Sas Process for forming a layer of a work function metal for a mosfet gate having a uniaxial grain orientation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3394155B2 (ja) 1997-05-19 2003-04-07 日本電信電話株式会社 金属薄膜形成方法
US20050003652A1 (en) 2003-07-02 2005-01-06 Shriram Ramanathan Method and apparatus for low temperature copper to copper bonding
US20050003650A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
JPWO2007020939A1 (ja) * 2005-08-16 2009-02-26 ビタミンC60バイオリサーチ株式会社 研磨スラリー
EP1845554A3 (en) * 2006-04-10 2011-07-13 Imec A method to create super secondary grain growth in narrow trenches
DE102007035837A1 (de) * 2007-07-31 2009-02-05 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einer Kornorientierungsschicht

Also Published As

Publication number Publication date
FR2947571A1 (fr) 2011-01-07
EP2449585A1 (fr) 2012-05-09
JP2012531731A (ja) 2012-12-10
US20120097296A1 (en) 2012-04-26
FR2947571B1 (fr) 2011-09-09
EP2449585B1 (fr) 2014-08-20
WO2011000899A1 (fr) 2011-01-06
US9620412B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
US8647983B2 (en) Simplified copper-copper bonding
JP6286078B2 (ja) 銅部分及び誘電材料部分を含む2つの要素を直接ボンディングする方法
JP4750362B2 (ja) Cmpのための正電荷高分子電解質で処理したアニオン性研磨粒子
JP4510374B2 (ja) 金属cmpのための研磨組成物
JP5449248B2 (ja) 化学的機械的研磨組成物
TWI398473B (zh) 用於拋光在鑲嵌結構中之鋁/銅及鈦之組合物
TW512170B (en) Aqueous slurry composition and method for polishing a surface using the same
JP5703296B2 (ja) 銅要素の結晶構造を修正する方法
US6110396A (en) Dual-valent rare earth additives to polishing slurries
JP2003133267A (ja) 研磨用粒子および研磨材
WO2002084718A1 (en) Method of reducing in-trench smearing during polishing
JP2007180534A (ja) 半導体層を研磨するための組成物
KR101238773B1 (ko) 구리 화학적 기계적 연마용 슬러리 조성물
JP2001031953A (ja) 金属膜用研磨剤
JP2000306873A (ja) 研磨方法
JP3160248B2 (ja) デュアル原子価の希土類添加物を含む研摩用スラリー
JP2001118813A (ja) Cmpスラリー、研摩方法及びcmpツール
JP2000290637A (ja) 金属膜用研磨剤および研磨方法
EP0969057A1 (en) Dual-valent rare earth additives to polishing slurries
KR100298519B1 (ko) 알루미나연마입자및희토류이온을포함하는슬러리,표면의연마방법및희토류수산화물의현탁액

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150223

R150 Certificate of patent or registration of utility model

Ref document number: 5703296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees