JP2012523014A - 犠牲導波管試験構造 - Google Patents

犠牲導波管試験構造 Download PDF

Info

Publication number
JP2012523014A
JP2012523014A JP2012502827A JP2012502827A JP2012523014A JP 2012523014 A JP2012523014 A JP 2012523014A JP 2012502827 A JP2012502827 A JP 2012502827A JP 2012502827 A JP2012502827 A JP 2012502827A JP 2012523014 A JP2012523014 A JP 2012523014A
Authority
JP
Japan
Prior art keywords
wafer
optical
optical chip
test structure
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012502827A
Other languages
English (en)
Other versions
JP2012523014A5 (ja
JP5475104B2 (ja
Inventor
ニール、 デイビッド ホイットブレッド、
ロイド、 ニコラス ラングレイ、
アンドリュー、 キャノン カーター、
Original Assignee
オクラロ テクノロジー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オクラロ テクノロジー リミテッド filed Critical オクラロ テクノロジー リミテッド
Publication of JP2012523014A publication Critical patent/JP2012523014A/ja
Publication of JP2012523014A5 publication Critical patent/JP2012523014A5/ja
Application granted granted Critical
Publication of JP5475104B2 publication Critical patent/JP5475104B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01MTESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M11/00Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
    • G01M11/30Testing of optical devices, constituted by fibre optics or optical waveguides
    • G01M11/33Testing of optical devices, constituted by fibre optics or optical waveguides with a light emitter being disposed at one fibre or waveguide end-face, and a light receiver at the other end-face
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01MTESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M11/00Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01MTESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M11/00Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
    • G01M11/30Testing of optical devices, constituted by fibre optics or optical waveguides
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)
  • Testing Of Optical Devices Or Fibers (AREA)

Abstract

犠牲光学試験構造は、未劈開の光チップ(10)の光学機能を試験するように、未劈開の光チップ(10)のウェーハ(100)上に構築される。チップ(10)がウェーハ(100)から劈開されると、前記犠牲光学構造が無効化され、劈開された光チップ(10)をその所望の最終機能に併せて用いることができる。前記試験構造は、劈開された光チップ(10)上に残っていてもよいし、廃棄してもよい。
【選択図】図2A

Description

関連出願データ
本出願は、米国仮特許出願番号第61/165,606号(出願日:2009年4月1日)による恩恵を主張する。本明細書中、同文献全体を参考のため援用する。
本発明は、主に光チップ用の試験構造に関し、詳細には、ウェーハ形態にある状態にある光チップの光学機能性の試験を行うための犠牲試験構造に関する。
光チップ(フォトニック集積回路としても知られる)は、1つ以上の光信号に対して多様な機能を行うのに適したデバイスである。
個々の光チップは一般的には、複数の光チップを半導体ウェーハ基板上に構築し、前記ウェーハを複数の個々の光チップ内に劈開することにより、製造されることが多い。典型的には、光チップがウェーハ上に設計および配置される際、未だウェーハ形態状態にあるチップ間の関係をほとんど考慮していない。
多くの場合、当該光チップの用途または機能について個々の光チップを試験することが望ましい。個々の光チップの試験は典型的には、光チップをウェーハから劈開した後、行われる。しかし、劈開された光チップの試験を行うには時間がかかり、コストもかさむ。
未だウェーハ形態状態にある個々の光チップの試験が企図されている。例えば、米国特許出願公開番号第US2004/0013359号において、アクセスポイントにおいて光チップに光学的に連結された光プローブの利用についての記載がある。原則的には、このような試験により、製造サイクルにおける光チップの試験をより早期に行うことが可能になる。しかし、光チップの個々の試験において光プローブを用いた場合、大幅なアライメント時間が必要となる。その上、光チップの試験を光プローブを用いて必要な電気プローブと共に行った場合、実行において実務的に困難が発生する。
場合によっては、光チップ内に構成要素として構築されたコンポーネントを用いて、当該光チップの機能について試験を行うことができる。例えば、完成品において用いられるべきフォトダイオードを用いて、未だウェーハ形態にある光チップの性能を試験することができる。しかし、典型的な光学デバイス(例えば、光送信機または光変調器)は、高い光学出力を生成し、オンチップフォトダイオードがタップ上に配置される。その結果、前記オンチップフォトダイオードは、出力光のうちごく一部のみを受信する。このようにオンボードフォトダイオードを用いた場合、全出力試験を含む全ての組の光学試験をウェーハに行うことができない。
本発明は、複数の光チップが劈開されるウェーハを提供する。前記光チップの光学機能性の試験のために、前記ウェーハ上に犠牲試験構造が設けられる。前記犠牲試験構造により、未だウェーハ形態にある複数の光チップの同時試験が可能になり、前記ウェーハから前記光チップが劈開されると、前記犠牲試験構造は無効化される。所与の光チップの犠牲試験構造は、前記ウェーハ上に配置される際、前記犠牲試験構造が1つ以上の隣接光チップ上に配置されるかまたは前記ウェーハの廃棄可能部分上に配置されるようにする。本発明は、従来のアライメント時間の問題を解消し、全範囲の光学試験をウェーハ形態内にある状態で光チップの回路に対して行うことが可能になる。
本発明の一局面によれば、複数の光チップが劈開されるウェーハであって、各光チップは、対応する光学機能を行うように構成され、前記ウェーハは、前記複数の光チップのうち第1の光チップと、前記第1の光チップの光学機能の試験を行うかまたは前記ウェーハ上の光チップを隣接させるための犠牲試験構造であって、前記第1の光チップが前記ウェーハから劈開された際に前記犠牲試験構造の少なくとも一部が前記第1の光チップから分断されるように、前記犠牲試験構造が前記ウェーハ上に配置される、犠牲試験構造とを含む。
一実施形態によれば、前記前記犠牲試験構造の少なくとも一部は、前記ウェーハ上の前記複数の光チップのうち第2の光チップ上に配置される。別の実施形態によれば、前記第2の光チップは隣接前記第1の光チップ。別の実施形態によれば、前記第2の光チップは、前記第1の光チップから横方向にオフセットされる。
別の実施形態によれば、少なくとも前記犠牲試験構造の別の部分が、前記ウェーハ上の前記複数の光チップのうち第3の光チップ上に配置される。別の実施形態によれば、前記第3の光チップは、前記第1の光チップに隣接される。別の実施形態によれば、前記第3の光チップは、前記第1の光チップから横方向にオフセットされる。
別の実施形態によれば、少なくとも前記犠牲試験構造の別の部分は、前記ウェーハの廃棄可能部分上に配置される。
別の実施形態によれば、前記前記犠牲試験構造の少なくとも一部が、前記ウェーハの廃棄可能部分上に配置される。
別の実施形態によれば、前記犠牲試験構造は、1つ以上の導波管の少なくとも一部を含む。
別の実施形態によれば、前記犠牲試験構造は、少なくとも1つの光源を含む。別の実施形態によれば、前記光源は、レーザーまたは導波管格子のうち少なくとも1つである。
別の実施形態によれば、前記犠牲試験構造は、少なくとも1つの受信器を含む。別の実施形態によれば、前記受信器は、フォトダイオード、光学出力モニターまたは波長モニターのうち少なくとも1つである。
本発明の別の局面によれば、複数の光チップが劈開されるウェーハから光チップが劈開され、前記光チップは、光学機能を行うように構成され、前記光学機能を行う回路と、前記光チップの前記回路の光学機能の試験を行うかまたは光チップを前記ウェーハから劈開する前に前記光チップを隣接させる、犠牲試験構造の少なくとも一部とを含む。
一実施形態によれば、前記犠牲試験構造は、光源、受信器または導波管の分断部分のうち少なくとも1つを含む。
本発明の別の局面によれば、ウェーハ上の複数の光チップのうち第1の光チップの試験および処理を行う方法であって、各光チップは、対応する光学機能を行うように構成され、前記方法は、前記第1の光チップまたは前記ウェーハ上の隣接する光チップの特性を試験するための犠牲試験構造と接触するステップであって、前記犠牲試験構造は、前記ウェーハ上に配置される、ステップと、前記犠牲試験構造を制御および監視するステップと、前記ウェーハから前記第1の光チップを劈開するステップであって、前記劈開ステップは、前記ウェーハから前記第1の光チップが劈開された際、前記犠牲試験構造の少なくとも一部が前記第1の光チップから分断されるように、行われる、ステップとを含む。
一実施形態によれば、前記前記犠牲試験構造の少なくとも一部は、前記ウェーハ上の前記複数の光チップのうち第2の光チップまたは前記ウェーハの廃棄可能部分のうち少なくとも1つの上に、配置される。
別の実施形態によれば、前記犠牲試験構造は、1つ以上の導波管の少なくとも一部を含む。
別の実施形態によれば、前記犠牲試験構造は、少なくとも1つの光源と、少なくとも1つの受信器とを含む。
本明細書中、以下、本発明の上記および他の特徴について、添付図面を参照してより詳細に説明する。
図1は、本発明による、ウェーハから劈開された個々の光チップの模式図である。 本発明による、複数の光チップを有する例示的ウェーハの模式図である。 本発明による、例示的ウェーハ上の光チップの列の模式図である。 本発明による、例示的ウェーハ上の光チップの列の模式図である。 本発明による、複数の光チップを有する例示的ウェーハの模式図である。 本発明による、複数の光チップを有する例示的ウェーハの模式図である。 本発明による、複数の光チップを有する例示的ウェーハの模式図である。
以下の記載において、類似のコンポーネントについては、異なる実施形態中に図示されているコンポーネントについても、同一の参照符号を付している。本発明の実施形態(単数または複数)を明確かつ簡潔に例示するために、図面は必ずしも本質的に縮尺通りに記載しておらず、特定の特徴を若干模式的に示す場合がある。一実施形態について記載および/または例示する特徴は、1つ以上の他の実施形態においてかつ/またはその他の実施形態の特徴と組み合わせるかまたはその他の実施形態の特徴の代わりに、同一の様態または類似の様態において、用いられ得る。
ここで、図面を詳細に参照し、先ず図1を参照して、ウェーハから劈開された個々の光チップの模式図が主に10において図示されている。
光チップ10の基板12(および前記光チップが形成されるウェーハ)は、リン化インジウムから構築され得る。本明細書中リン化インジウムを例示的材料として用いる理由は、リン化インジウムは、一定範囲の光学デバイス(例えば、レーザー、フォトダイオード、カプラー、変調器など)を容易に構築できその後集積することを可能とする半導体材料であるからである。しかし、前記ウェーハおよびチップ基板12を他の任意の適切な基板材料(例えば、ガリウムヒ素、インジウムガリウムヒ化物、リン化ヒ化インジウムガリウム)から構築してもよい。
光チップ10は、回路14を含む。回路14は、光チップ10の意図される機能を行うように設計される。この例示的実施形態において、回路14は、マッハツェンダー変調器として機能し、例えば光学通信における用途に適している。この文脈においては、回路14のコンポーネントについて主に説明していくが、回路14の設計は他の任意の設計でよく、回路14は、任意の適切な所望の機能を行い得ることが理解される。光チップ10の特定の機能は、本発明の最も広範囲の意味において、本発明と密接に関係しない。
光チップ10は、劈開形態にある場合、回路14に光を入力するための入力16と、回路14から光を出力するための出力18とを含む。入力16は、導波管20を介して回路14に連結され、出力18は、回路14に連結される。本明細書中用いられる導波管とは、波(この場合、光波(信号))を導くための構造である。導波管は、当該分野において一般的に公知である任意の方法を用いて、光チップ10上に形成され得る。例えば、導波管は、エピタキシャル成長および半導体エッチングにおける周知の方法により、製造され得る。
マッハツェンダー変調器回路14の基本的構造は、マルチモード干渉(MMI)カプラー24および34を含む。MMIカプラー24および34は、標準的設計であり、当該分野において公知の既存のプロセス設計規則の範囲内において、実行される。この例示的実施形態において用いられるように、MMIカプラー24および34は、2X2MMIカプラーである。MMIカプラー24は、入力26および28と、出力30および32とを含む。MMIカプラー34は、入力36および38と、出力40および42とを含む。MMIカプラー24の入力26は、導波管20を介して入力16に連結され、入力28は用いられない。しかし、導波管20が代わりに入力28に連結され得、入力26は用いられない。MMIカプラー24の出力30および32は、MMIカプラー34の入力36および38のそれぞれ1つに連結される。より詳細には、出力30は、導波管44を介して入力36に連結され、出力32は、導波管46を介して入力38に連結される。MMIカプラー34の出力40は、導波管22を介して出力18に連結される。MMIカプラー34の出力42は、導波管50を介して完全吸収型光検出器48に連結される。完全吸収型光検出器48は、相補出力とも呼ばれ、マッハツェンダー変調器回路14の試験において用いられ得る。このような試験は、前記光チップ10が未だウェーハ形態にある際に行ってもよいし、あるいは、光チップ10がウェーハから劈開された後に行ってもよい。
任意選択のタップ検出器52、54および56は、導波管20、22および50に沿ってそれぞれ配置される。各タップ検出器52、54および56は、各導波管からの光のごく一部をタップおよび検出することができる。タップ検出器56は、相補出力と関連付けられているため、相補タップとも呼ばれる。タップ検出器は、例えば、光学通信において光チップ10の利用と共に用いられ得る。
図2Aを参照して、複数の未劈開の光チップ10(例えば、10a、10b、10c)を含むウェーハ100が図示されている。これら複数の未劈開の光チップ10(例えば、10a、10b、10c)は列および行内に配置され、チップ10の列および行は、垂直劈開線102および水平劈開線104を交差させることにより、画定される。図2の劈開線102および104は、3本の列および6本の行としてウェーハ100上に配列された光チップを形成するが、本発明によるウェーハは、このような特定の数の列および行に限定されない。すなわち、図示のウェーハ100は、ウェーハ全体の例示的一部であり得る。ありは、本発明によるウェーハは、図2A中に示す列数および行数よりもより少数の列および/または行を含み得る。
ウェーハ100上に設けられた未劈開の光チップはそれぞれ、同じ構成(すなわち、図1に示す構成)を持つ。しかし、ウェーハ100上の光チップは、相互に異なっていてもよい。例えば、第1の列内の光チップは、第2の列内のチップと構成が異なり得る。あるいは、1つの光チップ上の1つ以上の要素を、ウェーハ100上のその他の光チップのうち1つ以上から省略することも可能である。
前記ウェーハからの劈開される前に、所与の光チップ10は、1つ以上の他の光チップ10に隣接させられる。例えば、光チップ10aは、その横方向端部において光チップ10bおよび10cへと隣接させられ、その縦方向端部において光チップ10dおよび10eへとそれぞれ隣接させられる。
光チップの回路を試験するための1つ以上の犠牲試験構造は、前記ウェーハ上に設けられる。図2A中に示す実施形態において、所与の光チップ10(例えば、光チップ10a)を試験するための犠牲試験構造が前記ウェーハ上に配置される際、1つ以上の隣接光チップ(例えば、光チップ10bおよび10c)がウェーハ形態にある際にこれらの犠牲試験構造が前記光チップ上に設けられるように、配置される。図1に示すように光チップ10が前記ウェーハから劈開されると、劈開された光チップ10のための犠牲試験構造が無効化される。
前記犠牲試験構造は、隣接光チップの回路14へ光を出力するための光源58を含み得る。一実施形態において、光源58は、レーザーであり得る。別の実施形態において、光源58は、オフチップ光源を受け入れる導波管格子であり得る。光源58は、単一の隣接光チップの回路14へと光を提供するものとして図示されている。しかし、光源58は、一連の光学スプリッタおよび導波管(図示せず)を用いて、2つ以上の光チップの回路14へ光を提供してもよい。
光源58は、隣接光チップの導波管20を介して、隣接光チップの回路14に連結される。より詳細には、ウェーハ形態にある際、導波管20は、犠牲部分20aを含む。犠牲部分20aは、犠牲試験構造の一部でり、光源58へと連結される。すなわち、前記光チップをウェーハ10から劈開する前に、犠牲導波管20aは、前記隣接チップの導波管20の一部を実際に形成し、前記導波管は、垂直劈開線102にわたって隣接して延びる。これらの光チップがウェーハ100から劈開されると、犠牲部分20aが導波管20から分断され、これにより、光源58が前記隣接光チップの回路14から連結解除される。
これらの犠牲試験構造は、試験下の隣接光チップの回路14からの光出力の受信、監視および/または測定を行うための1つ以上の受信器62を含み得る。一実施形態において、受信器62は、フォトダイオード、光学出力モニターおよび/または波長モニターであり得る。
受信器62は、隣接光チップの導波管22を介して、隣接光チップの回路14に連結される。ウェーハ形態にある際、導波管22は、犠牲部分22aを含む。犠牲部分22aは、前記犠牲試験構造の一部であり、受信器62に連結される。すなわち、前記光チップがウェーハ100から劈開される前に、犠牲導波管22aは、垂直劈開線102にわたって隣接して延びる導波管22の一部を実際に形成する。前記光チップがウェーハ100から劈開されると、犠牲部分22aは導波管22から分断され、これにより、隣接光チップの回路14から受信器62が連結解除される。
前記犠牲試験構造の配置は、図1および図2A中に示す実施形態に限定されない。前記犠牲試験構造は、当該光チップを超えて延びるウェーハ100上の要素を用いた所与の未劈開の光チップのオンチップ試験が可能となる任意の適切な様態において、配置することができる。例えば、導波管20または22の犠牲部分20aまたは22aが劈開線104と交差するようにし得るように、近接するかまたは隣接する光チップ上に犠牲試験構造を配置することができる。導波管20または22の犠牲部分20aまたは22aが、2つ以上の劈開線102または104を交差してもよい。
さらに、上述した犠牲試験構造は、隣接光チップの導波管20および22を介して隣接光チップ回路14へと連結されているが、前記犠牲試験構造が、導波管20および22(図示せず)から独立した1つ以上の犠牲導波管を介して、隣接光チップ10の回路14の1つ以上のコンポーネントに連結され得ることも、企図される。前記ウェーハから前記光チップが劈開されると、前記犠牲試験フィーチャの一部(すなわち、前記犠牲導波管の一部)が前記隣接光チップ上に残る。
さらに図1および図2Aを参照して、光チップ10aの回路14の試験手順について、本明細書中説明する。試験手順により、ウェーハ上の光チップのうちいくつかまたは全ての試験を同時に行うことが可能になる。一実施形態において、光チップの試験は同時に行われる。前記試験手順において、試験装置(図示せず)を用いて、前記未劈開の光チップを試験することができる。前記試験装置の1つ以上の電極が光チップ10bの光源58と接触させられ得、光源58が前記試験装置によって起動および/または制御され得る。光源58によって生成された光は、導波管20aおよび20を介して、隣接光チップ10aの回路へと到達し得る。光は、光チップ10aの回路14から導波管22および22aを介して隣接光チップ10cの受信器62へと出力される。受信器62はまた、前記試験装置の1つ以上の電極と接触し得、前記試験装置は、試験時において受信器62によって受信された光信号の監視および記録を行い得る。この例示的実施形態におけるように回路14がマッハツェンダー変調器を形成する場合、回路14からの光出力はまた、光チップ10a上の完全吸収型光検出器48によって導波管50を介して受信され得る。完全吸収型光検出器48も前記試験装置と接触し得、受信された光が監視され得る。
この場合でも、その横方向端部双方において隣接光チップを含まないチップ上において、オンウェーハ試験を行うことが可能である。例えば、光チップ10bと同列内にある図2A中の光チップをウェーハ100の端部ぶ配置することができるため、導波管20の近隣のその横方向端部に隣接する光チップ列を有さない。同様に、光チップ10cと同列にある光チップも、ウェーハ100の端部に配置可能であるため、導波管22の近隣のその横方向端部に隣接する光チップ列を有さない。このような状況において、ウェーハ100は、1つ以上の犠牲試験構造を含む廃棄可能部分を含み得る。図2Bは、ウェーハ100の廃棄可能部分106が光源58と、導波管20の犠牲部分20aとを含む実施形態を示す。図2Cは、ウェーハ100の廃棄可能部分108が受信器62と、導波管22の犠牲部分22aとを含む実施形態を示す。さらに、この実施形態に示すように、受信器62および犠牲部分22aは光チップ10bから省略可能であり、光源58および犠牲部分20aは光チップ10cから省略可能である。なぜならば、これらの犠牲試験構造は、隣接光チップに連結されないからである。試験は、上述した様態と同様の様態において、進行し得る。
さらに図2Aを参照して、前記光チップの試験後、ウェーハ100を劈開線102および104に沿って劈開することができ、前記オンウェーハ試験における性能結果に基づいて、これらのチップを容易に優先順位付けすることができる。このプロセスの結果、不良チップを特定し、劈開後に廃棄することができる。前記光チップを劈開することにより、隣接光チップの各導波管20および22から犠牲試験構造も分離され、これにより犠牲試験構造が無効かされる。よって、例えば図1に示すように、光送信機、変調器または受信器などの用途に用いられる光チップ上に、光チップがウェーハ100であったときに隣接チップの回路14の試験に用いられた犠牲試験構造の全体または一部を有することが可能となる。
図1および図2A〜2Cの実施形態において、前記光チップの回路14は、前記光チップの緯度方向に対して比較的平行な方向に配置される。しかし、前記光チップの回路14は、任意の適切な様態において配置してもよい。例えば、図3中に示すウェーハ100の場合、光チップの回路14は、前記チップ上において対角方向に配置される。回路14を前記チップに対して対角方向に配置することで、光チップの占有領域(すなわち、「不動産」)のより効率的な利用が可能となる。また、このような方向付けにより、曲がった導波管の使用が最小化または無くされる。
光チップそのものは、ウェーハ100上に任意の適切な様態で配置することができる。例えば、図4は、例示的なウェーハ100の配置を示し、光チップの列が相互にオフセットしている。ウェーハ上のチップをチップ幅の割合だけオフセットさせることにより、導波管の曲がりを最小化または無くししつつ、回路14を光チップの緯度方向に対して比較的平行に配置することが可能になる。
上記した実施形態に含まれる犠牲試験構造は、ウェーハ上に配置される際、劈開光チップが無効化された犠牲試験構造の全体または一部を含み得るように、配置される。しかし、図2Bおよび図2Cに関連して上述した様態と同様の様態において、劈開後に廃棄されるウェーハの一部上に犠牲試験構造を設けてもよい。図5は、例示的なウェーハ100の配置を示し、ここで、光源58、前記受信器62、ならびに導波管20および22の犠牲部分20aおよび22aは、ウェーハの廃棄可能部分110上に配置される。この実施形態において、廃棄可能部分110により、光チップの列が分離される。しかし、廃棄可能部分110は、前記ウェーハ上において任意の適切な様態で配置可能である。例えば、廃棄可能部分110は、光チップの行を分離するように、ウェーハ上に配置してもよい。犠牲試験構造を廃棄可能部分110内に設けることにより、劈開された光チップ上の不動産を前記犠牲試験構造が占有することがなくなる。もちろん、図3および図4に関連して説明したような光チップおよび回路の配置は、図5中に示す実施形態において実行することも可能である。
図3〜図5の実施形態において、光チップのオンウェーハ試験は、図1および図2A〜図2Cに関連して述べたように、進行し得る。ここでも、ウェーハは、線102および104にそって劈開され得る。
上記を鑑みて、本発明の特徴は、ウェーハ形態にある光チップの光学機能性の同時試験を可能にする。本発明の特徴により、光チップの試験に関連するアライメント時間が最小化され、かつ、ウェーハ形態にある光チップの回路に対して全範囲の光学試験を行うことが可能になる。
本発明について、特定の実施形態(単数または複数)について図示および説明してきたが、当業者であれば、本明細書および添付図面を理解すれば、同等の変更および改変を想起することが明らかである。特に、上記の要素(コンポーネント、アセンブリ、デバイス、組成など)によって行われる多様な機能については、このような要素を説明するのに用いられた用語(「手段」の言及も含む)は、他に明記無き限り、本明細書中例示される本発明の例示的実施形態(単数または複数)の機能を行う開示の構造に構造的に同等ではなくても、上記要素の特定の機能を行う任意の要素(すなわち、機能面において同等のもの)に対応することを意図する。さらに、本発明の特定の特徴について、いくつかの例示された実施形態のうち1つ以上のみについて説明してきた場合があるが、任意の所与のまたは特定の用途において所望かつ有利であり得る場合、このような特徴をその他の実施形態の他の1つ以上の特徴と組み合わせることも可能である。

Claims (20)

  1. 複数の光チップが劈開されるウェーハであって、各光チップは、対応する光学機能を行うように構成され、前記ウェーハは、
    前記複数の光チップのうち第1の光チップと、
    前記第1の光チップまたは前記ウェーハ上の隣接する光チップの光学機能を試験するための犠牲試験構造であって、前記犠牲試験構造は前記ウェーハ上に配置され、前記配置は、前記ウェーハから前記第1の光チップが劈開された際に、前記犠牲試験構造の少なくとも一部が前記第1の光チップから分断されるように、行われる、犠牲試験構造と、
    を含む、ウェーハ。
  2. 前記犠牲試験構造の少なくとも一部は、前記ウェーハ上の前記複数の光チップのうち第2の光チップの上に配置される、請求項1に記載のウェーハ。
  3. 前記第2の光チップは、前記第1の光チップに隣接する、請求項2に記載のウェーハ。
  4. 前記第2の光チップは、前記第1の光チップから横方向にオフセットされる、請求項2および3に記載のウェーハ。
  5. 少なくとも前記犠牲試験構造の別の部分は、前記ウェーハ上の前記複数の光チップのうち第3の光チップの上に配置される、請求項2〜4のいずれかに記載のウェーハ。
  6. 前記第3の光チップは、前記第1の光チップに隣接する、請求項5に記載のウェーハ。
  7. 前記第3の光チップは、前記第1の光チップから横方向にオフセットされる、請求項5および6のいずれかに記載のウェーハ。
  8. 少なくとも前記犠牲試験構造の別の部分は、前記ウェーハの廃棄可能部分の上に配置される、請求項2〜4のいずれかに記載のウェーハ。
  9. 前記犠牲試験構造の少なくとも一部は、前記ウェーハの廃棄可能部分の上に配置される、請求項1に記載のウェーハ。
  10. 前記犠牲試験構造は、1つ以上の導波管の少なくとも一部を含む、請求項1〜9のいずれかに記載のウェーハ。
  11. 前記犠牲試験構造は、少なくとも1つの光源を含む、請求項1〜10のいずれかに記載のウェーハ。
  12. 前記光源は、レーザーまたは導波管格子のうち少なくとも1つである、請求項11のいずれかに記載のウェーハ。
  13. 前記犠牲試験構造は、少なくとも1つの受信器を含む、請求項1〜12のいずれかに記載のウェーハ。
  14. 前記受信器は、フォトダイオード、光学出力モニターまたは波長モニターのうち少なくとも1つである、請求項13のいずれかに記載のウェーハ。
  15. 複数の光チップが劈開されるウェーハから劈開された光チップであって、前記光チップは、光学機能を行うように構成され、前記光チップは、
    前記光学機能を行う回路と、
    前記光チップが前記ウェーハから劈開される前に、前記光チップまたは隣接する光チップの回路の光学機能を試験するための、犠牲試験構造の少なくとも一部と、
    を含む、光チップ。
  16. 前記犠牲試験構造は、光源、受信器または導波管の分断部分のうち少なくとも1つを含む、請求項15のいずれかに記載の光チップ。
  17. ウェーハ上の複数の光チップのうち第1の光チップの試験および処理を行う方法であって、各光チップは、対応する光学機能を行うように構成され、前記方法は、
    前記第1の光チップまたは前記ウェーハ上の隣接する光チップの特性を試験するための犠牲試験構造を接触させるステップであって、前記犠牲試験構造は前記ウェーハ上に配置される、ステップと、
    前記犠牲試験構造を制御および監視するステップと、
    前記ウェーハから前記第1の光チップを劈開するステップであって、前記ステップは、前記ウェーハから前記第1の光チップが劈開されると、前記犠牲試験構造の少なくとも一部が前記第1の光チップから分断されるように、行われる、ステップと、
    を含む、方法。
  18. 前記犠牲試験構造の少なくとも一部は、前記ウェーハ上の前記複数の光チップのうち第2の光チップまたは前記ウェーハの廃棄可能部分のうち少なくとも1つの上に配置される、請求項17のいずれかに記載のウェーハ。
  19. 前記犠牲試験構造は、1つ以上の導波管の少なくとも一部を含む、請求項17〜18のいずれかに記載のウェーハ。
  20. 前記犠牲試験構造は、少なくとも1つの光源および少なくとも1つの受信器を含む、請求項17〜19のいずれかに記載の方法。
JP2012502827A 2009-04-01 2010-03-30 犠牲導波管試験構造 Active JP5475104B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16560609P 2009-04-01 2009-04-01
US61/165,606 2009-04-01
PCT/IB2010/000716 WO2010113015A1 (en) 2009-04-01 2010-03-30 Sacrificial waveguide test structures

Publications (3)

Publication Number Publication Date
JP2012523014A true JP2012523014A (ja) 2012-09-27
JP2012523014A5 JP2012523014A5 (ja) 2013-05-02
JP5475104B2 JP5475104B2 (ja) 2014-04-16

Family

ID=42236379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012502827A Active JP5475104B2 (ja) 2009-04-01 2010-03-30 犠牲導波管試験構造

Country Status (5)

Country Link
US (2) US8916874B2 (ja)
EP (1) EP2414806B1 (ja)
JP (1) JP5475104B2 (ja)
CN (1) CN102449456B (ja)
WO (1) WO2010113015A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019211538A (ja) * 2018-05-31 2019-12-12 富士通オプティカルコンポーネンツ株式会社 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法
JP2020021015A (ja) * 2018-08-03 2020-02-06 富士通オプティカルコンポーネンツ株式会社 光デバイス、光送受信モジュール、および光デバイスの製造方法
JP2020030356A (ja) * 2018-08-23 2020-02-27 富士通オプティカルコンポーネンツ株式会社 光デバイスおよび光送受信モジュール
JP7115305B2 (ja) 2018-12-28 2022-08-09 日本電信電話株式会社 光検査回路

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5475104B2 (ja) * 2009-04-01 2014-04-16 オクラロ テクノロジー リミテッド 犠牲導波管試験構造
EP2454787B1 (en) * 2009-07-13 2018-02-28 Oclaro Technology Limited Integrated photodiode wavelength monitor
US10230458B2 (en) * 2013-06-10 2019-03-12 Nxp Usa, Inc. Optical die test interface with separate voltages for adjacent electrodes
US9766409B2 (en) 2013-06-10 2017-09-19 Nxp Usa, Inc. Optical redundancy
US9091820B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Communication system die stack
US9810843B2 (en) 2013-06-10 2017-11-07 Nxp Usa, Inc. Optical backplane mirror
US9442254B2 (en) 2013-06-10 2016-09-13 Freescale Semiconductor, Inc. Method and apparatus for beam control with optical MEMS beam waveguide
US9094135B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Die stack with optical TSVs
US9435952B2 (en) 2013-06-10 2016-09-06 Freescale Semiconductor, Inc. Integration of a MEMS beam with optical waveguide and deflection in two dimensions
US9261556B2 (en) * 2013-06-10 2016-02-16 Freescale Semiconductor, Inc. Optical wafer and die probe testing
US9551845B1 (en) * 2013-10-01 2017-01-24 Microsemi Storage Solutions (U.S.), Inc. Method for manufacturing optical engine packages and apparatus from which optical engine packages are manufactured
US10861682B2 (en) 2014-07-31 2020-12-08 iSenseCloud, Inc. Test wafer with optical fiber with Bragg Grating sensors
US10359567B2 (en) 2015-09-21 2019-07-23 Elenion Technologies, Llc Test systems and methods for chips in wafer scale photonic systems
US10012798B2 (en) * 2016-06-30 2018-07-03 International Business Machines Corporation Sacrificial coupler for testing V-grooved integrated circuits
US10145758B2 (en) * 2017-04-28 2018-12-04 Cisco Technology, Inc. Wafer level optical probing structures for silicon photonics
JP7259431B2 (ja) * 2019-03-15 2023-04-18 富士通オプティカルコンポーネンツ株式会社 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法
US20230063481A1 (en) * 2021-09-01 2023-03-02 Mellanox Technologies, Ltd. Intelligent Wafer-Level Testing of Photonic Devices
US11788929B1 (en) * 2022-09-29 2023-10-17 Aeva, Inc. Techniques for wafer level die testing using sacrificial structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210242A (ja) * 1988-03-03 1990-01-16 American Teleph & Telegr Co <Att> 光学装置アセンブリの製造、操作および保守における試験
JPH04373192A (ja) * 1991-06-21 1992-12-25 Nec Corp 発光素子の製造方法
GB2387479A (en) * 2002-04-08 2003-10-15 Denselight Semiconductors Pte Sacrificial side tilting mirror for on-wafer optical testing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6668000B2 (en) * 1999-07-15 2003-12-23 University Of Maryland, Baltimore County System and method of optically testing multiple edge-emitting semiconductor lasers residing on a common wafer
US7078671B1 (en) * 2001-08-06 2006-07-18 Shipley Company, L.L.C. Silicon optical microbench devices and wafer-level testing thereof
US7180929B2 (en) * 2002-04-18 2007-02-20 Intel Corporation Wafer-level test structure for edge-emitting semiconductor lasers
US6909830B2 (en) 2002-07-16 2005-06-21 Enablence Holdings Llc Method and apparatus for on-wafer testing of an individual optical chip
US7006732B2 (en) 2003-03-21 2006-02-28 Luxtera, Inc. Polarization splitting grating couplers
US7532783B2 (en) * 2006-10-11 2009-05-12 Futurewei Technologies, Inc. Method and system for integrated DWDM receivers
JP5475104B2 (ja) * 2009-04-01 2014-04-16 オクラロ テクノロジー リミテッド 犠牲導波管試験構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210242A (ja) * 1988-03-03 1990-01-16 American Teleph & Telegr Co <Att> 光学装置アセンブリの製造、操作および保守における試験
JPH04373192A (ja) * 1991-06-21 1992-12-25 Nec Corp 発光素子の製造方法
GB2387479A (en) * 2002-04-08 2003-10-15 Denselight Semiconductors Pte Sacrificial side tilting mirror for on-wafer optical testing

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019211538A (ja) * 2018-05-31 2019-12-12 富士通オプティカルコンポーネンツ株式会社 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法
JP7192255B2 (ja) 2018-05-31 2022-12-20 富士通オプティカルコンポーネンツ株式会社 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法
US11658738B2 (en) 2018-05-31 2023-05-23 Fujitsu Optical Components Limited Optical device, optical module using the same, and optical device testing method
JP2020021015A (ja) * 2018-08-03 2020-02-06 富士通オプティカルコンポーネンツ株式会社 光デバイス、光送受信モジュール、および光デバイスの製造方法
JP7103042B2 (ja) 2018-08-03 2022-07-20 富士通オプティカルコンポーネンツ株式会社 光デバイス、光送受信モジュール、および光デバイスの製造方法
JP2020030356A (ja) * 2018-08-23 2020-02-27 富士通オプティカルコンポーネンツ株式会社 光デバイスおよび光送受信モジュール
US11320486B2 (en) 2018-08-23 2022-05-03 Fujitsu Optical Components Limited Optical device and optical transceiver module
JP7107094B2 (ja) 2018-08-23 2022-07-27 富士通オプティカルコンポーネンツ株式会社 光デバイスおよび光送受信モジュール
JP7115305B2 (ja) 2018-12-28 2022-08-09 日本電信電話株式会社 光検査回路

Also Published As

Publication number Publication date
US8916874B2 (en) 2014-12-23
EP2414806A1 (en) 2012-02-08
CN102449456A (zh) 2012-05-09
WO2010113015A1 (en) 2010-10-07
EP2414806B1 (en) 2015-07-22
US20120104389A1 (en) 2012-05-03
US9395488B2 (en) 2016-07-19
JP5475104B2 (ja) 2014-04-16
US20150147024A1 (en) 2015-05-28
CN102449456B (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
JP5475104B2 (ja) 犠牲導波管試験構造
JP6060979B2 (ja) 光配線チップとその検査方法、および光受信器
US20190293866A1 (en) Test systems and methods for chips in wafer scale photonic systems
US10225004B2 (en) Method and system for connectionless integrated optical receiver and transmitter test
CA2558483C (en) Wafer-level opto-electronic testing apparatus and method
US9453723B1 (en) Method for testing a photonic integrated circuit including a device under test
US8749772B2 (en) Integrated photodiode wavelength monitor
US10938481B2 (en) Optical transceiver, optical transceiver module using the same, and test method for optical transceiver
JP2012523014A5 (ja)
WO2017085934A1 (ja) シリコン光回路
JP2015533259A (ja) フォトニックデバイスの試験の実行方法及びシステム
JP4832766B2 (ja) 能動性/受動性のモノリシック集積化されたチャネル・フィルタ用の偏光スプリッタ
US9766410B1 (en) Wafer-level testing of photonic integrated circuits with optical IOs
CN112740384A (zh) 检查方法和检查系统
CN114114539B (zh) 光子电路制造中的损耗监测
CN109217970A (zh) 用于光学信道管理的装置、系统和方法
US10921370B2 (en) Optoelectronic chip and method for testing photonic circuits of such chip
Leijtens et al. High density multi-channel passively aligned optical probe for testing of photonic integrated circuits
US10012798B2 (en) Sacrificial coupler for testing V-grooved integrated circuits
Stopinski et al. Photonic integrated multichannel WDM modulators for data read-out units
Ławniczuk et al. Four-wave mixing in monolithically integrated multiwavelength lasers manufactured in a generic technology platform
Moseley et al. Wafer manufacturing issues for III-V optoelectronics

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130313

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140205

R150 Certificate of patent or registration of utility model

Ref document number: 5475104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250