CN102449456B - 牺牲波导测试结构 - Google Patents

牺牲波导测试结构 Download PDF

Info

Publication number
CN102449456B
CN102449456B CN201080023998.7A CN201080023998A CN102449456B CN 102449456 B CN102449456 B CN 102449456B CN 201080023998 A CN201080023998 A CN 201080023998A CN 102449456 B CN102449456 B CN 102449456B
Authority
CN
China
Prior art keywords
optical chip
wafer
test structure
optical
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080023998.7A
Other languages
English (en)
Other versions
CN102449456A (zh
Inventor
N.D.怀特布里德
L.N.朗利
A.C.卡特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumentum Technology UK Ltd
Original Assignee
Oclaro Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oclaro Technology Ltd filed Critical Oclaro Technology Ltd
Publication of CN102449456A publication Critical patent/CN102449456A/zh
Application granted granted Critical
Publication of CN102449456B publication Critical patent/CN102449456B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01MTESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M11/00Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
    • G01M11/30Testing of optical devices, constituted by fibre optics or optical waveguides
    • G01M11/33Testing of optical devices, constituted by fibre optics or optical waveguides with a light emitter being disposed at one fibre or waveguide end-face, and a light receiver at the other end-face
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01MTESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M11/00Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01MTESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M11/00Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
    • G01M11/30Testing of optical devices, constituted by fibre optics or optical waveguides
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)
  • Testing Of Optical Devices Or Fibers (AREA)

Abstract

牺牲光学测试结构被构造在预分开的光学芯片(10)的晶片(100)上,用于测试预分开的光学芯片(10)的光学功能。牺牲光学结构在从晶片(100)分开光学芯片(10)时被停用,并且被分开的光学芯片(10)可以用于它们期望的端功能。测试结构可以留在分开的光学芯片(10)上或者它们可以被丢弃。

Description

牺牲波导测试结构
相关申请数据
本申请要求2009年4月1日提交的美国临时专利申请No.61/165,606的权益,在此通过引用将其全文合并于此。
技术领域
本发明总体上涉及光学芯片的测试结构,并且具体地,涉及用于测试仍为晶片形式时的光学芯片的光学功能的牺牲测试结构。
背景技术
光学芯片(也称为光子集成电路)是适合于对一个或多个光学信号执行各种功能的器件。单独的光学芯片通常通过如下方式来制造:在半导体晶片基板上构造多个光学芯片,以及将晶片分成多个单独的光学芯片。通常,光学芯片是在较少考虑或不考虑仍为晶片形式时的芯片之间的关系的情况下而被设计并布置在晶片上的。
在许多实例中,期望针对单独光学芯片的所预期的用途或功能来测试各光学芯片。通常在已从晶片分开光学芯片之后执行对单独的光学芯片的测试。但是,分开的光学芯片的测试是耗时的并且费用高。
已构思出在单独的光学芯片仍为晶片形式时对其进行测试。例如,美国专利申请公开物No.US2004/0013359讨论了使用光学探针,其在接入点处光学耦合到光学芯片。原理上,这样的测试实现了在制造周期中较早地测试光学芯片。但是,在光学芯片的单独测试中利用光学探针仍需要相当长的对准时间。此外,利用光学探针连同必要的电探针测试光学芯片提供了实施时的实际难度。
在一些情况下,可以使用内置于光学芯片的部件来测试该光学芯片的功能。例如,可以使用要在完成的产品中使用的光电二极管来测试仍为晶片形式时的光学芯片的性能。然而,典型的光学器件(诸如光学发射器或调制器)产生高功率光学输出,并且片上光电二极管将放置在抽头上。结果,片上光电二极管仅接收小比例的输出光。这种板上光电二极管的使用没有实现对晶片的一整套的光学测试(包括全功率测试)。
发明内容
本发明提供了一种晶片,从该晶片可以分开多个光学芯片,其中,在该晶片上设置有用于测试光学芯片的光学功能的牺牲测试结构。牺牲测试结构允许同时测试仍为晶片形式时的多个光学芯片,并且牺牲测试结构在从晶片分开光学芯片时被停用。给定光学芯片的牺牲测试结构可以布置在晶片上,使得它们位于一个或多个相邻的光学芯片上,或者使得它们位于晶片的可废弃部分上。本发明克服了传统的对准时间问题并且允许在光学芯片为晶片形式时在光学芯片的电路上进行一系列的光学测试。
根据本发明的一个方面,一种晶片,从该晶片分开多个光学芯片,每个光学芯片被配置成执行相应的光学功能,该晶片包括:多个光学芯片当中的第一光学芯片;以及牺牲测试结构,用于测试第一光学芯片或晶片上的邻接光学芯片的光学功能,该牺牲测试结构布置在晶片上,以使得在从晶片分开第一光学芯片时牺牲测试结构的至少一部分与第一光学芯片分离。
根据一个实施例,牺牲测试结构的该至少一部分布置在晶片上的该多个光学芯片当中的第二光学芯片上。根据另一实施例,第二光学芯片与第一光学芯片相邻。根据另一实施例,第二光学芯片从第一光学芯片横向偏移。
根据另一实施例,牺牲测试结构的至少另一部分布置在晶片上的该多个光学芯片当中的第三光学芯片上。根据另一实施例,第三光学芯片与第一光学芯片相邻。根据另一实施例,第三光学芯片从第一光学芯片横向偏移。
根据另一实施例,牺牲测试结构的至少另一部分布置在晶片的可废弃部分上。
根据另一实施例,牺牲测试结构的该至少一部分布置在晶片的可废弃部分上。
根据另一实施例,牺牲测试结构包括一个或多个波导的至少一部分。
根据另一实施例,牺牲测试结构包括至少一个光源。根据另一实施例,光源是激光器或波导光栅中的至少一个。
根据另一实施例,牺牲测试结构包括至少一个接收器。根据另一实施例,接收器是光电二极管、光学功率监视器或波长监视器中的至少一个。
根据本发明的另一方面,一种从晶片分出的光学芯片,从该晶片分出多个光学芯片,光学芯片被配置成执行光学功能,该光学芯片包括:用于执行光学功能的电路;以及牺牲测试结构的至少一部分,该牺牲测试结构用于在从晶片分出光学芯片之前测试该光学芯片或邻接光学芯片的电路的光学功能。
根据一个实施例,牺牲测试结构包括光源、接收器或波导的分离部分中的至少一个。
根据本发明的另一方面,一种用于测试和处理晶片上的多个光学芯片当中的第一光学芯片的方法,每个光学芯片被配置成执行相应的光学功能,该方法包括:接触牺牲测试结构,该牺牲测试结构用于测试第一光学芯片或晶片上的邻接光学芯片的特性,牺牲测试结构布置在晶片上;控制和监视牺牲测试结构;以及从晶片分开第一光学芯片,以使得在从晶片分开第一光学芯片时牺牲测试结构的至少一部分与第一光学芯片分离。
根据一个实施例,牺牲测试结构的该至少一部分布置在晶片上的多个光学芯片当中的第二光学芯片或晶片的可废弃部分中的至少一个上。
根据另一实施例,牺牲测试结构包括一个或多个波导的至少一部分。
根据另一实施例,牺牲测试结构包括至少一个光源和至少一个接收器。
在下文中参照附图更详细地描述本发明的前述和其他特征。
附图说明
图1是根据本发明的从晶片分出的单独光学芯片的示意图。
图2A是根据本发明的具有多个光学芯片的示例性晶片的示意图。
图2B是根据本发明的示例性晶片上的一列光学芯片的示意图。
图2C是根据本发明的示例性晶片上的一列光学芯片的示意图。
图3是根据本发明的具有多个光学芯片的示例性晶片的示意图。
图4是根据本发明的具有多个光学芯片的示例性晶片的示意图。
图5是根据本发明的具有多个光学芯片的示例性晶片的示意图。
具体实施方式
在以下描述中,类似的部件被给予相同的参考数字,而不管它们是否在不同的实施例中示出。为了以清楚且简明的方式说明本发明的实施例,附图不一定是按比例的并且可以以某种示意形式示出某些特征。关于一个实施例所描述和/或示出的特征在一个或多个其他实施例中可以以相同的方式或以相似的方式来使用,和/或与其他实施例的特征组合使用或者取代其他实施例的特征来使用。
现在详细地参照附图并且首先参照图1,从晶片分出的单独光学芯片的示意图总体上以10示出。
光学芯片10(以及由其形成光学芯片的晶片)的基板12可以由磷化铟构成。磷化铟在此用作示例性材料,因为它是允许容易地在其上构造和集成一系列光学器件(诸如激光器、光电二极管、耦合器、调制器等)的半导体材料。但是,晶片和芯片基板12也可以由任何其他适当的基板材料(诸如,砷化镓、铟镓砷、铟镓砷磷等)构成。
光学芯片10包括设计用于执行光学芯片10的预期功能的电路14。在该示例性实施例中,电路14起马赫-曾德尔(Mach-Zehnder)调制器的作用,并且适合用在例如光学远程通信中。尽管在该上下文中将主要描述电路14的部件,但是应理解,电路14的设计可以是任何其他适当的设计,并且电路14可以执行任何适当的期望功能。在其最广的意义上来说,光学芯片10的特定功能与本发明不是密切相关的。
光学芯片10当为其分开形式时包括用于将光输入到电路14的输入16以及用于输出来自电路14的光的输出18。输入16经由波导20耦合到电路14,并且输出18经由波导22耦合到电路14。如此处所使用的,波导是用于引导波(在该情况下为光学波(信号))的结构。波导可以使用本领域公知的任何方法而形成在光学芯片10上。例如,波导可以通过外延生长和半导体蚀刻的公知方法来制造。
马赫-曾德尔调制器电路14的基本结构包括多模干扰(MMI)耦合器24和34。MMI耦合器24和34具有标准设计并且在本领域已知的现有工艺设计规则内实现。如在该示例性实施例中所使用的,MMI耦合器24和34是2×2MMI耦合器。MMI耦合器24包括输入26和28以及输出30和32。MMI耦合器34包括输入36和38以及输出40和42。MMI耦合器24的输入26经由波导20耦合到输入16,而输入28未使用。然而,波导20可以替代地耦合到输入28,而输入26可以不使用。MMI耦合器24的输出30和32相应地耦合到MMI耦合器34的输入36和38。更具体地,输出30经由波导44耦合到输入36,并且输出32经由波导46耦合到输入38。MMI耦合器34的输出40经由波导22耦合到输出18。MMI耦合器34的输出42经由波导50耦合到全吸收光检测器48。全吸收光检测器48也被称为补充输出,并且可以用在马赫-曾德尔调制器电路14的测试中。这样的测试可以在光学芯片10仍为晶片形式时执行,或者在光学芯片10从晶片分出之后执行。
可选抽头检测器(tapdetector)52、54和56分别沿波导20、22和50设置。每个抽头检测器52、54和56能够对来自各个波导的光的小比例进行分接和检测。抽头检测器56也可以称为补充抽头,因为它与补充输出相关联。抽头检测器可以例如在光学远程通信中与光学芯片10的使用结合地使用。
参照图2A,晶片100被示为包括以列和行布置的多个预分开的光学芯片10(例如,10a、10b、10c等),其中,芯片10的列和行通过交叉的垂直分开线102和水平分开线104来限定。图2的分开线102和104在晶片100上形成三列和六行的光学芯片,但是根据本发明的晶片不限于该特定数量的列和行。即,所示出的晶片100可以是、但是仅是整个晶片的示例性部分。替换地,根据本发明的晶片可以包括比图2A所示少的列和/或行。
包括在晶片100上的预分开的光学芯片每个均拥有相同的配置(即,图1所示的配置)。然而,晶片100上的光学芯片可以彼此不同。例如,第一列中的光学芯片可以具有与第二列中的那些芯片不同的配置。还可能的是,存在于一个光学芯片上的一个或多个元件可以从晶片100上的其他光学芯片中的一个或多个中省略。
在从晶片分出之前,给定光学芯片10与一个或多个其他光学芯片10邻接。例如,光学芯片10a分别在其横向端与光学芯片10b和10c邻接,并且在其纵向端与光学芯片10d和10e邻接。
用于测试光学芯片的电路的一个或多个牺牲测试结构被包括在晶片上。在图2A所示的实施例中,用于测试给定光学芯片10(例如,光学芯片10a)的牺牲测试结构布置在晶片上,以使得当为晶片形式时它们被包括在一个或多个相邻的光学芯片(例如,光学芯片10b和10c)上。一旦从晶片分出光学芯片10,如图1所示,用于分出的光学芯片10的牺牲测试结构就被停用。
牺牲测试结构可以包括用于将光输出到相邻光学芯片的电路14的光源58。在一个实施例中,光源58可以是激光器。在另一实施例中,光源58可以是用于接收片外光源的波导光栅。光源58被示出为将光提供到单个相邻光学芯片的电路14。然而,光源58还可以使用一系列分光器和波导(未示出)将光提供到多于一个光学芯片的电路14。
光源58经由相邻光学芯片的波导20耦合到相邻光学芯片的电路14。更具体地,当为晶片形式时,波导20包括牺牲部分20a,牺牲部分20a是牺牲测试结构的一部分并且耦合到光源58。即,在从晶片10分开光学芯片之前,牺牲波导20a实际上构成相邻芯片的波导20的一部分,该波导跨越垂直分开线102连续地延伸。当从晶片100分开光学芯片时,牺牲部分20a与波导20分离,从而将光源58与相邻光学芯片的电路14解耦。
牺牲测试结构还可以包括一个或多个接收器62,接收器62用于接收、监视和/或测量从测试中的相邻光学芯片的电路14输出的光。在一个实施例中,接收器62是光电二极管、光学功率监视器和/或波长监视器。
接收器62经由相邻光学芯片的波导22耦合到相邻光学芯片的电路14。当为晶片形式时,波导22包括牺牲部分22a,牺牲部分22a是牺牲测试结构的一部分并且耦合到接收器62。即,在从晶片100分开光学芯片之前,牺牲波导22a实际上形成跨越垂直分开线102连续地延伸的波导22的一部分。当从晶片100分开光学芯片时,牺牲部分22a与波导22分离,从而将接收器62与相邻光学芯片的电路14解耦。
牺牲测试结构的布置不旨在限于图1和2A所示的实施例。牺牲测试结构可以以如下任何适当的方式来布置:其允许使用晶片100上延伸超过给定预分开的光学芯片的边界的元件来对该光学芯片进行片上测试。例如,牺牲测试结构可以位于相邻的或邻接的光学芯片上,以使得波导20或22的牺牲部分20a或22a可以穿过分开线104。波导20或22的牺牲部分20a或22a还可以穿过多于一条分开线102或104。
另外,尽管牺牲测试结构以上被描述为经由相邻光学芯片的波导20的22而耦合到相邻光学芯片的电路14,但是还应想到,牺牲测试结构可以经由与波导20和22无关的一个或多个牺牲波导(未示出)而耦合到相邻光学芯片10的电路14的一个或多个部件。在从晶片分开光学芯片时,牺牲测试特征的一部分(即,牺牲波导的一部分)将留在相邻光学芯片上。
继续参照图1和2A,此处描述光学芯片10a的电路14的测试过程。该测试过程允许同时对晶片上的一些或所有光学芯片执行测试。在一个实施例中,光学芯片的测试是同时的。在测试过程中,可以使用测试设备(未示出)来测试预分开的光学芯片。测试设备的一个或多个电极可以与光学芯片10b的光源58接触,并且光源58可以由测试设备来激励和/或控制。光源58产生的光可以经由波导20a和20而传到相邻光学芯片10a的电路。光从光学芯片10a的电路14经由波导22和22a输出到相邻光学芯片10c的接收器62。接收器62还可以与测试设备的一个或多个电极接触,并且测试设备可以监视和记录在测试期间接收器62所接收的光学信号。在电路14形成马赫-曾德尔调制器的情况下,如同在该示例性实施例中,从电路14输出的光还可以经由波导50被光学芯片10a上的全吸收光检测器48接收。全吸收光检测器48还可以与测试设备接触,并且所接收的光可以被监视。
晶片上测试仍可以在在其两个横向端不包括相邻光学芯片的那些芯片上执行。例如,图2A中与光学芯片10b位于同一列中的光学芯片可以位于晶片100的末端,并且因此不具有与其靠近波导20的横向端相邻的一列光学芯片。类似地,位于与光学芯片10c同一列中的光学芯片也可以位于晶片100的末端,并且因此不具有与其靠近波导22的横向端相邻的一列光学芯片。在这样的情形下,晶片100可以包括具有一个或多个牺牲测试结构的可废弃部分。图2B示出了晶片100的可废弃部分106包括光源58和波导20的牺牲部分20a的实施例。图2C示出了晶片100的可废弃部分108包括接收器62和波导22的牺牲部分22a的实施例。此外,如该实施例所示,接收器62和牺牲部分22a可以从光学芯片10b省略,并且光源58和牺牲部分20a可以从光学芯片10c省略,因为这些牺牲测试结构将不耦合到相邻光学芯片。测试可以以与上述类似的方式来进行。
继续参照图2A,在测试光学芯片之后,可以沿分开线102和104分开晶片100,并且可以根据由晶片上测试得到的性能而容易地对芯片分类。作为该过程的结果,可以在分开时识别并丢弃有缺陷的芯片。分开光学芯片还将牺牲测试结构与相邻光学芯片的相应波导20和22分隔开,由此停用牺牲测试结构。因此,例如如图1所示,用于诸如光学发射器、调制器或接收器的应用的光学芯片可以在其上具有用于在光学芯片是晶片100的一部分时测试相邻芯片的电路14的牺牲测试结构的全部或一部分。
在图1和2A-C的实施例中,光学芯片的电路14以与光学芯片的纬度方向相对平行的定向来布置。但是,光学芯片的电路14可以以任何适当的方式来布置。例如,图3示出了晶片100,其中,光学芯片的电路14在对角线定向上布置在芯片上。相对于芯片对角地定向电路14提供了更高效地使用光学芯片的所占据的面积(即,“不动产”)。这样的定向还最小化或消除了波导弯曲的使用。
光学芯片本身还可以以任何适当的方式布置在晶片100上。例如,图4示出了示例性晶片100布置,其中光学芯片列相对于彼此偏移。将晶片上的芯片偏移芯片宽度的一定比例允许与光学芯片的纬度方向相对平行地定向电路14,同时还最小化或消除了波导中的弯曲。
上述实施例包括将牺牲测试结构布置在晶片上,以使得分出的光学芯片可以包括停用的牺牲测试结构的全部或一部分。但是,牺牲测试结构可以替代地以与关于图2B和2C所描述的方式类似的方式,位于在分开之后被废弃的晶片部分上。图5示出了示例性晶片100布置,其中光源58、接收器62以及波导20和22的牺牲部分20a和22a位于晶片的可废弃部分110上。在该实施例中,可废弃部分110使光学芯片列分隔开。然而,可废弃部分110可以以任何适当的方式布置在晶片上。例如,可废弃部分110可以替代地布置在晶片上,使得其使光学芯片行分隔开。通过将牺牲测试结构设置在可废弃部分110中,牺牲测试结构不占用分出的光学芯片上的不动产。当然,关于图3和4所讨论的光学芯片和电路的定向也可以在图5所示的实施例中实现。
在图3-5的实施例中,可以如关于图1和2A-C描述的那样进行光学芯片的晶片上测试。晶片还可以沿线102和104被分开。
鉴于上述,应理解,本发明的特征提供了在为晶片形式时对光学芯片的光学功能的同时测试。本发明的特征最小化了与光学芯片的测试相关联的对准时间,同时还允许在为晶片形式时对光学芯片的电路进行一系列的光学测试。
尽管关于一个或多个特定实施例示出和描述了本发明,但是对本领域技术人员来说明显的是,在阅读并理解了本说明书和附图后,可进行等同的变更和修改。特别地,关于上述元件(部件、组件、设备、组成等)所执行的各种功能,用于描述这样的元件的术语(包括对“装置”的引用)旨在对应于(除非另外指出)执行所描述的元件的指定功能的任何元件(即,其是功能上等同的),即使结构上与此处示出的本发明的一个或多个示例性实施例中执行功能的所公开的结构不等同。另外,尽管以上已仅关于多个所示实施例的一个或多个描述了本发明的特定特征,但是这样的特征可以与其他实施例的一个或多个其他的特征组合,这对于任何给定或特定应用可以是所期望的和有利的。

Claims (19)

1.一种晶片,从所述晶片分开多个光学芯片,每个光学芯片被配置成执行相应的光学功能,所述晶片包括:
所述多个光学芯片当中的第一光学芯片,所述第一光学芯片包括用于执行相应的光学功能的电路以及多个波导;
牺牲测试结构(58),其被配置成由测试设备的电极接触以控制及监视所述牺牲测试结构,用于测试所述晶片上的所述第一光学芯片的光学功能,所述牺牲测试结构在侧面邻接所述第一光学芯片的区域内布置在所述晶片上且被预定义的分开线从其分开,使得在从所述晶片沿着所述预定义的分开线分开所述第一光学芯片时,所述牺牲测试结构的至少一部分与所述第一光学芯片分离;以及
将所述第一光学芯片的电路光耦合到所述牺牲测试结构的多个波导,其跨越所述晶片的平面中的所述预定义的分开线连续地延伸使得在从所述晶片分开所述第一光学芯片时所述波导被分离。
2.根据权利要求1所述的晶片,其中,所述牺牲测试结构的所述至少一部分布置在所述晶片上的所述多个光学芯片当中的第二光学芯片上。
3.根据权利要求2所述的晶片,其中,所述第二光学芯片与所述第一光学芯片相邻。
4.根据权利要求2所述的晶片,其中,所述第二光学芯片与所述第一光学芯片横向偏移。
5.根据权利要求2所述的晶片,其中,所述牺牲测试结构的至少另一部分布置在所述晶片上的所述多个光学芯片当中的第三光学芯片上。
6.根据权利要求5所述的晶片,其中,所述第三光学芯片与所述第一光学芯片相邻。
7.根据权利要求5所述的晶片,其中,所述第三光学芯片与所述第一光学芯片横向偏移。
8.根据权利要求2所述的晶片,其中,所述牺牲测试结构的至少另一部分布置在所述晶片的可废弃部分上。
9.根据权利要求1所述的晶片,其中,所述牺牲测试结构的所述至少一部分布置在所述晶片的可废弃部分上。
10.根据权利要求1所述的晶片,其中,所述牺牲测试结构包括所述多个波导的至少一部分。
11.根据权利要求1所述的晶片,其中,所述牺牲测试结构包括至少一个光源。
12.根据权利要求11所述的晶片,其中,所述光源是激光器或波导光栅中的至少一个。
13.根据权利要求1所述的晶片,其中,所述牺牲测试结构包括至少一个接收器。
14.根据权利要求13所述的晶片,其中,所述接收器是光电二极管、光学功率监视器或波长监视器中的至少一个。
15.一种从晶片分出的光学芯片,其中从所述晶片沿着预定义的分开线分出多个光学芯片,所述光学芯片被配置成执行光学功能并且包括:
用于执行所述光学功能的电路;
牺牲测试结构,所述牺牲测试结构被配置成由测试设备的电极接触以控制并监视所述牺牲测试结构用于测试邻接光学芯片的所述电路的光学功能,并且所述牺牲测试结构在邻接邻接光学芯片区域的区域中被布置在晶片上且被预定义的分开线从其分开,使得在将所述光学芯片沿着所述预定义分开线从所述晶片分开时,所述牺牲测试结构从邻接光学芯片分离;以及
将所述邻接光学芯片的电路光耦合到所述牺牲测试结构的多个波导,并且其跨越在所述晶片的平面中的所述预定义的分开线连续地延伸使得在从所述晶片分开所述邻接光学芯片时所述波导被分离。
16.根据权利要求15所述的光学芯片,其中,所述牺牲测试结构包括光源或波导的分离部分中的至少一个。
17.一种测试和处理晶片上的多个光学芯片当中的第一光学芯片的方法,所述光学芯片由预定义的分开线分开,且每个光学芯片被配置成执行相应的光学功能,所述方法包括:
由测试设备的电极接触牺牲测试结构以控制和监视所述牺牲测试结构,用于测试所述晶片上的所述第一光学芯片的特性,所述牺牲测试结构在邻接所述第一光学芯片的区域内布置在所述晶片上且由预定义分开线从其分开;
将所述牺牲测试结构光学经由多个波导光学耦合到所述晶片上的所述第一光学芯片的电路,其中所述波导跨越在所述晶片的平面中的所述预定义的分开线连续地延伸使得在从所述晶片分开所述第一光学芯片时所述波导被分离;
控制和监视所述牺牲测试结构;以及
从所述晶片分开所述第一光学芯片,使得在从所述晶片沿所述预定义的分开线分开所述第一光学芯片时,所述牺牲测试结构的至少一部分与所述第一光学芯片分离,所述牺牲测试结构的所述部分与第一光学芯片被所述预定义的分开线分开。
18.根据权利要求17所述的方法,其中,所述牺牲测试结构的所述至少一部分布置在所述晶片上的所述多个光学芯片当中的第二光学芯片或所述晶片的可废弃部分中的至少一个上。
19.根据权利要求17所述的方法,其中,所述牺牲测试结构包括所述多个波导的至少一部分。
20.根据权利要求17所述的方法,其中,所述牺牲测试结构包括至少一个光源和至少一个接收器。
CN201080023998.7A 2009-04-01 2010-03-30 牺牲波导测试结构 Active CN102449456B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16560609P 2009-04-01 2009-04-01
US61/165606 2009-04-01
PCT/IB2010/000716 WO2010113015A1 (en) 2009-04-01 2010-03-30 Sacrificial waveguide test structures

Publications (2)

Publication Number Publication Date
CN102449456A CN102449456A (zh) 2012-05-09
CN102449456B true CN102449456B (zh) 2015-12-16

Family

ID=42236379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080023998.7A Active CN102449456B (zh) 2009-04-01 2010-03-30 牺牲波导测试结构

Country Status (5)

Country Link
US (2) US8916874B2 (zh)
EP (1) EP2414806B1 (zh)
JP (1) JP5475104B2 (zh)
CN (1) CN102449456B (zh)
WO (1) WO2010113015A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916874B2 (en) * 2009-04-01 2014-12-23 Oclaro Technology Limited Sacrificial waveguide test structures
CN102484352B (zh) 2009-07-13 2015-09-09 奥兰若技术有限公司 集成光电二极管波长监视器
US9766409B2 (en) 2013-06-10 2017-09-19 Nxp Usa, Inc. Optical redundancy
US9261556B2 (en) 2013-06-10 2016-02-16 Freescale Semiconductor, Inc. Optical wafer and die probe testing
US10230458B2 (en) * 2013-06-10 2019-03-12 Nxp Usa, Inc. Optical die test interface with separate voltages for adjacent electrodes
US9810843B2 (en) 2013-06-10 2017-11-07 Nxp Usa, Inc. Optical backplane mirror
US9435952B2 (en) 2013-06-10 2016-09-06 Freescale Semiconductor, Inc. Integration of a MEMS beam with optical waveguide and deflection in two dimensions
US9091820B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Communication system die stack
US9442254B2 (en) 2013-06-10 2016-09-13 Freescale Semiconductor, Inc. Method and apparatus for beam control with optical MEMS beam waveguide
US9094135B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Die stack with optical TSVs
US9551845B1 (en) * 2013-10-01 2017-01-24 Microsemi Storage Solutions (U.S.), Inc. Method for manufacturing optical engine packages and apparatus from which optical engine packages are manufactured
US10861682B2 (en) 2014-07-31 2020-12-08 iSenseCloud, Inc. Test wafer with optical fiber with Bragg Grating sensors
US10359567B2 (en) * 2015-09-21 2019-07-23 Elenion Technologies, Llc Test systems and methods for chips in wafer scale photonic systems
US10012798B2 (en) * 2016-06-30 2018-07-03 International Business Machines Corporation Sacrificial coupler for testing V-grooved integrated circuits
US10145758B2 (en) * 2017-04-28 2018-12-04 Cisco Technology, Inc. Wafer level optical probing structures for silicon photonics
JP7192255B2 (ja) * 2018-05-31 2022-12-20 富士通オプティカルコンポーネンツ株式会社 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法
JP7103042B2 (ja) * 2018-08-03 2022-07-20 富士通オプティカルコンポーネンツ株式会社 光デバイス、光送受信モジュール、および光デバイスの製造方法
JP7107094B2 (ja) 2018-08-23 2022-07-27 富士通オプティカルコンポーネンツ株式会社 光デバイスおよび光送受信モジュール
JP7115305B2 (ja) 2018-12-28 2022-08-09 日本電信電話株式会社 光検査回路
JP7259431B2 (ja) * 2019-03-15 2023-04-18 富士通オプティカルコンポーネンツ株式会社 光デバイス、これを用いた光モジュール、及び光デバイスの試験方法
US20230063481A1 (en) * 2021-09-01 2023-03-02 Mellanox Technologies, Ltd. Intelligent Wafer-Level Testing of Photonic Devices
US11788929B1 (en) * 2022-09-29 2023-10-17 Aeva, Inc. Techniques for wafer level die testing using sacrificial structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4828358A (en) * 1988-03-03 1989-05-09 American Telephone And Telegraph Company, At&T Bell Laboratories Testing in the manufacture, operation, and maintenance of optical device assemblies
JPH04373192A (ja) * 1991-06-21 1992-12-25 Nec Corp 発光素子の製造方法
GB2387479A (en) * 2002-04-08 2003-10-15 Denselight Semiconductors Pte Sacrificial side tilting mirror for on-wafer optical testing
US7078671B1 (en) * 2001-08-06 2006-07-18 Shipley Company, L.L.C. Silicon optical microbench devices and wafer-level testing thereof
US7180929B2 (en) * 2002-04-18 2007-02-20 Intel Corporation Wafer-level test structure for edge-emitting semiconductor lasers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6668000B2 (en) * 1999-07-15 2003-12-23 University Of Maryland, Baltimore County System and method of optically testing multiple edge-emitting semiconductor lasers residing on a common wafer
US6909830B2 (en) 2002-07-16 2005-06-21 Enablence Holdings Llc Method and apparatus for on-wafer testing of an individual optical chip
US7006732B2 (en) 2003-03-21 2006-02-28 Luxtera, Inc. Polarization splitting grating couplers
US7532783B2 (en) * 2006-10-11 2009-05-12 Futurewei Technologies, Inc. Method and system for integrated DWDM receivers
US8916874B2 (en) * 2009-04-01 2014-12-23 Oclaro Technology Limited Sacrificial waveguide test structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4828358A (en) * 1988-03-03 1989-05-09 American Telephone And Telegraph Company, At&T Bell Laboratories Testing in the manufacture, operation, and maintenance of optical device assemblies
JPH04373192A (ja) * 1991-06-21 1992-12-25 Nec Corp 発光素子の製造方法
US7078671B1 (en) * 2001-08-06 2006-07-18 Shipley Company, L.L.C. Silicon optical microbench devices and wafer-level testing thereof
GB2387479A (en) * 2002-04-08 2003-10-15 Denselight Semiconductors Pte Sacrificial side tilting mirror for on-wafer optical testing
US7180929B2 (en) * 2002-04-18 2007-02-20 Intel Corporation Wafer-level test structure for edge-emitting semiconductor lasers

Also Published As

Publication number Publication date
JP5475104B2 (ja) 2014-04-16
CN102449456A (zh) 2012-05-09
US8916874B2 (en) 2014-12-23
US20120104389A1 (en) 2012-05-03
US20150147024A1 (en) 2015-05-28
WO2010113015A1 (en) 2010-10-07
US9395488B2 (en) 2016-07-19
EP2414806A1 (en) 2012-02-08
JP2012523014A (ja) 2012-09-27
EP2414806B1 (en) 2015-07-22

Similar Documents

Publication Publication Date Title
CN102449456B (zh) 牺牲波导测试结构
Burla et al. Multiwavelength-integrated optical beamformer based on wavelength division multiplexing for 2-D phased array antennas
US10365435B1 (en) Surface gratings, photonics circuit, and method for wafer-level testing thereof
US20180313718A1 (en) Wafer level optical probing structures for silicon photonics
CN102484352B (zh) 集成光电二极管波长监视器
CN107430245A (zh) 用于光子ic表征和封装的多端口光学探头
CA3005704A1 (en) Silicon optical circuit for detecting flaws in an optical circuit element based on light transmittance characteristics
US9766410B1 (en) Wafer-level testing of photonic integrated circuits with optical IOs
CN110988646B (zh) 基于光栅耦合的硅基光电子芯片晶圆级在线测试装置
US20080122463A1 (en) Testing microelectronic devices using electro-optic modulator probes
CN103323407A (zh) 光学生物传感器、包括该光学生物传感器的生物感测系统和制造光学生物传感器的方法
US7525723B2 (en) Circuit board-to-circuit board connectors having electro-optic modulators
US20030174969A1 (en) Compact optical package with modular optical connector
CN102879720B (zh) 无源插件的测试方案和装置
CN220106522U (zh) 一种晶圆及其相应的芯片
CN110140038A (zh) 用于使用微光学平台组件对具有面内光轴的光学mems结构进行批量测试的集成光学探针卡和系统
Polster et al. Challenges and solutions for high-volume testing of silicon photonics
US10012798B2 (en) Sacrificial coupler for testing V-grooved integrated circuits
Bœuf et al. Silicon photonics research and manufacturing using a 300-mm wafer platform
US20220357532A1 (en) Optical Circuit Wafer
TWI773248B (zh) 半導體結構及其形成方法
O’Brien et al. Packaging and test technologies
WO2023243019A1 (ja) 光半導体集積回路
CN117538984A (zh) 集成光子芯片、阵列及其测试方法
JP2009146985A (ja) 半導体ウエハおよびその検査方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant