CN220106522U - 一种晶圆及其相应的芯片 - Google Patents
一种晶圆及其相应的芯片 Download PDFInfo
- Publication number
- CN220106522U CN220106522U CN202321481557.2U CN202321481557U CN220106522U CN 220106522 U CN220106522 U CN 220106522U CN 202321481557 U CN202321481557 U CN 202321481557U CN 220106522 U CN220106522 U CN 220106522U
- Authority
- CN
- China
- Prior art keywords
- electrode
- optical
- waveguide
- chip
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003287 optical effect Effects 0.000 claims abstract description 134
- 238000012360 testing method Methods 0.000 claims abstract description 98
- 239000000523 sample Substances 0.000 claims description 18
- 230000007704 transition Effects 0.000 claims description 7
- 230000007547 defect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000005693 optoelectronics Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000002269 spontaneous effect Effects 0.000 description 4
- 238000011056 performance test Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本实用新型公开了一种晶圆及其相应的芯片，包括多个芯片2，多个芯片2呈阵列式分布，相邻芯片2之间具有划片槽3，划片槽3内设置有测试结构4；芯片2具有水平光学电极20，水平光学电极20的末端延伸出一段延伸波导21，延伸波导21延伸至划片槽3内，且延伸波导21与测试结构4连接，以通过测试结构4对芯片2进行测试。在不对原有待测芯片做出任何更改的情况下，利用原有就需要切掉的划片槽，在划片槽内设置测试结构，通过测试结构对待测芯片测试，实现晶圆级别的光学测试，弥补了光电芯片晶圆测试方案的缺失，大幅度降低了光电芯片测试环节的成本。
Description
技术领域
本实用新型属于芯片领域，更具体地，涉及一种晶圆及其相应的芯片。
背景技术
半导体产业链，尤其是以ASIC(Application Specific Integrated Circuit，专用集成电路)主导的电芯片产业，设计、代工、封测等各个环节都非常的成熟。其中，晶圆级测试方案以其低成本、高效率等诸多优势成为当前绝大部分芯片所采用的最主要测试方案。对于晶圆级测试方案，所需要的最重要的前提条件是，所有的I(input)/O(output)接口都在芯片的表面，可以通过探针进行垂直探测。如图1所示，晶圆01包括多个芯片02，芯片02表面具有芯片电极031，在晶圆01上通过探针04与芯片电极031的接触，进行晶圆级别的探测。然后在晶圆01上标记合格芯片的位置。待切片后，将合格芯片进行拾取和包装。
然而，这个测试流程在光芯片(或者光电芯片)上面，存在非常大的挑战。对于光芯片产品而言，由于物理特性限制，一般是在芯片侧面设置光学I/O口，而不是在表面设置光学I/O口，其原因在于，在光学I/O口设置在侧面的光芯片的性能更具备优势。
如图2所示，理想情况下，对于水平耦合结构032(即，光学I/O口)的测试是先对晶圆01进行切片，在bar条或者单个芯片级别，使用探针04对水平耦合结构032进行水平测试。但是这种类型的测试，必须在晶圆01切片的前提下实现的，先切片再进行水平测试会带来巨大的成本。因此对于一个晶圆来说，在不切片的前提下，进行侧向耦合测试是极度困难的。
实用新型内容
针对现有技术的以上缺陷或改进需求，本实用新型提供了一种晶圆及其相应的芯片，其目的在于在不对原有待测芯片做出任何更改的情况下，利用原有就需要切掉的划片槽，在划片槽内设置测试结构，通过测试结构对待测芯片测试，由此解决在不切片的前提下，如何对光芯片进行侧向耦合测试的技术问题。
为实现上述目的，按照本实用新型的一个方面，提供了一种晶圆，包括多个芯片2，多个芯片2呈阵列式分布，相邻所述芯片2之间具有划片槽3，所述划片槽3内设置有测试结构4；
所述芯片2具有水平光学电极20，所述水平光学电极20的末端延伸出一段延伸波导21，所述延伸波导21延伸至所述划片槽3内，且所述延伸波导21与所述测试结构4连接，以通过测试结构4对所述芯片2进行测试。
进一步地，所述测试结构4为垂直光学电极40，所述垂直光学电极40用于与测试探针接触，以对相应的水平光学电极20进行测试。
进一步地，所述水平光学电极20包括激光器入射电极201、发射电极202和接收电极203；所述测试结构4包括垂直光学电极40和连接波导41；
所述垂直光学电极40与激光器入射电极201所对应的延伸波导21连接；所述垂直光学电极40用于与测试探针接触，以加载光信号；
所述连接波导41的一端与所述发射电极202所对应的延伸波导21连接，其另一端与所述接收电极203所对应的延伸波导21连接，以将所述发射电极202和所述接收电极203形成回环。
进一步地，所述芯片2具有光源，所述水平光学电极20包括发射电极202和接收电极203；所述测试结构4包括连接波导41；
所述连接波导41的一端与所述发射电极202所对应的延伸波导21连接，其另一端与所述接收电极203所对应的延伸波导21连接，以将所述发射电极202和所述接收电极203形成回环。
进一步地，所述测试结构4还包括两个弯曲波导42；
其中一个所述弯曲波导42的一端与所述发射电极202所对应的延伸波导21连接，该所述弯曲波导42的另一端与所述连接波导41连接；
另一个所述弯曲波导42与所述接收电极203所对应的延伸波导21连接，该所述弯曲波导42的另一端与所述连接波导41连接；以将所述发射电极202和所述接收电极203形成回环。
进一步地，所述测试结构4还包括第一分光器43，所述第一分光器43具有公共端和两个光端口；所述第一分光器43设置在所述发射电极202处；
所述第一分光器43的公共端与所述发射电极202所对应的延伸波导21连接，其中一个光端口通过连接波导41与本侧芯片2的接收电极203连接，另一个光端口与其他芯片2的接收电极203连接。
进一步地，所述测试结构4还包括第二分光器44，所述第二分光器44具有公共端和两个光端口；所述第二分光器44设置在所述接收电极203处；
所述第二分光器44的公共端与所述接收电极203所对应的延伸波导21连接，其中一个光端口通过连接波导41与本侧芯片2的第一分光器43连接，另一个光端口与其他芯片2的第一分光器43连接。
进一步地，相邻芯片2的测试结构4之间设置有过渡波导45，所述过渡波导45的一端与其中一个芯片2的第一分光器43的光端口连接，其另一端与另一个芯片2的第二分光器44的光端口连接。
进一步地，所述第一分光器43为Y分支、MMI分光器或DC耦合分光器中的一种，所述第二分光器44为Y分支、MMI分光器或DC耦合分光器中的一种。
按照本实用新型的另一方面，提供了一种芯片，对第一方面所述的晶圆1进行划片，去除掉测试结构4后，得到单独的芯片2。
总体而言，通过本实用新型所构思的以上技术方案与现有技术相比，具有如下有益效果：在不对原有待测芯片做出任何更改的情况下，利用原有就需要切掉的划片槽，在划片槽内设置测试结构，通过测试结构对待测芯片测试，实现晶圆级别的光学测试，弥补了光电芯片晶圆测试方案的缺失，大幅度降低了光电芯片测试环节的成本。
附图说明
图1是本实用新型实施例提供的一种传统晶圆测试架构示意图；
图2是本实用新型实施例提供的另一种传统晶圆测试架构示意图；
图3是本实用新型实施例提供的第一种晶圆的结构示意图；
图4是本实用新型实施例提供的第二种晶圆的结构示意图；
图5是本实用新型实施例提供的图3中sa的第一种放大结构示意图；
图6是本实用新型实施例提供的图3中sa的第二种放大结构示意图；
图7是本实用新型实施例提供的图3中sa的第三种放大结构示意图；
图8是本实用新型实施例提供的图3中sa的第四种放大结构示意图；
图9是本实用新型实施例提供的一种波导的结构示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。此外，下面所描述的本实用新型各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
实施例1：
参阅图3，本实用新型实施例提供了一种晶圆1，包括多个芯片2，多个芯片2呈阵列式分布，相邻所述芯片2之间具有划片槽3，所述划片槽3内设置有测试结构4。
其中，芯片2为光芯片，也可以为光电芯片。
其中，晶圆1为半导体晶圆，包含但是不限于硅基、SOI基、GaAs基、InP基等半导体单晶或者化合物晶圆。
在本实施例中，相邻行芯片2之间设置有划片槽3，相邻列芯片2之间设置有划片槽3。其中，划片槽3的尺寸为80um～100um。
该划片槽3用于晶圆1最后工艺的切片，划片槽3最后也会被划片刀最后切掉，从而获得真正的芯片2。本实施例就是利用这个最后会被切掉的划片槽3，在划片槽3上设置测试结构4，用于晶圆1级别的光学测试。
在实际应用场景下，在晶圆1上面，通常有成百上千颗待测芯片2，附图仅仅是为了示例，芯片2相对于晶圆1的比例和真实情况有所区别和夸大，划片槽3相对于芯片2的比例和真实情况也有所区别和夸大。
在本实施例中，所述芯片2具有水平光学电极20，所述水平光学电极20的末端延伸出一段延伸波导21，所述延伸波导21延伸至所述划片槽3内，且所述延伸波导21与所述测试结构4连接，以通过测试结构4对所述芯片2进行测试。通过延伸波导21将模场缩小到单模波导结构，延伸波导21的结构如图9所示。
其中，水平光学电极20呈水平设置，该水平光学电极20靠近划片槽3设置，向划片槽3延伸一段延伸波导21，在划片槽3有限的区域内，在延伸波导21的末端，加入测试结构4，通过测试结构4将水平测试转换为垂直测试。
本实施例对划片槽3的面积进行了有效利用，以及波导结构的延伸设计，二者的结合使得待测芯片2的水平光学电极20可以延伸到划片槽3，并且维持模场的单模小尺寸，方便进行晶圆1级别测试。基于前述测试结构4，至少可以实现下面参数的测试：光学性能测试和光电特性测试。
光学性能测试至少包括：发射侧芯片2的损耗、发射侧芯片2的偏振相关损耗、发射侧调制器消光比、方向耦合器分光比、各种无源芯片2损耗、多通道无源部件回损、多通道无源部件串扰等多个指标。
光电特性测试至少包括：调制器高频带宽、探测器响应度、探测器高频带宽、混频器相位误差等多种参数。
在本实施例中，在不对原有待测芯片2做出任何更改的情况下，利用原有就需要切掉的划片槽3，实现对待测芯片2进行晶圆1级别的光学测试，弥补了光电芯片在晶圆1测试方案的缺失，大幅度降低了光电芯片2测试环节的成本。
实施例2：
区别于实施例1，本实施例提供了一种晶圆1，如图4，该测试结构4为垂直光学电极40，所述垂直光学电极40用于与测试探针接触，以对相应的水平光学电极20进行测试。其中，垂直光学电极40可以为光栅耦合器。
该水平光学电极20呈水平设置，该水平光学电极20靠近划片槽3设置，向划片槽3延伸一段延伸波导21，在划片槽3有限的区域内，在延伸波导21的末端，加入垂直光栅耦合结构，也就是垂直光学电极40。
在晶圆1级别通过垂直光学探针接触垂直光学电极40，实现对光信号的输入或输出，并结合待测芯片2上面的电学电极22的探测，实现对待测芯片2的全量光学、光电以及电光特性测试。
在完成晶圆1级别测试后，使用划片刀，对划片槽3进行切割，切掉测试结构4，从而仅仅留下待测芯片2，实现了测试结构4和真实结构的分离。
实施例3：
对于一个收发集成的通信系统，其内部包含了一个发射机和接收机。通常我们在芯片2和器件层面需要对基本特性进行测试(如带宽、损耗、响应度等基本指标)，然后在模块层面进行收发系统级别的测试(如眼图、误码率等)。这个过程通常持续几个月以上的时间，并且会消耗大量的成本。在本实施例中，可以在晶圆1层面解决这个问题，直接在晶圆1级别完成系统性能测试。
如图5所示，所述水平光学电极20包括激光器入射电极201、发射电极202和接收电极203；其中，激光器入射电极201用于接收光信号，所述发射电极202用于发射光信号，所述接收电极203用于接收电信号，以形成自回环。
所述测试结构4包括垂直光学电极40和连接波导41；所述垂直光学电极40与激光器入射电极201所对应的延伸波导21连接；所述垂直光学电极40用于测试探针接触，以加载光信号。
所述连接波导41的一端与所述发射电极202所对应的延伸波导21连接，其另一端与所述接收电极203所对应的延伸波导21连接，以将所述发射电极202和所述接收电极203形成回环。
在优选的实施例中，所述测试结构4还包括两个弯曲波导42；其中一个所述弯曲波导42的一端与所述发射电极202所对应的延伸波导21连接，该所述弯曲波导42的另一端与所述连接波导41连接；另一个所述弯曲波导42与所述接收电极203所对应的延伸波导21连接，该所述弯曲波导42的另一端与所述连接波导41连接；以将所述发射电极202和所述接收电极203形成回环。通过弯曲波导42将发射端口和接收端口对齐。
通过该实施方案的设计，我们可以在晶圆1级别，仅仅通过芯片2的入光口(即入射电极)，利用垂直光学电极40加载光信号，同时相关电极加载相关射频和直流信号，待测芯片2就已经实现了收发的自环系统。此时，我们可以通过监控接收侧探测器的电信号，即可以测试完整的自发自收的误码率等系统性能。最终，我们可以一次性的通过垂直的光电探针，探测出整个收发机的系统特性，进而完成芯片2的标记。当测试完成后，由延伸波导21、弯曲波导42和连接波导41构成的回环结构将会被切掉，而不会影响到正常待测芯片2的任何光电特性。
实施例4：
实施例3的芯片2上不具有光源，区别于实施例3，如图6所示，在本实施例中，所述芯片2具有光源，此种结构的芯片2，可以自发光，无需引入外部光源，对于片上已有光源的收发芯片2来说，整个测试方案就变得更加简洁。具体地，所述水平光学电极20包括发射电极202和接收电极203；所述测试结构4包括连接波导41；所述连接波导41的一端与所述发射电极202所对应的延伸波导21连接，其另一端与所述接收电极203所对应的延伸波导21连接，以将所述发射电极202和所述接收电极203形成回环。
在本实施例中，将发射侧和接收侧直接回环，甚至不需要引入光学探针，而可以仅仅使用已经极度成熟的电芯片2测试产业链，利用高密度的垂直电学探针阵列，实现晶圆1级别光电芯片2系统级别测试
实施例5：
区别于实施例2和实施例3，本实施例提供了另外一种晶圆1，区别点在于，在该测试结构4中引入分光器，以形成自回环和互回环。我们不仅将芯片2本身的发射侧和接收侧相互连接，还可以利用划片槽3中的分光器，将待测芯片2的发射侧与相邻的接收侧相互连接，这样，我们就可以在晶圆1层面，不仅测试待测芯片2自发自收的系统特性，而且还可以测试不同芯片2发射和接收的对通特性。
如图7所示，所述测试结构4还包括第一分光器43，所述第一分光器43具有公共端和两个光端口；所述第一分光器43设置在所述发射电极202处；所述第一分光器43的公共端与所述发射电极202所对应的延伸波导21连接，其中一个光端口通过连接波导41与本侧芯片2的接收电极203连接，另一个光端口与其他芯片2的接收电极203连接。
所述测试结构4还包括第二分光器44，所述第二分光器44具有公共端和两个光端口；所述第二分光器44设置在所述接收电极203处；所述第二分光器44的公共端与所述接收电极203所对应的延伸波导21连接，其中一个光端口通过连接波导41与本侧芯片2的第一分光器43连接，另一个光端口与其他芯片2的第一分光器43连接。
进一步地，相邻芯片2的测试结构4之间设置有过渡波导45，所述过渡波导45的一端与其中一个芯片2的第一分光器43的光端口连接，其另一端与另一个芯片2的第二分光器44的光端口连接。
具体地，所述第一分光器43的其中一个光端口通过连接波导41与对应的延伸波导21连接，进而与本侧芯片2的接收电极203连接；另一个光端口与其他芯片2侧的第二分光器44连接后，再通过过渡波导42与相应的延伸波导21连接，进而与接收电极203连接。
在本实施例中，所述第一分光器43为Y分支、MMI(multimode interferometer)分光器、DC耦合分光器中的一种，所述第二分光器44为Y分支、MMI分光器、DC耦合分光器中的一种。
当我们需要探测对通的特性，也就是例如图7中左下角芯片2发射，左上角芯片2接收时，则我们的电学输入信号通过垂直电学探针，给左下角的发射芯片2输入信号；然后电学探针探测左上角待测信号的接收特性，则可以探测出系统A发B收的相关物理特性。
同样的，如果对于InP等化合物半导体器件，片上可以集成光源，则系统对通测试的方案更加简洁，如图8所示。整个晶圆1甚至不需加入光学探针，即可进行自发自收(A发A收)和对通(A发B收)的系统性能测试。
如果需要测试自发自收特性，则电学探针的input和output端口同时加载和探测在该芯片2上，通过探测电信号的特性，分析自发自收的系统特性。
如果需要测试对通特性，则电学探针的input端口加载在发射芯片2上，同时负责监测电信号的垂直电学探针则与旁边的接收芯片2电极相连接，则实现了对通(A发B收)的系统测试。
实施例6：
本实施例提供了一种芯片2，对前述实施例1-5任一种类型的晶圆1进行划片，去除掉测试结构4后，得到单独的芯片2。
关于如何对划片槽3进行划片可以参照现有技术即可。
本领域的技术人员容易理解，以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种晶圆，其特征在于，包括多个芯片(2)，多个芯片(2)呈阵列式分布，相邻所述芯片(2)之间具有划片槽(3)，所述划片槽(3)内设置有测试结构(4)；
所述芯片(2)具有水平光学电极(20)，所述水平光学电极(20)的末端延伸出一段延伸波导(21)，所述延伸波导(21)延伸至所述划片槽(3)内，且所述延伸波导(21)与所述测试结构(4)连接，以通过测试结构(4)对所述芯片(2)进行测试。
2.根据权利要求1所述的晶圆，其特征在于，所述测试结构(4)为垂直光学电极(40)，所述垂直光学电极(40)用于与测试探针接触，以对相应的水平光学电极(20)进行测试。
3.根据权利要求1所述的晶圆，其特征在于，所述水平光学电极(20)包括激光器入射电极(201)、发射电极(202)和接收电极(203)；所述测试结构(4)包括垂直光学电极(40)和连接波导(41)；
所述垂直光学电极(40)与激光器入射电极(201)所对应的延伸波导(21)连接；所述垂直光学电极(40)用于与测试探针接触，以加载光信号；
所述连接波导(41)的一端与所述发射电极(202)所对应的延伸波导(21)连接，其另一端与所述接收电极(203)所对应的延伸波导(21)连接，以将所述发射电极(202)和所述接收电极(203)形成回环。
4.根据权利要求1所述的晶圆，其特征在于，所述芯片(2)具有光源，所述水平光学电极(20)包括发射电极(202)和接收电极(203)；所述测试结构(4)包括连接波导(41)；
所述连接波导(41)的一端与所述发射电极(202)所对应的延伸波导(21)连接，其另一端与所述接收电极(203)所对应的延伸波导(21)连接，以将所述发射电极(202)和所述接收电极(203)形成回环。
5.根据权利要求3或4所述的晶圆，其特征在于，所述测试结构(4)还包括两个弯曲波导(42)；
其中一个所述弯曲波导(42)的一端与所述发射电极(202)所对应的延伸波导(21)连接，该所述弯曲波导(42)的另一端与所述连接波导(41)连接；
另一个所述弯曲波导(42)与所述接收电极(203)所对应的延伸波导(21)连接，该所述弯曲波导(42)的另一端与所述连接波导(41)连接；以将所述发射电极(202)和所述接收电极(203)形成回环。
6.根据权利要求3或4所述的晶圆，其特征在于，所述测试结构(4)还包括第一分光器(43)，所述第一分光器(43)具有公共端和两个光端口；所述第一分光器(43)设置在所述发射电极(202)处；
所述第一分光器(43)的公共端与所述发射电极(202)所对应的延伸波导(21)连接，其中一个光端口通过连接波导(41)与本侧芯片(2)的接收电极(203)连接，另一个光端口与其他芯片(2)的接收电极(203)连接。
7.根据权利要求6所述的晶圆，其特征在于，所述测试结构(4)还包括第二分光器(44)，所述第二分光器(44)具有公共端和两个光端口；所述第二分光器(44)设置在所述接收电极(203)处；
所述第二分光器(44)的公共端与所述接收电极(203)所对应的延伸波导(21)连接，其中一个光端口通过连接波导(41)与本侧芯片(2)的第一分光器(43)连接，另一个光端口与其他芯片(2)的第一分光器(43)连接。
8.根据权利要求7所述的晶圆，其特征在于，相邻芯片(2)的测试结构(4)之间设置有过渡波导(45)，所述过渡波导(45)的一端与其中一个芯片(2)的第一分光器(43)的光端口连接，其另一端与另一个芯片(2)的第二分光器(44)的光端口连接。
9.根据权利要求7所述的晶圆，其特征在于，所述第一分光器(43)为Y分支、MMI分光器或DC耦合分光器中的一种，所述第二分光器(44)为Y分支、MMI分光器或DC耦合分光器中的一种。
10.一种芯片，其特征在于，对如权利要求1-9任一项所述的晶圆(1)进行划片，去除掉测试结构(4)后，得到单独的芯片(2)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321481557.2U CN220106522U (zh) | 2023-06-09 | 2023-06-09 | 一种晶圆及其相应的芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321481557.2U CN220106522U (zh) | 2023-06-09 | 2023-06-09 | 一种晶圆及其相应的芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220106522U true CN220106522U (zh) | 2023-11-28 |
Family
ID=88871649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321481557.2U Active CN220106522U (zh) | 2023-06-09 | 2023-06-09 | 一种晶圆及其相应的芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220106522U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117538984A (zh) * | 2024-01-09 | 2024-02-09 | 赛丽科技(苏州)有限公司 | 集成光子芯片、阵列及其测试方法 |
-
2023
- 2023-06-09 CN CN202321481557.2U patent/CN220106522U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117538984A (zh) * | 2024-01-09 | 2024-02-09 | 赛丽科技(苏州)有限公司 | 集成光子芯片、阵列及其测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11012152B2 (en) | Method and system for connectionless integrated optical receiver and transmitter test | |
| US11680870B2 (en) | Opto electrical test measurement system for integrated photonic devices and circuits | |
| US9479286B2 (en) | Optically interconnected chip, method of testing the same, and optical receiver | |
| US8916874B2 (en) | Sacrificial waveguide test structures | |
| CN102201864B (zh) | 一种多通道光器件的损耗测试装置 | |
| CN220106522U (zh) | 一种晶圆及其相应的芯片 | |
| US9791512B2 (en) | Test apparatus, test method, calibration device, and calibration method | |
| CN105606890B (zh) | 一种光波元件频率响应特性参数测量装置 | |
| CN111694115B (zh) | 光器件、使用光器件的光模块和用于光器件的测试方法 | |
| US7167237B2 (en) | Test system for optical line which carries out fault search for optical line from user optical terminal side | |
| WO2020098577A1 (zh) | 一种平面光波导器件及温度测量系统 | |
| WO2008005738A1 (en) | Circuit board-to-circuit board connectors having electro-optic modulators | |
| CN209728245U (zh) | 光电芯片 | |
| US20230063481A1 (en) | Intelligent Wafer-Level Testing of Photonic Devices | |
| CN110174569B (zh) | 一种高速光电探测器相位响应一致性的测量装置 | |
| CN116202747B (zh) | 光电探测器的测试结构和方法以及相关芯片和晶圆 | |
| CN110161634A (zh) | 光电芯片以及用于测试这种芯片的光子电路的方法 | |
| CN217443591U (zh) | 测试装置 | |
| CN217467263U (zh) | 测试装置 | |
| WO2023243019A1 (ja) | 光半導体集積回路 | |
| CN116387282A (zh) | 测试结构及测试方法 | |
| CN212411181U (zh) | 基于光子集成技术的真空涨落量子随机数发生器芯片 | |
| Lin et al. | A Hybrid Integration Platform of Silicon Photonics | |
| CN113193908A (zh) | 一种两端互异的光纤跳线时延的测量方法和装置 | |
| CN111130647A (zh) | 一种icr模块的快速扫描测试系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |