JP2012516052A - パターニング済み導電/光透過層または導電/光半透過層を発光半導体素子の上に設ける方法及び装置 - Google Patents

パターニング済み導電/光透過層または導電/光半透過層を発光半導体素子の上に設ける方法及び装置 Download PDF

Info

Publication number
JP2012516052A
JP2012516052A JP2011547930A JP2011547930A JP2012516052A JP 2012516052 A JP2012516052 A JP 2012516052A JP 2011547930 A JP2011547930 A JP 2011547930A JP 2011547930 A JP2011547930 A JP 2011547930A JP 2012516052 A JP2012516052 A JP 2012516052A
Authority
JP
Japan
Prior art keywords
layer
conductive
light
transmissive layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011547930A
Other languages
English (en)
Other versions
JP5586630B2 (ja
Inventor
ファーマー、トッド
レスター、スティーブ
Original Assignee
ブリッジラックス インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブリッジラックス インコーポレイテッド filed Critical ブリッジラックス インコーポレイテッド
Publication of JP2012516052A publication Critical patent/JP2012516052A/ja
Application granted granted Critical
Publication of JP5586630B2 publication Critical patent/JP5586630B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

導電/光透過層または導電/光半透過層を使用して合計光出力を大きくする発光ダイオード(LED)が開示される。当該素子は、第1導電層と、活性層と、第2導電層と、導電/光透過層または導電/光半透過層と、そして電極群と、を含む。1つの実施形態では、前記導電/光透過層または導電/光半透過層は、第1表面及び第2表面を有し、前記第1表面は前記第2導電層を覆う。前記第2表面は、厚膜領域群と、光の透過を促進する薄膜領域群と、を含むパターンを含む。

Description

本発明の例示的な態様(群)は発光素子に関するものである。更に詳細には、本発明の例示的な態様(群)は、パターニング済み導電層を使用する固体発光素子に関するものである。
(関連出願の相互参照)
本出願は、2009年1月26日に出願され、かつ先に出願された米国実用特許出願第12/359,934号の優先権を主張するものであり、当該実用特許出願が本明細書において参照されることにより当該出願の内容が本明細書に組み込まれる。
発光ダイオード(light emitting diode:LED)は、電気エネルギーを光に変換することができる発光半導体素子である。近年、LEDの光出力が大きくなっているので、白熱電球及び/又は蛍光灯のような従来の照明装置に替わって、近い将来、LEDが利用される可能性がある。交通信号灯、自動車照明、及び電光掲示板のような種々の商業ベースの形態のLEDが既に事業の用に供されている。
LEDは、p−n接合がバイアスされ、かつ狭いスペクトルのエレクトロルミネセンスを放出することができる半導体ダイオードである。例えば、電流がLEDを流れると、当該LEDが発光する。光は基本的に、電子及び正孔が再結合するときに放出されるエネルギーの形態である。放出光の波長は材料の組成によって変わり得るが、取り出すことができる光の量も、LEDに流すことができる電流のような種々のパラメータによって変わる。
光出力を大きくするために、従来のアプローチでは、LEDに流す電流を大きくしている。従来のアプローチでは、例えば高濃度及び/又は厚膜導電層をLEDに堆積させて、電流供給量を増加させている。しかしながら、従来のアプローチに関連する不具合は、厚膜導電層によって追加の電流を供給することができるが、当該厚膜導電層は、当該厚膜導電層の厚さに部分的に起因して、光が導電層を透過するのも阻止してしまう。
パターニング済み導電/光透過層または導電/光半透過層を使用して合計光出力を大きくする発光ダイオード(LED)が開示される。LEDまたは素子は、第1導電層と、活性層と、第2導電層と、導電/光透過層または導電/光半透過層と、そして電極群と、を含む。前記導電/光透過層または導電/光半透過層は、第1表面及び第2表面を有し、前記第1表面は、前記第2導電層の上に直接的または間接的に位置する。前記導電/光透過層または導電/光半透過層は1つの態様では、前記第2導電層の上に堆積するインジウム酸化錫(indium tin oxide:ITO)層である。前記第2表面は、電流経路の幅の拡大、及び光の透過を促進する厚膜領域群及び薄膜領域群を有するパターンを含む。
本発明の例示的な態様(群)の更に別の特徴及び利点は、以下に記載される詳細な説明、図、及び請求項から明らかになると思われる。
本発明の例示的な態様(群)は、以下に与えられる詳細な説明、及び本発明の種々の態様を表わす添付の図面から更に完全に理解されるものと思われるが、これらの添付の図面
は、本発明を特定の態様群に限定するものとして捉えられるべきではなく、説明及び理解のためにのみ用いられる。
先行技術によるLED20の先行技術の上面図。 図1に示す切断線2−2に沿った先行技術によるLED20の断面図。 導電/光透過層または導電/光半透過層に沿った電圧降下を小さくするために提案されているLEDの別の実施形態の上面図。 本発明の1つの態様によるLED40の上面図。 本発明の1つの態様による切断線5−5に沿ったLED40の断面図。 本発明の1つの態様による切断線6−6に沿ったLED40の断面図。 本発明の1つの態様による切断線7−7に沿ったLED40の断面図。 本発明の1つの態様による厚膜領域群及び薄膜領域群を含む方形状パターンを有する導電/光透過層または導電/光半透過層を示す図。 本発明の1つの態様による厚膜領域群及び薄膜領域群を含む三角形パターンに整列させた導電/光透過層または導電/光半透過層を示す図。 本発明の1つの態様による多数の厚膜領域及び薄膜領域を含む矩形状パターンを有する導電/光透過層または導電/光半透過層を示す図。 本発明の1つの態様による厚膜領域群及び薄膜領域群を含む円形パターンを有する導電/光透過層または導電/光半透過層を示す図。 本発明の1つの態様によるメッシュパターンを有する導電/光透過層または導電/光半透過層を示す図。 本発明の1つの態様によるメッシュパターンを有する導電/光透過層または導電/光半透過層を示す図。 本発明の1つの態様によるパターニング済み導電/光透過層または導電/光半透過層を有するLED素子を形成する形成プロセスを示している断面図。 本発明の1つの態様によるパターニング済み導電/光透過層または導電/光半透過層を有するLED素子を形成する形成プロセスを示している断面図。 本発明の1つの態様によるパターニング済み導電/光透過層または導電/光半透過層を有する発光素子を形成するプロセスを示すフローチャート。 本発明の1つの態様によるパターニング済み導電/光透過層または導電/光半透過層を有するLED素子を形成する手段を示すブロック図。 本発明の態様によるパターニング済み導電/光透過層(群)または導電/光半透過層(群)を有するLED群またはLED素子群を含む例示的な器具を示している図。
本発明の態様(群)を本明細書において、厚膜領域群及び薄膜領域群を含むパターンを有する導電/光透過層または導電/光半透過層を用いる方法、素子、及び装置に関して説明する。
この技術分野の当業者であれば、例示的な態様(群)についての以下の詳細な説明は例示に過ぎず、かつ決して本発明を限定するものではないことが理解できるであろう。他の種々の態様自体は、本開示の利益を享受するこのような当業者が容易に想到するであろう。次に、添付の図面に示す例示的な態様(群)の実施形態について詳細に参照することとする。同じ参照記号を、これらの図面及び以下の詳細な説明の全体を通じて使用して、同じ、または同様の構成要素を指すようにしている。
分かり易くするために、本明細書において記載される実施形態に繰り返し現われる特徴群の全てが示され、そして説明されている訳ではない。勿論、いずれのこのような実際の
実施形態の開発においても、アプリケーション関連制約及びビジネス関連制約の遵守のような開発者特有の目標を達成するために多数の実施形態特有の決定を下している可能性があることを理解されたく、そしてこれらの特有の目標が実施形態ごとに、かつ開発者ごとに変わることを理解されたい。更に、このような開発努力は複雑であり、かつ長い時間を要する可能性があるが、本開示の利益を享受するこの技術分野の当業者にとっての日常的な技術的な取り組みであることを理解されたい。
本発明の態様は集積回路群を含むことができ、これらの集積回路は、CMOS(complementary metal−oxide semiconductor:相補型金属−酸化物半導体)技術のような従来の半導体技術、または他の半導体製造プロセスを使用して容易に製造することができることを理解されたい。更に、本発明の態様を、他の製造プロセスを用いて実施することにより、光素子のみならず電気素子を形成することができる。
本発明の態様(群)が当該態様の利点をどのようにしてもたらすのかについては、先行技術によるGaN系LEDを示している図1及び2を参照することにより一層容易に理解することができる。図1は、LED20の上面図であり、そして図2は、図1に示す切断線2−2に沿ったLED20の断面図である。LED20は、3つの層をサファイア基板19に成長させることにより構成される。第1層22はn型材料である。第2層23は活性層であり、この活性層は、正孔及び電子が当該活性層内で再結合するときに光を放出する。第3層はp型層24である。これらの層の各層は、多数の補助層を含むことができる。これらの補助層の機能はこの技術分野では公知であり、本説明の核心的部分ではないので、これらの補助層の詳細は、図面及び以下の説明から省略されている。
メサ28を、層23及び24を貫通するようにエッチング形成し、そしてコンタクト26をメサ28の底面に堆積させて層22との電気接続部を設ける。層24との電気接続部は、導電/光透過層または導電/光半透過層27を介して設けられ、この透過層27は通常、インジウム酸化錫(indium tin oxide:ITO)により構成される。層27は、電源との電気接続部となる第2コンタクト25に接続される。電力がコンタクト25及び26に供給されると、光が活性層23内で生成され、そして番号29で示すように、LED20から導電/光透過層または導電/光半透過層27を通って取り出される。
p型GaNの抵抗率は、n型GaNの抵抗率よりもずっと大きい。LED20の発光効率を最大にするために、活性層23を流れる電流密度を均一にする必要がある。すなわち、経路31〜33の抵抗を全く同じにする必要がある。層27が無い状態では、経路31の抵抗が経路33の抵抗よりもずっと大きくなるので、発光が経路31の周りの活性領域に集中して、光強度勾配がLEDの表面に形成される。ITOの抵抗率はp型GaNの抵抗率よりもずっと小さいが、ITO層を通過するときの抵抗は無視することができない。LEDの電力出力を大きくすると、ITOの損失が大幅に増大し、そしてITO層の厚さを増やさない限り、光強度の勾配が発生する。残念なことに、ITO層の厚さが増えると、ITOに吸収される光の量も増える。ITOにおける光の吸収による光損失は、高出力LEDに必要とされる電流密度を流すために当該層を厚くする場合に極めて大きくなる。
以下の説明を簡略にするために、n型GaN層のシート抵抗はITO層27のシート抵抗よりもずっと小さいと仮定する。ITO層の目的は、コンタクト25とITO層の表面の種々の箇所との電圧差を最小にすることにある。コンタクト25と番号34〜36で示すこれらの箇所の各箇所との電圧降下は、注目のこれらの箇所とコンタクト25との距離に比例する。この電圧降下はまた、ITO層の厚さに反比例する。一般的に、許容可能な光の不均一度、及びITO層における許容可能な電力損失により決定される或る許容可能
な電圧降下が存在する。先行技術による素子では、ITO層の厚さは、この電圧降下を実現するように設定される。
ITO層に沿った電圧降下を小さくする先行技術による1つの方法では、ITO層の上を途中で途切れて延在する狭幅金属部材群を有する上部コンタクトを利用する。ITO層に沿った電圧降下を小さくするために提案されているLEDの別の態様の上面図である図3を参照する。LED30は、上に説明したLED20とは、コンタクト25に替えて、ITO層27の上を途中で途切れて延在する金属「フィンガ群」37を含むコンタクト35を用いている点で異なっている。これらのフィンガ37によって、ITO層上の全ての箇所が、金属導体から或る所定の最大距離に位置するにすぎない状態を確保することができるので、ITO層に沿った電圧降下に関連する問題は大幅に低減される。
残念なことに、この解決策により、LEDから放出される光の量が大幅に減る。これらのフィンガは、電流を、大きな電圧降下をフィンガ群に沿って生じることなく、電流経路の幅がITO層によって拡大するように流すために十分広い幅を有する必要がある。その結果、ITO層表面の非常に大きな部分が金属で覆われるので、光を透過しなくなる。次に、本発明の1つの態様を利用するLED40を示す図4〜7を参照する。図4は、LED40の上面図であり、そして図5〜7は、切断線5−5,6−6,及び7−7にそれぞれ沿ったLED40の断面図である。LED40は、上に説明した従来の3層構造45を含む。複数層45が基板46の上に従来の方法で形成される。ITO層43をp層48の上に堆積させて、電流経路拡幅領域を層48の上に設ける。ITO層43は上に説明したITO層27とは、ITO層43が、ITO層43の他の部分よりもずっと厚いセクション群44を含む点で異なっている。これらの厚い方のセクションは、これらのセクションの下方の領域内で生成される少ない量の光を阻止しながら、上に説明した「フィンガ群」の電流経路拡幅機能を実現する。ITO層は金属コンタクト41に接続され、そしてLEDに、電力をコンタクト41と42との間に印加することにより給電する。
厚い方の領域が、薄い方の領域よりも多い量の光を吸収する;しかしながら、正味の光放出量はそれでも増加する。更に、ITO層43の薄い方の部分の厚さを薄くすることができるが、その理由は、これらの部分が、電流を長距離に亘って輸送する必要がなくなっているからである。その結果、薄い方の部分における光吸収量が小さくなる。フィンガ群がどのような特定のパターンであっても、ITO層43の薄い方の部分、及び厚い方の部分の最適厚さは、LEDに流すべき電流密度に対応して得られる。フィンガ群の最適な高さ、幅、及び長さだけでなく、ITO層43の薄い方の部分の厚さは、所望の電流密度に対応するITO層における合計光吸収量、LEDを流れる電流密度の最大許容バラツキ、及び積層体45の合計サイズ及び抵抗率のようなLEDの設計パラメータにより決定される。
図7に戻ってこの図を参照するに、ITO層43は、厚膜領域群906及び薄膜領域群908を含み、薄膜領域群の高さはd1で表わされ、そして厚膜領域群の高さはd2で表わされる。1つの態様では、d1は、5Å〜4999Åの範囲を有し、そしてd2は、5〜5000Åの範囲を有する。素子のサイズ、及び使用する材料によって変わるが、厚膜領域または薄膜領域の幅d3は、1〜1000μmの範囲を有する。d1,d2,及びd3の寸法を変える、変更する、または調整する作業は、電流経路拡幅と光透過とのトレードオフによって変化し得ることに注目されたい。
電流経路拡幅と光透過とのトレードオフを最適化するために、本発明の1つの態様では、パターニング済み導電層を用いて、合計光出力を大きくする。パターニング済み導電層は、規則形状及び/又は不規則形状表面パターンを有する導電/光透過層または導電/光半透過層である。導電/光透過層または導電/光半透過層は、1つの態様では、厚膜領域
群及び薄膜領域群を生成する種々のパターンまたは形状を有するITO層である。前に述べたように、これらの厚膜領域によって、電流経路の幅を容易に拡大することができるのに対し、これらの薄膜領域によって光透過が容易になる。導電/光透過層または導電/光半透過層は、1種類以上の形状を含むパターンを有するように形成される。これらの形状は、規則幾何形状及び/又は不規則幾何形状とすることができ、これらの幾何形状は、これらに限定されないが、多角形、三角形、平行四辺形、矩形、菱形、方形、台形、四辺形、1つ以上の半正三角形を辺で接続した図形、円形、及び/又は異なる幾何形状の組み合わせを含む。次の5つの図(図8〜図12)は、異なる形状により形成されるパターン群の例示的な態様を示している。
図8は、本発明の1つの態様による厚膜領域群及び薄膜領域群を含む方形パターンを有する例示的な導電/光透過層または導電/光半透過層を示す図200である。図200は、正電極250と、負電極254と、そして導電/光透過層または導電/光半透過層258と、を含む。導電/光透過層または導電/光半透過層258は、LEDの表面の少なくとも一部を被覆し、かつ多数のパターン202を含むITO層であり、各パターン202は、4個の方形204〜207を含む。パターン群202は、ITO層258の一部に亘って繰り返すことができることに注目されたい。別の例では、幾つかの異なるパターンをITO層258の一部に亘って繰り返すことができる。1つの態様では、方形207及び208が薄膜領域であるのに対し、方形204〜206及び210は厚膜領域であり、各方形は、4つの辺212を有する。
薄膜領域207の複数辺212は、厚膜領域210の複数辺と同様の寸法を有する。使用するITO材料によって変わるが、辺212の長さを調整して、電流だけでなく光透過率を最適化することができる。「light passage(光透過率)」とは、ITO層を透過する50〜2000nm(ナノメートル)の波長を有する可視光または電磁放射線の量を指す。ITO層をパターニングすると、薄膜領域207〜208は厚膜領域204〜206よりも多くの量の光を透過することができる。
電流経路の幅を拡大することができるITO層258は、LEDコアにおける別の層であり、LEDコアは、これらには限定されないが、n層、p層、及び活性領域を含む。1つの態様では、各方形のサイズまたは面積を調整して光出力を最適化することができる。例えば、複数辺212の長さは、1〜100μmの範囲で変えることができる。薄膜領域群(または、方形)208によって更に多くの量の光を透過することができるので、薄膜方形群208の百分率を高めることにより、光素子の輝度を更に上げることができる。パターン202は、厚膜領域群の3個の方形204〜206と、そして薄膜領域の1個の方形207と、を含むので、ITO層258は、図8に示すように、約25%の面積を利用して光透過率を高くしている。厚膜領域群のサイズを大きくする作業、または薄膜領域群のサイズを小さくする作業は、電流と光透過率とのトレードオフである。例えば、更に多い量の電流を流すことができるように厚膜ITO領域群のサイズを大きくすると、光透過率が低下する。
1つの態様では、ITO層258の厚膜領域群252は、図3に示す金属フィンガ群37としての機能を果たして、薄膜領域207〜208を含む電流経路の幅を拡大する。同様に、薄膜領域207〜208によって、更に多くの量の可視光がITO層258を透過することができるようにする。ITO層258またはITO層258の一部は、p電極のような正電極250に接続される。メサまたはウェル256でITO層258をn電極のような負電極254から分離する。ITO層258に替えて、多角形パターンまたは異なる種類の形状の組み合わせを有する別の導電層を用いることができることに留意されたい。
ITO層258のような導電/光透過層または導電/光半透過層は、電流を流す、または広範囲に流すことができるだけでなく、光が層258を透過するようにすることができる。導電/光透過層または導電/光半透過層は、ITO以外の化合物材料により形成することもできる。当該構成は、ITO層258に替えて、カーボンナノチューブ層のような別の導電/光透過層または導電/光半透過層を用いる場合に、本発明の態様(群)の基本的コンセプトを変えてしまうことはない。
図9は、本発明の1つの態様による厚膜領域群及び薄膜領域群を有する三角形パターンに整列させた導電/光透過層または導電/光半透過層352を示す図300である。図300は、電極350と、そして導電/光透過層または導電/光半透過層352と、を含み、層352は、厚膜領域群358及び薄膜領域群356を含む。導電/光透過層または導電/光半透過層352は、パターン304のような多数の三角形パターンをITO層352の表面全体に亘って含むITO層である。各パターン302または304は、略13個の三角形を含み、三角形12及び13は、三角形11のような他の三角形のサイズの半分である。厚膜三角形群(thick triangles)と表記される厚膜領域群の三角形は、薄膜三角形群(thin triangles)と表記される薄膜領域群の三角形と同様の物理寸法を有する。1つの態様では、パターン304は6個の薄膜三角形1〜6と、そして7個の厚膜三角形7〜13と、を含む。1つ以上のブロック(またはレイヤ)を図300に追加するとした場合に、または図300から削除するとした場合に、本発明の例示的な態様(群)の基本的コンセプトは変わらないことに留意されたい。
三角形16のような三角形は、2個の稜線320と、1個の辺318と、そして高さ310と、を有し、高さ310は、底辺318と同様の寸法を有することができる。三角形12及び13は、他の三角形群の面積の略半分の面積を有する半三角形である。薄膜三角形及び厚膜三角形の稜線及び/又は辺310〜320は、略同じ物理寸法である。ITO材料によって変わるが、稜線及び/又は辺310〜320の寸法を調整して、電流だけでなく光透過率を最適化することができる。1つの態様では、稜線または辺310〜320の長さは、1〜100μm(マイクロメートル)のいずれの数値にも設定することができる。例えば、辺310または318の長さは、5μmに設定することができる。薄膜三角形群308は、より高い透過率で光を透過するので、三角形308のような薄膜三角形群の百分率を高めることにより、光素子の輝度を更に上げることができる。パターン304は、6個の薄膜三角形1〜6と、そして7個の厚膜三角形7〜13と、を含み、三角形12〜13は半三角形であり、パターン304の合計薄膜領域群は略50%である。パターン304は、図9に示すように、左から右に、そして上から下に繰り返すことができることに注目されたい。パターン302または304によって、電流経路の幅を拡大するために好都合なオフセット設計を採用することができる。
1つの態様では、ITO層358の厚膜領域群358は、図3に示す金属フィンガ群37としての機能を果たして、薄膜領域群を含む電流経路の幅を拡大する。同様に、薄膜領域207〜208によって、更に多くの量の可視光がITO層358を、ITO層の底面からITO層の上面に向かって透過するようにすることができる。ITO層358またはITO層358の一部は、p電極のような正電極350に接続される。ITO層358に替えて、三角形以外の多角形パターンを有する別の導電/光透過層または導電/光半透過層を用いることができることに留意されたい。
ITO層352のような導電/光透過層または導電/光半透過層は、電流を流す、または広範囲に流すことができるだけでなく、光が層352を透過することができるようにすることができる。導電/光透過層または導電/光半透過層は、ITO以外の化合物材料により形成することもできる。当該構成は、ITO層352に替えて、カーボンナノチューブ層のような別の導電/光透過層または導電/光半透過層を用いる場合に、本発明の態様
(群)の基本的コンセプトを変えてしまうことはない。
図10は、本発明の1つの態様による厚膜領域群406及び薄膜領域群408を含む矩形パターンを有する導電/光透過層または導電/光半透過層402を示す図400である。図400は、電極450と、そして導電/光透過層または導電/光半透過層402と、を含む。層402は、1つの態様では、ITO層であり、このITO層は、多数の矩形パターン404をITO層402の表面全体に亘って含む。矩形パターン404は、4個の厚膜矩形群または厚膜方形領域群420と、そして4個の薄膜矩形領域群または薄膜方形領域群422と、を含む。1つ以上のブロック(またはレイヤ)を図400に追加するとした場合に、または図400から削除するとした場合に、本発明の例示的な態様(群)の基本的コンセプトは変わらないことに留意されたい。
矩形パターン404は、多数の矩形、方形、またはブロック420〜422を含み、各ブロック420または422は4つの辺を含む。用途によって変わるが、ブロックの面積を調整して電流を最適化することができる。例えば、ブロック辺の長さは、1〜1000μmの範囲の値に調整することができる。薄膜矩形群または薄膜方形群422は、より高い透過率で光を透過するので、薄膜矩形群または薄膜方形群422の百分率を高めることにより、光素子の輝度を更に上げることができる。矩形パターン404は、4個の厚膜矩形または厚膜方形420と、そして4個の薄膜矩形または薄膜方形422と、を含むので、矩形パターン404は、当該パターンの略50%の面積を利用して光透過率を高くしている。矩形パターン404は、図10に示すように、左から右に、そして上から下に繰り返すことができることに注目されたい。矩形パターン404によって、電流経路の幅を拡大するために好都合なオフセット設計を採用することができる。
1つの態様では、ITO層402の厚膜領域群406は、図3に示す金属フィンガ群37としての機能を果たして、薄膜領域群408を含む電流経路の幅を拡大する。同様に、薄膜領域群408によって、更に多くの量の可視光がITO層402を透過することができるようになる。ITO層402は、電流を流し込むp電極のような正電極350に接続される。ITO層402に替えて、矩形以外の多角形パターンを有する別の導電/光透過層または導電/光半透過層を用いることができることに留意されたい。
ITO層402のような導電/光透過層または導電/光半透過層は、電流を流す、または広範囲に流すことができるだけでなく、光が層402を透過することができるようにすることができる。導電/光透過層または導電/光半透過層は、ITO以外の化合物材料により形成することもできる。当該構成は、ITO層402に替えて、カーボンナノチューブ層のような別の導電/光透過層または導電/光半透過層を用いる場合に、本発明の態様(群)の基本的コンセプトを変えてしまうことはない。
図11は、本発明の1つの態様による厚膜領域群802及び薄膜領域群804を含む円形パターンを有する導電/光透過層または導電/光半透過層852を示す図800である。図800は、電極850と、そして導電/光透過層または導電/光半透過層852と、を含む。層852は、1つの態様では、ITO層であり、このITO層は更に、多数の円形パターン806〜808をITO層852の表面全体に亘って含む。円形パターン806または808は、少なくとも1つの厚膜領域802と、そして少なくとも1つの薄膜領域804と、を含む。電極850は、1つの例では、正電位に接続されて電流を流し込むことができるコンタクトである。1つ以上のブロック(またはパターン)を図800に追加するとした場合に、または図800から削除するとした場合に、本発明の例示的な態様(群)の基本的コンセプトは変わらないことに留意されたい。
1つの態様では、ITO層852を、LEDの上部層の少なくとも一部を覆うように堆
積させて電流経路の幅を拡大する。ITO層852は、種々の円形パターン群806または808に整列させることができ、各円形パターン806または808は、薄膜領域804のような少なくとも1つの薄膜領域を含むことにより、光の透過を容易にしている。厚膜領域群802の機能は、p型電極からn型電極に到る電流経路の幅を拡大する、またはp型電極からn型電極に達する電流を広範囲に流すことである。薄膜領域群804によって、図11には示していない活性層からITO層852の表面への光透過率を高めることができる。前に述べたように、ITO層852のような導電/光透過層または導電/光半透過層は、電流を広範囲に流すことができ、かつ光の透過を促進することができる。当該構成は、ITO層852に替えて、カーボンナノチューブ層のような別の種類の導電/光透過層を用いる場合に、本発明の態様(群)の基本的コンセプトを変えてしまうことがないことに留意されたい。
ITO層852に使用される材料によって変わるが、薄膜領域804のサイズを変えて光出力を最適化することができる。例えば、薄膜領域804の半径812を所望の値に設定して、電流だけでなく光透過率を最大にすることができる。ITO層852に使用される材料によって変わるが、半径812は、1〜1000μmの範囲を有する値に設定することができる。薄膜領域804の半径812は、例えば特定のITO材料の場合に、5μmに設定することができる。薄膜領域群または円形群804によって、光透過率を容易に高めることができるので、薄膜円形群804の百分率を高めることにより、光素子の輝度を更に上げることができる。1つの態様では、円形パターンの薄膜領域群804の合計面積は、ITO層852の合計面積の略50%を占める。
ITO層852の厚膜領域群802は、例えば図3に示す金属フィンガ群37としての機能を果たして、電流経路の幅を拡大する。同様に、薄膜領域群804によって、更に多くの量の可視光がITO層を透過して、活性層からLED素子の表面に達することができる。ITO層852によって、電流を電極850のような正電極から、図11に示していない負電極に容易に流すことができる。ITO層852に替えて、円形以外の多角形パターンを有する別の導電/光透過層を用いることができることに留意されたい。
ITO層852のような導電/光透過層または導電/光半透過層は、電流を流す、または電流を広範囲に流すことができるだけでなく、光が層852を透過することができるようにすることができる。導電/光透過層または導電/光半透過層は、ITO以外の化合物材料により形成することもできる。当該構成は、ITO層852に替えて、カーボンナノチューブ層のような別の導電/光透過層または導電/光半透過層を用いる場合に、本発明の態様(群)の基本的コンセプトを変えてしまうことはない。
図12Aは、本発明の1つの態様によるメッシュパターンを有する導電/光透過層または導電/光半透過層602を示す図600である。図600は、正電極650と、負電極604と、そして導電/光透過層または導電/光半透過層602と、を含む。層602は、1つの態様では、ITO層であり、このITO層は、多数の繰り返しメッシュパターン652を含み、各メッシュパターンは、少なくとも1つのフィンガ領域606を含む。各フィンガ領域606は更に、多数の毛状領域608を含む。複数領域を使用して、電流が正電極650から負電極604にフィンガ領域606、毛状領域608、及び薄膜領域610を通って流れる電流経路の幅を拡大する。1つ以上のブロック(またはパターン)を図600に追加するとした場合に、または図600から削除するとした場合に、本発明の例示的な態様(群)の基本的コンセプトは変わらないことに留意されたい。
各メッシュパターン652は、1つの態様では、フィンガ領域606と、そして多数の毛状領域608と、を含み、これらの領域はITO材料により形成される。ITO材料によって変わるが、フィンガ領域606及び毛状領域群608の長さを調整して電流を最適
化することができる。領域606〜608が電流経路となるのに対し、これらの厚膜領域の間のスペースが、または薄膜領域群610が光透過路となる。1つの態様では、各フィンガ領域606上の毛状領域群608は等しい間隔で配置される。更に、異なるフィンガ領域606の間の毛状領域群608は、図12Aに示すように、隣接する毛状領域群に対して交互に配置される。別の態様では、フィンガ領域606に沿った多数の毛状領域608は、異なる形状を有することができる。例えば、毛状領域群608は、直線、曲線、折れ線などを含む形状を有することができる。用途によって変わるが、毛状領域608の長さは、フィンガ領域群606の間で調整することができることに注目されたい。これらの領域の位置は、当該位置が図12Aに示される構成に限定されないことに留意されたい。
ITO層602のフィンガ領域群652は厚膜領域群であり、これらの厚膜領域は、図3に示す金属フィンガ群37と同様の機能を果たして、電流経路の幅を拡大することができる。同様に、薄膜領域群610によって、更に多くの量の光がITO層602を透過して、活性領域からLED素子の表面に達することができる。ITO層602は、p領域のような正電極650に接続されて、電流を容易に流すことができる。メサまたはウェル256を使用して、ITO層602を電極604のような負電極から分離する。ITO層602に替えて、メッシュパターン以外のパターンを有する別の導電/光透過層または導電/光半透過層を用いることができることに留意されたい。
ITO層602のような導電/光透過層または導電/光半透過層は、電流を流す、または電流を広範囲に流すことができるだけでなく、光が層602を透過することができるようにすることができる。導電/光透過層または導電/光半透過層は、ITO以外の化合物材料により形成することもできる。当該構成は、ITO層602に替えて、カーボンナノチューブ層のような別の導電/光透過層または導電/光半透過層を用いる場合に、本発明の態様(群)の基本的コンセプトを変えてしまうことはない。
図12Bは、本発明の1つの態様によるクリスマスツリー形状に配置されるメッシュパターンを有する導電/光透過層または導電/光半透過層1202を示す図1200である。図1200は、正電極650と、負電極604と、そして導電/光透過層または導電/光半透過層1202と、を含む。層1202は、クリスマスツリー形状1204を有するメッシュパターンを含むITO層であり、各クリスマスツリー形状1204は、少なくとも1つのフィンガ領域1206を含む。各フィンガ領域1206は更に、多数の毛状領域1208を含み、これらの毛状領域1208は異なる長さを有する。毛状領域群1208は、ウェル256に、より近い位置に配置される毛状領域群1208が、ウェル256から、より遠く離れて配置される毛状領域群1208よりも短くなるように配置される。複数領域を使用して、電流が正電極650から負電極604に、フィンガ領域群1206、毛状領域1208、及び薄膜領域1210を通って流れる電流経路の幅を拡大する。用途によって変わるが、フィンガ領域群1206及び毛状領域群1208は、異なる長さ、厚さ、形状、及び/又はデザインを有することができる。
フィンガ領域群1206は毛状領域群1208と一体となって厚膜領域群を構成し、これらの厚膜領域は、図3に示す金属フィンガ群37と同様の機能を果たして、電流経路の幅を拡大することができる。同様に、薄膜領域群1210によって、更に多くの量の光がITO層1202を透過して、活性層からLED素子の表面に達することができる。ITO層1202は、p電極のような正電極650に接続されて、電流を容易に流すことができる。メサまたはウェル256を使用して、ITO層1202を電極604のような負電極から分離する。ITO層1202に替えて、クリスマスツリー形状を有するパターン以外のパターンを有する別の導電/光透過層または導電/光半透過層を用いることができることに留意されたい。
ITO層1202のような導電/光透過層または導電/光半透過層は、電流を流す、または電流を広範囲に流すことができるだけでなく、光が層1202を透過することができるようにすることができる。導電/光透過層または導電/光半透過層は、ITO以外の化合物材料により形成することもできる。当該構成は、ITO層1202に替えて、カーボンナノチューブ層のような別の導電/光透過層または導電/光半透過層を用いる場合に、本発明の態様(群)の基本的コンセプトを変えてしまうことはない。
図13A〜Bは、本発明の1つの態様によるパターニング済み導電/光透過層または導電/光半透過層を有するLED素子を形成する形成プロセスを示している。LED素子の形成プロセスは、順番に行なわれる一連の工程を含み、これらの工程では、回路デザインを発光可能なLEDチップに転写する。プロセスの工程1では、n型材料層1312を、基板1310を覆うように堆積させる。例えば、基板1310はサファイア基板とすることができるのに対し、層1312はGaN層とすることができる。基板はベース材料または他の表面であり、このベース材料の上に、または他の表面に、或る材料を堆積させる、エッチング形成する、付着させる、または作製する、または形成する。基板は物理支持体ともなる。層1312は、これらには限定されないが、インジウム、ガリウム、アルミニウム、及び窒素のいずれかの組み合わせにより形成されることに留意されたい。
当該プロセスの工程2では、活性層1314を、層1312を覆うように堆積させ、活性層は機能領域であり、この機能領域では、電流が流れると、注入される電子及び正孔が再結合して光子がLEDから発生する。1つの層は、化学元素群の特定の組成、及び特定のドーピング濃度で形成される1つの膜とすることができることに留意されたい。1つの層の境界は、形成プロセスのエピタキシャル成長中の材料組成またはドーピング濃度のいずれか(或いは、両方)の変化により定義することができる。層1312〜1314は、図13Aに示していない多数の補助層を含むことにより、更に別の機能及び/又は必要な機能を発揮することができる。
当該プロセスの工程3では、p型材料層1316を、活性層1314を覆うように堆積させる。層1316は、これらには限定されないが、インジウム、ガリウム、アルミニウム、及び窒素を含む材料群で形成されることに留意されたい。例えば、層1316は、次の化学式の通りに形成することができる:
Al1−y(GaIn1−xN、 但し0≦X,Y≦1とする
図13Bは、パターニング済み導電/光透過層または導電/光半透過層を有するLED素子を形成する次の処理工程群を示している。当該プロセスの工程4では、導電/光透過層または導電/光半透過層とすることができる電流経路幅拡大層(layer of spreader)1318を堆積させて電流経路の幅を拡大する。層1318は、ITO電流経路幅拡大層とすることができ、この電流経路幅拡大層は、電流がLED層に平行な方向の横方向に流れる電流経路の幅を拡大することができる。1つの態様では、ITO層とすることができる層1318は、2つの表面または表面1340〜1342を含み、第1表面1340が層1316を覆っているのに対し、第2表面1342はパターンを含んでいる。厚膜領域群1332及び薄膜領域群1330を有するパターンは、層1318の第2表面にエッチング形成される。
当該プロセスの工程5では、層1314〜1318の一部をエッチング除去して、メサまたはウェルを形成する。層1316〜1318の材料によって変わるが、薄膜領域群及び厚膜領域群の寸法をこれらの材料に応じて調整することにより、電流経路拡幅領域だけでなく光透過率を最適化することができる。
当該プロセスの工程6では、2つのコンタクト1320〜1322を堆積させ、コンタクト1320はp電極とすることができるのに対し、コンタクト1322はn電極とする
ことができる。動作中、電流は、コンタクト1320からコンタクト1322に流れ、厚膜領域群1332によって、図13Bに示すように、電流1336が薄膜領域群1330にだけでなく層1316に流れる電流経路を拡大することができる。工程1〜6は例示のためにのみ示しているのであり、更に別の工程群を、各工程の間に、例えば工程1と2との間に追加することができることに留意されたい。これとは異なり、工程4〜5のような幾つかの工程を組み合わせてもよい。
本発明の例示的な態様は、以下に説明することになる種々の処理工程を含む。この態様の工程群は、機械実行可能命令またはコンピュータ実行可能命令で具体化することができる。命令群を使用して、これらの命令でプログラムすることができる汎用または特定用途システムに指示することにより、本発明の例示的な態様の工程群を実行させることができる。別の構成として、本発明の例示的な態様の工程群は、工程群を実行するハードワイヤドロジックを含む特定ハードウェアコンポーネント群により、またはプログラムされたコンピュータコンポーネント群及びカスタムハードウェアコンポーネント群のいずれかの組み合わせにより実行することができる。
図14は、本発明の1つの態様によるパターニング済みITO層を有するLEDまたは発光素子を形成するプロセスを示すフローチャート1400である。プロセスのブロック1402では、n型半導体層を、基板を覆うように堆積させる。当該プロセスでは、例えばn型GaN層を、サファイア基板を覆うように堆積させる。
当該プロセスのブロック1404では、活性層を、n型半導体層を覆うように堆積させ、当該活性層は、電気エネルギーを光に変換するように機能することができる。当該活性層の機能は、光子を生成することである。
当該プロセスのブロック1406では、p型半導体層を、当該活性層を覆うように堆積させてLEDを形成する。当該p型半導体層はp型GaN層とすることができることに注目されたい。
当該プロセスのブロック1408では、第1表面及び第2表面を有する導電/光透過層または導電/光半透過層を、当該p型半導体層を覆うように堆積させ、当該第1表面が当該p型半導体層を覆う。当該プロセスにおいて、1つの態様では、ITO層を、p型GaN層を覆うように堆積させる。これらの層の一部を除去すると、ウェルが形成される。
当該プロセスのブロック1410では、厚膜領域群及び薄膜領域群を導電/光透過層または導電/光半透過層の第2表面に有するパターンをエッチング形成する。第1電極を導電/光透過層または導電/光半透過層の第2表面に堆積させた後、当該プロセスでは、電源の正電位を第1電極に接続して電流を供給する。第2電極をウェル内に堆積させると、電源の負電位を第2電極に接続して電流を流れ易くする。当該パターンは、三角形、矩形、方形、円形、楕円形、台形、及び/又はいずれかの形状群、直線群、または曲線群の複合形状に配置される厚膜領域群及び薄膜領域群を含む。
図15は、本発明の1つの態様によるパターニング済み導電/光透過層または導電/光半透過層を有するLEDまたは発光素子を形成する手段を示す論理ブロック図1500である。ブロック1502では、装置は、n型半導体層を、基板を覆うように堆積させる手段を提供する。次に、当該装置は、ブロック1504において、活性層を、n型半導体層を覆うように堆積させる手段を提供する。当該装置は、ブロック1506において、p型半導体層を、当該活性層を覆うように堆積させてLEDを形成する手段を提供し続ける。ブロック1508では、導電/光透過層または導電/光半透過層を、当該p型半導体層を覆うように堆積させる手段が提供される。当該装置は、ブロック1510及び1512に
おいて、厚膜領域群及び薄膜領域群を有するパターンをエッチング形成する手段と、そして給電接続用電極コンタクト群を堆積させる手段と、を提供する。
図16は、本発明の種々の態様によるパターニング済み導電層(群)を有するLED群またはLED素子群を含む例示的な器具群500を示している。これらの器具は、ランプ502と、照明器具504と、そして街路灯506と、を含む。図16に示す器具群の各器具は、本明細書において説明したように、パターニング済み導電層を有する少なくとも1つのLEDを含む。例えば、ランプ502は、パッケージ516と、そしてLED508と、を含み、LED508は、導電/光透過層または導電/光半透過層を含む。ランプ502は、いずれのタイプの一般照明にも使用することができる。例えば、ランプ502は、自動車ヘッドランプ、街路灯、頭上照明に使用することができる、または他のいずれの一般照明用途にも使用することができる。照明器具504は、ランプ502として構成することができるランプ512に電気的に接続される電源510を含む。1つの態様では、電源510は、バッテリまたは太陽電池のような他のいずれかの適切なタイプの電源とすることができる。街路灯506は、ランプ502として構成することができるランプ514に接続される電源を含む。1つの態様では、ランプ514は、パッケージと、そしてLEDと、を含み、当該LEDは、導電/光透過層または導電/光半透過層を含む。本明細書において記載されるLEDの種々の態様は、実質的にいずれのタイプのLEDアセンブリにおける使用にも適しており、当該LEDアセンブリを今度は、いずれのタイプの照明器具にも使用することができ、そして当該LEDアセンブリは、図16に示す器具群に限定されない。
本開示の種々の態様を提供して、この技術分野の当業者が本発明を実施することができるようにしている。本開示全体を通じて提示される態様群に対する種々の変形は、この技術分野の当業者には容易に想到することができ、そして本明細書において開示されるコンセプトは、拡張することにより他の用途に適用することができる。従って、請求項は本開示の種々の態様に限定されるものではなく、請求項には、これらの請求項の文言に一致する全範囲が付与されるべきである。本開示全体を通じて記載され、かつこの技術分野の当業者に公知である、または後で公知になる、種々の態様の要素群に関する全ての構造的かつ機能的等価物は、本明細書において参照されることにより本明細書に明示的に組み込まれるのであり、かつ請求項に包含されるべきである。
更に、本明細書に開示される内容は、このような開示内容が請求項に明示的に列挙されているかどうかに関係なく、一般公衆への放棄となることはない。請求要素は、当該請求要素が、表現「means for」を使用して明示的に列挙されていない限り、または方法請求項の場合に、当該要素が表現「step for」を使用して列挙されていない限り、米国特許法第112条第6項の規定に従って解釈されるべきではない。
本発明の特定の態様を示し、そして記載してきたが、この技術分野の当業者には、本明細書において提供される示唆に基づいて、変更及び変形を、本発明の例示的な態様(群)及び本発明の更に広義の態様群から逸脱しない限り、加えることができることが明らかである。従って、添付の請求項群は、これらの請求項の範囲に、全てのこのような変更及び変形を、本発明の例示的な態様(群)の真の思想及び範囲に含まれるものとして包含するものである。

Claims (28)

  1. 基板の上に堆積させた第1導電層と、
    前記第1導電層の上に堆積させ、かつ電気エネルギーを光に変換するように構成される活性層と、
    前記活性層を覆う第1表面、及び前記第1表面とは反対側の第2表面を有する第2導電層と、
    第1表面及び第2表面を有する導電/光透過層または導電/光半透過層であって、前記導電/光透過層または導電/光半透過層の前記第1表面が、前記第2導電層の前記第2表面を直接的または間接的に覆い、前記導電/光透過層または導電/光半透過層の前記第2表面が、複数の厚膜領域及び複数の薄膜領域を有するパターンを含む、前記導電/光透過層または導電/光半透過層と、
    前記第2表面に接続される第1電極と、
    前記第1導電層に接続される第2電極とを備える、素子。
  2. 前記導電/光透過層または導電/光半透過層は、インジウム酸化錫(ITO)層であり、前記ITO層は、電流が前記第2導電層の前記第2表面を流れる電流経路の幅を拡大することができる、請求項1に記載の素子。
  3. 前記パターンの厚膜領域は、前記パターンの薄膜領域に隣接して位置する、請求項2に記載の素子。
  4. 前記第1導電層はn型窒化ガリウム(GaN)層である、請求項1に記載の素子。
  5. 前記第2導電層はp型GaN層である、請求項1に記載の素子。
  6. 前記パターンは、複数形状に配置される複数の厚膜領域、及び複数形状に配置される複数の薄膜領域を含む、請求項1に記載の素子。
  7. 前記パターンは、複数の導電/光透過フィンガまたは導電/光半透過フィンガを含む、請求項1に記載の素子。
  8. 各厚膜領域の厚さ範囲は、5〜5000オングストローム(Å)である、請求項1に記載の素子。
  9. 各薄膜領域の厚さ範囲は、5〜5000Åである、請求項1に記載の素子。
  10. 素子を形成するための方法において、
    n型半導体層を基板の上に堆積させる工程と、
    電気エネルギーを光に変換する活性層を前記n型半導体層の上に堆積させる工程と、
    p型半導体層を前記活性層の上に堆積させて、発光ダイオードを形成する工程と、
    第1表面及び第2表面を有する導電/光透過層または導電/光半透過層を前記p型半導体層の上に直接的または間接的に堆積させる工程であって、前記導電/光透過層または導電/光半透過層の前記第1表面が前記p型半導体層を覆う、前記堆積させる工程と、
    複数の厚膜領域及び複数の薄膜領域を有するパターンを、前記導電/光透過層または導電/光半透過層の前記第2表面にエッチング形成する工程とを備える、方法。
  11. 第1電極を前記導電/光透過層または導電/光半透過層の前記第2表面の前記パターンの上に堆積させる工程と、
    電源の正電位を前記第1電極に接続して電流を供給する工程と、
    をさらに備える、請求項10に記載の方法。
  12. 前記導電/光透過層または導電/光半透過層の一部、前記p型半導体層の一部、及び前記活性層の一部を除去してウェルを形成する工程と、
    第2電極を前記ウェル内に、かつ前記n型半導体層の上に堆積させる工程と、
    前記電源の負電位を前記第2電極に接続して前記電流が流れ易くする工程とをさらに備える、請求項11に記載の方法。
  13. n型半導体層を基板の上に堆積させる前記工程は、n型窒化ガリウム(GaN)層をサファイア基板の上に堆積させる工程を含み、
    p型半導体層を堆積させる前記工程は、p型GaN層を堆積させる工程を含む、請求項12に記載の方法。
  14. 導電/光透過層または導電/光半透過層を堆積させる前記工程は、インジウム酸化錫(ITO)層を堆積させる工程を含み、前記ITO層は、前記電流が前記p型GaN層を流れる電流経路の幅を拡大することができる、請求項13に記載の方法。
  15. パターンをエッチング形成する前記工程は、いずれかの単一の形状に、または複数形状の複合形状に配置される複数の厚膜領域及び薄膜領域を有するパターンを形成する工程を含む、請求項10に記載の方法。
  16. 複数の厚膜領域及び薄膜領域を有するパターンを形成する前記工程は更に、前記パターンを複数の三角形状に配置する工程を含む、請求項15に記載の方法。
  17. 複数の厚膜領域及び薄膜領域を有するパターンを形成する前記工程は更に、前記パターンを複数の矩形状に配置する工程を含む、請求項15に記載の方法。
  18. 複数の厚膜領域及び薄膜領域を有するパターンを形成する前記工程は更に、前記パターンを複数の楕円形状に配置する工程を含む、請求項15に記載の方法。
  19. パターンをエッチング形成する前記工程は、三角形状、円形状、方形状、楕円形状、台形状、または矩形状を形成する工程を含む、請求項15に記載の方法。
  20. 素子を形成するための装置において、
    n型半導体層を基板の上に堆積させる手段と、
    電気エネルギーを光に変換する活性層を前記n型半導体層の上に堆積させる手段と、
    p型半導体層を前記活性層の上に堆積させて、発光ダイオードを形成する手段と、
    第1表面及び第2表面を有する導電/光透過層または導電/光半透過層を前記p型半導体層の上に堆積させる手段であって、前記導電/光透過層または導電/光半透過層の前記第1表面が前記p型半導体層に接続される、前記堆積させる手段と、
    複数の厚膜領域及び複数の薄膜領域を有するパターンを、前記導電/光透過層または導電/光半透過層の前記第2表面にエッチング形成する手段とを備える、装置。
  21. 第1電極を前記導電/光透過層または導電/光半透過層の前記第2表面の前記パターンの上に堆積させる手段と、
    電源の正電位を前記第1電極に接続して電流を供給する手段とを備える、請求項20に記載の装置。
  22. パターンをエッチング形成する手段は、いずれかの単一の形状、または複数の形状のいずれかの複合形状を含むパターンを形成する手段を含む、請求項21に記載の装置。
  23. 発光ダイオード(LED)ランプであって、前記LEDランプは、
    パッケージと、
    前記パッケージに接続されるLED装置と、を備え、前記LED装置は、
    基板の上に堆積させた第1導電層と、
    前記第1導電層の上に堆積させ、かつ電気エネルギーを光に変換するように構成される活性層と、
    前記活性層を覆う第1表面、及び前記第1表面とは反対側の第2表面を有する第2導電層と、
    第1表面及び第2表面を有する導電/光透過層または導電/光半透過層であって、前記導電/光透過層または導電/光半透過層の前記第1表面が、前記第2導電層の前記第2表面を覆い、前記導電/光透過層または導電/光半透過層の前記第2表面が、複数の厚膜領域及び複数の薄膜領域を有するパターンを含む、前記導電/光透過層または導電/光半透過層と、
    前記第2表面に接続される第1電極と、
    前記第1導電層に接続される第2電極とを備える、発光ダイオードランプ。
  24. 前記導電/光透過層または導電/光半透過層は、インジウム酸化錫(ITO)層であり、前記ITO層は、電流が前記第2導電層の前記第2表面を流れる電流経路の幅を拡大することができる、請求項23に記載のランプ。
  25. 前記パターンの厚膜領域は、前記パターンの薄膜領域に隣接して位置する、請求項24に記載のランプ。
  26. 前記パターンは、複数形状に配置される複数の厚膜領域、及び複数形状に配置される複数の薄膜領域を含む、請求項23に記載のランプ。
  27. 発光機能を備え、かつ請求項23に記載のLEDランプを備える照明器具。
  28. 街路区域を照明する機能を備え、かつ請求項23に記載のLEDランプを備える街路灯。
JP2011547930A 2009-01-26 2009-12-11 パターニング済み導電/光透過層または導電/光半透過層を有する発光半導体素子 Expired - Fee Related JP5586630B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/359,934 2009-01-26
US12/359,934 US8183575B2 (en) 2009-01-26 2009-01-26 Method and apparatus for providing a patterned electrically conductive and optically transparent or semi-transparent layer over a lighting semiconductor device
PCT/US2009/067740 WO2010085299A1 (en) 2009-01-26 2009-12-11 A patterned electrically conductive and optically transparent layer over semiconductor device

Publications (2)

Publication Number Publication Date
JP2012516052A true JP2012516052A (ja) 2012-07-12
JP5586630B2 JP5586630B2 (ja) 2014-09-10

Family

ID=42353451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011547930A Expired - Fee Related JP5586630B2 (ja) 2009-01-26 2009-12-11 パターニング済み導電/光透過層または導電/光半透過層を有する発光半導体素子

Country Status (6)

Country Link
US (1) US8183575B2 (ja)
JP (1) JP5586630B2 (ja)
KR (1) KR20110110782A (ja)
CN (2) CN105047782B (ja)
TW (1) TWI436504B (ja)
WO (1) WO2010085299A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237174B2 (en) * 2010-05-10 2012-08-07 National Central University LED structure
JP2012227289A (ja) * 2011-04-18 2012-11-15 Toshiba Corp 半導体発光装置
CN104617198A (zh) * 2013-11-05 2015-05-13 山东浪潮华光光电子股份有限公司 利用ito区域性方阻变化改善电流扩展的发光二极管及制作方法
TW201526282A (zh) * 2013-12-30 2015-07-01 Lextar Electronics Corp 發光二極體晶片
US9647172B2 (en) * 2014-02-07 2017-05-09 Epistar Corporation Light emitting device
US9087973B1 (en) * 2014-06-20 2015-07-21 Grote Industries, Llc Egress and/or flicker-free lighting device with persistent luminescence
US10727374B2 (en) 2015-09-04 2020-07-28 Seoul Semiconductor Co., Ltd. Transparent conductive structure and formation thereof
US10741724B2 (en) 2015-10-02 2020-08-11 Seoul Viosys Co., Ltd. Light emitting diode devices with zinc oxide layer
US10981801B2 (en) 2016-04-14 2021-04-20 Seoul Semiconductor Co., Ltd. Fluid handling system for synthesis of zinc oxide
US10981800B2 (en) 2016-04-14 2021-04-20 Seoul Semiconductor Co., Ltd. Chamber enclosure and/or wafer holder for synthesis of zinc oxide
US10407315B2 (en) 2016-04-14 2019-09-10 Seoul Semiconductor Co., Ltd. Method and/or system for synthesis of zinc oxide (ZnO)
CN106206893B (zh) * 2016-07-15 2018-05-25 厦门乾照光电股份有限公司 一种提高ito电流扩展的发光二极管及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207683A (ja) * 1982-05-28 1983-12-03 Fujitsu Ltd 半導体発光装置
JP2002319704A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ledチップ
JP2006059625A (ja) * 2004-08-19 2006-03-02 Matsushita Electric Ind Co Ltd Led照明装置、ペンダント照明器具および街路灯
JP2006128227A (ja) * 2004-10-26 2006-05-18 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2006294907A (ja) * 2005-04-12 2006-10-26 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
JP2007123517A (ja) * 2005-10-27 2007-05-17 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2007165613A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2007184313A (ja) * 2005-12-29 2007-07-19 Rohm Co Ltd 半導体発光素子およびその製法
JP2008166784A (ja) * 2007-01-03 2008-07-17 Samsung Electro Mech Co Ltd 窒化物半導体発光素子
JP2008210903A (ja) * 2007-02-25 2008-09-11 Nichia Chem Ind Ltd 半導体発光素子

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220161A (ja) * 1998-01-30 1999-08-10 Oki Electric Ind Co Ltd 発光ダイオード及び発光ダイオードの製造方法
AT410266B (de) * 2000-12-28 2003-03-25 Tridonic Optoelectronics Gmbh Lichtquelle mit einem lichtemittierenden element
DE10234977A1 (de) * 2002-07-31 2004-02-12 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Dünnschicht-Halbleiterbauelement auf GaN-Basis
CN100461467C (zh) * 2002-10-03 2009-02-11 日亚化学工业株式会社 发光二极管
US6958494B2 (en) * 2003-08-14 2005-10-25 Dicon Fiberoptics, Inc. Light emitting diodes with current spreading layer
CN100499184C (zh) * 2003-09-26 2009-06-10 奥斯兰姆奥普托半导体有限责任公司 发光薄膜半导体芯片
KR100878433B1 (ko) * 2005-05-18 2009-01-13 삼성전기주식회사 발광소자의 오믹컨택층 제조방법 및 이를 이용한발광소자의 제조방법
US7759690B2 (en) * 2005-07-04 2010-07-20 Showa Denko K.K. Gallium nitride-based compound semiconductor light-emitting device
US8674375B2 (en) * 2005-07-21 2014-03-18 Cree, Inc. Roughened high refractive index layer/LED for high light extraction
KR100668964B1 (ko) * 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
JP2007273746A (ja) * 2006-03-31 2007-10-18 Sumitomo Chemical Co Ltd 固体表面の微細加工方法および発光素子
KR100755591B1 (ko) * 2006-06-22 2007-09-06 고려대학교 산학협력단 질화물계 발광소자의 제조방법
US7800122B2 (en) * 2006-09-07 2010-09-21 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Light emitting diode device, and manufacture and use thereof
KR100835059B1 (ko) * 2007-07-06 2008-06-03 삼성전자주식회사 양자점 광소자
KR101341374B1 (ko) * 2007-07-30 2013-12-16 삼성전자주식회사 광자결정 발광소자 및 그 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207683A (ja) * 1982-05-28 1983-12-03 Fujitsu Ltd 半導体発光装置
JP2002319704A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ledチップ
JP2006059625A (ja) * 2004-08-19 2006-03-02 Matsushita Electric Ind Co Ltd Led照明装置、ペンダント照明器具および街路灯
JP2006128227A (ja) * 2004-10-26 2006-05-18 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2006294907A (ja) * 2005-04-12 2006-10-26 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
JP2007123517A (ja) * 2005-10-27 2007-05-17 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2007165613A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2007184313A (ja) * 2005-12-29 2007-07-19 Rohm Co Ltd 半導体発光素子およびその製法
JP2008166784A (ja) * 2007-01-03 2008-07-17 Samsung Electro Mech Co Ltd 窒化物半導体発光素子
JP2008210903A (ja) * 2007-02-25 2008-09-11 Nichia Chem Ind Ltd 半導体発光素子

Also Published As

Publication number Publication date
JP5586630B2 (ja) 2014-09-10
KR20110110782A (ko) 2011-10-07
US20100187564A1 (en) 2010-07-29
CN105047782A (zh) 2015-11-11
TWI436504B (zh) 2014-05-01
CN102349155A (zh) 2012-02-08
US8183575B2 (en) 2012-05-22
WO2010085299A1 (en) 2010-07-29
TW201029235A (en) 2010-08-01
CN105047782B (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
JP5586630B2 (ja) パターニング済み導電/光透過層または導電/光半透過層を有する発光半導体素子
JP5368088B2 (ja) 発光ダイオードおよびその製造方法
US8138518B2 (en) Light emitting diode, package structure and manufacturing method thereof
KR102162437B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
US8022425B2 (en) Semiconductor device
JP5300078B2 (ja) フォトニック結晶発光ダイオード
KR20120083084A (ko) 나노 로드 발광 소자 및 그 제조 방법
KR101634338B1 (ko) 발광 다이오드 및 이의 제조방법
JP2013150018A (ja) 向上した電極構造を有する発光素子
TWI437738B (zh) 半導體發光元件
TW200917519A (en) Light-emitting diode chip and manufacturing method thereof
TWI390770B (zh) Diffraction grating light emitting diodes
WO2012091329A2 (ko) 발광소자의 제조방법과 이 방법에 의해 제조된 발광소자
TW201401558A (zh) 發光二極體結構及其製作方法
JP2009059851A (ja) 半導体発光ダイオード
TWI453968B (zh) 半導體發光結構
US20130026491A1 (en) Led structure and method for manufacturing thereof
JP5175121B2 (ja) 半導体素子
KR100907524B1 (ko) 발광 다이오드 소자와 그 제조 방법
TW201519474A (zh) 發光二極體結構
CN108461596B (zh) 一种发光二极管及其制备方法
TW200929593A (en) Light source with reflective pattern structure
CN104134728B (zh) 一种发光二极管的制造方法
KR101464282B1 (ko) 반도체 소자
KR101494668B1 (ko) 투명전극에 주기적 패턴이 형성된 발광다이오드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120810

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130628

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140722

R151 Written notification of patent or utility model registration

Ref document number: 5586630

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees