JP2012249313A5 - - Google Patents

Claims (11)

1. 通信媒体を介して２つ若しくはそれ以上の通信レートで通信を行う通信回路であって、
   （ｉ）２つ若しくはそれ以上の通信レートの概算公倍数に略等しく、（ｉｉ）前記２つ若しくはそれ以上の通信レートの概算公倍数に正確には一致しないインターフェースクロックレートで前記通信媒体を介して信号の送信または受信を行うように適合された可変レートインターフェース回路を含む通信回路。
2. 請求項１の通信回路において、
   前記通信回路はさらに：
   前記インターフェース回路に接続されるとともに、複数のフレームを生成するように適合されたフレーミング回路を備え、それぞれのフレームは２つ若しくはそれ以上の通信レートのうちの少なくとも１つに対応するとともに所定のフレーム長を有し；
   前記インターフェース回路に接続されるとともに、前記２つ若しくはそれ以上の通信レートにそれぞれ対応する２つ若しくはそれ以上のカスタマイズされたインターフェースクロックレートを生成するように適合された調整可能なクロック発生器を備え、それぞれのカスタマイズされたインターフェースクロックレートは前記対応するフレーム長で乗算された前記対応する通信レートに略等しく；
   前記可変レートインターフェース回路は：
   略インターフェースクロックレートで、第１の通信レートに対応する、第１のデータおよび第１の量のパディングビットを含む第１の通信フレームを、前記第１の通信レートで前記インターフェースを介して通信する手段と、
   略インターフェースクロックレートで、前記第２の通信レートに対応する、前記１の量のパディングビットとは異なる、第２のデータおよび第２の量のパディングビットを含む第２の通信フレームを、前記第１の通信レートとは異なる第２の通信レートで前記インターフェースを介して送信する手段とを備え、前記第１のデータは、前記第１の通信レートに対応するレートで通信され、前記第２のデータは、前記第２の通信レートに対応するレートで通信され；
   前記複数のフレームのそれぞれの前記フレーム長は、前記それぞれの通信レートで除算した前記２つ若しくはそれ以上の通信レートの前記概算公倍数に略等しい整数であり；
   前記２つ若しくはそれ以上の通信レートの概算公約数は約３３．３ＭＨｚおよび約３６ＭＨｚのいずれかであり；
   前記複数のフレームのそれぞれの前記フレーム長は（ｉ）約１２から約１８クロックサイクルの間、（ｉｉ）約１３から約２０クロックサイクルの間のいずれかであり；
   前記２つまたはそれ以上のカスタマイズされたクロックレートは、（ｉ）約３２ＭＨｚから約３５ＭＨｚの間、（ｉｉ）約３５ＭＨｚから約３７ＭＨｚの間のいずれかであり；
   前記第１および第２のフレームはさらにフレーミングシーケンスを備え；
   前記第１および第２のデータはマンチェスター符号であり；
   前記フレーミングシーケンスは、略固定のインターフェースクロックでの３つの連続したクロックサイクルの間の同一の値の３つの連続したビットを備える通信回路。
3. 請求項１の通信回路において、
   前記インターフェース回路に接続されるとともに複数のフレームを生成するように適合されフレーミング回路をさらに備え、それぞれのフレームは前記２つ若しくはそれ以上の通信レートの少なくとも１つに対応するとともに所定のフレーム長を備える通信回路。
4. 請求項３の通信回路において、
   前記複数のフレームのそれぞれの前記フレーム長は、前記それぞれの通信レートで除算した前記２つ若しくはそれ以上の通信レートの概算公倍数に略等しい整数である通信回路。
5. 請求項４の通信回路において、
   前記複数のフレームのそれぞれの前記フレーム長は（ｉ）約１２から約１８クロックサイクルの間、（ｉｉ）約１３から約２０クロックサイクルの間のいずれかである通信回路。
6. 請求項３の通信回路において、
   前記インターフェース回路に接続されるとともに、前記２つ若しくはそれ以上の通信レートにそれぞれ対応する２つ若しくはそれ以上のカスタマイズされたインターフェースクロックレートを生成するように適合された調整可能なクロック発生器をさらに備え、それぞれのカスタマイズされたインターフェースクロックレートは、前記対応するフレーム長によって乗算された前記対応する通信レートに略等しい通信回路。
7. 請求項６の通信回路において、
   前記２つ若しくはそれ以上のカスタマイズされたインターフェースクロックレートは（ｉ）約３２ＭＨｚから約３５ＭＨｚの間、（ｉｉ）約３５ＭＨｚから約３７ＭＨｚの間のいずれかである通信回路。
8. 通信媒体を介して複数の通信レートで通信を行う通信方法であって、
   略固定のインターフェースクロックで、第１の通信レートに対応する第１のデータおよび第１の量のパディングビットを含む第１のフレームを、前記インターフェースを介して第１の通信レートで送信するステップと、
   前記略固定のインターフェースクロックで、前記第２の通信レートに対応する、前記第１の量のパディングビットとは異なる第２のデータおよび第２の量のパディングビットを含む第２のフレームを、前記インターフェースを介して、前記第１の通信レートと異なる第２の通信レートで送信するステップとを備え、
   前記第１のデータは前記第１の通信レートに対応するレートで通信され、前記第２のデータは前記第２の通信レートに対応するレートで通信される通信方法。
9. 請求項８の通信方法において、
   前記略固定のインターフェースクロックレートは、（ｉ）約３２ＭＨｚから約３５ＭＨｚの間、（ｉｉ）約３５ＭＨｚから約３７ＭＨｚの間のいずれかの範囲で調整可能である通信方法。
10. 請求項８の通信方法において、
    前記第１および第２のフレームはさらにフレーミングシーケンスを備える通信方法。
11. 請求項１０の通信方法において、
    前記第１および第２のデータはマンチェスター符号であり、
    前記フレーミングシーケンスは前記略固定のインターフェースクロックレートでの３つの連続したクロックサイクルの間における同一の値の３つの連続したビットである通信方法。