JP2012243080A - 半導体集積回路の配線設計検証方法 - Google Patents
半導体集積回路の配線設計検証方法 Download PDFInfo
- Publication number
- JP2012243080A JP2012243080A JP2011112412A JP2011112412A JP2012243080A JP 2012243080 A JP2012243080 A JP 2012243080A JP 2011112412 A JP2011112412 A JP 2011112412A JP 2011112412 A JP2011112412 A JP 2011112412A JP 2012243080 A JP2012243080 A JP 2012243080A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- netlist
- information
- wiring width
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】検証に要する時間をより短縮できる半導体集積回路の配線設計検証方法を提供する。
【解決手段】設計仕様(S7)に基づいてユーザが回路図(S8)に入力した各配線部の最大許容電流値Imaxと、電流密度Jと、配線膜厚hとを抽出し、これらに基づいて各配線部の最小配線幅情報Wmin(S12)を求める。またレイアウトのデータ(S1)から、各配線部に対応する配線経路の情報を付した配線経路ネットリスト(S4)と、各配線部について配線幅情報を付した配線幅ネットリスト(S6)とを作成し、配線経路ネットリストにおける各配線経路について各配線部の最小配線幅情報Wminを付したものと、配線幅ネットリストにおいて対応する配線部の配線幅情報とを比較して、各配線部に流れる電流が許容されている電流値以下か否かを検証する(S13)。
【選択図】図1
【解決手段】設計仕様(S7)に基づいてユーザが回路図(S8)に入力した各配線部の最大許容電流値Imaxと、電流密度Jと、配線膜厚hとを抽出し、これらに基づいて各配線部の最小配線幅情報Wmin(S12)を求める。またレイアウトのデータ(S1)から、各配線部に対応する配線経路の情報を付した配線経路ネットリスト(S4)と、各配線部について配線幅情報を付した配線幅ネットリスト(S6)とを作成し、配線経路ネットリストにおける各配線経路について各配線部の最小配線幅情報Wminを付したものと、配線幅ネットリストにおいて対応する配線部の配線幅情報とを比較して、各配線部に流れる電流が許容されている電流値以下か否かを検証する(S13)。
【選択図】図1
Description
本発明は、半導体集積回路のレイアウトを設計した際に、各配線に流れる電流が設計仕様上許容されている電流値以下に収まっているか否かを検証する方法に関する。
半導体集積回路において、各回路素子間を接続する配線や配線間を接続するビアホール等に許容値を超える電流が流れると配線等を焼損する虞がある。このため、半導体集積回路のレイアウトを設計した場合には、各配線部に流れる電流が許容値を超えないように設計されているか否かの検証が一般に行われている。このような検証を行うための方法としては、例えば特許文献1,2等に開示がある。図6は、特許文献1,2等の手法により検証を行う場合の処理の流れを示す。回路図(S21)に各配線部の配線幅情報(S22)を付すか、又はLPE(Layout Parasitic Extraction)ネットリストから配線幅情報を抽出し、プロセスデータとして得られる電流密度,配線膜厚(S23)の情報から、各配線部についての最大許容電流情報(S24)を取得する。
それから、各配線部に最大許容電流情報を付すことで最大許容電流値の情報を持つ検出素子を挿入した検証用のネットリスト(S25)を作成すると、当該ネットリストを用いて回路動作のシミュレーション(S26)を行う。そして、前記シミュレーションの結果より、許容電流値判定(S27)、すなわち、各配線部の配線幅が最大許容電流を流せるように設計されているか否かを判定する。
しかしながら、特許文献1,2に開示されている方法は、検証を行うために何れも回路動作のシミュレーションを行うことを前提としているため、検証に時間を要するという問題がある。
本発明は上記事情に鑑みてなされたものであり、その目的は、検証に要する時間をより短縮できる半導体集積回路の配線設計検証方法を提供することにある。
本発明は上記事情に鑑みてなされたものであり、その目的は、検証に要する時間をより短縮できる半導体集積回路の配線設計検証方法を提供することにある。
請求項1記載の半導体集積回路の配線設計検証方法によれば、設計仕様に基づいてユーザが回路図に入力した各配線部の最大許容電流値と、電流密度と、配線膜厚とを抽出し、これらに基づいて各配線部の最小配線幅情報を求める。そして、レイアウトのデータから、各配線部に対応する配線経路の情報を付した配線経路ネットリストと、各配線部について配線幅情報を付した配線幅ネットリストとを作成し、配線経路ネットリストにおける各配線経路について各配線部の最小配線幅情報を付したものと、配線幅ネットリストにおいて対応する配線部の配線幅情報とを比較することで、各配線部に流れる電流が許容されている電流値以下か否かを検証する。
すなわち、各配線部の最小配線幅は、設計仕様に基づいた最大許容電流値と、電流密度と、配線膜厚とに基づいて事前に決定される。また、レイアウトデータからは、各配線部に対応して、配線経路の情報を付したネットリストと、配線幅情報を付したネットリストとが作成できる。そして、前者のネットリストで各配線経路につき各配線部の最小配線幅情報を付したものと、後者のネットリストにおける対応する配線部の配線幅情報とを比較すれば、各配線部に流れる電流が許容された電流値以下に収まっているかが検証できる。このような方法によれば、回路動作のシミュレーションを実行することなく、各配線部に付された電流値の情報を比較するだけで検証を短時間で行うことが可能になる。
以下、一実施例について図1乃至図5を参照して説明する。図1は、半導体集積回路の配線設計を検証する処理手順を示すフロー図である。尚、図1に示される処理は、パーソナルコンピュータ若しくはエンジニアリングワークステーション(EWS)などのソフトウェアにより実現される回路設計ツールやレイアウト設計ツールの機能の一部、若しくは独立したソフトウェアにより実行される。
先ずユーザが、回路図(S8)に基づいて半導体集積回路(LSI)のレイアウト設計を行うことで、レイアウトデータが作成される(S1)。そのレイアウトデータについて、回路素子間を接続する各配線部に寄生する抵抗素子を抽出して(S2)LPEネットリストを作成する(S3)。続いて、LPEネットリストから、上記各配線部を配線経路として特定するためのネットリスト(配線経路ネットリスト)を作成する(S4)。また、LPEネットリストから、上記各配線部について配線幅を抽出すると(S5)、各配線部を対応する配線幅情報に置換したネットリスト(配線幅ネットリスト)を作成する(S6)。
ここで、配線幅ネットリストについて図2を参照して説明する。図2(a)は、説明の都合上回路図で示すが、バッファ(回路素子)1の出力端子を配線2(配線部)によりビア3(配線部)に接続し、そのビア3を、配線4(配線部)を介してバッファ5の入力端子に接続する回路である。この回路について、各配線部である配線2,ビア3,配線4のレイアウト情報を配線幅W1,W2,W3に置き換えて、図2(b)に示すようなネットリストを作成する。配線2,4の配線幅W1,W3については、レイアウトの設計データをそのまま抽出する。またビア3の配線幅W2については、例えばビア3の面積を、プロセスデータ(S10)より決まる配線膜厚(S11)で除すことで得るようにする。
再び、図1を参照する。予め定められている設計仕様(S7)と、ユーザが設計した回路図(S8)とから、各配線部について許容される最大電流値Imaxが決定される(S9)。ここで一例を挙げると、ドライバ(バッファ)の出力特性が電流1Aで0.1Vに定義されている場合、公差マージンを考慮して、ドライバの出力段については電流を例えば3A程度流せるように設定する。また、温度特性を含めた公差が±50%であれば、電流の最小値は1.5A,最大値は4.5Aとなる。したがって、当該配線部の配線幅については、電流4.5Aを流すことができるように設計する必要がある。
また、上述のように、プロセスデータ(S10)からは、例えば配線材がアルミニュウム(Al)であること等から電流密度が決まり、配線設計ルールとしての配線膜厚が決まっている(S11)。そして、配線経路特定用のネットリスト(S4)と、各配線部の最大許容電流値Imaxのデータ(S9)と、電流密度及び配線膜厚のデータ(S11)とから、各配線部について定められる最小配線幅Wminが決定される(S12)。ここで、図3を参照する。例えば配線2について最大許容電流値Imax1が決まると、最小配線幅Wmin1は、電流密度をJ,配線膜厚をhとすると、
Wmin1=Imax1/(J・h) …(1)
で決定される。それから、最小配線幅情報が付された配線経路特定用ネットリスト(S12)と、配線幅ネットリスト(S6)との対応する配線部を比較することで、各配線部について許容電流値判定を行い(S13)、その判定結果を表示する(S14)。
Wmin1=Imax1/(J・h) …(1)
で決定される。それから、最小配線幅情報が付された配線経路特定用ネットリスト(S12)と、配線幅ネットリスト(S6)との対応する配線部を比較することで、各配線部について許容電流値判定を行い(S13)、その判定結果を表示する(S14)。
ここで、より具体的な例について図4を参照して説明する。図4(a)は、4つのPNPトランジスタT1〜T4のエミッタが共通に接続されている回路について、各配線部に最大電流情報を付したものである(S9)。設計仕様により、各PNPトランジスタT1〜T4のエミッタに流れる電流はそれぞれ0.1mA,0.1mA,0.2mA,0.2mAに決定されており、各エミッタに電流を供給する配線部の最大電流は0.6mAである。図4(b)は、図4(a)に示す回路図に対応するPNPトランジスタT1〜T4のレイアウト(S1)であるが、各配線部のレイアウトについては、必ずしも上記回路図に示されている通りにはならない。例えば、各エミッタに電流を供給する配線は、PNPトランジスタT4側より接続されている。
図4(b)のレイアウトからは、図4(c)に示すように、配線経路特定用のネットリスト(S4)が抽出される。抽出されたネットリストの各配線部には、一般に寄生抵抗の抵抗値(例えば5Ω)が付与されているが、本実施例では、上記ネットリストを図4(a)に示す最大電流値の情報が付与された回路図データと照合することで、各配線部について最小配線幅情報が付与されたネットリストを生成する(図4(d),S12)。尚、図4に示すネットリストは、説明の都合上視覚的に理解し易い形態で表示しており、実際のネットリストそのものではない。
例えば使用するプロセスでは、電流密度が0.4mA/μm2,配線膜厚が0.25μmに定められているとすると、各配線部の最小配線幅が図4(d)に示すように求められる。例えば、最大許容電流値が0.1mAであるPNPトランジスタT1のエミッタ配線部の最小配線幅をWmin1とすると、(1)式より
Wmin1=0.1mA/(0.4mA/μm2×0.25μm)=1μm
となる。また、PNPトランジスタT2,T3のエミッタ間を接続する配線部の最小配線幅は2μmに、PNPトランジスタT3,T4のエミッタ間を接続する配線部の最小配線幅は4μmになっている。
Wmin1=0.1mA/(0.4mA/μm2×0.25μm)=1μm
となる。また、PNPトランジスタT2,T3のエミッタ間を接続する配線部の最小配線幅は2μmに、PNPトランジスタT3,T4のエミッタ間を接続する配線部の最小配線幅は4μmになっている。
また、図4(b)のレイアウトからは、図4(e)に示すように、各配線部について実際に設計された配線幅に置換されたネットリストが得られる(S6)。そして、S13では、図4(d)と図4(e)とを、それぞれ対応する配線部について比較することで、後者の配線幅が前者の最小配線幅以上となっているか否かが判定される。図4(e)に示す例では、PNPトランジスタT2,T3のエミッタ間、PNPトランジスタT3,T4のエミッタ間をそれぞれ接続する配線部の各配線幅が、最少配線幅2μm,4μmを下回っていると共に、PNPトランジスタT4のエミッタに接続される共通配線部の配線幅が最少配線幅6μmを下回っていることで、S14ではエラー判定が行われる。
図5は、エラーメッセージの具体的な出力例であり、(a)は図4(e)相当図、(b)は図4(d)と同じ図である。図5(a)では、PNPトランジスタT4のエミッタ側共通配線部の配線幅のみが最少配線幅6μmを下回っている。この時、例えば図中の囲み部分;配線Aをディスプレイの画面上でハイライト表示(クロスプロービング)する。尚、図5(a),(b)が同一の画面内に同時表示させても良いし、表示切り替えにより何れか一方を交互に表示させても良い。
以上のように本実施例によれば、設計仕様に基づいてユーザが回路図に入力した各配線部の最大許容電流値Imaxと、電流密度Jと、配線膜厚hとを抽出し、これらに基づいて各配線部の最小配線幅情報Wminを求める。そして、レイアウトのデータから、各配線部に対応する配線経路の情報を付した配線経路ネットリストと、各配線部について配線幅情報を付した配線幅ネットリストとを作成し、配線経路ネットリストにおける各配線経路について各配線部の最小配線幅情報Wminを付したものと、配線幅ネットリストにおいて対応する配線部の配線幅情報とを比較して、各配線部に流れる電流が許容されている電流値以下か否かを検証するようにした。したがって、回路動作のシミュレーションを実行することなく、各配線部に付された電流値の情報を比較するだけで検証を短時間で行うことが可能になる。
本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変型又は拡張が可能である。
エラーメッセージは、音声により出力しても良い。
回路素子は、バッファやPNPトランジスタに限ることなく、その他の能動素子,受動素子でも良い。
抵抗値や、プロセスデータに基づく電流密度や配線膜厚等の具体数値は適宜変更して良い。また、配線材はアルミニュウムに限ることは無い。
配線幅ネットリストについては配線幅情報に置換したものに限らず、少なくとも配線幅情報が付されたネットリストであれば良い。
エラーメッセージは、音声により出力しても良い。
回路素子は、バッファやPNPトランジスタに限ることなく、その他の能動素子,受動素子でも良い。
抵抗値や、プロセスデータに基づく電流密度や配線膜厚等の具体数値は適宜変更して良い。また、配線材はアルミニュウムに限ることは無い。
配線幅ネットリストについては配線幅情報に置換したものに限らず、少なくとも配線幅情報が付されたネットリストであれば良い。
図面中、1はバッファ(回路素子)、2は配線(配線部)、3はビア(配線部)、4は配線(配線部)、5はバッファ(回路素子)を示す。
Claims (1)
- 半導体集積回路のレイアウトを設計した際に、各配線部に流れる電流が設計仕様上許容されている電流値以下に収まっているか否かを検証する方法であって、
設計仕様に基づいてユーザが回路図に入力した各配線部の最大許容電流値と、電流密度と、配線膜厚とを抽出し、これらに基づいて前記各配線部の最小配線幅情報を求め、
前記レイアウトのデータから、前記各配線部に対応する配線経路の情報を付した配線経路ネットリストと、前記各配線部について配線幅情報を付した配線幅ネットリストとを作成し、
前記配線経路ネットリストにおける各配線経路について、前記各配線部の最小配線幅情報を付したものと、前記配線幅ネットリストにおいて対応する配線部の配線幅情報とを比較することで、各配線部に流れる電流が許容されている電流値以下か否かを検証することを特徴とする半導体集積回路の配線設計検証方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011112412A JP2012243080A (ja) | 2011-05-19 | 2011-05-19 | 半導体集積回路の配線設計検証方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011112412A JP2012243080A (ja) | 2011-05-19 | 2011-05-19 | 半導体集積回路の配線設計検証方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012243080A true JP2012243080A (ja) | 2012-12-10 |
Family
ID=47464727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011112412A Withdrawn JP2012243080A (ja) | 2011-05-19 | 2011-05-19 | 半導体集積回路の配線設計検証方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012243080A (ja) |
-
2011
- 2011-05-19 JP JP2011112412A patent/JP2012243080A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7657852B2 (en) | System and technique of pattern matching and pattern replacement | |
JP5262401B2 (ja) | 半導体装置の設計方法、プログラム及び半導体装置 | |
US9785740B2 (en) | Computer implemented system and method for modifying a layout of standard cells defining a circuit component | |
TWI410819B (zh) | 考量元件與佈線對稱之類比佈局方法 | |
EP3239865A1 (en) | Method for analyzing ir drop and electromigration of ic | |
TW201901498A (zh) | 對積體電路中的通孔柱佈置進行最佳化的方法 | |
KR101698248B1 (ko) | 집적 회로의 제조 방법 및 레이아웃 | |
JP4495557B2 (ja) | 半導体集積回路のレイアウト装置、半導体集積回路のレイアウトプログラムおよび半導体集積回路のレイアウトシステム | |
US7340699B2 (en) | Analysis apparatus for semiconductor LSI circuit electrostatic discharge by calculating inter-pad voltage between pads | |
JP2012243080A (ja) | 半導体集積回路の配線設計検証方法 | |
Wang et al. | IR-aware power net routing for multi-voltage mixed-signal design | |
JP2006155524A (ja) | 半導体集積回路の検証方法、検証装置および検証プログラム | |
TWI775299B (zh) | 在電子設計自動化平台上進行電壓規則檢查的電腦實施方法 | |
JP2004013821A (ja) | 半導体集積回路設計方法および設計装置 | |
JP2009276905A (ja) | レイアウト検証装置、レイアウト検証方法、及びプログラム | |
JP2009276987A (ja) | 回路設計検証方法 | |
JP2005129869A (ja) | 半導体集積回路設計方法 | |
Hakim et al. | Routability-Driven Timing Optimization | |
JP2012068798A (ja) | Esd検証装置、esd検証方法およびesd検証プログラム | |
JP2000035982A (ja) | Lsi設計用検証装置 | |
JP2013182472A (ja) | 半導体集積回路の設計方法 | |
JP2009283657A (ja) | 半導体集積回路のレイアウト生成装置およびレイアウト設計方法 | |
JP2014126897A (ja) | シミュレーション装置およびシミュレーション方法 | |
JP2014142694A (ja) | 半導体集積回路のレイアウト設計検証方法 | |
Lomelí-Illescas et al. | A tool for the automatic generation and analysis of regular analog layout modules |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140805 |