JP2012213887A

JP2012213887A - 液体吐出ヘッドおよび液体吐出装置

Info

Publication number: JP2012213887A
Application number: JP2011079803A
Authority: JP
Inventors: Masanobu Omura; 昌伸大村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2011-03-31
Filing date: 2011-03-31
Publication date: 2012-11-08
Anticipated expiration: 2031-03-31
Also published as: JP5909049B2; US20120249635A1; EP2505358A1; CN102729630B; CN102729630A; EP2505358B1; US8833883B2

Abstract

【課題】低コスト化に有利な簡単な構成を有する記録ヘッドを提供する。
【解決手段】液体吐出ヘッドは、第１電圧の供給を受けて動作し、液体の吐出を制御する吐出制御信号を生成する信号処理回路と、電気熱変換素子、電気熱変換素子を駆動する駆動素子１０、および、信号処理回路から吐出制御信号を受けて第１電圧よりも高い第２電圧を有する駆動信号を駆動素子に出力する制御回路２０を含む液体駆動回路１０４と、第１電圧を監視し、第１電圧の低下に応じて停止信号を出力する監視回路１０７とを備える。制御回路は、停止信号に応じて駆動素子による電気熱変換素子の駆動を停止させるように構成され、監視回路は、電源ノードの側にドレインが接続され、接地の側にソースが接続され、第１電圧がゲートに供給されるトランジスタと、電源ノードとドレインとの間に配置され、ソースとドレインとの間に印加される電圧を低下させる電圧降下回路１０８と、を含む。
【選択図】図１

Description

本発明は、液体吐出ヘッドおよび液体吐出装置に関する。

特許文献１には、複数の電気接点を介して制御信号および記録データが供給される記録ヘッドが記載されている。この記録ヘッドは、記録要素を駆動するための電圧を受ける第１の接点と、記録要素の駆動を制御するための制御回路と、制御回路を駆動するための電圧を受ける第２の接点とを有する。この記録ヘッドはまた、第２の接点における電圧を監視する監視回路（ＶＤＤモニタ回路）と、監視回路によって第２の接点の電圧が低下したことが検出された場合に制御回路による記録要素の駆動を停止させる保護回路とを有する。監視回路（ＶＤＤモニタ回路）は、ＶＤＤ電源が接続された第２の接点（パッド）に入力端子が接続された初段のインバータと、そのインバータの後段に接続された複数のインバータと、第２の接点と接地との間に接続されたプルダウン抵抗とを含む。これらのインバータには、ヒータの駆動電圧と等しい電源電圧ＶＨ（ＶＨ＞ＶＤＤ）が供給される。監視回路は、記録ヘッドが搭載された記録装置から記録ヘッドに対するＶＤＤ電源の供給が何らかの原因で遮断された場合に、それによる第２の接点の電圧が低下したことを検出し、これにより保護回路が作動する。

特開２０００−１４１６６０号公報

特許文献１には、監視回路のインバータの具体的な構成が記載されていない。仮に、該インバータが通常のＣＭＯＳ（ＰＭＯＳおよびＮＭＯＳトランジスタ）で構成され、ＶＤＤ電源が３Ｖ、ヒータの駆動電圧ＶＨが２４Ｖである場合、ＰＭＯＳのゲートとソースとの間には、約２１Ｖの電圧が印加されることになる。これでは、初段のインバータの出力論理が確定しない、或いは、大きな貫通電流が流れてしまう。この問題点を解決するためには、しきい値電圧が非常に高いＰＭＯＳトランジスタを用意するか、あるいは、ＰＭＯＳトランジスタのゲート長を非常に大きくするといった対策が必要である。しかしながら、しきい値電圧が非常に高いＰＭＯＳトランジスタを用意するためには、通常のＰＭＯＳトランジスタの製造プロセスとは別に特別な半導体製造プロセスを用いる必要がありコストアップにつながる。また、ＰＭＯＳトランジスタのゲート長を非常に大きくするとチップサイズが大きくなってしまうという懸念点が新たに発生する。

本発明は、上記の課題認識を契機としてなされたものであり、低コスト化に有利な簡単な構成を有する記録ヘッドを提供することを目的とする。

本発明の１つの側面は、液体を吐出する液体吐出ヘッドに係り、前記液体吐出ヘッドは、第１電圧の供給を受けて動作し、液体の吐出を制御する吐出制御信号を生成する信号処理回路と、電気熱変換素子、前記電気熱変換素子を駆動する駆動素子、および、前記信号処理回路から前記吐出制御信号を受けて前記第１電圧よりも高い第２電圧を有する駆動信号を前記駆動素子に出力する制御回路を含む液体駆動回路と、前記第１電圧を監視し、前記第１電圧の低下に応じて停止信号を出力する監視回路と、を備え、前記制御回路は、前記停止信号に応じて前記駆動素子による前記電気熱変換素子の駆動を停止させるように構成され、前記監視回路は、電源ノードの側にドレインが接続され、接地の側にソースが接続され、前記第１電圧がゲートに供給されるトランジスタと、前記電源ノードと前記ドレインとの間に配置され、前記ソースと前記ドレインとの間に印加される電圧を低下させる電圧降下回路と、を含み、前記停止信号は、前記ドレイン、または前記ドレインの電圧に依存して電圧が変化するノードから出力される。

本発明によれば、低コスト化に有利な簡単な構成を有する記録ヘッドが提供される。

第１実施形態のインク吐出ヘッドの構成を示す図。レベルコンバータの構成例を示す図。電圧降下回路の例を示す図。第２実施形態のインク吐出ヘッドの構成を示す図。

本発明の液体吐出ヘッドは、例えば、紙などの媒体あるいは部材に画像を記録するヘッドとして、あるいは、ＤＮＡチップ、有機トランジスタ、カラーフィルタなどデバイスを製造するために基板などの物体に液体を塗布するヘッドとして実施されうる。本発明の液体吐出装置は、液体吐出ヘッドとそれを搭載する本体部を備え、該本体部は、例えば、該液体吐出ヘッドを移動させる駆動機構を備えうる。以下の実施形態では、吐出させる液体としてインクを用いる例を説明する。

図１を参照しながら本発明の第１実施形態のインク吐出ヘッド（液体吐出ヘッド）１００について説明する。なお、図１では、電気熱変換素子Ｒｈによって加熱されるインクを吐出するインクノズルや、該インクノズルにインクを供給するインク供給部などは省略されている。インク吐出ヘッド１００は、信号処理回路１０１と、アレイ状に配列された複数のインク駆動回路（液体駆動回路）１０４と、監視回路１０７とを備えている。ここで、１つのインク駆動回路１０４が１つのインクノズルに対応する。

信号処理回路１０１は、電源電圧として第１電圧ＶＤＤの供給を受けて動作し、本体部から送られてくる画像信号に基づいて、インクの吐出を制御する吐出制御信号を生成する。ここで、インク吐出制御信号は、インクを吐出するか否かを示す信号である。各インク駆動回路１０４は、例えば、電気熱変換素子（例えば抵抗素子）Ｒｈ、駆動素子１０および制御回路２０を含む。駆動素子１０および電気熱変換素子Ｒｈは、吐出用電圧ＶＨと吐出用接地ＧＮＤＨとの間に直列に接続されている。制御回路２０は、信号処理回路１０１から吐出制御信号を受けて、第１電圧ＶＤＤよりも高い第２電圧ＶＨＴ１を有する駆動信号を駆動素子１０に出力する。駆動素子１０は、例えば、ＤＭＯＳ（ＤｉｆｆｕｓｅｄＭＯＳ）トランジスタなどのＭＯＳトランジスタを含みうる。ＤＭＯＳトランジスタは、オン抵抗値が小さいという特徴を有する。

監視回路１０７は、第１電圧ＶＤＤを監視し、第１電圧ＶＤＤの低下に応じて停止信号を停止信号線１０６に出力する。各インク駆動回路１０４の制御回路２０は、停止信号に応じて駆動素子１０による電気熱変換素子Ｒｈの駆動を停止させるように構成されている。監視回路１０７は、トランジスタ（ＮＭＯＳトランジスタ）ＭＮ２と、電圧降下回路１０８とを含む。トランジスタＭＮ２は、第１電圧ＶＤＤより高い第３電圧ＶＨＴ２が供給される電源ノードＰＳＮの側にドレインが接続され、接地の側にソースが接続され、第１電圧ＶＤＤがゲートに供給される。電圧降下回路１０８は、電源ノードＰＳＮとトランジスタＭＮ２のドレインとの間に配置されていて、トランジスタＭＮ２のソースとのドレインとの間に印加される電圧を低下させる。停止信号線１０６に出力される停止信号は、この実施形態では、トランジスタＭＮ２のドレインから出力される。第２電圧ＶＨＴ１と第３電圧ＶＨＴ２とは、同じ電圧であってもよいし、異なる電圧であってもよい。

トランジスタＭＮ２のしきい値電圧は、第１電源ＶＤＤより小さい。また、トランジスタＭＮ２は、そのゲートに所定レベル以上の電圧が印加されたときのトランジスタＭＮ２のインピーダンス（抵抗値）が電圧降下回路１０８のインピーダンス（抵抗値）より十分に小さくなる特性を有する。監視回路１０７は、アレイ状態に配列された複数のインク駆動回路１０４からなる領域の外側に配置されうる。

信号処理回路１０１は、例えば、インク吐出装置の本体部から送られてくる画像信号を処理して複数ビットからなるブロック選択信号および複数ビットからなる吐出制御信号を生成し、ブロック選択信号線１０２、吐出制御信号線１０３にそれぞれ出力する。ここで、ブロック選択信号および吐出制御信号は、論理ハイレベルが第１電圧ＶＤＤを有する。複数のインク駆動回路１０４は、複数のグループに分けられていて、ブロック選択信号線１０２に出力されるブロック選択信号は、複数のインク駆動回路１０４のうち選択すべきグループを示す。吐出制御信号線１０３に出力される吐出制御信号は、前述のように、形成すべき画像に応じて生成された信号であり、インクを吐出するか否かを示す信号である。インク駆動回路１０４に入力されるブロック選択信号および吐出制御信号がともにアクティブレベルである場合に、そのインク駆動回路１０４の制御回路２０は、そのインク駆動回路２０１の駆動素子１０を動作（オン）させる。これにより、そのインク駆動回路２０１の電気熱変換素子Ｒｈが駆動され、電気熱変換素子Ｒｈが発生する熱によってインクが吐出される。

インク駆動回路１０４の制御回路２０は、ＡＮＤ回路２１と、レベルコンバータ１０５と、ＮＯＲ回路２３とを含みうる。ＡＮＤ回路２１は、電源電圧として第１電圧ＶＤＤの供給を受けて動作し、ブロック選択信号線１０２および吐出制御信号線１０３に出力されたブロック選択信号および吐出制御信号の論理積を演算し、該論理積を出力する。ここで、ＡＮＤ回路２１の動作は、入力されるブロック選択信号がアクティブレベルであるときに、入力される吐出制御信号を出力側に通過させる動作として理解することもできる。

レベルコンバータ１０５は、電源電圧として第１電圧ＶＤＤおよび第２電圧ＶＨＴ１の供給を受けて動作し、論理ハイレベルが第２電圧ＶＨＴ１を有する駆動信号（吐出制御信号に応じた信号）を駆動素子１０に出力する。ＮＯＲ回路２３は、電源電圧として第２電圧ＶＨＴ１の供給を受けて動作する。ＮＯＲ回路２３は、レベルコンバータ１０５から出力される駆動信号を受ける第１入力端子、監視回路１０７から出力される停止信号を受ける第２入力端子、および、駆動素子１０に接続された出力端子を有する。ＮＯＲ回路２３は、該駆動信号と該停止信号との否定論理和を演算し、該否定論理和を駆動素子１０に出力する。

図３（ａ）〜（ｃ）は、電圧降下回路１０８の構成例を示している。図３（ａ）に示す例では、電圧降下回路１０８は、抵抗素子を含む。第１電源ＶＤＤが印加されているときの監視回路１０７における消費電流を小さくするためには、該抵抗素子の抵抗値を大きくするべきである。図３（ｂ）に示す例では、電圧降下回路１０８は、少なくとも１つのダイオードを含む。図３（ｃ）に示す例では、電圧降下回路１０８は、少なくとも１つの、ダイオード接続されたＭＯＳトランジスタを含む。図３（ｃ）に示す例では、ＰＭＯＳトランジスタが採用されているが、これに代えてＮＭＯＳトランジスタが採用されてもよい。図３（ａ）〜（ｃ）に示す３つの構成例の少なくとも２つを組み合わせてもよい。電圧降下回路１０８を設けることにより、トランジスタＭＮ２のゲートとドレインとの間に印加される電圧を低下させることができる。

ここで、第１電圧ＶＤＤ、第２電圧ＶＨ１、第３電圧ＶＨ２、駆動用電圧ＶＨについて説明する。１つの実施形式において、第１電圧ＶＤＤは３〜５Ｖ、駆動用電圧ＶＨは２４Ｖであり、第２電圧ＶＨ１と第３電圧ＶＨ２とは同じ電圧でありうる。第２電圧ＶＨ１は、駆動素子１０としてのＮＭＯＳトランジスタのゲートに印加される電圧であり、電圧が高い方がＮＭＯＳトランジスタのＯＮ抵抗を小さくすることができる。したがって、第２電圧ＶＨ１は、駆動用電圧ＶＨと同じ電圧にされうる。しかしながら、第２電圧ＶＨＴ１を駆動用電圧ＶＨと同じ電圧にする場合、レベルコンバータ１０５を構成するＰＭＯＳとして、ドレイン・バックゲート耐圧を確保すべく高耐圧ＰＭＯＳが必要になってしまい、半導体製造プロセスのコストアップになりかねない。したがって、レベルコンバータ１０５を構成するＰＭＯＳの耐圧を保証できる範囲で第２電圧ＶＨＴ１を高くして、第１電圧ＶＤＤと駆動用電圧ＶＨとの中間電圧とすることが望ましい。第２電圧ＶＨＴ１および第３電圧ＶＨＴ２を第１電圧ＶＤＤと駆動用電圧ＶＨとの間の中間電圧とする場合において、第２電圧ＶＨＴ１および第３電圧ＶＨＴ２は、本体部から供給されうる。あるいは、インク吐出ヘッド１００に降圧回路を設けて、該降圧回路によって駆動用電圧ＶＨを降圧することによって第２電圧ＶＨＴ１および第３電圧ＶＨＴ２が生成されてもよい。

以下、図２を参照しながらレベルコンバータ１０５の構成例を説明する。ＡＮＤ回路２１の出力端子）は、電源電圧として第１電圧ＶＤＤの供給を受けて動作する第１インバータ回路ＩＮＶ１の入力端子に接続されている。第１インバータ回路ＩＮＶ１の出力端子は、電源電圧として第１電圧ＶＤＤの供給を受けて動作する第２インバータ回路ＩＮＶ２とＮＭＯＳトランジスタＭＮ３のゲート、および、ＰＭＯＳトランジスタＭＰ１のゲートに接続されている。第２インバータ回路ＩＮＶ２の出力端子は、ＮＭＯＳトランジスタＭＮ４のゲートとＰＭＯＳトランジスタＭＰ２のゲートに接続されている。ＮＭＯＳトランジスタＮＭ３のソースおよびＮＭＯＳトランジスタＭＮ４のソースは、接地されている。ＮＭＯＳトランジスタＮＮ３のドレインは、ＰＭＯＳトランジスタＭＰ１のドレインとＰＭＯＳトランジスタＭＰ３のゲートに接続されている。ＮＭＯＳトランジスタＭＮ４のドレインは、ＰＭＯＳトランジスタＭＰ２のドレインとＰＭＯＳトランジスタＭＰ４のゲートに接続され、この接続点がレベルコンバータ１０５の出力ノードＯＵＴとなる。以上の構成により、第１電圧ＶＤＤの電圧振幅を有する信号を第２電圧ＶＨＴ１の電圧振幅を有する信号に変換することができる。

インク吐出ヘッド１００の信号処理回路１０１、複数のインク駆動回路１０４および監視回路１０７は、シリコン基板などの半導体基板に半導体集積回路として形成されうる。半導体集積回路は、ＰＮ接合を有するので、本体部からの第１電圧ＶＤＤの供給が遮断されると、第１電圧ＶＤＤの供給ライン（電源ライン）がほぼ接地レベルになる。したがって、レベルコンバータ１０５のうち第１電圧ＶＤＤの供給ラインに接続されているインバータ回路ＩＮＶ１、ＩＮＶ２の出力信号は、ほぼ接地レベルになり、ＮＭＯＳトランジスタＭＮ３、ＭＮ４がＯＦＦ状態になる。しかしながら、第１電圧ＶＤＤが印加されず、第２電圧ＶＨＴ１が印加された状態では、トランジスタＭＰ３、ＭＰ４のゲートの電圧が不定であるので、レベルコンバータ１０５の出力ノードＯＵＴの電圧が不定となる。一方、監視回路１０７は、第１電圧ＶＤＤが印加されていない状態では、第１電圧ＶＤＤの供給ラインの電圧がほぼ接地レベルであるので、トランジスタＭＮ２はＯＦＦ状態となる。そのため、停止信号線１０６上の停止信号は、論理ハイレベル、すなわち、ほぼ第３電圧ＶＨＴ２の電圧になる。

停止信号が論理ハイレベルである場合、インク駆動回路１０４の制御回路２０のＮＯＲ回路２３の出力レベルは、レベルコンバータ１０５の出力に関係なく論理ローレベル（ほぼ接地レベル）になる。これにより、第１電圧ＶＤＤが印加されていない状態では、監視回路１０７のトランジスタＭＮ１がＯＦＦ状態を維持するので、電気熱変換素子Ｒｈに流れる電流を遮断することができる。一方、第１電圧ＶＤＤが適正に印加された状態では、監視回路１０７のトランジスタＭＮ２がＯＮ状態を維持するので、停止信号線１０６上の停止信号が論理ローレベルとなり、通常の動作に影響を及ぼさないことが分かる。

以上のように、第１実施形態によれば、第３電圧ＶＨＴ２と接地との間に電圧降下回路１０８とトランジスタＭＮ２とを直列に配置し、トランジスタＭＮ２のゲートに第１電圧ＶＤＤが印加され、トランジスタＭＮ２のドレインから停止信号が出力される。このような構成を採用することにより、監視回路１０７の構成を単純化することができる。これは、低コスト化に寄与しうる。また、第１実施形態によれば、各インク駆動回路１０４のレベルコンバータ１０５と駆動素子１０との間にＮＯＲ回路２３が配置され、ＮＯＲ回路２３の１つの入力端子に停止信号が供給される。このような単純な構成においても、第１電圧ＶＤＤの遮断時に駆動素子１０を確実に停止させることができる。

図４を参照しながら本発明の第２実施形態のインク吐出ヘッド１００について説明する。なお、ここで言及しない事項は、第１実施形態にしたがいうる。第２実施形態は、第１実施形態のインク駆動回路１０４および監視回路１０７をインク駆動回路２０１および監視回路２０２で置き換えた構成を有する。

各インク駆動回路２０１は、例えば、電気熱変換素子（例えば、抵抗素子）Ｒｈ、駆動素子１０および制御回路２２０を含む。駆動素子１０は、吐出用電圧ＶＨと接地との間に、電気熱変換素子Ｒｈと直列に接続されている。制御回路２２０は、信号処理回路１０１から吐出制御信号を受けて、論理ハイレベルが第１電圧ＶＤＤよりも高い第２電圧ＶＨＴ１を有する駆動信号を駆動素子１０に出力する。各インク駆動回路２０１の制御回路２２０は、監視回路１０７から停止信号線１０６に出力される停止信号に応じて駆動素子１０による電気熱変換素子Ｒｈの駆動を停止させるように構成されている。

インク駆動回路２０１の制御回路２２０は、ＡＮＤ回路２１と、レベルコンバータ１０５と、インバータ２３１と、プルアップトランジスタ２３２とを含みうる。ＡＮＤ回路２１およびレベルコンバータ１０５については、第１実施形態と同様である。インバータ２３１は、電源電圧として第２電圧ＶＨＴ１の供給を受けて動作する。インバータ２３１は、レベルコンバータ１０５から出力される駆動信号（吐出制御信号に応じた信号）を受ける入力端子、および、駆動素子１０に接続された出力端子を有する。プルアップトランジスタ２３２は、監視回路１０７から停止信号線１０６に出力される停止信号に応じてインバータ２３１の入力端子の電圧をプルアップする。

監視回路２０２は、第１電圧ＶＤＤを監視し、第１電圧ＶＤＤの低下に応じて停止信号を停止信号線１０６に出力する。各インク駆動回路２０１の制御回路２２０は、停止信号に応じて駆動素子１０による電気熱変換素子Ｒｈの駆動を停止させるように構成されている。監視回路２０２は、トランジスタ（ＮＭＯＳトランジスタ）ＭＮ２と、電圧降下回路１０８とを含む。トランジスタＭＮ２は、第１電圧ＶＤＤより高い第３電圧ＶＨＴ２が供給される電源ノードＰＳＮの側にドレインが接続され、接地の側にソースが接続され、第１電圧ＶＤＤがゲートに供給される。電圧降下回路１０８は、電源ノードＰＳＮとトランジスタＭＮ２のドレインとの間に配置されていて、トランジスタＭＮ２のソースとドレインとの間に印加される電圧を低下させる。第２電圧ＶＨＴ１と第３電圧ＶＨＴ２とは、同じ電圧であってもよいし、異なる電圧であってもよい。

監視回路２０２は、更に、カレントミラー回路２４０と、第４トランジスタＭＮ５とを含む。カレントミラー回路２４０は、電源ノードＰＳＮと電圧降下回路１０８との間に配置された第２トランジスタＭＰ６と、電源ノードＰＳＮと出力ノードＯＵＴＮとの間に配置された第３トランジスタＭＰ７とで構成される。ここで、第２トランジスタＭＰ６のゲートと第３トランジスタＭＰ７のゲートは、第２トランジスタＭＰ６のドレインに接続されている。第４トランジスタＭＮ５は、出力ノードＯＵＴＮにドレインが接続され、接地の側にソースが接続され、トランジスタＭＮ２のドレインにゲートが接続されている。停止信号線１０６に出力される停止信号は、この実施形態では、出力ノードＯＵＴから出力される。ここで、出力ノードＯＵＴＮは、トランジスタＭＮ２のドレインの電圧に依存して電圧が変化するノードである。

本体部からの第１電圧ＶＤＤの供給が遮断され、その供給ラインの電圧がほぼ接地レベルになると、トランジスタＭＮ２がＯＦＦ状態になり、トランジスタＭＰ６には電流が流れない。したがって、トランジスタＭＮ２のドレインおよびトランジスタＭＰ６のドレイン（およびゲート）は、ほぼ第３電圧ＶＨＴ２まで上昇する。トランジスタＭＮ２のドレインは、トランジスタＭＮ５のゲートと接続されているので、ＮＭＯＳトランジスタＭＮ５はＯＮ状態となる。一方、トランジスタＭＰ６のドレイン（およびゲート）は、トランジスタＭＰ７のゲートに接続されているので、トランジスタＭＰ７はＯＦＦ状態となる。したがって、出力ノードＯＵＴＮから停止信号線１０６に出力される停止信号は、論理ローレベル（ほぼ接地レベル）となる。

第１電圧ＶＤＤが印加されず、第２電圧ＶＨＴ１が印加された状態では、トランジスタＭＰ３、ＭＰ４のゲートの電圧が不定であるので、レベルコンバータ１０５の出力ノードＯＵＴの電圧が不定となる。しかし、監視回路２０２の出力ノードＯＵＴＮから出力される停止信号は論理ローベルであるので、プルアップトランジスタ２３２がＯＮ状態となり、インバータＩＮＶ３の入力信号を強制的に論理ハイレベルに固定することができる。

したがって、駆動素子１０としてのトランジスタＭＮ１のゲートの電圧は、論理ローレベル（ほぼ接地レベル）となり、ＯＦＦ状態を維持する。よって、電気熱変換素子Ｒｈに流れる電流を遮断することができる。一方、第１電圧ＶＤＤが適正に印加された状態では、プルアップトランジスタ２３２はＯＦＦ状態になるので、通常の動作に影響を及ぼさないことが分かる。

第２実施形態によれば、第１実施形態のようなＮＯＲ回路２３を有するインク駆動回路１０４に比べて、少ない素子数でインク駆動回路２０１（あるいは制御回路２２０）を構成することができる。なお、ＣＭＯＳ構成のＮＯＲ回路は、一般には４つのトランジスタで構成され、ＣＭＯＳ構成のインバータ回路は、一般には２つのトランジスタで構成される。

Claims

液体を吐出する液体吐出ヘッドであって、
第１電圧の供給を受けて動作し、液体の吐出を制御する吐出制御信号を生成する信号処理回路と、
電気熱変換素子、前記電気熱変換素子を駆動する駆動素子、および、前記信号処理回路から前記吐出制御信号を受けて前記第１電圧よりも高い第２電圧を有する駆動信号を前記駆動素子に出力する制御回路を含む液体駆動回路と、
前記第１電圧を監視し、前記第１電圧の低下に応じて停止信号を出力する監視回路と、を備え、
前記制御回路は、前記停止信号に応じて前記駆動素子による前記電気熱変換素子の駆動を停止させるように構成され、
前記監視回路は、
電源ノードの側にドレインが接続され、接地の側にソースが接続され、前記第１電圧がゲートに供給されるトランジスタと、
前記電源ノードと前記ドレインとの間に配置され、前記ソースと前記ドレインとの間に印加される電圧を低下させる電圧降下回路と、を含み、
前記停止信号は、前記ドレイン、または前記ドレインの電圧に依存して電圧が変化するノードから出力される、
ことを特徴とする液体吐出ヘッド。
前記停止信号は、前記ドレインから出力され、
前記制御回路は、前記吐出制御信号に応じた信号を受ける第１入力端子、前記停止信号を受ける第２入力端子、および、前記駆動素子に接続された出力端子を有するＮＯＲ回路を含む、
ことを特徴とする請求項１に記載の液体吐出ヘッド。
前記監視回路は、
前記電源ノードと前記電圧降下回路との間に配置された第２トランジスタと、前記電源ノードと出力ノードとの間に配置された第３トランジスタとで構成されるカレントミラー回路と、
前記出力ノードにドレインが接続され、接地の側にソースが接続され、前記トランジスタのドレインにゲートが接続された第４トランジスタと、を更に含み、
前記停止信号は、前記出力ノードから出力される、
ことを特徴とする請求項１に記載の液体吐出ヘッド。
前記制御回路は、
前記吐出制御信号に応じた信号が供給される入力端子、および、前記駆動素子に接続された出力端子を有するインバータと、
前記停止信号に応じて前記入力端子の電圧をプルアップするプルアップトランジスタと、
を含むことを特徴とする請求項３に記載の液体吐出ヘッド。
前記電圧降下回路は、抵抗素子を含む、
ことを特徴とする請求項１乃至４のいずれか１項に記載の液体吐出ヘッド。
前記電圧降下回路は、ダイオードを含む、
ことを特徴とする請求項１乃至４のいずれか１項に記載の液体吐出ヘッド。
前記電圧降下回路は、ダイオード接続されるＭＯＳトランジスタを含む、
ことを特徴とする請求項１乃至４のいずれか１項に記載の液体吐出ヘッド。
請求項１乃至７のいずれか１項に記載の液体吐出ヘッドを有する液体吐出装置。