JP2012209423A - 化合物半導体薄膜の製造方法 - Google Patents

Abstract

【課題】 高温中で緻密化を図りつつ、下部電極や金属基板が過剰にＶI族化されることを抑制し、且つＶI族欠陥の少ない高品質なIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜を製造することができる化合物半導体薄膜の製造方法を提供する。
【解決手段】薄膜物質を形成する薄膜形成工程（Ｓ１２）と、IＢ族−IIIＡ族金属間化合物を含む薄膜を形成する予備熱処理工程（Ｓ１３）と、ＶI族物質を含む雰囲気中でIＢ族−IIIＡ族金属間化合物を含む薄膜を加熱し、ＣｕｘＡ（ＡはＳ、Ｓｅから選択される少なくとも一種、０．５≦ｘ≦１）相を備える中間体を形成する第一熱処理工程（Ｓ１４）と、ＶI族物質がない雰囲気下またはＶＩ族濃度が薄い雰囲気下で中間体を熱処理する第二熱処理工程（Ｓ１５）と、ＶI族物質を含む雰囲気中又はＶI族濃度が濃い雰囲気中で、IＢ−IIIＡ−ＶIＡ族系化合物半導体を熱処理する第三熱処理工程（Ｓ１６）とを含む。
【選択図】図１

Description

本発明は、化合物半導体薄膜の製造方法に関し、特に安価で高性能な特性を示す太陽電池を作製するためのIＢ族、IIIＡ族、ＶIＡ族を含む化合物半導体薄膜（IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜）に関する。

現在、太陽電池はシリコンを主とした太陽電池が多く生産されている。シリコン太陽電池は厚みが２００μｍ程度であり、大面積モジュールとした場合に重量が重く、設置が困難となる箇所もある。そのため、材料削減に向けた各種薄膜太陽電池の研究開発も盛んに行われており、一部販売もされている。

こうした薄膜太陽電池の１つとして化合物系太陽電池がある。例えば、IＢ族、IIIＡ族、ＶIＡ族、特に、銅（Ｃｕ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、セレン（Ｓｅ）、硫黄（Ｓ）を含む化合物半導体薄膜を用いた化合物系太陽電池は、従来から用いられているシリコンを含む半導体を用いたバルク型太陽電池と比較して、使用材料量は１／１００程度であり、特性は同等レベルが見込まれ、製造工程も容易である。そのため、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜はシリコンを含む半導体に比べ、材料の削減が可能で、且つ高性能な太陽電池として期待されている。

また、近年では、太陽電池市場における太陽電池への更なる低価格化の要求はより一層強まっている。

このような要求に対応するため、従来では、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜を用いた化合物系太陽電池の製造方法が提案されている（特許文献１〜３参照）。特許文献１では、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅなどの複数成分の元素を真空中で同時蒸着したり金属間化合物を真空中で蒸着する方法が用いられている。この方法は真空中で行うと共に、生産性が十分でない蒸着法を使用していることから、より安価にIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜を製造できる方法が求められていた。

そこで、特許文献２では、Ｃｕ及びＩｎを基体上に蒸着し、それをＨ₂ＳｅおよびＨ₂Ｓいずれかを含むガスの存在下で熱処理を行うことで、カルコパイライト半導体を形成する方法が用いられている。ＶI族化ガスで金属性の膜をＶI族化するときには４００℃以上の温度が必要であったことから、より膜の緻密化、高品質化を求めるときには更なる高温下でのＶI族化が必要となっていた。その場合、基板に金属を使用している場合の基板や下部電極が過剰にＶI族化されてしまった。このようなＶI族化された金属は抵抗層となりIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜を利用しているものの太陽電池としての性能を低下させることから、基板や下部電極がＶI族化されることは、避ける必要があった。

そこで、特許文献３では、基板上にIＢ族及びIIIＡ族の金属膜を堆積した後、熱処理工程を二段階で行う方法が開示されている。特許文献３では、一段階目で２５０℃〜３５０℃の温度で不活性ガス又は還元性雰囲気下で合金化を促進させた後に、ＶI族元素または化合物のガスを供給し、低結晶のI−III−ＶI族化合物半導体を形成させた後に、ＶI族を除去する。その後、二段階目の熱処理として一段階目より温度を上昇させて緻密化させる。温度が高い二段目の熱処理時にはＶI族元素又は化合物を除去していることから、下部電極や金属基板が過剰にＶI族化されるのを防ぐことができる。

特開昭５７−５０２１９６号公報 特許第３１７２７９４号 特許第３１３３１３６号

しかしながら、従来の特許文献３では、I−III−ＶI族系化合物半導体薄膜として構造は得ることや膜全体の組成が大きくずれることは無いが、一段階目の熱処理で２５０℃〜３５０℃の温度で熱処理を行う際に融点が１５５℃と低いＩｎ金属の凝集により凹凸が発生し、微視的な組成がずれる可能性がある、という問題があった。

また、二段目の高温での熱処理時のＶI族の不足によりＶI族の欠陥が発生してしまう虞がある、という問題があった。特にＶI族がＳである場合においては、より二段階目の温度を高くすることが必要であるが、この製法の場合、ＶI族の欠陥によりｐ型ではなくｎ型となってしまうことが考えられる。

そのため、上記のような理由から、Ｉｎの凝集による凹凸を抑制しつつ、ＶI族化における十分な結晶成長とＶI族の欠陥の抑制及び下部電極のＶI族化を防ぐことができる半導体薄膜の製造方法が求められている。

本発明は、上記に鑑みてなされたものであって、高温中で緻密化を図りつつ、下部電極や金属基板が過剰にＶI族化されることを抑制し、且つＶI族欠陥の少ない高品質なIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜を製造することができる化合物半導体薄膜の製造方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係る半導体薄膜の製造方法は、基体上にIＢ族及びIIIＡ族の酸化物を含む薄膜物質を形成する薄膜形成工程と、還元性ガスを含む雰囲気で前記薄膜物質を予め熱処理してIＢ族−IIIＡ族金属間化合物を含む薄膜を形成する予備熱処理工程と、ＶI族物質を含む雰囲気中で、前記予備熱処理工程の加熱温度よりも低い温度で前記IＢ族−IIIＡ族金属間化合物を含む薄膜を加熱し、ＣｕｘＡ（ＡはＳ、Ｓｅから選択される少なくとも一種、０．５≦ｘ≦１）相を備える中間体を形成する第一熱処理工程と、ＶI族物質がない雰囲気下または前記第一熱処理工程よりもＶI族濃度が薄い雰囲気下で、ＣｕｘＡの融点以上で前記中間体を熱処理した後、前記ＣｕｘＡの融点以下へ温度を低下させる第二熱処理工程と、再びＶI族物質を含む雰囲気中又は前記第二熱処理工程よりもＶI族濃度が濃い雰囲気中で、前記IＢ−IIIＡ−ＶIＡ族系化合物半導体を熱処理する第三熱処理工程と、を含むことを特徴とする。酸化物から出発することで、Ｉｎの凝集をより抑制することができると同時に、第二熱処理工程においてＣｕｘＡを含む層を形成することで、第三熱処理工程での液相成長による緻密化促進が可能となる。また、第三熱処理工程によりＶI族欠陥を更に補償することで、より高品質なIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜を形成することが可能となる。

また、本発明においては、前記予備熱処理工程の保持温度が３００℃以上４５０℃以下であることが好ましい。このとき、IＢ族及びIIIＡ族の酸化物を含む薄膜物質は還元されると同時に凹凸の少ないI族−III族の金属間化合物を含む薄膜を形成することができる。

また、本発明においては、前記第一熱処理工程の加熱温度が２５０℃以上４００℃以下であり、前記第一の熱処理工程後の中間体に前記ＣｕｘＡを含むことが好ましい。この工程により、IＢ−IIIＡ−ＶIＡ族系化合物半導体よりも融点の低いＣｕｘＡを確実に形成することができると同時に、ポーラスなＢ₂Ｓｅ₃、Ｂ₂Ｓ₃（ＢはIｎ、Ｇａ）とポーラスなIＢ−IIIＡ−ＶIＡ族系化合物半導体を作製することができる。

また、本発明においては、前記第二熱処理工程の加熱温度が５３０℃以上８５０℃以下であり、ピーク温度までの昇温速度を５００℃／分以上４０００℃／分以下とすることが好ましい。このときＣｕｘＡは溶融状態となり、ポーラスなＢ₂Ｓｅ₃、Ｂ₂Ｓ₃とポーラスなIＢ−IIIＡ−ＶIＡ族系化合物半導体中へ含侵させた後に、融点温度以下まで低下させて緻密化を図ることで、緻密化の一層の促進とＶI族の過剰な欠陥形成を防ぐことができる。

また、本発明においては、前記第三熱処理工程の加熱温度が２５０℃以上４００℃以下であることが好ましい。第三熱処理工程を上記範囲内とすることで、ＶI族の欠陥を補うことができるため、更に高品質なIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜を得ることができる。

本発明によれば、高温中で緻密化を図りつつ、下部電極や金属基板が過剰にＶI族化されることを抑制し、且つＶI族欠陥の少ない高品質なIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜を製造することができる。

図１は、本実施形態に係る化合物半導体薄膜の製造方法の一例を示すフローチャートである。 図２は、基体を準備する工程を示す図である。 図３は、薄膜物質を形成した状態を示す断面図である。 図４は、基体上に成膜された薄膜物質を予備熱処理した後の状態を模式的に示す断面図である。 図５は、IＢ族−IIIＡ族金属間化合物を含む薄膜が形成された基体を第一熱処理した後の状態を模式的に示す断面図である。 図６は、中間体が形成された基体を第二熱処理した後の状態を模式的に示す断面図である。 図７は、化合物系太陽電池の構成を模式的に示す断面図である。

以下、本発明に係る化合物半導体薄膜の製造方法の実施の形態（以下、実施形態という）及び実施例を図面を参照しつつ詳細に説明する。なお、下記の発明を実施するための実施形態及び実施例により本発明が限定されるものではない。また、下記実施形態及び実施例における構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、下記実施形態及び実施例で開示した構成要素は適宜組み合わせても良いし、適宜選択して用いてもよい。

＜化合物半導体薄膜の製造方法＞
本実施形態に係る化合物半導体薄膜の製造方法の一例について図面を用いて説明する。図１は、本実施形態に係る化合物半導体薄膜の製造方法の一例を示すフローチャートである。図１に示すように、本実施形態に係る化合物半導体薄膜の製造方法は、以下の工程を含むものであり。IＢ族、IIIＡ族、ＶIＡ族を含むIＢ−IIIＡ−ＶIＡ族系化合物薄膜を作製するものである。
（Ａ） 基体を準備する基体準備工程（ステップＳ１１）
（Ｂ） 基体上にIＢ族及びIIIＡ族の酸化物を含む薄膜物質を形成する薄膜形成工程（ステップＳ１２）
（Ｃ） 還元性ガスを含む雰囲気で前記薄膜物質を予め熱処理する予備熱処理工程（ステップＳ１３）
（Ｄ） ＶI族物質を含む雰囲気中で、前記予備熱処理工程の加熱温度よりも低い温度でIＢ族−IIIＡ族金属間化合物を含む薄膜を加熱し、ＣｕｘＡ（ＡはＳ、Ｓｅから選択される少なくとも一種、０．５≦ｘ≦１）相を形成する第一熱処理工程（ステップＳ１４）
（Ｅ） ＶI族物質がない雰囲気下または前記第一熱処理工程よりもＶI族濃度が薄い雰囲気下で、ＣｕｘＡの融点以上で中間体を熱処理した後、前記ＣｕｘＡの融点以下へ温度を低下させる第二熱処理工程（ステップＳ１５）
（Ｆ） 再びＶI族物質を含む雰囲気中又は前記第二熱処理工程よりもＶI族濃度が濃い雰囲気中で、IＢ−IIIＡ−ＶIＡ族系化合物半導体を熱処理する第三熱処理工程（ステップＳ１６）

（基体準備工程：ステップＳ１１）
図２は、本実施形態に係る化合物半導体薄膜の製造方法の一工程を示す断面図であり、基体を準備する工程を示す図である。図２に示すように、まず基体１１を準備する。基体１１は、基板１２と下部電極１３とを有する。基板１２を構成する材料としては、一般的にガラスが使用される。ガラスは、青板ガラス、石英ガラスなどが挙げられるが、コストを低く抑える観点から、青板ガラスが好ましい。また、基板１２の材料としては、ガラスの他に、金属基板、セラミックス基板、有機基板などが挙げられる。金属基板としては、例えば、鉄、ステンレス、モリブデン、タングステン、アルミニウムなどが挙げられる。セラミックス基板としては、例えば、ジルコニアやアルミナなどが挙げられる。有機基板としては、例えば、ポリエチレンテレフタラート（Polyethylene terephthalate：ＰＥＴ）、ポリカーボネート（Polycarbonate：ＰＣ)などが挙げられる。

基板１２の形状は、特に限定されるものではなく、基板１２の形状は、耐熱温度等により適宜選定することができる。

基板１２の材料として、ＦｅなどIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜に対して特性低下を与える可能性のある材料を使用する場合には、基板１２と下部電極１３との間にはＳｉＯ₂などの保護層を設けることが好ましい。ＳｉＯ₂はスパッタリング法や塗布法などを用いて形成することができる。

下部電極１３を構成する材料としては、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜とオーミック接触を得られ、ＶI族物質と過剰反応しない物質が用いられる。例えば、モリブデン、タングステン、タンタル、金などが挙げられる。これらの中でも下部電極１３の材料としては、コスト面などの観点からモリブデンが好ましい。また、基板１２が下部電極１３と同じ材料である場合には、下部電極１３は設けなくてもよい。

（薄膜形成工程：ステップＳ１２）
図３は、薄膜を形成した状態を示す断面図である。図３に示すように、IＢ族、及びIIIＡ族の酸化物を含む薄膜物質１４が基体１１上に成膜される。薄膜物質１４は、IIIＡ族の酸化物を含む物質１６をIＢ族の酸化物を含む物質１５で被覆された粒子が挙げられる。

IＢ族の物質としては、Ｃｕ等が挙げられる。IIIＡ族の物質としては、Ｉｎ、Ｇａなどが挙げられる。基体１１上に成膜される薄膜物質１４の厚さは０．５μｍ以上１０μｍ以下が好ましい。薄膜物質１４の厚さが１０μｍを越えると、IＢ−IIIＡ−ＶIＡ族系化合物半導体が形成されたときに抵抗が高くなり、特性が低下する虞がある。また、薄膜物質１４の厚さが０．５μｍ未満となる場合、リークの傾向が強くなる。そのため、薄膜物質１４の厚さを上記範囲内とすることで、特性の低下を抑制することができると共に、リークを抑制することができる。

基体１１上に成膜する薄膜物質１４の成膜方法は、例えば、スパッタリング法、スクリーン印刷法、スプレー法、スピンコート法、バーコーター、ドクターブレードなどが挙げられる。スパッタリング法の場合、IＢ族、IIIＡ族の酸化物のターゲットを準備し、順次成膜される。このとき、ターゲットは複合酸化物を用いることがより好ましい。

IＢ族、及びIIIＡ族の酸化物を含む粒子を塗布する方法、例えばスクリーン印刷法、スプレー法、スピンコート法、バーコーター、ドクターブレードなどがあるが、このような塗布方法で基体１１上にIＢ族、及びIIIＡ族の酸化物を含む粒子を堆積する場合には、例えば、IＢ族の酸化物を含む物質で被覆されたIIIＡ族の酸化物を含む物質の粒子を溶媒へ入れ、Ｚｒビーズなどのメディア、溶媒、分散剤などと共に基体１１上に分散する。

使用する溶媒は、水の他に、アセトン、トルエン、アルコールなどの各種有機溶剤から適宜選択すればよい。後の工程で脱バインダ処理が必要となるが、エチルセルロースやポリビニルブチラール等の各種バインダから適宜選択して、使用してもよい。溶媒中の粉体の量は１０質量％以上５０質量％以下とすればよいが、使用する堆積方法により適宜選択すればよい。

このようにして得られたスラリーは、上記塗布方法により基体１１上に堆積される。堆積された後に溶媒を乾燥させるために、熱風乾燥機などで２０℃〜１２０℃で乾燥させて形成する。基体１１上に成膜される薄膜物質１４の膜厚を厚くするために、上記手順を繰り返して複数層形成することや、膜をＰＥＴやポリカーボネートのような別の基体上に形成して、それを基体１１上に転写してもよい。

（予備熱処理工程：ステップＳ１３）
図４は、基体１１上に成膜された薄膜物質１４を予備熱処理した後の状態を模式的に示す断面図である。図４に示すように、基体１１の上に成膜された薄膜物質１４は還元性ガスを含む雰囲気中で予備熱処理を行い、IＢ族−IIIＡ族金属間化合物を含む薄膜１７を得ることができる。

還元性ガスは、例えば、水素（Ｈ₂）、一酸化炭素（ＣＯ）などが好ましく用いられ、不活性ガスとの混合ガスを使用しても良い。不活性ガスとしては、例えば、窒素（Ｎ₂）、アルゴン（Ａｒ）などが挙げられる。

熱処理の保持温度は３００℃以上４５０℃以下が好ましい。４５０℃を越える場合、IＢ族−IIIＡ族金属間化合物が溶融して、大きな凹凸が形成されてしまい、後述する第一熱処理工程（ステップＳ１４）以降の工程を経てもIＢ族−IIIＡ族金属間化合物に起因して生じる大きな凹凸を低減することは困難である。また、３００℃未満においては、IＢ族、及びIIIＡ族の酸化物を含む物質が十分に還元されず、残留酸化物が後の第二熱処理工程（ステップＳ１５）で緻密化の阻害をし、粒子径が大きくならない。そこで、熱処理の保持温度を上記範囲内とすることで、IＢ族−IIIＡ族金属間化合物に起因して生じる大きな凹凸を低減することができる。

（第一熱処理工程：ステップＳ１４）
図５は、IＢ族−IIIＡ族金属間化合物を含む薄膜１７が形成された基体１１を第一熱処理した後の状態を模式的に示す断面図である。図５に示すように、図４に示す予備的熱処理で形成されたIＢ族−IIIＡ族金属間化合物を含む薄膜１７を、ＶIＡ族物質を含む雰囲気中において予備熱処理工程（ステップＳ１３）における予備熱処理温度以下で第一熱処理を行い、中間体１８を得る。中間体１８は、ポーラスなIＢ−IIIＡ−ＶIＡ族系化合物半導体およびポーラスなＢ₂Ｓｅ₃、Ｂ₂Ｓ₃（ＢはIIIＡ族物質）の相１９と、ＣｕｘＡ相２０とを有する。ポーラスなIＢ−IIIＡ−ＶIＡ族系化合物半導体およびポーラスなＢ₂Ｓｅ₃、Ｂ₂Ｓ₃（ＢはIIIＡ族物質）の相１９は、下部電極１３の表面上に形成され、ＣｕｘＡ（ＡはＳ、Ｓｅから選択される少なくとも一種、０．５≦ｘ≦１）相２０は、ポーラスなIＢ−IIIＡ−ＶIＡ族系化合物半導体およびポーラスなＢ₂Ｓｅ₃、Ｂ₂Ｓ₃（ＢはIIIＡ族物質）の相１９の表面上に形成される。これはポーラスなIＢ−IIIＡ−ＶIＡ族系化合物半導体およびポーラスなＢ₂Ｓｅ₃、Ｂ₂Ｓ₃（ＢはIIIＡ族物質）の相１９の体積収縮によりＣｕｘＡ相２０がポーラスな部分に留まりきることができずに下部電極１３と反対側に偏析すると考えられ、また、ＣｕｘＡ相２０の一部がポーラスなＢ₂Ｓｅ₃、Ｂ₂Ｓ₃内に存在していることもある。

ＶI族物質を含む雰囲気は、例えばＶI族元素を含むガスを用いて調整することができる。ＶI族元素を含むガスとして、例えば、セレン化水素（Ｈ₂Ｓｅ）、硫化水素（Ｈ₂Ｓ）、セレン（Ｓｅ）、硫黄蒸気（Ｓ）、ジメチルセレン（（ＣＨ₃）₂Ｓｅ）、ジエチルセレン（（Ｃ₂Ｈ₅）₂Ｓｅ）などが挙げられる。

予備熱処理温度より温度が高いと、予備熱処理で形成されたIＢ族−IIIＡ族金属間化合物を含む薄膜１７が溶融して、大きな凹凸が形成されることから、後の工程を経ても薄膜１７の表面に形成される大きい凹凸は修正することは困難である。このため、第一熱処理温度は２５０℃以上４００℃以下で加熱することが好ましい。第一熱処理温度が４００℃を越える場合では、ＣｕｘＡ（ＡはＳ、Ｓｅから選択される少なくとも一種、０．５≦ｘ≦１）相１９は形成されなく、また低結晶なIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜のみが形成されてしまうことから、後の第二熱処理工程（ステップＳ１５）において緻密化させることが困難となる。また、第一熱処理温度が２５０℃以下の場合では、予備熱処理で形成されたIＢ族−IIIＡ族金属間化合物を含む薄膜１７の金属成分が残留してしまい、薄膜１７の抵抗値が低下してしまう。

第一熱処理において、上記温度範囲で加熱する際、加熱時間は、１分以上３０分以下保持して行うことが好ましい。加熱時間を上記範囲内とすることで、薄膜１７に金属成分が残留することなく、緻密なIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜を形成することができる。

０．５≦ｘ≦１のＣｕｘＡ相２０は融点が低いことから、後の第二熱処理工程（ステップＳ１５）で有効に働く。ＣｕｘＡ相２０のｘが１よりも大きい場合、ＣｕｘＡ相２０の融点が高くなることから、後の第二熱処理工程（ステップＳ１５）でその融点以上まで温度を昇温させてしまうと、ＶI族の欠陥が多く発生してしまい、修正することが困難となる。そのため、ＣｕｘＡ相２０のｘを上記範囲内とすることで、欠陥の少ない緻密なIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜を形成することができる。

ＣｕｘＡ相２０は、第一熱処理工程で形成されることが好ましい。ＣｕｘＡ相２０が第一熱処理工程で形成されないと、第二熱処理工程で熱処理温度をＣｕｘＡ相２０の融点以上の温度としても、溶融したＣｕｘＡ相２０が無いため、得られるIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜の緻密化を促進することができない。

また、ポーラスなIＢ−IIIＡ−ＶIＡ族系化合物半導体およびポーラスなＢ₂Ｓｅ₃、Ｂ₂Ｓ₃（ＢはIIIＡ族物質）の相１９は下部電極１３の表面上に形成され、下部電極１３とＣｕｘＡ相２０との間に形成される。ポーラスなIＢ−IIIＡ−ＶIＡ族系化合物半導体およびポーラスなＢ₂Ｓｅ₃、Ｂ₂Ｓ₃の相１９は毛細管力を利用して、後の第二熱処理工程（ステップＳ１５）において、熱処理することで、ＣｕｘＡ相２０をポーラスなIＢ−IIIＡ−ＶIＡ族系化合物半導体およびポーラスなＢ₂Ｓｅ₃、Ｂ₂Ｓ₃の相１９中に含侵させる。

（第二熱処理工程：ステップＳ１５）
図６は、中間体１８が形成された基体１１を第二熱処理した後の状態を模式的に示す断面図である。図６に示すように、第二熱処理工程においては、第一の熱処理工程（ステップＳ１４）で形成したＣｕｘＡ相２０の融点以上で前記酸化物を熱処理することで、ＣｕｘＡ相２０を図４で示されたポーラスなＢ₂Ｓｅ₃、Ｂ₂Ｓ₃及びポーラスなIＢ−IIIＡ−ＶIＡ族系化合物半導体の相１９内に含侵する。

熱処理温度は、５３０℃以上８５０℃以下が好ましく、より好ましくは、６００℃以上８２０℃以下である。５３０℃より低い場合では溶融したＣｕｘＡ相２０がポーラスなＢ₂Ｓｅ₃、Ｂ₂Ｓ₃及びポーラスなIＢ−IIIＡ−ＶIＡ族系化合物半導体の相１９内に含侵できず、得られるIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１の緻密化の促進を図ることができない。また、熱処理温度が８５０℃を越えると、緻密なIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１のＶI族欠陥が過剰に発生し、一部が金属質となり、後の第三熱処理工程（ステップＳ１６）を経ても、IＢ−IIIＡ−ＶIＡ族系薄膜２１を生成することはできない。

第二熱処理工程における熱処理温度には、例えば、５００℃/分以上４０００℃/分以下で昇温させることが好ましく、より好ましくは、８００℃/分以上３０００℃/分以下であり、更に好ましくは１０００℃/分前後である。

第二熱処理工程における熱処理温度における保持時間は、例えば０.１分以上５分以下が好ましく、より好ましくは、０．３分以上３分以下であり、更に好ましくは０．５分程度である。

ＣｕｘＡ相２０をポーラスなＢ₂Ｓｅ₃、Ｂ₂Ｓ₃及びポーラスなIＢ−IIIＡ−ＶIＡ族系化合物半導体１８内に含侵させた後、融点以下の温度へ低下させ、生成されるIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１の緻密化を更に促進することができる。

融点以下の温度としては、４００℃以上６５０℃以下が好ましく、より好ましくは４３０℃以上６２０℃以下である。

保持時間は、融点以下へ下げて緻密化をするのに必要な時間であればよく、エネルギー消費の無駄を抑制する観点から、好ましくは１０分以上２００分以下である。

第二熱処理の雰囲気はＶI族物質がないか、第一熱処理のＶI族濃度よりも薄い雰囲気下で行うことが好ましい。第二熱処理は高温で熱処理するため、ＶI族濃度が高すぎる場合には、下部電極や基板に金属を使用している場合には金属基板が過剰にＶI族化されてしまう虞があるためである。

（第三熱処理工程：ステップＳ１６）
第三熱処理工程では、ＶI族物質を含む雰囲気中又は第二熱処理工程（ステップＳ１５）よりもＶI族濃度が濃い雰囲気中で熱処理を行うことで、第二熱処理工程（ステップＳ１５）で生じたＶI族の欠陥の補償を行う。

第三熱処理工程における熱処理温度は２５０℃以上４００℃以下が好ましく、より好ましくは２８０℃以上３５０℃以下である。熱処理温度を上記温度範囲内とすることで、ＶI族の欠陥の補償を十分行うことができると共に、基板１２に金属を使用している場合に、その金属が過剰にＶI族化されるのを抑制することができる。

保持時間は、５分以上２００分以下が好ましい。保持時間を上記範囲内とすることで、エネルギーの消費の無駄を抑制しつつ、ＶI族物質の無駄を抑制することができる。

図６に示すように、基体１１上にIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１が作製される。このIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１は、太陽電池に用い際、光吸収層として機能する。

このように、本実施形態に係る化合物半導体薄膜の製造方法を用いれば、酸化物を含む物質を基体１１上に結晶粒子径を例えば０．５μｍ以上と大きく成長させつつ、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１を作製している。したがって、基体１１上に高温中で緻密化を図りつつ、下部電極１３や基板１２に金属を使用している場合の金属が過剰にＶI族化されることを抑制し、且つＶI族欠陥の少ない高品質なｐ型のIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１を得ることができる。

＜化合物系太陽電池＞
本実施形態に係る化合物半導体薄膜の製造方法を用いて製造されたIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１は、太陽電池に好適に用いることができる。太陽電池の構造の一例として、化合物系太陽電池を模式的に示す断面図を図７に示す。図７に示すように、太陽電池３０は、基体１１と、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１と、バッファー層３１と、取り出し電極３２とを有する。基体１１は、上述の通り、基板１２及び下部電極１３とを有する。IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１は光吸収層として機能する。太陽光は、バッファー層３１側から入射する。

IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１はｐ型の半導体であり、上述の通り、基体１１上に形成される。バッファー層３１はｎ型の半導体であり、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１の上に形成される。また、取り出し電極３２はバッファー層３１の上に設けられる。

バッファー層３１を構成する材料として、ＺｎＯやＣｄＳなどが用いられ、取り出し電極３２を構成する材料として、ＡｌやＮｉなどが用いられる。

IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１とバッファー層３１とを接触させて積層することにより、ＰＮ接合が形成され、太陽光がバッファー層３１側から入射することで発電することができる。

また、太陽電池３０は、必要に応じて、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１やバッファー層３１の各層の間にサブ層を設けるようにしてもよい。これにより、発電効率を向上させることができる。また、取り出し電極３２はIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１とバッファー層３１との間で発電して生じた電気を外部へ取り出すことが可能となる。

したがって、太陽電池３０は、光吸収層として本実施形態に係る化合物半導体薄膜の製造方法を用いて製造されたIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１を用いており、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１は十分に焼結して緻密であり、過剰にＶI族化されておらず、ＶI族欠陥の少ない高品質なｐ型の化合物半導体薄膜であるため、高い変換効率を得ることができる。

また、バッファー層３１と取り出し電極３２との間に透明電極を設けてもよいし、バッファー層３１の上に必要に応じて反射防止膜を設けてもよい。

IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１を太陽電池に用いる場合、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１の膜厚は１μｍ以上あれば、太陽光の吸収に十分である。さらに、裏面で光を反射させることで、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１内での光路長を長くすることができ、１μｍ以下の薄膜でも太陽光を十分に吸収することができるようになる。また、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１の膜厚は、１０μｍ以下が好ましい。IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜２１の膜厚は、１０μｍ以下とすることで、太陽電池の製造コストの低減を図ることが可能となる。

以下、本実施形態に係る発明を実施例および比較例を挙げてさらに具体的に説明するが、本実施形態に係る発明は以下の実施例に限定されるものではない。

＜実施例１＞
Ｃｕ／Ｉｎ比を０．９５狙いとした平均粒子径０．５μｍのＩｎ₂Ｏ₃に液相法によりＣｕＯを被覆した粉体を容器中へ入れて（メディア：２ｍｍのジルコニアビーズ、溶媒：アルコール）、１時間かけて予備分散を行った。その後、更にメディア径が異なるジルコニアビーズ（メディア径：０．１ｍｍ、溶媒：アルコール）を用いて５分間分散を行いスラリーを作製した。溶媒中の粉の濃度は２５ｗｔ％とした。モリブデン箔上にこのスラリーをバーコーターにて成膜した後、７０℃の熱風乾燥を行った。IＢ族及びIIIＡ族の酸化物を含む薄膜物質を得た。モリブデン箔は圧延にて作製された箔を使用していたため、事前に水素雰囲気中において７００℃で１時間の熱処理を行い、余分な有機成分を除去した後、エタノールで超音波洗浄を１０分行った後、純水で洗浄した。次いで、得られたIＢ族及びIIIＡ族の酸化物を含む薄膜物質を予備熱処理工程、第一熱処理工程を下記条件にて行い、中間体（試料番号１〜９）を得た。
（予備熱処理工程）
予備熱処理工程は昇温速度５００℃／時間、保持温度２８０℃〜５００℃、保持時間３０分、水素９５％、窒素５％とした。
（第一熱処理工程）
第一熱処理工程は昇温速度５００℃/時間、保持温度２００℃〜４５０℃、保持時間３０分、窒素５％、Ｈ₂Ｓｅガス又はＨ₂Ｓガス９５％とした。

［評価］
得られた中間体について、ＣｕｘＡ相の有無の確認、酸化物相の有無確認、金属相の有無確認及び、基体面の露出の有無を各々確認を行った。

（ＣｕｘＡ相の観察）
ＣｕｘＡ相の有無は得られた中間体表面のＸＲＤ分析により、ＣｕｘＡのピークが検出の有無で判断した。ＣｕｘＡ相の観察より、ＣｕｘＡのピークが検出された場合には良好と評価した。結果を表１に示す。

（酸化物相の観察）
得られた中間対表面をＸＲＤ分析し、その結果からIＢ族、IIIＡ族の酸化物またはI−III族複合酸化物の有無を判断した。ＸＲＤ結果より酸化物が無かった場合には良好と評価した。結果を表１に示す。

（金属相の確認）
酸化物相の観察と同様にＸＲＤにより中間体表面を分析し、その結果からIＢ族、IIIＡ族の金属またはI−III族金属間化合物の有無を判断した。中間体表面の分析結果よりIＢ族、IIIＡ族の金属またはI−III族金属間化合物が無かった場合には、良好と評価した。結果を表１に示す。

（基体面の露出）
中間体表面についてＳＥＭ観察を行い、基体面が露出の有無について確認した。ＳＥＭ観察より基体面の露出がなった場合には良好と評価した。結果を表１に示す。

表１より、予備熱工程温度が高すぎる場合（試料番号４参照）においては、基体面の露出が見られることが確認できた。また、低すぎる場合（試料番号３参照）においては、酸化物が残ることが確認できた。また、第一熱処理工程温度が高すぎる場合（試料番号６）においては、ＣｕｘＡ相が見られなくなることが確認できた。逆に低すぎる場合（試料番号７参照）においてはＶI族化が十分でなく金属相が残ってしまった。また、第一熱処理工程が予備熱工程よりも高い場合（試料番号８参照）においては基体面が露出してしまう結果が確認できた。

＜実施例２＞
実施例２では実施例１の試料番号１、３、４、７、９の条件において再度サンプルを作製し、第一熱処理工程で終了せず、第二熱処理工程以降の処理を行った。第二熱処理工程、第三熱処理工程の条件は以下の条件として試料番号１０〜３１を得た。
（第二熱処理工程）
第二熱処理工程は第一熱処理工程の保持温度から昇温速度１００℃／分〜３０００℃／分、保持温度５００℃〜９００℃、保持時間０．５分、窒素１００％及び、窒素とＨ₂Ｓｅガス又はＨ₂Ｓガスの混合ガス及び、Ｈ₂Ｓｅ＝１００％とした。また保持時間経過後に、同じ雰囲気中で５００℃/分で降温し、保持温度４００℃〜６５０℃として保持時間を３０分保持した。
（第三熱処理工程）
第三熱処理工程は雰囲気を窒素とＨ₂Ｓｅガス又はＨ₂Ｓガスの混合ガス及び、窒素１００％として、第二熱処理工程から更に降温し、保持温度２００℃〜５００℃の範囲で、保持時間を３０分とした。

［評価］
得られたIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜について、ＳＥＭ観察により表面の凹凸を確認し、基体面の露出の有無、また断面研磨により結晶粒子径の確認とＶI族化モリブデンの厚み、ＸＲＤによる金属異相の確認、ホール効果測定によるｐｎ判定を行った。

（表面凹凸の確認）
得られたIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜試料の表面の凹凸状態の確認をＳＥＭ観察で行い、基体面の露出の有無を確認した。結果を表２に示す。ＳＥＭ観察して基体面の露出が無いものを良好とした。結果を表２に示す。

（結晶粒子径の確認）
IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜試料に対して垂直な面で切断し、切断面についてＳＥＭ観察を行い、結晶粒子径の確認を行った。無作為に１００個の粒子を観察しその長径の平均径を粒子径として算出した。結晶粒子径が０．５μｍ以上を良好とした。結果を表２に示す。

（金属異相の確認）
金属異相については、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜試料をＸＲＤ分析を行い、I族、III族金属及びI−III族金属間化合物の有無を確認した。ＸＲＤ分析から金属異相が無いものを良好とした。結果を表２に示す。

（ＶI族化モリブデンの観察）
垂直な面で切断したIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜試料の切断面をＳＥＭ観察を行い、ＶI族化モリブデンの厚みの確認を行った。５点の平均をその厚みとした。本実施例では０．３μｍ以下を良好とした。尚、０．１μｍ以下については一律０．１μｍ以下とした。結果を表２に示す。

（ｐｎ判定）
IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜試料上に接着剤を塗り、その上にガラス板を貼り付けることでガラス板へ転写を行った。その後、ホール効果測定によりｐｎ判定を行った。本実施例ではｐ型が良いものとした。結果を表２に示す。

表２より、予備熱処理工程及び第一熱処理において生じた金属相や基体面露出は第二、第三熱処理工程を経ても、修正されないことが確認された（試料番号１１〜１３参照）。金属相については第三熱処理工程において保持温度が５００℃を越えて熱処理することで、消失する可能性があるが、ＶI族化モリブデンの厚みが厚くなった（試料番号２４参照）。
また、予備熱処理工程において酸化物相が残存している場合においては、第二、第三熱処理工程を経た後において、その結晶粒子径は大きくならなかった（試料番号１１参照）。

第二熱処理工程における保持温度が高すぎる場合では、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜中のＶI族欠陥が多くでき、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜の一部が金属化してしまい、第三熱処理工程を経ても改善されなかった（試料番号１５参照）。また、第二熱処理工程の保持温度が低すぎる場合（試料番号１７参照）においてはＣｕｘＡが溶融しない、又は溶融してもポーラスなＢ₂Ｓｅ₃、Ｂ₂Ｓ₃中やポーラスなIＢ−IIIＡ−ＶIＡ族系化合物半導体中への拡散が十分でないことが考えられ、結晶粒子径が小さくなることが確認できた。第二熱処理温度の降温後熱処理保持温度を降温前の熱処理温度より高くした場合（試料番号２７参照）には、ＶI族欠陥が多くでき、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜の一部が金属化してしまうのと同時に、ＭｏＳｅ₂の厚みも若干厚くなった。

第二熱処理工程における、昇温時間が遅すぎる場合においては、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜中のＶI族欠陥が多くでき、IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜の一部が金属化してしまい、それは第三熱処理工程を経ても修正されない（試料番号１９参照）ことが確認できた。また、第二熱処理工程が第一熱処理工程のＶI族濃度よりも濃い場合（試料番号３１参照）においては、ＶI族化モリブデン（ＭｏＳｅ₂）の厚みが極めて厚く形成されてしまい、基体からIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜の剥離が発生した。

第三熱処理工程の保持温度が低すぎる場合では、第二熱処理工程で生じたＶI族欠陥が補償されなく、得られるIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜はｎ型となってしまった（試料番号２１参照）。また、第三熱処理工程の保持温度が高すぎる場合においては、モリブデン箔が過剰にＶI族化されてしまった（試料番号２４参照）。

第三熱処理工程のＶI族の濃度が第二熱処理工程よりも低い場合においては、第に熱処理工程で生じたＶI族欠陥が補償されなく、得られる膜はｎ型となってしまった（試料番号２６参照）。

試料番号１０、１４、１６、１８、２０、２２、２３、２５、２８、２９、３０については、結晶粒子径が０．５μｍと大きく、金属異相がなく、ＶI族化モリブデンの厚みも過剰に厚くならず、基体面が露出する凹凸がなく、ｐ型の半導体膜を得ることができた。これにより酸化物膜を高品質なIＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜へと変換することが可能となることが確認された。

１１ 基体
１２ 基板
１３ 下部電極
１４ 薄膜物質
１５ IＢ族の酸化物を含む物質
１６ IIIＡ族の酸化物を含む物質
１７ IＢ族−IIIＡ族金属間化合物を含む薄膜
１８ 中間体
１９ ポーラスなIＢ−IIIＡ−ＶIＡ族系化合物半導体およびポーラスなＢ₂Ｓｅ₃、Ｂ₂Ｓ₃の相
２０ ＣｕｘＡ相
２１ IＢ−IIIＡ−ＶIＡ族系化合物半導体薄膜
３０ 太陽電池
３１ バッファー層
３２ 取り出し電極

Claims (5)

1. 基体上にＩＢ族及びIIIＡ族の酸化物を含む薄膜物質を形成する薄膜形成工程と、
   還元性ガスを含む雰囲気で前記薄膜物質を予め熱処理してIＢ族−IIIＡ族金属間化合物を含む薄膜を形成する予備熱処理工程と、
   ＶＩ族物質を含む雰囲気中で、前記予備熱処理工程の加熱温度よりも低い温度で前記IＢ族−IIIＡ族金属間化合物を含む薄膜を加熱し、ＣｕｘＡ（ＡはＳ、Ｓｅから選択される少なくとも一種、０．５≦ｘ≦１）相を備える中間体を形成する第一熱処理工程と、
   ＶＩ族物質がない雰囲気下または前記第一熱処理工程よりもＶＩ族濃度が薄い雰囲気下で、ＣｕｘＡの融点以上で前記中間体を熱処理した後、前記ＣｕｘＡの融点以下へ温度を低下させる第二熱処理工程と、
   再びＶＩ族物質を含む雰囲気中又は前記第二の熱処理工程よりもＶＩ族濃度が濃い雰囲気中で、前記IＢ−IIIＡ−ＶIＡ族系化合物半導体を熱処理する第三熱処理工程と、
   を含むことを特徴とする化合物半導体薄膜の製造方法。
2. 前記予備熱処理工程の保持温度が３００℃以上４５０℃以下であることを特徴とする請求項１に記載の化合物半導体薄膜の製造方法。
3. 前記第一熱処理工程の加熱温度が２５０℃以上４００℃以下であり、前記第一の熱処理工程後の前記中間体に前記ＣｕｘＡを含むことを特徴とする請求項１または２に記載の化合物半導体薄膜の製造方法。
4. 前記第二熱処理工程の加熱温度が５３０℃以上８５０℃以下であり、ピーク温度までの昇温速度を５００℃／分以上４０００℃／分以下とすることを特徴とする請求項１から３のいずれか１つに記載の化合物半導体薄膜の製造方法。
5. 前記第三熱処理工程の加熱温度が２５０℃以上４００℃以下であることを特徴とする請求項１から４のいずれか１つに記載の化合物半導体薄膜の製造方法。

Images