JP2012168441A - データ処理装置 - Google Patents

Abstract

【課題】画像メモリのアクセス量の低減や、ＬＣＤコントローラでの消費電力の低減を図る。
【解決手段】ＬＣＤコントローラ（２３）と、ＣＰＵ（２５）と、退避エリア（ＷＴ）とを含んでデータ処理装置（２）を構成する。上記ＬＣＤコントローラは、上記画像メモリから読み出された複数の画像データをブレンド処理可能な処理部（２３３）を含む。上記ＬＣＤコントローラは、上記処理部でのブレンド処理の対象とされる画像データの変更の有無、及び上記処理部でのブレンド処理におけるブレンド位置の変更の有無を判別し、その判別結果に応じて、上記処理部の動作を停止させるとともに、上記退避エリアに退避されている画像データを上記ＬＣＤパネルに表示させることにより、画像メモリのアクセス量の低減や、ＬＣＤコントローラでの消費電力の低減を図る。
【選択図】図１

Description

本発明は、ＬＣＤ（Liquid Crystal Display；液晶ディスプレイ）パネルに表示される画像データの処理技術、さらには、複数の画像をブレンドして上記ＬＣＤパネルに表示する場合の無駄を排除するための技術に関する。

特許文献１には、ＬＣＤコントローラを備えた半導体集積回路装置が記載されている。

特許文献２には、描画動作を妨げずに、先に作成した画像データを再利用するための技術が記載されている。かかる技術によれば、画像表示の更新の際のフレームメモリの消去操作と同時に、描画部からのコマンドによりフレームメモリに生成した画像データが画像データ記憶部に転送され、ストアされるようになっている。画像データ記憶部内の画像データを再利用する場合には、ＣＰＵのコマンドにより、画像データ記憶部内の画像データが読み出されるようになっている。

特開２００７−１２１６９９号公報 特開平８−３１４４３０号公報

ＬＣＤコントローラでは、画像メモリから複数の画像を読み出して、それらをブレンドする処理が行われる。ブレンドされた画像はＬＣＤパネルに表示される。ＬＣＤパネルに表示される画像の更新は、ＬＣＤコントローラにおける所定の画像更新サイクルに従って行われる。このため、ＬＣＤコントローラにおける画像更新サイクル毎に、画像メモリから画像が読み出されて、それらがブレンドされることになる。これについて本願発明者が検討したところ、以下のような課題が見いだされた。

ＬＣＤコントローラでのブレンド処理の対象とされる画像が変更されない場合にも、画像メモリから複数の画像を再び読み出してブレンド処理するのは無駄と考えられる。そして、ＬＣＤコントローラでのブレンド処理の対象とされる画像が変更されない場合に、画像メモリからの画像の読み出しや、ＬＣＤコントローラでの画像ブレンド処理を省略できれば、その分、画像メモリのアクセス量の低減や、ＬＣＤコントローラでの消費電力の低減が可能となるはずである。

特許文献１には、ＬＣＤコントローラを備えた半導体集積回路装置の低消費電力化技術について記載されているものの、ＬＣＤコントローラにおける上記画像ブレンド処理の無駄については考慮されていない。

特許文献２の技術では、画像表示の更新の際のフレームメモリの消去操作と同時に、描画部からのコマンドによりフレームメモリに生成した画像データが画像データ記憶部に転送され、画像データ記憶部内の画像データを再利用する場合には、ＣＰＵのコマンドにより、画像データ記憶部内の画像データが読み出されるようになっている。しかし特許文献２では、複数画像のブレンド処理が行われていない。また、画像データ記憶部内の画像データを再利用するか否かの判別を、どのように行うかについても考慮されていない。

本発明の目的は、ＬＣＤコントローラでの画像ブレンド処理における無駄を排除することによって、画像メモリのアクセス量の低減や、ＬＣＤコントローラでの消費電力の低減を図ることにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、データ処理装置は、画像メモリ内の複数の画像データを処理して、ＬＣＤパネルに表示させるための画像データを得るＬＣＤコントローラと、上記ＬＣＤコントローラの動作を制御可能なＣＰＵと、上記ＬＣＤコントローラで処理された画像データを退避するための退避エリアとを含む。上記ＬＣＤコントローラは、上記画像メモリから読み出された複数の画像データをブレンド処理可能な処理部を含む。また、上記ＬＣＤコントローラは、上記処理部でのブレンド処理の対象とされる画像データの変更の有無、及び上記処理部でのブレンド処理におけるブレンド位置の変更の有無を判別し、その判別結果に応じて、上記処理部の動作を停止させるとともに、上記退避エリアに退避されている画像データを上記ＬＣＤパネルに表示させるための判別制御回路を含む。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、ＬＣＤコントローラでの画像ブレンド処理における無駄を排除することによって、画像メモリのアクセス量の低減や、ＬＣＤコントローラでの消費電力の低減を図ることができる。

本発明にかかるデータ処理装置の一例とされる半導体装置の構成例ブロック図である。 図１に示される半導体装置に含まれるＬＣＤコントローラの構成例ブロック図である。 図２に示されるＬＣＤコントローラにおける主要部の構成例ブロック図である。 図１に示される半導体装置に含まれるＬＣＤコントローラの構成例ブロック図である。 図２に示されるＬＣＤコントローラにおける基本的な処理の説明図である。 ＬＣＤコントローラにおける主要部の動作タイミング図である。 ＬＣＤコントローラにおける主要部の動作タイミング図である。 ＬＣＤコントローラにおける主要部の動作タイミング図である。 ＬＣＤコントローラにおける全体的な処理のフローチャートである。

１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕本発明の代表的な実施の形態に係るデータ処理装置（２）は、画像メモリ（１）内の複数の画像データを処理して、ＬＣＤパネル（３）に表示させるための画像データを得るＬＣＤコントローラ（２３）と、上記ＬＣＤコントローラの動作を制御可能なＣＰＵ（２５）と、上記ＬＣＤコントローラで処理された画像データを退避するための退避エリア（ＷＴ）とを含む。上記ＬＣＤコントローラは、上記画像メモリから読み出された複数の画像データをブレンド処理可能な処理部（２３３）を含む。また、上記ＬＣＤコントローラは、上記処理部でのブレンド処理の対象とされる画像データの変更の有無、及び上記処理部でのブレンド処理におけるブレンド位置の変更の有無を判別し、その判別結果に応じて、上記処理部の動作を停止させるとともに、上記退避エリアに退避されている画像データを上記ＬＣＤパネルに表示させるための判別制御回路（２３７）を含む。

上記の構成によれば、以下のように、ＬＣＤコントローラでの画像ブレンド処理における無駄が排除される。

すなわち、上記ＬＣＤコントローラは、上記処理部でのブレンド処理の対象とされる画像データの変更の有無、及び上記処理部でのブレンド処理におけるブレンド位置の変更の有無を判別し、その判別結果に応じて、上記処理部の動作を停止させることにより、上記処理部での消費電力の低減を図る。また、上記の構成によれば、上記退避エリアに退避されている画像データを利用することにより、画像メモリ内の複数の画像データをリードして処理する必要がないので、画像メモリのアクセス量を低減することができる。

〔２〕上記〔１〕において、上記判別制御回路は、上記処理部でのブレンド処理の対象とされる画像データが変更されず、且つ、上記処理部でのブレンド処理におけるブレンド位置が変更されない場合に、上記処理部内へのクロック信号の供給を遮断することで、上記処理部の動作を停止させるように構成することができる。

〔３〕上記〔２〕において、上記ＬＣＤコントローラは、上記処理部からの出力データと、上記退避エリアに退避されている画像データとを選択的に上記ＬＣＤパネルに供給可能なセレクタを含んで構成することができる。このとき、上記判別制御回路は、上記処理部でのブレンド処理の対象とされる画像データが変更されず、且つ、上記処理部でのブレンド処理におけるブレンド位置が変更されない場合に、上記退避エリアに退避されている画像データを上記セレクタに選択させるように構成することができる。

〔４〕上記〔３〕において、上記ＬＣＤコントローラには、上記ＣＰＵによって設定可能なレジスタを設けることができる。このとき上記レジスタには、上記画像メモリに格納される画像データのスタートアドレスと、ブレンド位置情報とを保持することができる。

〔５〕上記〔４〕において、上記判別制御回路は、上記レジスタにアクセスして、上記処理部でのブレンド処理の対象とされる画像データの変更の有無、及び上記処理部でのブレンド処理におけるブレンド位置の変更の有無を判別するように構成することができる。

〔６〕上記〔５〕において、上記判別制御回路からの指示によって、上記処理部の出力画像データを上記退避エリアに退避するためのライトバック回路を設けることができる。

〔７〕上記〔６〕において、上記ライトバック回路は、上記ブレンド処理の対象とされる画像データ、又は上記ブレンド処理におけるブレンド位置が変更された場合には、上記処理部の出力画像データを上記退避エリアに伝達する。そして上記ブレンド処理の対象とされる画像データが変更されず、上記ブレンド処理におけるブレンド位置が変更されない場合には、上記処理部からの出力画像データの上記退避エリアへの伝達を阻止する。

〔８〕上記データ処理装置は、一つの半導体基板に形成することができる。

〔９〕上記〔１〕において、上記判別制御回路は、上記処理部でのブレンド処理の対象とされる画像データが同じで、且つ、上記処理部でのブレンド処理におけるブレンド位置が同じ場合に、上記処理部内へのクロック信号の供給を遮断することで、上記処理部の動作を停止させるように構成することができる。

〔１０〕上記〔９〕において、上記ＬＣＤコントローラは、上記処理部からの出力データと、上記退避エリアに退避されている画像データとを選択的に上記ＬＣＤパネルに供給可能なセレクタを含んで構成することができる。このとき、上記判別制御回路は、上記処理部でのブレンド処理の対象とされる画像データが同じで、且つ、上記処理部でのブレンド処理におけるブレンド位置が同じ場合に、上記退避エリアに退避されている画像データを上記セレクタに選択させるように構成することができる。

２．実施の形態の詳細
実施の形態について更に詳述する。

《実施の形態１》
図１には、本発明にかかるデータ処理装置の一例とされる半導体装置の構成例が示される。

図１に示される半導体装置２は、例えば携帯端末向けの半導体集積回路であり、外部メモリ１と、ＬＣＤパネル３とに結合される。外部メモリ１内の画像データが半導体装置２で処理されてからＬＣＤパネル３に表示される。半導体装置２は、特に制限されないが、バスインタフェース２１、内部メモリ２２、ＬＣＤコントローラ２３、複数の画像処理ＩＰ（Intellectual Property）モジュール２４＿１〜２４＿ｎ（ｎは、０及び１を除く正の整数）、及びＣＰＵ（中央処理装置）２５を含み、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成される。半導体装置２には、外部からシステムクロック信号ＣＬＫが供給され、半導体装置２における各部は、このシステムクロック信号ＣＬＫに同期して動作される。

内蔵メモリ２２、ＬＣＤコントローラ２３、複数の画像処理ＩＰモジュール２４＿１〜２４＿ｎは、バスインタフェース２１を介して外部メモリ１に結合されている。ＣＰＵ（中央処理装置）２５、バスインタフェース２１、ＬＣＤコントローラ２３、複数の画像処理ＩＰ（Intellectual Property）モジュール２４＿１〜２４＿ｎ（ｎは、０及び１を除く正の整数）は互いに内部バスを介して接続されている。内部メモリ２２には、この半導体装置２で処理された画像データが格納される。ＬＣＤコントローラ２３は、外部メモリ１や内部メモリ２２内の画像データを処理してＬＣＤパネル３に出力する機能を有する。特に本例では、ＬＣＤコントローラ２３において、外部メモリ１内の複数の画像データがブレンド処理されて画像データが形成される。この画像データはＬＣＤパネル３に表示される。画像処理ＩＰモジュール２４＿１〜２４＿ｎは、予め設計されることによって、その機能動作が確認されているモジュールである。例えばこの画像処理ＩＰモジュール２４＿１〜２４＿ｎでは、外部メモリ１内の画像データを取り込んで、画像の回転処理や、圧縮画像の伸張処理など、種々の画像処理が行われる。画像処理ＩＰモジュール２４＿１〜２４＿ｎでの処理結果は、バスインタフェース２１を介して内部メモリ２２又は外部メモリ１に書き込まれる。ＣＰＵ２５は、予め設定されたプログラムを実行することで所定の演算処理を実行する。上記ＬＣＤコントローラ２３や画像処理ＩＰモジュール２４＿１〜２４＿ｎの動作は、ＣＰＵ２５によって制御される。また、外部メモリ１や内部メモリ２２のリード・ライト動作もＣＰＵ２５によって制御される。

図２には、上記ＬＣＤコントローラ２３の構成例が示される。

上記ＬＣＤコントローラ２３は、レジスタ群２３１、第１セレクタ２３２、処理部２３３、自動判別制御回路（「ライトバック判定回路」、「ブレンド判定回路」などと称される場合もある）２３７、第２セレクタ２３５、ライトバック回路２３６、及びフリップフロップ回路２３４＿０〜２３４＿４を含んで成る。

レジスタ群２３１は、後に詳述するように、ＬＣＤコントローラ２３の動作制御のための複数のレジスタを含んで成る。ＣＰＵ２５は、レジスタ群２３１への情報書込みや情報読出しを行うことができる。

第１セレクタ２３２は、ライト領域ＷＴとリード領域Ｒ０＿０とを選択的にフリップフロップ回路２３４＿０に伝達する。この第１セレクタ２３２の選択動作は、自動判別制御回路２３７によって制御される。

処理部２３３は、リード領域Ｒ０＿０〜Ｒ４＿０又はＲ０＿１〜Ｒ４＿１からリード領域フリップフロップ回路２３４＿０〜２３４＿４を介して伝達された画像データのブレンド処理や画像調整処理を行う。処理部２３３での処理結果は第２セレクタ２３５及びライトバック回路２３６に伝達される。画像データのブレンド処理では、フリップフロップ回路２３４＿０を介して伝達された画像データに対して、それぞれフリップフロップ回路２３４＿１〜２３４＿４を介して伝達された画像データが合成される。画像データの合成位置（ブレンド位置）の座標は、ＣＰＵ２５からレジスタ群２３１を介して伝達される。また、この処理部２３３の動作は、所定の条件下で停止される。処理部２３３の動作停止は、自動判別制御回路２３７によって、処理部２３３内部へのシステムクロック信号ＣＬＫの供給が遮断されることによって可能となる。

ここで、特に制限されないが、リード領域Ｒ０＿０〜Ｒ４＿０又はＲ０＿１〜Ｒ４＿１は外部メモリ１内に形成される。リード領域Ｒ０＿０，Ｒ０＿１はチャネル０（ＣＨ０）に対応し、リード領域Ｒ１＿０，Ｒ１＿１はチャネル１（ＣＨ１）に対応し、リード領域Ｒ２＿０，Ｒ２＿１はチャネル２（ＣＨ２）に対応し、リード領域Ｒ３＿０，Ｒ３＿１はチャネル３（ＣＨ３）に対応し、リード領域Ｒ４＿０，Ｒ４＿１はチャネル４（ＣＨ４）に対応する。各チャネルにおいて、画像データのリードとライトを同時に行うことはできないから、一方のリード領域から画像データがリードされる場合、他方のリード領域に画像データがライトされる。例えばチャネル０において、リード領域Ｒ０＿０から画像データがリードされる場合、他方のリード領域Ｒ０＿１に画像データがライトされる。同様に、チャネル０において、リード領域Ｒ０＿１から画像データがリードされる場合、他方のリード領域Ｒ０＿０に画像データがライトされる。

また、ライト領域ＷＴは内部メモリ２２内に形成される。このライト領域ＷＴが、本発明における「退避エリア」（「一時保存領域」とも言う）に相当する。

自動判別制御回路２３７は、レジスタ群２３１の設定情報に基づいて、上記処理部でのブレンド処理の対象とされる画像データの変更の有無、及び上記処理部でのブレンド処理におけるブレンド位置の変更の有無を判別し、その判別結果に応じて、処理部２３３、第１セレクタ２３２、第２セレクタ２３５、ライトバック回路２３６の動作を制御する。自動判別制御回路２３７の動作制御については後に詳述する。

第２セレクタ２３５は、上記自動判別制御回路２３７の制御下で、フリップフロップ回路２３４＿０の出力データと、処理部２３３の出力データとを選択的にＬＣＤパネル３に伝達する。

ライトバック回路２３６は、ライトバックのために、上記処理部２３３の出力をライト領域ＷＴに伝達する。ライトバック回路２３６によるライトバック機能のオン・オフは、自動判別制御回路２３７によって制御される。つまり、自動判別制御回路２３７によってライトバック回路２３６によるライトバック機能がオンされた状態で、処理部２３３の出力データがライトバックのためにライト領域ＷＴに伝達される。自動判別制御回路２３７によってライトバック回路２３６によるライトバック機能がオフされた状態では、ライトバック回路２３６によるライトバックは行われない。

図３には、上記レジスタ群２５及び上記自動判別制御回路２３７の構成例が示される。

上記レジスタ群２５は、自動判別機能オンオフレジスタ（ＯＮ／ＯＦＦ ＲＥＧ）２５１、リードアクセススタートアドレスレジスタ（ＡＲＥＧ）２５２＿０，２５２＿１，２５２＿２，２５２＿３，２５２＿４、及びブレンド位置レジスタ（ＢＲＥＧ）２５３＿１，２５３＿２，２５３＿３，２５３＿４を含む。

自動判別機能オンオフレジスタ（ＯＮ／ＯＦＦ ＲＥＧ）２５１は、自動判別制御回路２３７の自動判別機能をオン又はオフするためのレジスタである。例えば自動判別機能オンオフレジスタ２５１に、論理値“１”が設定された場合に、自動判別制御回路２３７の自動判別機能がオン状態（活性状態）とされ、論理値“０”が設定された場合に、自動判別制御回路２３７の自動判別機能がオフ状態（非活性状態）とされる。

リードアクセススタートアドレスレジスタ（ＡＲＥＧ）２５２＿０，２５２＿１，２５２＿２，２５２＿３，２５２＿４は、それぞれリード領域Ｒ０＿０〜Ｒ４＿０（Ｒ０＿１〜Ｒ４＿１）に対応して配置され、対応するリード領域のスタートアドレス（先頭アドレス）が保持される。つまり、リード領域Ｒ０＿０〜Ｒ４＿０（Ｒ０＿１〜Ｒ４＿１）からのデータリードはＣＰＵ２５によって制御されるが、後述するアドレス比較のために、各リード領域のスタートアドレスがリードアクセススタートアドレスレジスタ（ＡＲＥＧ）２５２＿０，２５２＿１，２５２＿２，２５２＿３，２５２＿４に保持される。尚、リードアクセススタートアドレスレジスタ（ＡＲＥＧ）２５２＿０，２５２＿１，２５２＿２，２５２＿３，２５２＿４には、それぞれレジスタ更新前のアドレスとレジスタ更新後のアドレスとの双方が保持されるものとする。ブレンド位置レジスタ（ＢＲＥＧ）２５３＿１，２５３＿２，２５３＿３，２５３＿４は、それぞれリード領域Ｒ１＿０〜Ｒ４＿０（Ｒ１＿１〜Ｒ４＿１）に対応して配置され、画像データのブレンド処理におけるブレンド位置の座標情報が保持される。ブレンド位置レジスタ（ＢＲＥＧ）２５３＿１，２５３＿２，２５３＿３，２５３＿４には、レジスタ更新前の座標情報とレジスタ更新後の座標情報との双方が保持されるものとする。

上記リードアクセススタートアドレスレジスタ（ＡＲＥＧ）２５２＿０，２５２＿１，２５２＿２，２５２＿３，２５２＿４や、上記ブレンド位置レジスタ（ＢＲＥＧ）２５３＿１，２５３＿２，２５３＿３，２５３＿４は、処理部２３３において、１フレーム分の画像データについての処理が完了する毎に更新される。

ここで、チャネル毎の画像が変更されるケースとしては、外部モジュールから新たな画像データが取り込まれた場合や、画像処理ＩＰモジュール２４＿１〜２４＿ｎなどで画像処理されたものが外部メモリ１に書き戻される場合が考えられる。画像データの書込みは、チャネル毎に、一方のリード領域（例えばＲ０−０）と他方のリード領域（例えばＲ０−１）とで交互に行われ、それによってリード領域のスタートアドレスが変更される。各チャネルにおいて画像データが変更されている場合には、リード領域のスタートアドレスも変更されているため、各チャネルにおいて画像が変更されたか否かは、画像データのリードが行われるリード領域におけるスタートアドレス（先頭アドレス）が、レジスタ更新の前後で変化しているか否か、つまりスタートアドレスが同じか異なるかにより容易に判別することができる。

自動判別制御回路２３７は、コンパレータ２３７１＿０〜２３７１＿４、及び変更有無判別回路２３７２を含んで成る。

コンパレータ２３７１＿０は、リードアクセススタートアドレスレジスタ２５２＿０におけるレジスタ更新前のリードアクセススタートアドレスと、レジスタ更新後のリードアクセススタートアドレスとを比較する。双方のアドレスが一致する（同じ）場合、それはチャネル０（ＣＨ０）に対応する画像が変更されないことを意味し、その場合、コンパレータ２３７１＿０の出力は論理値“０”となる。双方のアドレスが一致しない場合、つまり異なる場合、それはチャネル０（ＣＨ０）に対応する画像が変更されていることを意味し、その場合、コンパレータ２３７１＿０の出力は論理値“１”となる。コンパレータ２３７１＿０での比較結果は変更有無判別回路２３７２に伝達される。

コンパレータ２３７１＿１は、リードアクセススタートアドレスレジスタ２５２＿１におけるレジスタ更新前のリードアクセススタートアドレスと、レジスタ更新後のリードアクセススタートアドレスとを比較する。また、コンパレータ２３７１＿１は、ブレンド位置レジスタ２５３＿１におけるレジスタ更新前の座標情報とレジスタ更新後の座標情報とを比較する。双方のアドレスが一致し、また双方の座標情報が一致する場合、それはチャネル１（ＣＨ１）に対応する画像もブレンド位置も変更されないこと（つまり、同じであること）を意味する。その場合、コンパレータ２３７１＿１の出力は論理値“０”となる。双方のアドレス又は双方の座標情報の少なくとも一方が不一致の場合、それはチャネル１（ＣＨ１）に対応する画像又はブレンド位置が変更されていることを意味し、その場合、コンパレータ２３７１＿１の出力は論理値“１”となる。コンパレータ２３７１＿１での比較結果は変更有無判別回路２３７２に伝達される。

コンパレータ２３７１＿２は、リードアクセススタートアドレスレジスタ２５２＿２におけるレジスタ更新前のリードアクセススタートアドレスと、レジスタ更新後のリードアクセススタートアドレスとを比較する。また、コンパレータ２３７１＿２は、ブレンド位置レジスタ２５３＿２におけるレジスタ更新前の座標情報とレジスタ更新後の座標情報とを比較する。双方のアドレスが一致し、また双方の座標情報が一致する場合、それはチャネル２（ＣＨ２）に対応する画像もブレンド位置も変更されないことを意味する。その場合、コンパレータ２３７１＿２の出力は論理値“０”となる。双方のアドレス又は双方の座標情報の少なくとも一方が不一致の場合、それはチャネル２（ＣＨ２）に対応する画像又はブレンド位置が変更されていることを意味し、その場合、コンパレータ２３７１＿２の出力は論理値“１”となる。コンパレータ２３７１＿２での比較結果は変更有無判別回路２３７２に伝達される。

コンパレータ２３７１＿３は、リードアクセススタートアドレスレジスタ２５２＿３におけるレジスタ更新前のリードアクセススタートアドレスと、レジスタ更新後のリードアクセススタートアドレスとを比較する。また、コンパレータ２３７１＿３は、ブレンド位置レジスタ２５３＿３におけるレジスタ更新前の座標情報とレジスタ更新後の座標情報とを比較する。双方のアドレスが一致し、また双方の座標情報が一致する場合、それはチャネル３（ＣＨ３）に対応する画像もブレンド位置も変更されないことを意味する。その場合、コンパレータ２３７１＿３の出力は論理値“０”となる。双方のアドレス又は双方の座標情報の少なくとも一方が不一致の場合、それはチャネル３（ＣＨ３）に対応する画像又はブレンド位置が変更されていることを意味し、その場合、コンパレータ２３７１＿３の出力は論理値“１”となる。コンパレータ２３７１＿３での比較結果は変更有無判別回路２３７２に伝達される。

コンパレータ２３７１＿４は、リードアクセススタートアドレスレジスタ２５２＿３におけるレジスタ更新前のリードアクセススタートアドレスと、レジスタ更新後のリードアクセススタートアドレスとを比較する。また、コンパレータ２３７１＿３は、ブレンド位置レジスタ２５３＿３におけるレジスタ更新前の座標情報とレジスタ更新後の座標情報とを比較する。双方のアドレスが一致し、また双方の座標情報が一致する場合、それはチャネル４（ＣＨ４）に対応する画像もブレンド位置も変更されないことを意味する。その場合、コンパレータ２３７１＿４の出力は論理値“０”となる。双方のアドレス又は双方の座標情報の少なくとも一方が不一致の場合、それはチャネル４（ＣＨ４）に対応する画像又はブレンド位置が変更されていることを意味し、その場合、コンパレータ２３７１＿４の出力は論理値“１”となる。コンパレータ２３７１＿３での比較結果は変更有無判別回路２３７２に伝達される。

変更有無判別回路２３７２は、上記コンパレータ２３７１＿０〜２３７１＿４の出力の論理和を得る。この変更有無判別回路２３７２の出力は、第１セレクタ２３２、処理部２３３、第２セレクタ２３５、及びライトバック回路２３６に伝達される。上記コンパレータ２３７１＿０〜２３７１＿４の出力が全て論理値“０”の場合、変更有無判別回路２３７２の出力は、論理値“０”となる。これは、表示用の画像データもブレンド位置も変更されていないことを意味する。上記コンパレータ２３７１＿０〜２３７１＿４の出力のうち一つでも論理値“１”の場合、変更有無判別回路２３７２の出力は論理値“１”となり、それは表示用の画像データ若しくはブレンド位置が変更されていることを示す。

図５には、上記ＬＣＤコントローラ２３における基本的な処理が示される。上記ＬＣＤコントローラ２３における処理の内容は、自動判別制御回路２３７における自動判別機能がオフされている場合と、オンされている場合とで異なる。

先ず、ＣＰＵ２５によって、自動判別機能がオフされている場合について説明する。図６には、その場合の動作タイミングが示される。

自動判別機能オンオフレジスタ２５１に、論理値“０”が設定された場合、自動判別制御回路２３７の自動判別機能がオフ状態（非活性状態）とされる。自動判別制御回路２３７の自動判別機能がオフ状態の場合、図２に示されるように、リード領域Ｒ０＿０〜Ｒ４＿０（又はＲ０＿１〜Ｒ４＿１）からＣＨ０〜ＣＨ４の画像データがＣＰＵ２５の制御下でリードされる（ステップＳ１）。そして、処理部２３３では、リード領域Ｒ０＿０からリードされた画像データ（ＣＨ０の画像データ）に、リード領域Ｒ１＿０〜Ｒ４＿０（又はＲ１＿１〜Ｒ４＿１）の画像データがブレンドされる（ステップＳ２）。画像データのブレンド位置は、ブレンド位置レジスタ（ＢＲＥＧ）２５３＿１，２５３＿２，２５３＿３，２５３＿４におけるレジスタ更新後の座標情報によって決定される。さらに処理部２３３では、上記ブレンド処理後の画像データに対して所定の画像調整処理が施され（ステップＳ３）、その後、ＬＣＤパネル３に出力されて表示される（ステップＳ４）。

リード領域Ｒ０＿０〜Ｒ４＿０（又はＲ０＿１〜Ｒ４＿１）からのデータリードは、図６に示されるように、ＬＣＤコントローラ２３の内部信号とされるリードスタート信号がハイレベルからローレベルにアサートされた後に、ＣＨ０、ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４の順に行われる。ＣＨ４の画像データがリードされた後に、処理部２３３において、ブレンド処理や画像調整処理がスタートされる。表示画像１フレームについてのブレンド処理や画像調整処理が終了した時点でＣＰＵ２５に対する割り込み信号（ｆｒａｍｅ ｅｎｄ ｉｎｔｒｅｑ）がローレベルにアサートされる。ＣＰＵ２５は、この割り込み信号によって、表示画像１フレームについてのブレンド処理や画像調整処理が終了を知り、レジスタ２３１への情報設定を行い（レジスタ更新）、次の表示画像１フレーム分のブレンド処理や画像調整処理の対象とされる画像データのリードを開始する。垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）は、ＬＣＤＣコントローラ２３からＬＣＤパネル３に供給される。水平同期信号（Ｈｓｙｎｃ）に同期して１ライン分の画像データが表示される。

次に、図５において、自動判別機能オンオフレジスタ２５１に、論理値“１”が設定され、自動判別制御回路２３７の自動判別機能がオン状態（活性状態）とされた場合について説明する。図７には、その場合の動作タイミングが示される。

自動判別制御回路２３７の自動判別機能がオン状態とされた場合における最初の１フレームの処理は、自動判別制御回路２３７の自動判別機能がオフ状態の場合と同様に、リード領域Ｒ０＿０〜Ｒ４＿０（又はＲ０＿１〜Ｒ４＿１）からＣＨ０〜ＣＨ４の画像データがＣＰＵ２５の制御下でリードされ（ステップＳ１）、処理部２３３において画像データのブレンド処理や画像調整処理が行われる（ステップＳ２，Ｓ３）。表示画像１フレームについてのブレンド処理や画像調整処理が終了した時点でＣＰＵ２５に対する割り込み信号（ｆｒａｍｅ ｅｎｄ ｉｎｔｒｅｑ）がローレベルにアサートされる。ＣＰＵ２５は、この割り込み信号によって、表示画像１フレームについてのブレンド処理や画像調整処理が終了を知り、レジスタ２３１への情報設定を行い、次の表示画像１フレーム分のブレンド処理や画像調整処理の対象とされる画像データのリードを開始する。自動判別制御回路２３７の自動判別機能がオン状態とされた場合における最初の１フレームの処理では、自動判別制御回路２３７内の変更有無判別回路２３７２の出力は論理値“１”となり、ライトバック回路２３６がオンされる。これにより、処理部２３３での処理後の画像データは、ＬＣＤパネル３に出力されて表示されるとともに、ライトアクセス（Ｗ）によりライト領域ＷＴに退避される（ステップＳ４）。

次に、自動判別制御回路２３７の自動判別機能がオン状態とされた場合であって、ライト領域ＷＴに退避されている画像データが再利用される場合の処理について説明する。図８には、その場合の動作タイミングが示される。

上記コンパレータ２３７１＿０〜２３７１＿４の出力のうち一つでも論理値“１”の場合、変更有無判別回路２３７２の出力は論理値“１”となり、それは表示用の画像データ若しくはブレンド位置が変更されていることを示す。この場合は、自動判別制御回路２３７の自動判別機能がオン状態とされた場合における最初の１フレームの処理と同様に、処理部２３３での処理後の画像データは、ＬＣＤパネル３に出力されて表示されるとともに、ライト領域ＷＴに退避される。

これに対して、上記コンパレータ２３７１＿０〜２３７１＿４の出力が全て論理値“０”とされ、変更有無判別回路２３７２の出力が論理値“０”とされた場合は、表示用の画像データもブレンド位置も変更されていないことを意味する。この場合、図４に示されるように、リード領域Ｒ０＿０〜Ｒ４＿０（又はＲ０＿１〜Ｒ４＿１）へのリードアクセス（破線で示す）に代えて、ライト領域ＷＴ内に退避されていた画像データが第１セレクタ２３２を介してフリップフロップ回路２３４＿０に伝達され（実線で示す）、さらに第２セレクタ２３５を介してＬＣＤパネル３に伝達される（ステップＳ１）。つまり、表示用の画像データもブレンド位置も変更されていない場合には、リード領域Ｒ０＿０〜Ｒ４＿０（又はＲ０＿１〜Ｒ４＿１）の画像データを再びリードして処理部２３３で処理するのは無駄であるため、ライト領域ＷＴ内の処理済みの画像データが再利用される。つまり、ライト領域ＷＴ内に格納された画像データをそのまま利用する。ライト領域ＷＴ内の処理済みの画像データが再利用される場合には、処理部２３３において、ブレンド処理や画像調整処理を行う必要がないため、処理部２３３内部へのシステムクロック信号ＣＬＫの供給が遮断されることで、処理部２３３における処理機能が停止される（ステップＳ２，Ｓ３）。尚、処理部２３３における処理機能を停止させないように設定しても良い。

このように上記コンパレータ２３７１＿０〜２３７１＿４の出力が全て論理値“０”とされ、変更有無判別回路２３７２の出力が論理値“０”とされた場合、表示用の画像データもブレンド位置も変更されていない場合には、リード領域Ｒ０＿０〜Ｒ４＿０（又はＲ０＿１〜Ｒ４＿１）の画像データのリードが行われないため、外部メモリ１のアクセス量の低減を図ることができる。また、処理部２３３で処理部２３３内部へのシステムクロック信号ＣＬＫの供給が遮断されることで、処理部２３３における処理機能が停止されることにより、消費電力の低減を図ることができる。

尚、上記のようにライト領域ＷＴ内の処理済みの画像データが再利用された時点でＣＰＵ２５に対する割り込み信号（ｆｒａｍｅ ｅｎｄ ｉｎｔｒｅｑ）がローレベルにアサートされる。ＣＰＵ２５は、この割り込み信号によって、表示画像１フレームについてのブレンド処理や画像調整処理の終了を知り、レジスタ２３１への情報設定を行い、次の表示画像１フレーム分のブレンド処理や画像調整処理の対象とされる画像データのリードを開始する。

この実施の形態によれば以下の作用効果が得られる。

ＬＣＤＣコントローラ２３では、図９に示されるように、自動判別制御回路２３７において、表示データの切り替え設定変更（リードアクセススタートアドレスの設定変更）や、ブレンド位置の設定変更があるか否かの判別が行われる（９０１）。この判別において、自動判別制御回路２３７において、表示データの切り替え設定変更（リードアクセススタートアドレスの設定変更）、又はブレンド位置の設定変更があると判断された場合には、５面（ＣＨ０〜ＣＨ４）の画像データがリードされて、ブレンド処理や画像調整処理が行われ、その処理結果がＬＣＤパネル３に表示されるとともに、ライト領域ＷＴに保存される（９０４〜９０７）。また、上記ステップ９０１の判別において、表示データの切り替え設定変更（リードアクセススタートアドレスの設定変更）や、ブレンド位置の設定変更がない（Ｎｏ）と判断された場合、ライト領域ＷＴに退避されているデータがリードされてＬＣＤパネル３に表示される（９０２，９０３）。このように表示用の画像データもブレンド位置も変更されていない場合には、リード領域Ｒ０＿０〜Ｒ４＿０（又はＲ０＿１〜Ｒ４＿１）からの画像データのリードが行われないため、外部メモリ１のアクセス量の低減を図ることができる。また、処理部２３３で処理部２３３内部へのシステムクロック信号ＣＬＫの供給が遮断されることで、処理部２３３における処理機能が停止されることにより、消費電力の低減を図ることができる。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、処理部２３３に取り込まれる画像をＣＨ０〜ＣＨ４の５面としたが、この数に限定されない。また、ライト領域ＷＴ（退避エリア）を半導体装置２の外部、例えば外部メモリ１内に形成しても良い。この場合、本発明におけるデータ処理装置は、外部メモリ１と半導体装置２とを含んで構成される。

１ 画像メモリ
２ 半導体装置
３ ＬＣＤパネル
１０ データ処理装置
２１ バスインタフェース
２２ 内部メモリ
２３ ＬＣＤコントローラ
２４＿１〜２４＿ｎ 画像モジュール
２５ ＣＰＵ
２５１ 自動判別機能オンオフレジスタ
２５２＿０〜２５２＿４ リードアクセススタートアドレスレジスタ
２５３＿１〜２５３＿４ ブレンド位置レジスタ
２３１ レジスタ群
２３２ 第１セレクタ
２３４＿０〜２３４＿４ フリップフロップ回路
２３５ 第２セレクタ
２３６ ライトバック回路
２３７ 自動判別制御回路
２３７１＿０〜２３７１＿４ コンパレータ
２３７２ 変更有無判別回路

Claims (10)

1. 画像メモリ内の複数の画像データを処理して、ＬＣＤパネルに表示させるための画像データを得るＬＣＤコントローラと、
   上記ＬＣＤコントローラの動作を制御可能なＣＰＵと、
   上記ＬＣＤコントローラで処理された画像データを退避するための退避エリアと、を含むデータ処理装置であって、
   上記ＬＣＤコントローラは、上記画像メモリから読み出された複数の画像データをブレンド処理可能な処理部と、
   上記処理部でのブレンド処理の対象とされる画像データの変更の有無、及び上記処理部でのブレンド処理におけるブレンド位置の変更の有無を判別し、その判別結果に応じて、上記処理部の動作を停止させるとともに、上記退避エリアに退避されている画像データを上記ＬＣＤパネルに表示させるための判別制御回路と、を含んで成ることを特徴とするデータ処理装置。
2. 上記判別制御回路は、上記処理部でのブレンド処理の対象とされる画像データが変更されず、且つ、上記処理部でのブレンド処理におけるブレンド位置が変更されない場合に、上記処理部内へのクロック信号の供給を遮断することで、上記処理部の動作を停止させる請求項１記載のデータ処理装置。
3. 上記ＬＣＤコントローラは、上記処理部からの出力データと、上記退避エリアに退避されている画像データとを選択的に上記ＬＣＤパネルに供給可能なセレクタを含み、
   上記判別制御回路は、上記処理部でのブレンド処理の対象とされる画像データが変更されず、且つ、上記処理部でのブレンド処理におけるブレンド位置が変更されない場合に、上記退避エリアに退避されている画像データを上記セレクタに選択させる請求項２記載のデータ処理装置。
4. 上記ＬＣＤコントローラは、上記ＣＰＵによって設定可能なレジスタを含み、
   上記レジスタには、上記画像メモリに格納される画像データのスタートアドレスと、ブレンド位置情報とが保持される請求項３記載のデータ処理装置。
5. 上記判別制御回路は、上記レジスタにアクセスして、上記処理部でのブレンド処理の対象とされる画像データの変更の有無、及び上記処理部でのブレンド処理におけるブレンド位置の変更の有無を判別する請求項４記載のデータ処理装置。
6. 上記判別制御回路からの指示によって、上記処理部の出力画像データを上記退避エリアに退避するためのライトバック回路を含む請求項５記載のデータ処理装置。
7. 上記ライトバック回路は、上記ブレンド処理の対象とされる画像データ、又は上記ブレンド処理におけるブレンド位置が変更された場合には、上記処理部の出力画像データを上記退避エリアに伝達し、上記ブレンド処理の対象とされる画像データが変更されず、上記ブレンド処理におけるブレンド位置が変更されない場合には、上記処理部からの出力画像データの上記退避エリアへの伝達を阻止する請求項６記載のデータ処理装置。
8. 一つの半導体基板に形成された請求項７記載のデータ処理装置。
9. 上記判別制御回路は、上記処理部でのブレンド処理の対象とされる画像データが同じで、且つ、上記処理部でのブレンド処理におけるブレンド位置が同じ場合に、上記処理部内へのクロック信号の供給を遮断することで、上記処理部の動作を停止させる請求項１記載のデータ処理装置。
10. 上記ＬＣＤコントローラは、上記処理部からの出力データと、上記退避エリアに退避されている画像データとを選択的に上記ＬＣＤパネルに供給可能なセレクタを含み、
    上記判別制御回路は、上記処理部でのブレンド処理の対象とされる画像データが同じで、且つ、上記処理部でのブレンド処理におけるブレンド位置が同じ場合に、上記退避エリアに退避されている画像データを上記セレクタに選択させる請求項９記載のデータ処理装置。

Images