JP2012160728A - Cof type semiconductor package having improved heat radiation efficiency - Google Patents

Cof type semiconductor package having improved heat radiation efficiency Download PDF

Info

Publication number
JP2012160728A
JP2012160728A JP2012012552A JP2012012552A JP2012160728A JP 2012160728 A JP2012160728 A JP 2012160728A JP 2012012552 A JP2012012552 A JP 2012012552A JP 2012012552 A JP2012012552 A JP 2012012552A JP 2012160728 A JP2012160728 A JP 2012160728A
Authority
JP
Japan
Prior art keywords
pattern
type semiconductor
semiconductor package
insulating film
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012012552A
Other languages
Japanese (ja)
Inventor
Sang Hoon Park
サンホン パク
Jung-San Lim
ジュンサン リム
San-Won Hong
サンウォン ホン
Sok-Hoon Kang
ソクフーン カン
Yang-Min Choi
ヤンミン チョイ
Min-Ho Joeng
ミンホ ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LB Lusem Co Ltd
Original Assignee
Lusem Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lusem Co Ltd filed Critical Lusem Co Ltd
Publication of JP2012160728A publication Critical patent/JP2012160728A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61J—CONTAINERS SPECIALLY ADAPTED FOR MEDICAL OR PHARMACEUTICAL PURPOSES; DEVICES OR METHODS SPECIALLY ADAPTED FOR BRINGING PHARMACEUTICAL PRODUCTS INTO PARTICULAR PHYSICAL OR ADMINISTERING FORMS; DEVICES FOR ADMINISTERING FOOD OR MEDICINES ORALLY; BABY COMFORTERS; DEVICES FOR RECEIVING SPITTLE
    • A61J17/00—Baby-comforters; Teething rings
    • A61J17/10—Details; Accessories therefor
    • A61J17/101—Emitting means, e.g. for emitting sound, light, scents or flavours
    • A61J17/1011—Emitting sound, e.g. having rattles or music boxes
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10D—STRINGED MUSICAL INSTRUMENTS; WIND MUSICAL INSTRUMENTS; ACCORDIONS OR CONCERTINAS; PERCUSSION MUSICAL INSTRUMENTS; AEOLIAN HARPS; SINGING-FLAME MUSICAL INSTRUMENTS; MUSICAL INSTRUMENTS NOT OTHERWISE PROVIDED FOR
    • G10D9/00—Details of, or accessories for, wind musical instruments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

PROBLEM TO BE SOLVED: To provide a chip on film (COF) type semiconductor package including an insulation film, a metal pattern, a surface insulation layer, and a semiconductor chip.SOLUTION: A metal pattern is composed of a circuit pattern 120 electrically connected with a semiconductor chip 200 and an isolated pattern 130 electrically insulated from the circuit pattern 120. Heat radiation holes 150, which expose a part of the isolated pattern 130 to a lower surface of an insulation film 140, are formed on the insulation film 140. A part of the circuit pattern 120 is extended on the insulation film 140 and is formed as an extension pattern 125 formed so as to have a surface area larger than the rest of the circuit pattern 120. Heat generated from the semiconductor chip 200 is emitted to a rear surface of a substrate through the isolated pattern 130 located below the semiconductor chip 200. Thus, the isolated pattern 130 functions as a heat radiation pad.

Description

本発明は半導体パッケージに関するもので、より詳細には半導体チップがフィルム上に付着したＣＯＦ（Ｃｈｉｐ−Ｏｎ−Ｆｉｌｍ）型半導体パッケージに関するものである。   The present invention relates to a semiconductor package, and more particularly to a COF (Chip-On-Film) type semiconductor package in which a semiconductor chip is adhered on a film.

ＣＯＦ型半導体パッケージはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）と比較してより薄いテープ配線基板を使用することができ、配線パターンを一層稠密に設計できる特徴を有している。特にＣＯＦ型半導体パッケージは外部接続端子としてソルダーボールの代わりにテープ配線基板上に形成された入出力端子パターンを使用し、入出力端子パターンを印刷回路基板やディスプレーパネルに直接付着して実装する。   The COF type semiconductor package has a feature that a thinner tape wiring substrate can be used as compared with TCP (Tape Carrier Package), and the wiring pattern can be designed more densely. In particular, the COF type semiconductor package uses an input / output terminal pattern formed on a tape wiring board instead of a solder ball as an external connection terminal, and the input / output terminal pattern is directly attached to a printed circuit board or a display panel for mounting.

ＴＣＰ技術は１９８０年代末に高解像度モニターの大量生産のために導入し、その後市場で最も好まれるパッケージング方法であった。しかし、半導体素子の微細ピッチ化による工程コストの低減及び収率の向上を図るために、１９９０年代末からはＣＯＦパッケージング技術の市場で占める比率が順次増加している。しかし、高解像度を有するディスプレー装置を実現するためにＴＶ、モニターなどの駆動周波数が６０ヘルツ（Ｈｚ）に増加してからドライバー−ＩＣの駆動負荷が上昇するようになり、これによってＣＯＦパッケージング技術を適用する場合、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップの発熱問題が深刻に台頭している。   TCP technology was introduced in the late 1980s for mass production of high-resolution monitors and was then the most preferred packaging method on the market. However, since the end of the 1990s, the share of the COF packaging technology in the market has been increasing in order to reduce the process cost and improve the yield by reducing the pitch of semiconductor elements. However, in order to realize a display device with high resolution, the driving frequency of the driver IC increases after the driving frequency of the TV, the monitor, etc. increases to 60 hertz (Hz). When the IC is applied, the heat generation problem of the IC (Integrated Circuit) chip is seriously rising.

前述した問題を解決するために、半導体チップが実装される配線フィルムの下面に放熱パッドを付着する方法が提案されている。例えば、図１に示すように、ＣＯＦ型半導体パッケージにおいて、柔軟性を有するフィルム１１上に半導体集積回路が形成されたチップ１８が接着剤（不図示）により付着されている。ここで、フィルム１１は下部絶縁層１０、リ―ド１２及び表面絶縁層１４が互いに積層して構成される。そして、下部絶縁層１０の下部面上に、放熱パッド２０が接着剤２１により付着されている。このような構造のＣＯＦ型半導体パッケージにおいては、チップ１８の動作により発生する熱がモールディング樹脂層１６、リ―ド１２及び下部絶縁層１０を介して放熱パッド２０に伝えられ、この放熱パッド２０により外側に放熱される。   In order to solve the above-described problem, a method of attaching a heat radiation pad to the lower surface of a wiring film on which a semiconductor chip is mounted has been proposed. For example, as shown in FIG. 1, in a COF type semiconductor package, a chip 18 having a semiconductor integrated circuit formed on a flexible film 11 is attached by an adhesive (not shown). Here, the film 11 is formed by laminating the lower insulating layer 10, the lead 12 and the surface insulating layer 14. Then, on the lower surface of the lower insulating layer 10, the heat radiating pad 20 is attached with an adhesive 21. In the COF type semiconductor package having such a structure, heat generated by the operation of the chip 18 is transmitted to the heat radiating pad 20 through the molding resin layer 16, the lead 12 and the lower insulating layer 10. Heat is released to the outside.

前述した放熱パッド２０が付着したＣＯＦ型半導体パッケージは放熱パッド２０によってパッケージの厚さが増加して薄型化に不利である。また、チップから発生した熱が相異なる材料の構成要素、即ちモールディング樹脂層１６、リ―ド１２、下部絶縁層１０及び放熱パッド２０を介して放熱されるため、放熱効果が少ない。さらに、下部絶縁層１０に接着剤２１により付着される放熱パッド２０は「Ａ」部分のような角部分に集中的に作用する摩擦力のような外力によって下部絶縁層１０から容易に剥離する恐れがある。   The COF type semiconductor package to which the heat radiation pad 20 is attached is disadvantageous in reducing the thickness because the heat radiation pad 20 increases the thickness of the package. Further, since the heat generated from the chip is dissipated through the components of different materials, that is, the molding resin layer 16, the lead 12, the lower insulating layer 10, and the heat dissipating pad 20, the heat dissipating effect is small. Further, the heat dissipating pad 20 attached to the lower insulating layer 10 with the adhesive 21 may be easily peeled off from the lower insulating layer 10 by an external force such as a frictional force acting intensively on a corner portion such as the “A” portion. There is.

本発明は前述した従来技術の問題点を解決するためになされたもので、ＣＯＦ型半導体パッケージの放熱性能を向上し、且つ放熱パッドの剥離問題が発生しないＣＯＦ型半導体パッケージを提供することにその目的がある。   The present invention has been made to solve the above-described problems of the prior art, and provides a COF type semiconductor package which improves the heat dissipation performance of the COF type semiconductor package and does not cause the problem of peeling of the heat dissipation pad. There is a purpose.

本発明に係るＣＯＦ型半導体パッケージは、絶縁フィルム、前記絶縁フィルム上に形成された金属パターン、及び前記金属パターンを保護する表面絶縁層が順次積層されたテープ配線基板；及び前記テープ配線基板上に実装された半導体チップ；を含む。ここで、前記金属パターンは前記半導体チップと電気的に連結された回路パターン、及び前記回路パターンに対して電気的に絶縁された孤立パターンを含んで構成される。   A COF type semiconductor package according to the present invention includes a tape wiring substrate in which an insulating film, a metal pattern formed on the insulating film, and a surface insulating layer protecting the metal pattern are sequentially stacked; and the tape wiring substrate A mounted semiconductor chip. Here, the metal pattern includes a circuit pattern electrically connected to the semiconductor chip and an isolated pattern electrically insulated from the circuit pattern.

前記絶縁フィルムに、前記孤立パターンの一部を前記絶縁フィルムの下面に露出させる放熱放熱孔が形成される。   A heat radiation hole for exposing a part of the isolated pattern to the lower surface of the insulating film is formed in the insulating film.

前記孤立パターンに、前記チップの端子のうち熱発生を誘発する程度が他の端子に比べて大きい端子である発熱端子が連結される。前記発熱端子は、前記チップに駆動電源を供給するための電源供給端子を含む。   The isolated pattern is connected to a heat generating terminal which is a terminal having a larger degree of inducing heat generation than the other terminals among the terminals of the chip. The heat generating terminal includes a power supply terminal for supplying driving power to the chip.

前記孤立パターンに、前記チップの端子のうち接地端子を連結することができる。   A ground terminal among the terminals of the chip can be connected to the isolated pattern.

前記回路パターンのうち一部は、前記絶縁フィルム上に延設されて残りの前記回路パターンに比べてその表面積が広くなるように形成した延長パターンとして構成されることができる。   A part of the circuit pattern may be configured as an extended pattern that extends on the insulating film and has a surface area larger than that of the remaining circuit pattern.

前記絶縁フィルムに、前記延長パターンの一部を前記絶縁フィルムの下面に露出させる放熱孔が形成される。   A heat dissipation hole is formed in the insulating film to expose a part of the extended pattern on the lower surface of the insulating film.

前記絶縁フィルムの下面に、放熱部が形成される。前記放熱部は、前記放熱孔を通じて前記絶縁フィルムの下面に露出した前記延長パターンと連結されて前記延長パターンを通じて伝えられた熱を外部に放熱させる。   A heat dissipation part is formed on the lower surface of the insulating film. The heat radiating part is connected to the extended pattern exposed on the lower surface of the insulating film through the heat radiating hole, and dissipates heat transferred through the extended pattern to the outside.

前記回路パターンは前記絶縁フィルム上の一方向に沿って線状に配置され、前記延長パターンは前記絶縁フィルム上の中央部位に向けて延在する。より具体的には、前記回路パターンは平行な二線をなすように配置され、前記延長パターンは前記二線の前記回路パターンからそれぞれ交互に延在する。   The circuit pattern is linearly arranged along one direction on the insulating film, and the extension pattern extends toward a central portion on the insulating film. More specifically, the circuit patterns are arranged to form two parallel lines, and the extension patterns alternately extend from the circuit patterns of the two lines.

前記延長パターンはその端部が他部位に比べて広い幅を有するように拡張された形状に形成される。   The extended pattern is formed in an expanded shape so that its end has a wider width than other parts.

前記放熱孔は前記延長パターンの前記端部に対応する位置に形成される。   The heat radiation hole is formed at a position corresponding to the end portion of the extension pattern.

前記延長パターンのうち少なくともいずれか一つに、前記チップの端子のうち熱発生を誘発する程度が他の端子に比べて大きい端子である発熱端子が連結される。前記発熱端子は、前記チップに駆動電源を供給するための電源供給端子を含む。   At least one of the extended patterns is connected to a heat generating terminal that is a terminal having a larger degree of inducing heat generation than the other terminals among the terminals of the chip. The heat generating terminal includes a power supply terminal for supplying driving power to the chip.

前記延長パターンのうち少なくともいずれか一つに、前記チップの端子のうち接地端子が連結される。   A ground terminal among the terminals of the chip is connected to at least one of the extension patterns.

前記チップの端子はバンプを介さず前記回路パターンに直接接触できる。   The terminal of the chip can directly contact the circuit pattern without a bump.

本発明（１）は、
絶縁フィルム、前記絶縁フィルム上に形成された金属パターン、及び前記金属パターンを保護する表面絶縁層が順次積層されたテープ配線基板；及び
前記テープ配線基板上に実装された半導体チップ；を含み、
前記金属パターンが前記半導体チップと電気的に連結された回路パターン、及び前記回路パターンに対して電気的に絶縁された孤立パターンを含むことを特徴とするＣＯＦ型半導体パッケージである。
本発明（２）は、
前記絶縁フィルムに、前記孤立パターンの一部を前記絶縁フィルムの下面に露出させる放熱孔が形成されていることを特徴とする、本発明（１）に記載のＣＯＦ型半導体パッケージである。
本発明（３）は、
前記孤立パターンに、前記チップの端子のうち熱発生を誘発する程度が他の端子に比べて大きい端子である発熱端子が連結されることを特徴とする、本発明（１）または（２）に記載のＣＯＦ型半導体パッケージである。
本発明（４）は、
前記チップに駆動電源を供給するための電源供給端子を前記発熱端子が含むことを特徴とする、本発明（３）に記載のＣＯＦ型半導体パッケージである。
本発明（５）は、
前記孤立パターンに、前記チップの端子のうち接地端子が連結されることを特徴とする、本発明（１）または（２）に記載のＣＯＦ型半導体パッケージである。
本発明（６）は、
前記回路パターンのうち一部が、前記絶縁フィルム上に延設されて残りの前記回路パターンに比べてその表面積が広くなるように形成した延長パターンとして構成されることを特徴とする、本発明（１）に記載のＣＯＦ型半導体パッケージである。
本発明（７）は、
前記絶縁フィルムに、前記延長パターンの一部を前記絶縁フィルムの下面に露出させる放熱孔が形成されていることを特徴とする、本発明（６）に記載のＣＯＦ型半導体パッケージである。
本発明（８）は、
前記絶縁フィルムの下面に形成され、前記放熱孔を通じて前記絶縁フィルムの下面に露出した前記延長パターンと連結され、前記延長パターンを通じて伝えられた熱を外部に放熱させる放熱部をさらに含むことを特徴とする、本発明（７）に記載のＣＯＦ型半導体パッケージである。
本発明（９）は、
前記回路パターンが前記絶縁フィルム上の一方向に沿って線状に配置され、前記延長パターンが前記絶縁フィルム上の中央部位に向けて延在していることを特徴とする、本発明（６）に記載のＣＯＦ型半導体パッケージである。
本発明（１０）は、
前記回路パターンが平行な二線をなすように配置され、前記延長パターンが前記二線の前記回路パターンからそれぞれ交互に延在していることを特徴とする、本発明（９）に記載のＣＯＦ型半導体パッケージである。
本発明（１１）は、
前記延長パターンがその端部が他の部位に比べて広い幅を有するように拡張した形状に形成されることを特徴とする、本発明（６）ないし（１０）のいずれか一発明のＣＯＦ型半導体パッケージである。
本発明（１２）は、
前記放熱孔が前記延長パターンの前記端部に対応する位置に形成されることを特徴とする、本発明（１１）に記載のＣＯＦ型半導体パッケージである。
本発明（１３）は、
前記延長パターンのうち少なくともいずれか一つに、前記チップの端子のうち熱発生を誘発する程度が他の端子に比べて大きい端子である発熱端子が連結されることを特徴とする、本発明（６）ないし（１０）のいずれか一発明のＣＯＦ型半導体パッケージである。
本発明（１４）は、
前記チップに駆動電源を供給するための電源供給端子を前記発熱端子が含むことを特徴とする、本発明（１３）に記載のＣＯＦ型半導体パッケージである。
本発明（１５）は、
前記延長パターンのうち少なくともいずれか一つに、前記チップの端子のうち接地端子が連結されることを特徴とする、本発明（６）ないし（１０）のいずれか一発明のＣＯＦ型半導体パッケージである。
本発明（１６）は、
前記チップの端子がバンプを介さず前記回路パターンに直接接触することを特徴とする、本発明（６）ないし（１０）のいずれか一発明のＣＯＦ型半導体パッケージである。 The present invention (1)
An insulating film, a metal pattern formed on the insulating film, and a tape wiring board on which a surface insulating layer protecting the metal pattern is sequentially laminated; and a semiconductor chip mounted on the tape wiring board;
The COF type semiconductor package includes a circuit pattern in which the metal pattern is electrically connected to the semiconductor chip and an isolated pattern electrically insulated from the circuit pattern.
The present invention (2)
The COF type semiconductor package according to the present invention (1), wherein a heat radiating hole is formed in the insulating film to expose a part of the isolated pattern on a lower surface of the insulating film.
The present invention (3)
The present invention (1) or (2) is characterized in that the isolated pattern is connected to a heat generating terminal which is a terminal having a larger degree of inducing heat generation than the other terminals among the terminals of the chip. It is a COF type semiconductor package of description.
The present invention (4)
The COF type semiconductor package according to the present invention (3), wherein the heat generating terminal includes a power supply terminal for supplying driving power to the chip.
The present invention (5)
The COF type semiconductor package according to the present invention (1) or (2), wherein a ground terminal among the terminals of the chip is connected to the isolated pattern.
The present invention (6)
The present invention is characterized in that a part of the circuit pattern is configured as an extended pattern formed on the insulating film so as to have a larger surface area than the remaining circuit pattern. The COF type semiconductor package according to 1).
The present invention (7)
The COF type semiconductor package according to the present invention (6), wherein a heat radiating hole is formed in the insulating film to expose a part of the extended pattern on the lower surface of the insulating film.
The present invention (8)
A heat dissipating part is formed on the lower surface of the insulating film and connected to the extension pattern exposed on the lower surface of the insulating film through the heat radiating hole, and further dissipates heat transmitted through the extension pattern to the outside. The COF type semiconductor package according to the present invention (7).
The present invention (9)
The present invention (6), wherein the circuit pattern is linearly arranged along one direction on the insulating film, and the extended pattern extends toward a central portion on the insulating film. The COF type semiconductor package described in 1.
The present invention (10)
The COF according to the present invention (9), wherein the circuit patterns are arranged so as to form two parallel lines, and the extension patterns alternately extend from the circuit patterns of the two lines. Type semiconductor package.
The present invention (11)
The COF type according to any one of the present inventions (6) to (10), wherein the extended pattern is formed in an expanded shape so that an end thereof has a wider width than other parts. It is a semiconductor package.
The present invention (12)
The COF type semiconductor package according to the present invention (11), wherein the heat radiating hole is formed at a position corresponding to the end of the extended pattern.
The present invention (13)
The present invention is characterized in that at least one of the extension patterns is connected to a heat generating terminal which is a terminal having a larger degree of inducing heat generation than the other terminals among the terminals of the chip. 6) A COF type semiconductor package according to any one of (10).
The present invention (14)
The COF type semiconductor package according to the invention (13), wherein the heat generating terminal includes a power supply terminal for supplying driving power to the chip.
The present invention (15)
The COF type semiconductor package according to any one of the present inventions (6) to (10), wherein a ground terminal among the terminals of the chip is connected to at least one of the extension patterns. is there.
The present invention (16)
The COF type semiconductor package according to any one of the present inventions (6) to (10), wherein the terminal of the chip is in direct contact with the circuit pattern without a bump.

前述した構造のＣＯＦ型半導体パッケージにおいては、半導体チップから発生した熱がその下部の孤立パターンを介して基板の背面に放出されるので、孤立パターンが放熱パッドとして機能できる。また、孤立パターンはテープ配線基板の内部に形成されるので、摩擦などの外力により剥離する恐れが全くない。   In the COF type semiconductor package having the structure described above, the heat generated from the semiconductor chip is released to the back surface of the substrate through the isolated pattern below the semiconductor chip, so that the isolated pattern can function as a heat dissipation pad. Further, since the isolated pattern is formed inside the tape wiring substrate, there is no possibility of peeling by an external force such as friction.

また、孤立パターンは半導体チップの下部でチップ実装領域と重なるように配置されることができ、したがって半導体チップから発生する電磁波を減少させる付随的な効果が得られる。さらに、光から発生する紫外線（ＵＶ；Ｕｌｔｒａｖｉｏｌｅｔ）により半導体チップの誤動作を引き起こす恐れがあるが、孤立パターンはこのような紫外線による干渉を遮断する役割も行うことができる。   In addition, the isolated pattern can be disposed below the semiconductor chip so as to overlap the chip mounting region, and therefore, an accompanying effect of reducing electromagnetic waves generated from the semiconductor chip can be obtained. Furthermore, although there is a possibility of causing a malfunction of the semiconductor chip due to ultraviolet (UV) generated from light, the isolated pattern can also serve to block interference caused by such ultraviolet.

さらに、回路パターンのうち一部が絶縁フィルム上の剰余空間を利用して広い領域を占める延長パターンとして構成され、このような延長パターンが放熱孔を通じて絶縁フィルムの下面に露出することによって、延長パターンに接触されたチップの端子を通した放熱効果が増大する。さらに、電源供給端子のような発熱端子が延長パターンに接触するように構成することによって、放熱効果を一層高めることができ、接地端子を延長パターンに接触するように構成することによって、静電気防止効果も得られる。   Furthermore, a part of the circuit pattern is configured as an extended pattern that occupies a wide area using the surplus space on the insulating film, and such an extended pattern is exposed to the lower surface of the insulating film through the heat dissipation hole, thereby extending the extended pattern. The heat radiation effect through the terminal of the chip that is in contact with is increased. In addition, the heat dissipation effect can be further enhanced by configuring the heating terminal such as the power supply terminal to contact the extension pattern, and the grounding terminal can be configured to contact the extension pattern, thereby preventing the static electricity. Can also be obtained.

放熱パッドを備えた従来のＣＯＦ型半導体パッケージの断面図である。It is sectional drawing of the conventional COF type semiconductor package provided with the thermal radiation pad. 本発明の第１実施形態に係るＣＯＦ型半導体パッケージの断面図である。1 is a cross-sectional view of a COF type semiconductor package according to a first embodiment of the present invention. 図２に示したＣＯＦ型半導体パッケージ用テープ配線基板の平面図である。It is a top view of the tape wiring board for COF type semiconductor packages shown in FIG. 第１実施形態の変形例を示したＣＯＦ型半導体パッケージの断面図である。It is sectional drawing of the COF type semiconductor package which showed the modification of 1st Embodiment. 図４に示したＣＯＦ型半導体パッケージ用テープ配線基板の平面図である。It is a top view of the tape wiring board for COF type semiconductor packages shown in FIG. 本発明の第２実施形態に係るＣＯＦ型半導体パッケージ用テープ配線基板の平面図である。It is a top view of the tape wiring board for COF type semiconductor packages concerning a 2nd embodiment of the present invention. 図６の断面図である。It is sectional drawing of FIG. 第２実施形態の変形例を示した図面である。It is drawing which showed the modification of 2nd Embodiment. 第２実施形態のもう一つの変形例を示した図面である。It is drawing which showed another modification of 2nd Embodiment.

以下、本発明に係るＣＯＦ型半導体パッケージの好ましい実施形態について添付図面を参照して詳細に説明する。   Hereinafter, preferred embodiments of a COF type semiconductor package according to the present invention will be described in detail with reference to the accompanying drawings.

第１実施形態
図２及び図３を通じて本発明の第１実施形態に係るＣＯＦ型半導体パッケージの構造を説明すれば次の通りである。 First Embodiment The structure of a COF type semiconductor package according to a first embodiment of the present invention will be described with reference to FIGS. 2 and 3 as follows.

本発明に係るＣＯＦ型半導体パッケージはテープ配線基板１００の上部に半導体チップ２００が実装された構造を有する。ここで、テープ配線基板１００は柔軟性を有している絶縁フィルム１１０と、この絶縁フィルム１１０上に形成された金属パターン１２０、１３０と、金属パターン１２０、１３０を保護する表面絶縁層１４０から構成される。通常、絶縁フィルム１１０はポリイミドで構成され、金属パターン１２０、１３０は電気伝導度に優れた金属（例えば銅）で構成され、表面絶縁層１４０はレジスト（Ｒｅｓｉｓｔ）層として構成することができる。そして、所定の集積回路が形成された半導体チップ２００は、このテープ配線基板１００の上部にモールディング樹脂１６０により接着される。   The COF type semiconductor package according to the present invention has a structure in which a semiconductor chip 200 is mounted on an upper part of a tape wiring substrate 100. Here, the tape wiring substrate 100 includes a flexible insulating film 110, metal patterns 120 and 130 formed on the insulating film 110, and a surface insulating layer 140 that protects the metal patterns 120 and 130. Is done. In general, the insulating film 110 is made of polyimide, the metal patterns 120 and 130 are made of a metal (for example, copper) having excellent electrical conductivity, and the surface insulating layer 140 can be formed as a resist layer. Then, the semiconductor chip 200 on which a predetermined integrated circuit is formed is bonded to the upper part of the tape wiring substrate 100 with a molding resin 160.

一方、テープ配線基板１００に含まれた金属パターンは、半導体チップ２００と電気的に連結される回路パターン１２０と、この回路パターン１２０に対して電気的に絶縁された孤立パターン１３０に区分される。ここで、回路パターン１２０上に、バンプ１２２が配設され、半導体チップ２００の下面周りに形成された端子（不図示）がバンプ１２２を介して回路パターン１２０と電気的に連結される。   On the other hand, the metal pattern included in the tape wiring substrate 100 is divided into a circuit pattern 120 that is electrically connected to the semiconductor chip 200 and an isolated pattern 130 that is electrically insulated from the circuit pattern 120. Here, bumps 122 are disposed on the circuit pattern 120, and terminals (not shown) formed around the lower surface of the semiconductor chip 200 are electrically connected to the circuit pattern 120 via the bumps 122.

また、孤立パターン１３０は半導体チップ２００が実装される領域（図３の「ＣＡ」）を定義し、半導体チップ２００はこの孤立パターン１３０と重なるように配置される。ここで、孤立パターン１３０は半導体チップ２００及び回路パターン１２０とは電気的に完全に絶縁した状態であり、その上部に、モールディング樹脂１６０が注入されて半導体チップ２００の下面が接着するようになる。   The isolated pattern 130 defines a region (“CA” in FIG. 3) where the semiconductor chip 200 is mounted, and the semiconductor chip 200 is disposed so as to overlap the isolated pattern 130. Here, the isolated pattern 130 is in a state of being completely electrically insulated from the semiconductor chip 200 and the circuit pattern 120, and a molding resin 160 is injected into the upper part thereof so that the lower surface of the semiconductor chip 200 is bonded.

図３はテープ配線基板１００の平面図であって、半導体チップ２００を実装する領域ＣＡが露出した状態を示す。図３に示すように、チップ実装領域ＣＡにほぼ重なる位置に孤立パターン１３０が形成され、その周囲に、多数の回路パターン１２０が孤立パターン１３０と所定の距離を置いて離間して絶縁した状態に形成される。さらに、パッケージ化した完成品においては、孤立パターン１３０と回路パターン１２０がモールディング樹脂１６０により電気的に絶縁した状態が安全に確保できる。   FIG. 3 is a plan view of the tape wiring substrate 100 and shows a state where the area CA on which the semiconductor chip 200 is mounted is exposed. As shown in FIG. 3, an isolated pattern 130 is formed at a position almost overlapping the chip mounting area CA, and a large number of circuit patterns 120 are insulated from the isolated pattern 130 at a predetermined distance around the periphery. It is formed. Further, in the packaged finished product, it is possible to safely ensure that the isolated pattern 130 and the circuit pattern 120 are electrically insulated by the molding resin 160.

前述した構造のテープ配線基板１００及びＣＯＦ型半導体パッケージにおいては、半導体チップ２００から発生した熱がその下部の孤立パターン１３０を介して基板の背面に放出される構造を有する。即ち、孤立パターン１３０は半導体パッケージの放熱パッドとして機能できる。半導体チップ２００と孤立パターン１３０が互いに近接して配置されているので、半導体チップ２００から発生した熱は大部分孤立パターン１３０に直接伝えられ、熱伝導度に優れた金属材料の孤立パターン１３０によって放熱が容易に行われる。   The tape wiring substrate 100 and the COF type semiconductor package having the above-described structure have a structure in which heat generated from the semiconductor chip 200 is released to the back surface of the substrate through an isolated pattern 130 below the semiconductor chip 200. That is, the isolated pattern 130 can function as a heat dissipation pad of the semiconductor package. Since the semiconductor chip 200 and the isolated pattern 130 are arranged close to each other, most of the heat generated from the semiconductor chip 200 is directly transmitted to the isolated pattern 130 and is dissipated by the isolated pattern 130 of a metal material having excellent thermal conductivity. Is easily done.

また、前述した従来技術とは異なり、本発明で放熱パッドとして機能する孤立パターン１３０は、テープ配線基板１００の内部に形成されるので、摩擦などの外力により剥離する恐れが全くない。さらに、孤立パターン１３０の周囲にモールディング樹脂１６０が形成されているので、テープ配線基板１００を曲げて配置する場合にも、孤立パターン１３０と、この孤立パターン１３０の周辺に形成された回路パターン１２０との間の絶縁状態を安全に維持できる。   Further, unlike the above-described prior art, the isolated pattern 130 functioning as a heat dissipation pad in the present invention is formed inside the tape wiring substrate 100, so there is no possibility of peeling by an external force such as friction. Further, since the molding resin 160 is formed around the isolated pattern 130, the isolated pattern 130 and the circuit pattern 120 formed around the isolated pattern 130 can be used even when the tape wiring substrate 100 is bent and disposed. The insulation state between the two can be maintained safely.

さらに、孤立パターン１３０は半導体チップ２００の下部にチップ実装領域ＣＡと重なるように配置されるので、半導体チップ２００から発生する電磁波を孤立パターン１３０の中心部に引き寄せて電気的な安全性と電磁波による干渉を減少させる付随的な効果が得られる。さらに、光から発生する紫外線により半導体チップ２００の誤動作を引き起こす恐れがあるが、孤立パターン１３０はこのような紫外線による干渉を遮断する役割も行うことができる。   Further, since the isolated pattern 130 is disposed below the semiconductor chip 200 so as to overlap the chip mounting area CA, the electromagnetic wave generated from the semiconductor chip 200 is drawn to the center of the isolated pattern 130 to thereby improve the electrical safety and the electromagnetic wave. The accompanying effect of reducing interference is obtained. Further, although the semiconductor chip 200 may malfunction due to ultraviolet rays generated from light, the isolated pattern 130 can also play a role of blocking such interference caused by ultraviolet rays.

図４及び図５には孤立パターン１３０の形成によるパッケージの放熱効果を極大化できる変形例を示す。この変形例を示した図４及び図５においては、図２及び図３の構成要素と同一の構成要素については同一の参照符号を付した。   4 and 5 show modifications that can maximize the heat dissipation effect of the package by forming the isolated pattern 130. FIG. In FIG. 4 and FIG. 5 showing this modification, the same reference numerals are assigned to the same constituent elements as those in FIG. 2 and FIG.

この変形例における半導体パッケージに、孤立パターン１３０とその下部に位置した絶縁フィルム１１０の一部を貫通する放熱孔１５０がさらに形成されている。これによって、孤立パターン１３０が絶縁フィルム１１０の下面に露出するので、半導体チップ２００から発生した熱をさらに効果的に放出できる。この変形例においては、放熱孔１５０が絶縁フィルム１１０だけでなく、孤立パターン１３０まで延在している例を示したが、これとは異なり絶縁フィルム１１０の一部だけを除去した状態で形成することができる。   The semiconductor package according to this modification is further formed with a heat dissipation hole 150 penetrating through the isolated pattern 130 and a part of the insulating film 110 located therebelow. Accordingly, the isolated pattern 130 is exposed on the lower surface of the insulating film 110, so that the heat generated from the semiconductor chip 200 can be more effectively released. In this modification, the example in which the heat radiating holes 150 extend not only to the insulating film 110 but also to the isolated pattern 130 is shown, but unlike this, it is formed in a state in which only a part of the insulating film 110 is removed. be able to.

第２実施形態
図６及び図７は本発明の第２実施形態を示す図面である。本実施形態においても前述した第１実施形態と同一の構成要素については同一の参照符号を付した。 Second Embodiment FIGS. 6 and 7 are views showing a second embodiment of the present invention. Also in this embodiment, the same reference numerals are assigned to the same components as those in the first embodiment described above.

図６に示したように、一般的に回路パターン１２０は絶縁フィルム１１０上の一方向に沿って線状に配置され、特に大部分の回路パターン１２０は絶縁フィルム１１０上の長さ方向に沿って二線をなす形態で配置されている。このような回路パターン１２０のうち一部は絶縁フィルム１１０上に延設され、残りの回路パターン１２０に比べてその表面積が広くなるように形成した延長パターン１２５として構成される。延長パターン１２５は図６のように絶縁フィルム１１０上の中央部位に向けて延在することによって、回路パターン１２０が形成されていない絶縁フィルム１１０上の剰余空間を利用して延長パターン１２５が形成されるように構成される。   As shown in FIG. 6, the circuit pattern 120 is generally arranged linearly along one direction on the insulating film 110, and most of the circuit patterns 120 are arranged along the length direction on the insulating film 110. They are arranged in two lines. A part of the circuit pattern 120 extends on the insulating film 110 and is configured as an extended pattern 125 formed so as to have a larger surface area than the remaining circuit pattern 120. As shown in FIG. 6, the extension pattern 125 extends toward the central portion on the insulating film 110, so that the extension pattern 125 is formed using a surplus space on the insulating film 110 where the circuit pattern 120 is not formed. Configured to be

絶縁フィルム１１０上において延長パターン１２５が形成されていない領域に、前述した第１実施形態と同一の概念の孤立パターン１３０が形成されている。したがって、本実施形態においては孤立パターン１３０と延長パターン１２５が共に形成される。延長パターン１２５は回路パターン１２０のうち一部が延在して構成されるので、回路パターン１２０と電気的に連結されており、孤立パターン１３０は延長パターン１２５が形成された領域を除いた領域に形成されることによって、回路パターン１２０と電気的に絶縁した状態を維持する。   An isolated pattern 130 having the same concept as that of the first embodiment is formed in a region where the extended pattern 125 is not formed on the insulating film 110. Therefore, in this embodiment, both the isolated pattern 130 and the extended pattern 125 are formed. Since the extended pattern 125 is configured by extending a part of the circuit pattern 120, the extended pattern 125 is electrically connected to the circuit pattern 120, and the isolated pattern 130 is formed in a region excluding the region where the extended pattern 125 is formed. By being formed, the state electrically insulated from the circuit pattern 120 is maintained.

一方、図６に示したように、延長パターン１２５は回路パターン１２０をなす二線からそれぞれ交互に延在して形成される。即ち、第１の延長パターン１２５は図２の下側線状の回路パターン１２０のうちいずれか一つから上方に延長されて構成され、その右側の第２の延長パターン１２５は図２の上側線状の回路パターン１２０のうちいずれか一つから下方に延長されて構成される。このように上側線状の回路パターン１２０と下側線状の回路パターン１２０から交互に延長パターン１２５が形成される。また、延長パターン１２５はその端部が他部位に比べて広い幅を有するように拡張された形状に形成され、このために図２にはその端部が正方形に形成された形態を例示している。延長パターン１２５の端部が拡張された形状を有することは延長パターン１２５の面積をできるだけ広くするためであり、延長パターン１２５の形状は正方形に限定されるものではなく、例えば円板状などに形成することができる。   On the other hand, as illustrated in FIG. 6, the extension patterns 125 are formed to alternately extend from the two lines forming the circuit pattern 120. That is, the first extension pattern 125 is configured to extend upward from any one of the lower linear circuit patterns 120 in FIG. 2, and the second extension pattern 125 on the right side thereof is the upper linear pattern in FIG. The circuit pattern 120 extends downward from any one of the circuit patterns 120. In this way, extended patterns 125 are alternately formed from the upper linear circuit pattern 120 and the lower linear circuit pattern 120. Further, the extended pattern 125 is formed in an expanded shape so that the end thereof has a wider width than other parts. For this reason, FIG. 2 illustrates an example in which the end is formed in a square shape. Yes. The end of the extension pattern 125 has an expanded shape in order to make the area of the extension pattern 125 as large as possible. The shape of the extension pattern 125 is not limited to a square, and is formed in a disk shape, for example. can do.

図７に示したように、放熱孔１５０は絶縁フィルム１１０の板面を上下方に貫通するように形成され、この放熱孔１５０を通じて延長パターン１２５が絶縁フィルム１１０の下面に露出している。放熱孔１５０は、好ましくは延長パターン１２５が形成された領域に対応する位置に形成することによって、延長パターン１２５が絶縁フィルム１１０の下面に露出するように構成できるが、放熱孔１５０は必ず延長パターン１２５に対応して形成するものではなく、延長パターン１２５の以外に他の回路パターン１２０または孤立パターン１３０に対しても形成することができる。延長パターン１２５に対応する放熱孔１５０は、延長パターン１２５の正方形端部位置に形成することによって、できるだけ広い領域の延長パターン１２５部分が絶縁フィルム１１０の下面に露出するように構成されることが好ましい。   As shown in FIG. 7, the heat radiation hole 150 is formed so as to penetrate the plate surface of the insulating film 110 upward and downward, and the extension pattern 125 is exposed to the lower surface of the insulating film 110 through the heat radiation hole 150. The heat dissipation holes 150 are preferably formed at positions corresponding to the regions where the extension patterns 125 are formed so that the extension patterns 125 are exposed on the lower surface of the insulating film 110. However, the heat dissipation holes 150 are necessarily extended patterns. In addition to the extended pattern 125, the circuit pattern 120 or the isolated pattern 130 can be formed. It is preferable that the heat radiation holes 150 corresponding to the extension patterns 125 are formed at the square end positions of the extension patterns 125 so that the extension pattern 125 portion of the widest possible area is exposed on the lower surface of the insulating film 110. .

一方、チップ２００に形成された端子（不図示）はデータ通信のための端子、電源供給のための端子、接地のための端子などのような多様な用途の端子から構成され、このような用途の差に起因して全ての端子の発熱程度が同一ではない。例えば、電源供給端子は他の端子に比べて発熱が激しく、データ通信端子のうちで多量のデータ通信が行われる端子はほとんど使用しない端子に比べて発熱程度が激しくなる。したがって、このように他の端子に比べて発熱誘発程度が大きい発熱端子に対しては放熱の必要性がより大きくなるので、本発明においては、このような発熱端子を延長パターン１２５に連結し、残りの端子は延長パターン１２５以外に他の回路パターン１２０に連結させて構成される。このために、絶縁フィルム１１０上に装着されるチップ２００の仕様に合せてチップ２００の端子のうち発熱誘発端子、特に電源供給端子の位置に対応する回路パターン１２０が延長パターン１２５で構成されるように、個々のチップ２００の仕様によって回路パターン１２０を変形して製作することが好ましい。   On the other hand, terminals (not shown) formed on the chip 200 include terminals for various purposes such as terminals for data communication, terminals for supplying power, terminals for grounding, and the like. Due to the difference, the degree of heat generation of all terminals is not the same. For example, the power supply terminal generates more heat than the other terminals, and among the data communication terminals, the terminal that performs a large amount of data communication generates more heat than the terminals that are hardly used. Therefore, since the necessity of heat dissipation becomes larger for the heat generating terminal having a large degree of heat induction as compared with other terminals in this way, in the present invention, such a heat generating terminal is connected to the extension pattern 125, The remaining terminals are connected to other circuit patterns 120 in addition to the extension pattern 125. For this reason, the circuit pattern 120 corresponding to the position of the heat generation inducing terminal, particularly the power supply terminal among the terminals of the chip 200 is configured by the extension pattern 125 in accordance with the specifications of the chip 200 mounted on the insulating film 110. In addition, it is preferable that the circuit pattern 120 is deformed and manufactured according to the specification of each chip 200.

また、放熱問題の以外にも一般的にチップパッケージにおいては、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉａｃｈａｒｇｅ）を重要な問題に考えている。チップ２００から発生する静電気を効果的に防止することによって、チップの誤動作と故障を防止しなければならない。静電気を防止する方法のうち一つとしてチップ２００の端子のうち接地端子に接触する回路パターン１２０の面積を増加させる方法を考えることができる。このような点に着目して本発明においては、接地端子が延長パターン１２５に接触するように構成される。このような構成の同様にチップ２００の仕様を通じて接地端子の位置を把握し、接地端子が接触する位置の回路パターン１２０を延長パターン１２５として構成されることによって、実現可能である。   In addition to the heat dissipation problem, generally, in a chip package, ESD (Electro Static Dielectric) is considered as an important problem. By effectively preventing static electricity generated from the chip 200, malfunction and failure of the chip must be prevented. As one method for preventing static electricity, a method of increasing the area of the circuit pattern 120 that contacts the ground terminal among the terminals of the chip 200 can be considered. Focusing on this point, the present invention is configured such that the ground terminal contacts the extension pattern 125. Similarly to this configuration, it is possible to realize the configuration by grasping the position of the ground terminal through the specification of the chip 200 and configuring the circuit pattern 120 at the position where the ground terminal contacts as the extension pattern 125.

このような構成を有する本発明によれば、回路パターン１２０のうち一部が絶縁フィルム１１０上の剰余空間を利用して広い領域を占める延長パターン１２５として構成されることによって、延長パターン１２５に接触したチップ２００の端子を通した放熱効果が増大する。特に、延長パターン１２５が並んだ二列の線状に配置した回路パターン１２０から交互に延在するように構成され、延長パターン１２５の端部を側傍に拡張した形態に形成することによって、延長パターン１２５が占める全体領域を増加させて放熱効果を一層高めることができる。また、延長パターン１２５が形成された領域に対して絶縁フィルム１１０上に放熱孔１５０を形成することによって、延長パターン１２５に伝えられたチップ２００の熱が絶縁フィルム１１０の下側に効果的に放出できるようになる。   According to the present invention having such a configuration, a part of the circuit pattern 120 is configured as the extended pattern 125 that occupies a wide area using the surplus space on the insulating film 110, thereby contacting the extended pattern 125. The heat dissipation effect through the terminals of the chip 200 is increased. In particular, the extension pattern 125 is configured to alternately extend from the two linearly arranged circuit patterns 120 in which the extension patterns 125 are arranged. The entire area occupied by the pattern 125 can be increased to further enhance the heat dissipation effect. In addition, by forming the heat dissipation holes 150 on the insulating film 110 in the region where the extension pattern 125 is formed, the heat of the chip 200 transmitted to the extension pattern 125 is effectively released to the lower side of the insulating film 110. become able to.

さらに、チップ２００の電源供給端子などのような発熱端子が延長パターン１２５に接触するように構成されることによって、放熱効果を一層高めることができ、チップ２００の接地端子が延長パターン１２５に接触するように構成されることによって、静電気防止効果もやはり高めることができる。   Furthermore, by configuring the heating terminal such as the power supply terminal of the chip 200 to contact the extension pattern 125, the heat dissipation effect can be further enhanced, and the ground terminal of the chip 200 contacts the extension pattern 125. By being configured in this way, the antistatic effect can also be enhanced.

図８は本発明の第２実施形態の変形例を示す図面である。この変形例においては絶縁フィルム１１０の下面に追加の放熱部１２８が形成されている点を除いて、他の構成は図６及び図７の実施形態と同様である。放熱部１２８は放熱孔１５０を通じて絶縁フィルム１１０の下面に露出した回路パターン１２０（より正確には延長パターン１２５）に連結され、回路パターン１２０を通じて伝えられた熱を外部に放熱させる機能を行う。前述したように放熱孔１５０を通じて絶縁フィルム１１０の下面に露出する回路パターン１２０は延長パターン１２５であるので、放熱部１２８に連結された回路パターン１２０は延長パターン１２５である。放熱部１２８は回路パターン１２０と同一の材料で製作でき、または放熱効果などを考えて他の材料で製作することができる。   FIG. 8 is a view showing a modification of the second embodiment of the present invention. In this modification, except for the point that the additional heat radiation part 128 is formed in the lower surface of the insulating film 110, the other structure is the same as that of embodiment of FIG.6 and FIG.7. The heat radiating part 128 is connected to the circuit pattern 120 (more precisely, the extended pattern 125) exposed on the lower surface of the insulating film 110 through the heat radiating hole 150, and performs a function of radiating the heat transmitted through the circuit pattern 120 to the outside. As described above, since the circuit pattern 120 exposed to the lower surface of the insulating film 110 through the heat dissipation hole 150 is the extension pattern 125, the circuit pattern 120 connected to the heat dissipation part 128 is the extension pattern 125. The heat dissipating part 128 can be made of the same material as the circuit pattern 120, or can be made of another material in consideration of the heat dissipating effect.

孤立パターン１３０もやはり放熱孔１５０を通じて放熱部１２８に連結することができる。この場合には回路パターン１２０と孤立パターン１３０との間に短絡が生じないように、互いに区画した多数の放熱部１２８をそれぞれのパターン１２０、１３０に連結することが好ましい。回路パターン１２０の間にも短絡が生じないように互いに区画した多数の放熱部１２８を各回路パターン１２０に連結するように構成される。しかし、回路パターン１２０のうち互いに短絡しても構わない回路パターン１２０が存在する場合には、これらに対応する放熱部１２８を互いに連結しても構わない。   The isolated pattern 130 can also be connected to the heat dissipation part 128 through the heat dissipation hole 150. In this case, it is preferable to connect a large number of heat dissipating parts 128 partitioned from each other to the patterns 120 and 130 so that a short circuit does not occur between the circuit pattern 120 and the isolated pattern 130. A plurality of heat dissipating sections 128 partitioned from each other so as not to cause a short circuit between the circuit patterns 120 are connected to each circuit pattern 120. However, when there are circuit patterns 120 that may be short-circuited among the circuit patterns 120, the heat dissipating units 128 corresponding to these may be connected to each other.

このような構造によれば、放熱部１２８により絶縁フィルム１１０の下面に露出した領域が増加するので、延長パターン１２５を通した放熱効果がさらに増加する。   According to such a structure, since the area exposed to the lower surface of the insulating film 110 by the heat radiating portion 128 increases, the heat radiating effect through the extension pattern 125 is further increased.

一方、ＣＯＦパッケージは終局的にはチップ２００を必要とする外部ディバイスの機構的構造物２６０、例えばＬＣＤのような装置内のＬＣＭ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｍｏｄｕｌｅ）上に装着される。このような機構的構造物上にＣＯＦパッケージを装着する際、時図８に示したように放熱部１２８が構造物２６０の表面に接触するように装着することによって、放熱部１２８を通した放熱の効果を顕著に増加させることができる。   Meanwhile, the COF package is finally mounted on a mechanical structure 260 of an external device that requires the chip 200, for example, an LCM (Liquid Crystal Module) in a device such as an LCD. When a COF package is mounted on such a mechanical structure, heat is dissipated through the heat dissipating part 128 by mounting the heat dissipating part 128 in contact with the surface of the structure 260 as shown in FIG. The effect can be remarkably increased.

図９は第２実施形態のもう一つの変形例を示した図面である。この変形例では図６及び７の実施形態と比較する時バンプ１２２が存在しない点を除いては実質的に同様であり、これによって他の構成要素についての具体的な説明は省略する。本実施形態においてチップ２００の端子はバンプ１２２を介さず回路パターン１２０に直接接触している。このようにチップ２００の端子と回路パターン１２０を直接連結する場合、チップ１０の下面が回路パターン１２０及び孤立パターン１３０に最大限密着し、それによる放熱効果がさらに増加する。   FIG. 9 is a drawing showing another modification of the second embodiment. This modification is substantially the same except that the bumps 122 are not present when compared with the embodiment of FIGS. 6 and 7, thereby omitting a specific description of other components. In the present embodiment, the terminals of the chip 200 are in direct contact with the circuit pattern 120 without the bumps 122 interposed therebetween. When the terminals of the chip 200 and the circuit pattern 120 are directly connected in this way, the lower surface of the chip 10 is closely attached to the circuit pattern 120 and the isolated pattern 130, thereby further increasing the heat dissipation effect.

一方、前述した第２実施形態において、チップの発熱端子または接地端子が延長パターン１２５のうち少なくともいずれか一つに連結される構成は、第１実施形態に対しても類似の方式で適用することができる。即ち、第１実施形態において、チップ２００の電源供給端子のような発熱端子を孤立パターン１３０に連結させることによって、放熱効果を高めることができ、またはチップ２００の接地端子を孤立パターン１３０に連結させることによって、ＥＳＤ防止効果を高めることができる。   On the other hand, in the second embodiment described above, the configuration in which the heat generating terminal or the ground terminal of the chip is connected to at least one of the extension patterns 125 is applied to the first embodiment in a similar manner. Can do. That is, in the first embodiment, by connecting a heat generating terminal such as a power supply terminal of the chip 200 to the isolated pattern 130, the heat dissipation effect can be enhanced, or the ground terminal of the chip 200 is connected to the isolated pattern 130. As a result, the ESD prevention effect can be enhanced.

以上のように本発明のＣＯＦ型半導体パッケージにおいては、半導体チップから発生した熱がその下部の孤立パターンを介して基板の背面に放出されるので、孤立パターンが放熱パッドとして機能できる。また、孤立パターンはテープ配線基板の内部に形成されるので、摩擦などの外力により剥離する恐れが全くない。   As described above, in the COF type semiconductor package of the present invention, the heat generated from the semiconductor chip is released to the back surface of the substrate through the isolated pattern below the semiconductor chip, so that the isolated pattern can function as a heat dissipation pad. Further, since the isolated pattern is formed inside the tape wiring substrate, there is no possibility of peeling by an external force such as friction.

また、孤立パターンは半導体チップの下部でチップ実装領域と重なるように配置されることができ、したがって半導体チップから発生する電磁波を減少させる付随的な効果が得られる。さらに、光から発生する紫外線により半導体チップの誤動作を引き起こす恐れがあるが、孤立パターンはこのような紫外線による干渉を遮断する役割も行うことができる。   In addition, the isolated pattern can be disposed below the semiconductor chip so as to overlap the chip mounting region, and therefore, an accompanying effect of reducing electromagnetic waves generated from the semiconductor chip can be obtained. Furthermore, although the semiconductor chip may malfunction due to ultraviolet rays generated from light, the isolated pattern can also serve to block interference caused by such ultraviolet rays.

さらに、回路パターンのうち一部が絶縁フィルム上の剰余空間を利用して広い領域を占める延長パターンとして構成され、このような延長パターンが放熱孔を通じて絶縁フィルムの下面に露出することによって、延長パターンに接触されたチップの端子を通した放熱効果が増大する。さらに、電源供給端子のような発熱端子が延長パターンに接触するように構成されることによって、放熱効果を一層高めることができ、接地端子が延長パターンに接触するように構成されることによって、静電気防止効果も得られる。従って、本発明の産業利用性はきわめて高いものといえる。   Furthermore, a part of the circuit pattern is configured as an extended pattern that occupies a wide area using the surplus space on the insulating film, and such an extended pattern is exposed to the lower surface of the insulating film through the heat dissipation hole, thereby extending the extended pattern. The heat radiation effect through the terminal of the chip that is in contact with is increased. Furthermore, the heat radiation terminal such as the power supply terminal is configured to contact the extension pattern, so that the heat dissipation effect can be further enhanced, and the ground terminal is configured to contact the extension pattern, A prevention effect is also obtained. Therefore, it can be said that the industrial applicability of the present invention is extremely high.

一方、本明細書内で本発明をいくつかの好ましい実施形態によって記述したが、当業者ならば、添付の特許請求範囲に開示した本発明の範疇及び思想から外れずに、多くの変形及び修正がなされ得ることがわかるはずである。   On the other hand, while the invention has been described in terms of several preferred embodiments within the present specification, many variations and modifications will occur to those skilled in the art without departing from the scope and spirit of the invention as disclosed in the appended claims. It should be understood that can be made.

１０ 下部絶縁層
１１ フィルム
１２ リ―ド
１４ 表面絶縁層
１６ モールディング樹脂層
１８ チップ
２０ 放熱パッド
２１ 接着剤
１００ テープ配線基板
１１０ 絶縁フィルム
１２０ 回路パターン
１２２ バンプ
１２５ 延長パターン
１２８ 放熱部
１３０ 孤立パターン
１４０ 表面絶縁層
１５０ 放熱孔
１６０ モールディング樹脂
２００ 半導体チップ
２６０ 機構的構造物 DESCRIPTION OF SYMBOLS 10 Lower insulating layer 11 Film 12 Lead 14 Surface insulating layer 16 Molding resin layer 18 Chip 20 Heat radiation pad 21 Adhesive 100 Tape wiring board 110 Insulating film 120 Circuit pattern 122 Bump 125 Extension pattern 128 Heat radiation part 130 Isolated pattern 140 Surface insulation Layer 150 Heat dissipation hole 160 Molding resin 200 Semiconductor chip 260 Mechanical structure

Claims (16)

絶縁フィルム、前記絶縁フィルム上に形成された金属パターン、及び前記金属パターンを保護する表面絶縁層が順次積層されたテープ配線基板；及び
前記テープ配線基板上に実装された半導体チップ；を含み、
前記金属パターンが前記半導体チップと電気的に連結された回路パターン、及び前記回路パターンに対して電気的に絶縁された孤立パターンを含むことを特徴とするＣＯＦ型半導体パッケージ。 An insulating film, a metal pattern formed on the insulating film, and a tape wiring board on which a surface insulating layer protecting the metal pattern is sequentially laminated; and a semiconductor chip mounted on the tape wiring board;
A COF type semiconductor package comprising: a circuit pattern in which the metal pattern is electrically connected to the semiconductor chip; and an isolated pattern electrically insulated from the circuit pattern. 前記絶縁フィルムに、前記孤立パターンの一部を前記絶縁フィルムの下面に露出させる放熱孔が形成されていることを特徴とする、請求項１に記載のＣＯＦ型半導体パッケージ。   2. The COF type semiconductor package according to claim 1, wherein a heat radiating hole is formed in the insulating film to expose a part of the isolated pattern on a lower surface of the insulating film. 前記孤立パターンに、前記チップの端子のうち熱発生を誘発する程度が他の端子に比べて大きい端子である発熱端子が連結されることを特徴とする、請求項１または２に記載のＣＯＦ型半導体パッケージ。   3. The COF type according to claim 1, wherein the isolated pattern is connected to a heat generating terminal which is a terminal having a larger degree of inducing heat generation than the other terminals among the terminals of the chip. Semiconductor package. 前記チップに駆動電源を供給するための電源供給端子を前記発熱端子が含むことを特徴とする、請求項３に記載のＣＯＦ型半導体パッケージ。   4. The COF type semiconductor package according to claim 3, wherein the heat generating terminal includes a power supply terminal for supplying driving power to the chip. 前記孤立パターンに、前記チップの端子のうち接地端子が連結されることを特徴とする、請求項１または２に記載のＣＯＦ型半導体パッケージ。   The COF type semiconductor package according to claim 1, wherein a ground terminal among the terminals of the chip is connected to the isolated pattern. 前記回路パターンのうち一部が、前記絶縁フィルム上に延設されて残りの前記回路パターンに比べてその表面積が広くなるように形成した延長パターンとして構成されることを特徴とする、請求項１に記載のＣＯＦ型半導体パッケージ。   2. The circuit pattern according to claim 1, wherein a part of the circuit pattern is formed as an extended pattern extending on the insulating film and having a surface area larger than that of the remaining circuit pattern. COF type semiconductor package described in 1. 前記絶縁フィルムに、前記延長パターンの一部を前記絶縁フィルムの下面に露出させる放熱孔が形成されていることを特徴とする、請求項６に記載のＣＯＦ型半導体パッケージ。   The COF type semiconductor package according to claim 6, wherein a heat radiating hole is formed in the insulating film to expose a part of the extended pattern on a lower surface of the insulating film. 前記絶縁フィルムの下面に形成され、前記放熱孔を通じて前記絶縁フィルムの下面に露出した前記延長パターンと連結され、前記延長パターンを通じて伝えられた熱を外部に放熱させる放熱部をさらに含むことを特徴とする、請求項７に記載のＣＯＦ型半導体パッケージ。   A heat dissipating part is formed on the lower surface of the insulating film and connected to the extension pattern exposed on the lower surface of the insulating film through the heat radiating hole, and further dissipates heat transmitted through the extension pattern to the outside. The COF type semiconductor package according to claim 7. 前記回路パターンが前記絶縁フィルム上の一方向に沿って線状に配置され、前記延長パターンが前記絶縁フィルム上の中央部位に向けて延在していることを特徴とする、請求項６に記載のＣＯＦ型半導体パッケージ。   The circuit pattern according to claim 6, wherein the circuit pattern is linearly arranged along one direction on the insulating film, and the extension pattern extends toward a central portion on the insulating film. COF type semiconductor package. 前記回路パターンが平行な二線をなすように配置され、前記延長パターンが前記二線の前記回路パターンからそれぞれ交互に延在していることを特徴とする、請求項９に記載のＣＯＦ型半導体パッケージ。   10. The COF type semiconductor according to claim 9, wherein the circuit patterns are arranged to form two parallel lines, and the extension patterns alternately extend from the circuit patterns of the two lines. package. 前記延長パターンがその端部が他の部位に比べて広い幅を有するように拡張した形状に形成されることを特徴とする、請求項６ないし１０のいずれか一項に記載のＣＯＦ型半導体パッケージ。   11. The COF type semiconductor package according to claim 6, wherein the extended pattern is formed in an expanded shape so that an end thereof has a wider width than other portions. . 前記放熱孔が前記延長パターンの前記端部に対応する位置に形成されることを特徴とする、請求項１１に記載のＣＯＦ型半導体パッケージ。   12. The COF type semiconductor package according to claim 11, wherein the heat radiating hole is formed at a position corresponding to the end of the extension pattern. 前記延長パターンのうち少なくともいずれか一つに、前記チップの端子のうち熱発生を誘発する程度が他の端子に比べて大きい端子である発熱端子が連結されることを特徴とする、請求項６ないし１０のいずれか一項に記載のＣＯＦ型半導体パッケージ。   The heat generating terminal is connected to at least one of the extension patterns, which is a terminal having a larger degree of heat generation than the other terminals among the terminals of the chip. The COF type semiconductor package according to any one of 1 to 10. 前記チップに駆動電源を供給するための電源供給端子を前記発熱端子が含むことを特徴とする、請求項１３に記載のＣＯＦ型半導体パッケージ。   14. The COF type semiconductor package according to claim 13, wherein the heat generating terminal includes a power supply terminal for supplying driving power to the chip. 前記延長パターンのうち少なくともいずれか一つに、前記チップの端子のうち接地端子が連結されることを特徴とする、請求項６ないし１０のいずれか一項に記載のＣＯＦ型半導体パッケージ。   11. The COF type semiconductor package according to claim 6, wherein a ground terminal among the terminals of the chip is connected to at least one of the extension patterns. 11. 前記チップの端子がバンプを介さず前記回路パターンに直接接触することを特徴とする、請求項６ないし１０のいずれか一項に記載のＣＯＦ型半導体パッケージ。   11. The COF type semiconductor package according to claim 6, wherein a terminal of the chip directly contacts the circuit pattern without a bump.
JP2012012552A 2011-01-28 2012-01-25 Cof type semiconductor package having improved heat radiation efficiency Pending JP2012160728A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110008739A KR101166069B1 (en) 2011-01-28 2011-01-28 Chip-on-film type semiconductor package, and tape circuit board for the same
KR10-2011-0008739 2011-01-28

Publications (1)

Publication Number Publication Date
JP2012160728A true JP2012160728A (en) 2012-08-23

Family

ID=46563246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012012552A Pending JP2012160728A (en) 2011-01-28 2012-01-25 Cof type semiconductor package having improved heat radiation efficiency

Country Status (4)

Country Link
JP (1) JP2012160728A (en)
KR (1) KR101166069B1 (en)
CN (1) CN102623419A (en)
TW (1) TW201244020A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160065676A (en) * 2014-12-01 2016-06-09 삼성전자주식회사 Semiconductor package having heat-dissipation member

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101685020B1 (en) 2014-07-10 2016-12-12 삼성디스플레이 주식회사 Display apparatus and method of manufacturing the same
KR102633031B1 (en) 2016-11-04 2024-02-05 에스케이하이닉스 주식회사 Semiconductor memory device
CN111584444B (en) * 2020-05-12 2022-06-24 京东方科技集团股份有限公司 Display module and display device
CN111624796A (en) * 2020-07-17 2020-09-04 厦门通富微电子有限公司 Chip on film and display device
KR20220017171A (en) * 2020-08-04 2022-02-11 엘지이노텍 주식회사 Flexible circuit board for chip on film and chip pakage comprising the same, and electronic device comprising the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6484625A (en) * 1987-09-28 1989-03-29 Toshiba Corp Semiconductor integrated circuit device using film carrier
JPH1032229A (en) * 1996-03-26 1998-02-03 Canon Inc Tcp structure, circuit connection structure, and display device
JPH11233673A (en) * 1998-02-13 1999-08-27 Hitachi Ltd Semiconductor device, its manufacture, and electronic device
JP2009176839A (en) * 2008-01-22 2009-08-06 Mitsubishi Electric Corp Heat dissipation structure of semiconductor element

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184965B1 (en) * 1996-03-26 2001-02-06 Canon Kabushiki Kaisha Circuit connection structure
JP3613098B2 (en) 1998-12-21 2005-01-26 セイコーエプソン株式会社 Circuit board and display device and electronic device using the same
JP2003086629A (en) * 2001-09-13 2003-03-20 Hitachi Ltd Cof-type semiconductor device and manufacturing method thereof
JP2004119650A (en) 2002-09-26 2004-04-15 Nec Kansai Ltd Semiconductor device
TWI267173B (en) * 2004-03-29 2006-11-21 Sanyo Electric Co Circuit device and method for manufacturing thereof
TW200735317A (en) * 2006-03-14 2007-09-16 Novatek Microelectronics Corp Tape
CN101131988A (en) * 2006-08-22 2008-02-27 南茂科技股份有限公司 Radiating type thin-film flip-chip packaging construction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6484625A (en) * 1987-09-28 1989-03-29 Toshiba Corp Semiconductor integrated circuit device using film carrier
JPH1032229A (en) * 1996-03-26 1998-02-03 Canon Inc Tcp structure, circuit connection structure, and display device
JPH11233673A (en) * 1998-02-13 1999-08-27 Hitachi Ltd Semiconductor device, its manufacture, and electronic device
JP2009176839A (en) * 2008-01-22 2009-08-06 Mitsubishi Electric Corp Heat dissipation structure of semiconductor element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160065676A (en) * 2014-12-01 2016-06-09 삼성전자주식회사 Semiconductor package having heat-dissipation member
KR102335771B1 (en) 2014-12-01 2021-12-06 삼성전자주식회사 Semiconductor package having heat-dissipation member

Also Published As

Publication number Publication date
KR101166069B1 (en) 2012-07-19
CN102623419A (en) 2012-08-01
TW201244020A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
JP5179014B2 (en) Tape wiring board having dual metal layers and chip-on-film package using the same
JP4781097B2 (en) Tape carrier package and display device equipped with the same
JP2012160728A (en) Cof type semiconductor package having improved heat radiation efficiency
JP2008205142A (en) Wiring board for cof, manufacturing method thereof and semiconductor device
WO2017045358A1 (en) Flexible substrate and display device
KR20090110206A (en) Tape for heat dissipating member, COF type semiconductor package having heat dissipating member and electronic apparatus thereof
JP5325684B2 (en) Semiconductor device
KR100658442B1 (en) Tape package of heat spreading type and flat panel display using the same
TWI509756B (en) Chip-on-film package structure
KR101369300B1 (en) Cof package having improved heat dissipation
JP5218230B2 (en) Semiconductor device
JP5657767B2 (en) Semiconductor device
KR101370445B1 (en) Cof package having improved heat dissipation
KR101279469B1 (en) Cof package having improved heat dissipation
KR101040737B1 (en) Flexible circuit board, package, and flat pannel display
JP5078631B2 (en) Semiconductor device
JP5878611B2 (en) Semiconductor device
JP2018085522A (en) Semiconductor device
KR101273526B1 (en) Chip-on-film package with enhanced performance of heat radiation
US11189597B2 (en) Chip on film package
KR101369298B1 (en) Cof package having improved heat dissipation
KR101369279B1 (en) Cof package having improved heat dissipation
KR20130107780A (en) Chip-on-film package having improved heat dissipation
KR101234164B1 (en) Semiconductor package having improved heat dissipation
KR20230082920A (en) Film package

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130703