KR101234164B1 - Semiconductor package having improved heat dissipation - Google Patents

Semiconductor package having improved heat dissipation Download PDF

Info

Publication number
KR101234164B1
KR101234164B1 KR1020110056640A KR20110056640A KR101234164B1 KR 101234164 B1 KR101234164 B1 KR 101234164B1 KR 1020110056640 A KR1020110056640 A KR 1020110056640A KR 20110056640 A KR20110056640 A KR 20110056640A KR 101234164 B1 KR101234164 B1 KR 101234164B1
Authority
KR
South Korea
Prior art keywords
heat dissipation
semiconductor package
semiconductor chip
wiring pattern
semiconductor
Prior art date
Application number
KR1020110056640A
Other languages
Korean (ko)
Other versions
KR20120137663A (en
Inventor
홍대기
박기태
강채원
임준영
유대성
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110056640A priority Critical patent/KR101234164B1/en
Publication of KR20120137663A publication Critical patent/KR20120137663A/en
Application granted granted Critical
Publication of KR101234164B1 publication Critical patent/KR101234164B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

본 발명은 방열성을 향상시킨 반도체 패키지를 개시한다. 본 발명의 일 실시예에 따른 반도체 패키지는 절연성 재질의 베이스 필름; 상기 베이스 필름의 일 면에 형성된 배선패턴; 상기 배선패턴을 덮는 보호막; 상기 배선패턴에 연결되어 실장되는 반도체 칩; 및 상기 보호막 상에서 상기 반도체 칩을 커버하도록 위치되어 열을 외부로 발산하는 제1 방열 보강재를 포함한다. 본 발명에 의해, 반도체 패키지로부터 발생하는 열을 효율적으로 외부로 발산하여 반도체 칩이 과열되어 오동작하거나, 손상되는 것을 방지할 수 있다.The present invention discloses a semiconductor package having improved heat dissipation. A semiconductor package according to an embodiment of the present invention includes a base film of an insulating material; A wiring pattern formed on one surface of the base film; A protective film covering the wiring pattern; A semiconductor chip connected to the wiring pattern and mounted; And a first heat dissipation reinforcement member disposed on the protective layer to cover the semiconductor chip to dissipate heat to the outside. According to the present invention, it is possible to efficiently dissipate heat generated from the semiconductor package to the outside to prevent the semiconductor chip from overheating and malfunction or damage.

Description

방열성을 향상시킨 반도체 패키지{SEMICONDUCTOR PACKAGE HAVING IMPROVED HEAT DISSIPATION}Semiconductor package with improved heat dissipation {SEMICONDUCTOR PACKAGE HAVING IMPROVED HEAT DISSIPATION}

본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 방열성을 향상시킨 TCP(TAB) 반도체 패키지에 관한 것이다. The present invention relates to a semiconductor package, and more particularly to a TCP (TAB) semiconductor package with improved heat dissipation.

최근 반도체 장치의 박형화, 소형화, 고집적화, 고속화 및 다핀화 추세에 따라서 반도체 칩 실장 기술 분야에서는 테이프 배선 기판의 사용이 늘어나고 있다. 테이프 배선 기판은 폴리이미드 수지 등의 절연 재료로 구성된 얇은 필름에 배선 패턴 및 그와 연결된 리드가 형성된 구조로서, 반도체 칩 상에 미리 형성된 범프와 테이프 배선 기판의 리드를 일괄적으로 접합시키는 탭(TAB; Tape Automated Bonding) 기술의 적용이 가능하다. 이러한 특성으로 인하여 테이프 배선기판은 탭 테이프(TAB tape)라 불리기도 한다. 또한, 테이프 배선 기판과 그를 적용한 반도체 패키지의 일 예로 테이프 캐리어 패키지(TCP; Tape Carrier Package)가 있다. Recently, with the trend of thinning, miniaturization, high integration, high speed, and pinning of semiconductor devices, the use of tape wiring boards is increasing in the field of semiconductor chip mounting technology. The tape wiring board has a structure in which a wiring pattern and a lead connected thereto are formed on a thin film made of an insulating material such as polyimide resin, and a tab (TAB) for collectively joining bumps previously formed on a semiconductor chip and the leads of the tape wiring board (TAB) Tape Automated Bonding technology can be applied. Due to these characteristics, the tape wiring board is also called a TAB tape. In addition, an example of a tape wiring board and a semiconductor package to which the tape wiring board is applied is a tape carrier package (TCP).

상기 테이프 캐리어 패키지(TCP)와 같이 테이프 배선 기판을 이용하는 반도체 패키지는 미세한 배선패턴이 형성된 테이프 배선 기판을 이용하기 때문에 외부 기판과의 접속에 이용되는 리드들 사이의 거리 및 피치가 최소화될 수 있고 리드의 수가 최대화될 수 있다. 또한, 칩 패드 수가 증가되고 미세 피치(fine pitch)인 반도체 칩의 적용 및 대형 반도체 칩의 적용이 가능하다. 이에 따라, 테이프 배선 기판을 이용하는 반도체 패키지는 반도체 장치의 고집적화 및 고 기능화의 구현을 가능하게 한다.Since a semiconductor package using a tape wiring board such as the tape carrier package (TCP) uses a tape wiring board having a fine wiring pattern, a distance and a pitch between leads used for connection with an external substrate can be minimized. The number of can be maximized. In addition, the number of chip pads is increased and the application of a semiconductor chip having a fine pitch and a large semiconductor chip are possible. Accordingly, the semiconductor package using the tape wiring board enables high integration and high functionality of the semiconductor device.

따라서, TCP(TAB) 반도체 패키지는 고해상도를 갖는 3D 디스플레이 장치, 예컨대, TV 또는 모니터 등에 사용되고 있다. 그런데, 고해상도를 실현하기 위해 고주파수가 증가함에 따라, D-IC용 IC 반도체의 구동 부하가 상승하였고, 이로 인해 발생되는 열을 배출하는 것이 문제가 되고 있다. Accordingly, TCP (TAB) semiconductor packages are used in 3D display devices having high resolution, such as TVs or monitors. However, as the high frequency increases in order to realize high resolution, the driving load of the IC semiconductor for D-IC has increased, and dissipating heat generated by this has become a problem.

본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 본 발명의 목적은, 방열성이 우수한 TCP(TAB) 반도체형 패키지를 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a TCP (TAB) semiconductor package having excellent heat dissipation.

전술한 문제를 해결하기 위한 본 발명의 일 실시형태에 따른 반도체 패키지는 절연성 재질의 베이스 필름; 상기 베이스 필름의 일 면에 형성된 배선패턴; 상기 배선패턴을 덮는 보호막; 상기 배선패턴에 연결되어 실장되는 반도체 칩; 및 상기 보호막 상에서 상기 반도체 칩을 커버하도록 위치되어 열을 외부로 발산하는 제1 방열 보강재를 포함한다.The semiconductor package according to an embodiment of the present invention for solving the above problems is a base film of an insulating material; A wiring pattern formed on one surface of the base film; A protective film covering the wiring pattern; A semiconductor chip connected to the wiring pattern and mounted; And a first heat dissipation reinforcement member disposed on the protective layer to cover the semiconductor chip to dissipate heat to the outside.

상기 반도체 패키지는 상기 베이스 필름 상에서 상기 반도체 칩의 노출 부분 및 상기 베이스필름의 일부에 접촉하도록 위치되어 열을 외부로 발산하는 제2 방열 보강재를 더 포함할 수 있다.The semiconductor package may further include a second heat dissipation reinforcement member disposed on the base film to contact the exposed portion of the semiconductor chip and a portion of the base film to dissipate heat to the outside.

상기 반도체 패키지는 상기 제1 방열 보강재와 상기 반도체 칩 사이에 형성된 봉지부를 더 포함할 수 있다.The semiconductor package may further include an encapsulation portion formed between the first heat dissipation reinforcing member and the semiconductor chip.

상기 제1 및 제2 방열 보강재는 전도성이 큰 파우더나 금속 파티클 형태의 전도성 입자를 사용하여 형성될 수 있다.The first and second heat dissipation reinforcement may be formed using conductive particles in the form of powder or metal particles having high conductivity.

상기 제1 방열 보강재는 접착제를 이용하여 상기 보호막에 부착될 수 있다.The first heat dissipation reinforcing material may be attached to the protective film using an adhesive.

상기 접착제는 전도성 접착제일 수 있다.The adhesive may be a conductive adhesive.

본 발명에 의해, 반도체 패키지로부터 발생하는 열을 효율적으로 외부로 발산하여 반도체 칩이 과열되어 오동작하거나, 손상되는 것을 방지할 수 있다.According to the present invention, it is possible to efficiently dissipate heat generated from the semiconductor package to the outside to prevent the semiconductor chip from overheating and malfunction or damage.

도 1은 본 발명의 일 실시형태에 따른 반도체 패키지의 단면도이다.
도 2a는 본 발명의 다른 실시형태에 따른 반도체 패키지의 단면도이다.
도 2b는 도 2a의 반도체 패키지를 하부에서 바라본 도면이다.
도 3은 본 발명의 또 다른 실시형태에 따른 반도체 패키지의 단면도이다. 1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
2A is a cross-sectional view of a semiconductor package according to another embodiment of the present invention.
FIG. 2B is a bottom view of the semiconductor package of FIG. 2A.
3 is a cross-sectional view of a semiconductor package according to still another embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 바람직한 실시형태에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.

또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.In addition, the size of each component in the drawings may be exaggerated for the sake of explanation and does not mean a size actually applied.

도 1은 본 발명의 일 실시형태에 따른 반도체 패키지의 단면도이다. 1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 1을 참조하면, 폴리이미드 수지와 같은 절연성 재질로 이루어진 베이스필름(110)의 일 면에 접착층(120)이 형성되어 있고, 그 접착층(120) 상에 배선패턴(130)이 형성되어 있다. 배선패턴(130)은 동박의 라미네이팅(laminating)과 사진 식각(photo etching)에 의한 동박의 선택적인 식각에 의해 형성된다. 또한 배선패턴(130)은 솔더 레지스트(solder resist) 등으로 구성되는 보호막(140)으로 덮여 보호되고 있다. Referring to FIG. 1, an adhesive layer 120 is formed on one surface of a base film 110 made of an insulating material such as polyimide resin, and a wiring pattern 130 is formed on the adhesive layer 120. The wiring pattern 130 is formed by laminating the copper foil and selectively etching the copper foil by photo etching. In addition, the wiring pattern 130 is protected by being covered with a protective film 140 formed of a solder resist or the like.

또한, 반도체 칩(150)과의 전기적인 연결을 위해 배선패턴(130)으로부터 리드가 보호막(140)으로부터 노출되어 범프를 통해 반도체 칩(150)에 연결되어 있다. 그리고, 반도체 칩(150)과 배선패턴(130)의 전기적인 접합 부위 및 반도체 칩(130)의 주면과 측면 및 노출된 리드를 봉지시키는 봉지부(160)가 형성되어 있다. 상기 봉지부(160)는 포팅 수지(potting resin) 등으로 이루어지며, 반도체 칩(150)과 배선패턴(130)의 전기적인 접합 부위 및 반도체 칩(150)의 주면과 측면 및 노출된 리드를 외부환경으로부터 보호된다.In addition, the lead is exposed from the passivation layer 140 from the wiring pattern 130 and electrically connected to the semiconductor chip 150 through bumps for electrical connection with the semiconductor chip 150. In addition, an encapsulation unit 160 is formed to encapsulate an electrical junction between the semiconductor chip 150 and the wiring pattern 130, a main surface and a side surface of the semiconductor chip 130, and an exposed lead. The encapsulation unit 160 is made of a potting resin, and the like, and electrically connects the electrical bonding portion of the semiconductor chip 150 and the wiring pattern 130, the main surface and side surfaces of the semiconductor chip 150, and the exposed leads to the outside. Protected from the environment

또한, 본 발명의 일 실시형태에 따른 방열 보강재(210)는 TCP (TAB) 반도체형 패키지형태에서, 반도체 칩(150)의 실장이 완료된 제품 상태에서 방열 목적으로 보호막(140) 상에 부착된다. In addition, the heat dissipation reinforcing member 210 according to an embodiment of the present invention is attached to the protective film 140 for heat dissipation purposes in a state in which the mounting of the semiconductor chip 150 is completed in the TCP (TAB) semiconductor type package.

구체적으로, 방열 보강재(210)는 반도체 패키지의 상부에서 즉, 보호막(140) 상에서 반도체 칩(150)를 커버하도록 설치된다. 보강재의 재료는 전도성이 큰 파우더나 금속성(알루미늄)의 전도성 입자 또는 금속 파티클 형태의 전도성 입자를 사용할 수 있다. Specifically, the heat dissipation reinforcement 210 is installed to cover the semiconductor chip 150 on the upper portion of the semiconductor package, that is, on the protective layer 140. The material of the reinforcing material may be a powder having high conductivity, conductive particles of metallic (aluminum), or conductive particles in the form of metal particles.

그리고 방열 보강재(210)는 반도체 패키지의 열을 외부로 전달하기 위해 넓은 면적을 갖도록 형성될 수 있다. 방열 보강재(210)는 평편한 형상을 가지도록 형성될 수도 있지만, 도 1에 도시된 바와 같이, 평편한 형상보다 더 넓은 면적을 갖도록 모자의 형상의 가지고 있다. 이러한 방열 보강재(210)의 형상은 이에 한정되지 않으며, 당업자에게 가능한 어떠한 형상도 가질 수 있다.In addition, the heat dissipation reinforcement 210 may be formed to have a large area in order to transfer heat of the semiconductor package to the outside. The heat dissipation reinforcement 210 may be formed to have a flat shape, but as shown in FIG. 1, the heat dissipation reinforcement 210 has a shape of a hat to have a larger area than the flat shape. The shape of the heat dissipation reinforcing member 210 is not limited thereto, and may have any shape possible to those skilled in the art.

이러한 방열 보강재(210)는 보호막(140)에 접착제(도시 생략)를 사용하여 부착될 수 있다. 접착제는 방열 보강재(210)의 효율을 높이기 위해서 전도성의 접착제를 이용할 수 있다. 이러한 방열 보강재(210)는 반도체 패키지, 특히 봉지부(160)을 통해 전달되는 반도체 칩(150)으로부터 발생하는 열을 외부로 방출한다. 구체적으로, 방열 보강재(210)는 반도체 패키지로부터 발생되어 보호막(140) 및 봉지부(160)를 통해 전달되는 열을 외부로 발산하여 반도체 패키지의 열을 배출한다.The heat dissipation reinforcement 210 may be attached to the protective layer 140 using an adhesive (not shown). The adhesive may use a conductive adhesive to increase the efficiency of the heat dissipation reinforcement 210. The heat dissipation reinforcing member 210 emits heat generated from the semiconductor package 150, in particular, the semiconductor chip 150 transferred through the encapsulation unit 160 to the outside. In detail, the heat dissipation reinforcing member 210 radiates heat generated from the semiconductor package and transferred through the passivation layer 140 and the encapsulation unit 160 to the outside to discharge the heat of the semiconductor package.

도 2a는 본 발명의 다른 실시형태에 따른 반도체 패키지의 단면도이고 도 2b는 도 2a의 반도체 패키지를 하부에서 바라본 도면이다.FIG. 2A is a cross-sectional view of a semiconductor package according to another embodiment of the present invention, and FIG. 2B is a bottom view of the semiconductor package of FIG. 2A.

도 2a를 참조하면, 반도체 패키지는 본 발명의 일 실시형태에 따른 도 1의 반도체 패키지와는 다르게, 방열 보강재(220)가 반도체 칩(150)을 커버하도록 설치된다. 다시 말해, 도 1에 도시된 반도체 패키지에서는 방열 보강재(210)가 반도체 패키지의 상부에 설치 또는 위치되지만, 도 2a의 방열 보강재(220)는 반도체 패키지의 하부에 설치 또는 위치된다..Referring to FIG. 2A, unlike the semiconductor package of FIG. 1 according to an exemplary embodiment, a heat dissipation reinforcing member 220 is installed to cover the semiconductor chip 150. In other words, in the semiconductor package illustrated in FIG. 1, the heat dissipation reinforcement 210 is installed or positioned on the upper portion of the semiconductor package, but the heat dissipation reinforcement 220 of FIG. 2A is installed or positioned under the semiconductor package.

도 2a에 도시된 바와 같이, 방열 보강재(220)는 반도체 칩(다이)(150) 예컨대, 반도체 칩(150)의 노출 부분 및 베이스필름(110)의 일부에 접촉하여 위치 및 설치된다. 이 경우, 방열 보강재(220)는 베이스필름(110)에 접착제(도시 생략)를 사용하여 부착될 수 있다. 방열 보강재(220)는 도 2b에 도시된 바와 같이, 반도체 칩(150)을 완전히 덮고 있으며, 그에 따라 반도체 칩(150)으로부터 발생한 열을 효과적으로 외부로 발산할 수 있다. As shown in FIG. 2A, the heat dissipation reinforcing member 220 is positioned and installed in contact with a semiconductor chip (die) 150, for example, an exposed portion of the semiconductor chip 150 and a portion of the base film 110. In this case, the heat dissipation reinforcing material 220 may be attached to the base film 110 using an adhesive (not shown). As illustrated in FIG. 2B, the heat dissipation reinforcing member 220 completely covers the semiconductor chip 150, thereby effectively dissipating heat generated from the semiconductor chip 150 to the outside.

도 3은 본 발명의 또 다른 실시형태에 따른 반도체 패키지의 단면도이다. 3 is a cross-sectional view of a semiconductor package according to still another embodiment of the present invention.

도 3을 참조하면, 반도체 패키지의 상부 및 하부에 각각 제1 및 제2 방열 보강재(210, 220)가 설치 또는 위치되어 있다. 도 3에 도시된 바와 같이, 제1 방열 보강재(210)는 반도체 칩(150)의 실장이 완료된 제품 상태에서 방열 목적으로 보호막(140) 상에 위치 또는 부착되고, 제2 방열 보강재(220)는 반도체 칩(150)의 노출 부분 및 베이스필름(110)의 일부에 접촉하여 위치 또는 부착된다.Referring to FIG. 3, first and second heat dissipation reinforcing members 210 and 220 are installed or positioned on upper and lower portions of the semiconductor package, respectively. As shown in FIG. 3, the first heat dissipation reinforcement 210 is positioned or attached to the protective film 140 for heat dissipation purposes in a state where the mounting of the semiconductor chip 150 is completed, and the second heat dissipation reinforcement 220 is The exposed portion of the semiconductor chip 150 and a portion of the base film 110 are contacted or positioned.

그에 따라, 제1 방열 보강재(210)는 보호막(140) 및 봉지부(160)를 통해 전달되는 열을 외부로 발산하여 반도체 패키지의 열을 배출하고, 제2 방열 보강재(220)는 반도체 칩(150)으로부터 발생한 열을 효과적으로 외부로 발산한다. Accordingly, the first heat dissipation reinforcing member 210 dissipates heat transmitted through the protective layer 140 and the encapsulation unit 160 to the outside to discharge the heat of the semiconductor package, and the second heat dissipation reinforcing member 220 is formed of a semiconductor chip ( The heat generated from 150 is effectively dissipated to the outside.

이와 같이, 본 발명은 반도체 패키지에서 방열 보강재를 설치하여 반도체 패키지로부터 발생하는 열을 효율적으로 외부로 발산하여 반도체 칩이 과열되어 오동작하거나, 손상되는 것을 방지할 수 있다.As described above, according to the present invention, a heat dissipation reinforcing member may be installed in a semiconductor package to efficiently dissipate heat generated from the semiconductor package to the outside, thereby preventing the semiconductor chip from being overheated and malfunctioning or being damaged.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.

110: 베이스필름 120: 접착층
130: 배선 패턴 140: 보호막
150: 반도체 칩 160: 봉지부110: base film 120: adhesive layer
130: wiring pattern 140: protective film
150: semiconductor chip 160: encapsulation

Claims (6)

절연성 재질의 베이스 필름;
상기 베이스 필름의 일 면에 형성된 배선패턴;
상기 배선패턴을 덮는 보호막;
상기 배선패턴에 연결되어 실장되는 반도체 칩; 및
상기 보호막 상에서 상기 반도체 칩을 커버하도록 위치되어 열을 외부로 발산하는 제1 방열 보강재를 포함하는 반도체 패키지.Base film of insulating material;
A wiring pattern formed on one surface of the base film;
A protective film covering the wiring pattern;
A semiconductor chip connected to the wiring pattern and mounted; And
And a first heat dissipation reinforcement member disposed on the passivation layer to cover the semiconductor chip and dissipate heat to the outside. 제1항에 있어서,
상기 베이스 필름 상에서 상기 반도체 칩의 노출 부분 및 상기 베이스필름의 일부에 접촉하도록 위치되어 열을 외부로 발산하는 제2 방열 보강재를 더 포함하는 반도체 패키지.The method of claim 1,
And a second heat dissipation reinforcement member disposed on the base film to contact the exposed portion of the semiconductor chip and a portion of the base film to dissipate heat to the outside. 제1항에 있어서,
상기 제1 방열 보강재와 상기 반도체 칩 사이에 형성된 봉지부를 더 포함하는 반도체 패키지.The method of claim 1,
The semiconductor package further comprises an encapsulation portion formed between the first heat dissipation reinforcement and the semiconductor chip. 제2항에 있어서,
상기 제1 및 제2 방열 보강재는 전도성이 큰 파우더나 금속 파티클 형태의 전도성 입자를 사용하여 형성되는 반도체 패키지.The method of claim 2,
The first and second heat dissipation reinforcing member is a semiconductor package formed by using conductive particles in the form of powder or metal particles of high conductivity. 제2항에 있어서,
상기 제1 방열 보강재는 접착제를 이용하여 상기 보호막에 부착되는 반도체 패키지. The method of claim 2,
The first heat dissipation reinforcing material is a semiconductor package attached to the protective film using an adhesive. 제5항에 있어서,
상기 접착제는 전도성 접착제인 반도체 패키지. The method of claim 5,
The adhesive is a semiconductor package is a conductive adhesive.
KR1020110056640A 2011-06-13 2011-06-13 Semiconductor package having improved heat dissipation KR101234164B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110056640A KR101234164B1 (en) 2011-06-13 2011-06-13 Semiconductor package having improved heat dissipation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110056640A KR101234164B1 (en) 2011-06-13 2011-06-13 Semiconductor package having improved heat dissipation

Publications (2)

Publication Number Publication Date
KR20120137663A KR20120137663A (en) 2012-12-24
KR101234164B1 true KR101234164B1 (en) 2013-02-18

Family

ID=47904612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110056640A KR101234164B1 (en) 2011-06-13 2011-06-13 Semiconductor package having improved heat dissipation

Country Status (1)

Country Link
KR (1) KR101234164B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015824A (en) * 1994-10-04 1996-05-22 Semiconductor package manufactured using self-bonding tape
JPH11145187A (en) 1997-11-06 1999-05-28 Nec Corp Semiconductor device and manufacture of the same
KR20020049721A (en) * 2000-12-20 2002-06-26 윤종용 Carrier film with projected ball pads and Chip Scale Package using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015824A (en) * 1994-10-04 1996-05-22 Semiconductor package manufactured using self-bonding tape
KR100211093B1 (en) 1994-10-04 1999-07-15 가네꼬 히사시 Semiconductor package fabricated by using automated bonding tape
JPH11145187A (en) 1997-11-06 1999-05-28 Nec Corp Semiconductor device and manufacture of the same
KR20020049721A (en) * 2000-12-20 2002-06-26 윤종용 Carrier film with projected ball pads and Chip Scale Package using the same

Also Published As

Publication number Publication date
KR20120137663A (en) 2012-12-24

Similar Documents

Publication Publication Date Title
EP3373331B1 (en) Semiconductor package with stiffener ring
TWI467726B (en) Package on package structure
US6720649B2 (en) Semiconductor package with heat dissipating structure
JP5081578B2 (en) Resin-sealed semiconductor device
US20150221625A1 (en) Semiconductor package having a dissipating plate
TWI506743B (en) Thermal management structure of semiconduvtor device and methods for forming the same
TWI551198B (en) Printed circuit board structure with heat dissipation function
TW201411788A (en) Hybrid thermal interface material for IC packages with integrated heat spreader
US7999371B1 (en) Heat spreader package and method
KR101069499B1 (en) Semiconductor Device And Fabricating Method Thereof
JP2008091714A (en) Semiconductor device
TWI778236B (en) semiconductor device
KR20140113029A (en) Heat slug having thermoelectric elements and semiconductor package including the same
US8441115B2 (en) Semiconductor device with exposed thermal conductivity part
US11640930B2 (en) Semiconductor package having liquid-cooling lid
CN108346630B (en) Heat dissipation type packaging structure
TWI536515B (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
CN113496966A (en) Electronic package
JP4919689B2 (en) Module board
KR20200033131A (en) Semiconductor package system
KR101234164B1 (en) Semiconductor package having improved heat dissipation
US20160155683A1 (en) Semiconductor package having heat-dissipation member
TWI557856B (en) Integrated circuit device and package structure thereof
KR101279469B1 (en) Cof package having improved heat dissipation
TWI423405B (en) Package structure with carrier

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7