KR100658442B1 - Tape package of heat spreading type and flat panel display using the same - Google Patents

Tape package of heat spreading type and flat panel display using the same Download PDF

Info

Publication number
KR100658442B1
KR100658442B1 KR1020060014070A KR20060014070A KR100658442B1 KR 100658442 B1 KR100658442 B1 KR 100658442B1 KR 1020060014070 A KR1020060014070 A KR 1020060014070A KR 20060014070 A KR20060014070 A KR 20060014070A KR 100658442 B1 KR100658442 B1 KR 100658442B1
Authority
KR
South Korea
Prior art keywords
tape
semiconductor chip
wiring board
metal
metal film
Prior art date
Application number
KR1020060014070A
Other languages
Korean (ko)
Inventor
유재욱
임윤혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060014070A priority Critical patent/KR100658442B1/en
Application granted granted Critical
Publication of KR100658442B1 publication Critical patent/KR100658442B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

A tape package of heat spreading type and a flat panel display using the same are provided to radiate heat of a semiconductor chip by attaching a metal film on a tape wiring substrate except for a bonding part between the semiconductor chip and the tape wiring substrate. A semiconductor chip(110) includes an electrode bump which is formed around an activation side. The semiconductor chip is bonded through the electrode bump to an upper surface of a tape wiring substrate(120). A molding resin(130) is used for protecting a bonding part between the semiconductor chip and the tape wiring substrate. A first metal film(141) is attached on the upper surface of the tape wiring substrate except for the semiconductor chip. A second metal film(143) is attached on a lower surface of the tape wiring substrate under the semiconductor chip.

Description

열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치{Tape package of heat spreading type and flat panel display using the same}Tape package of heat spreading type and flat panel display using the same}

도 1은 종래기술에 따른 양면에 금속 필름이 부착된 테이프 패키지를 보여주는 단면도이다.1 is a cross-sectional view showing a tape package attached to a metal film on both sides according to the prior art.

도 2는 본 발명의 실시예에 따른 양면에 금속 필름이 부착된 열분산형 테이프 패키지를 보여주는 평면도이다.Figure 2 is a plan view showing a heat dissipating tape package with a metal film attached on both sides according to an embodiment of the present invention.

도 3은 도 2의 Ⅲ-Ⅲ선 단면도이다.3 is a cross-sectional view taken along the line III-III of FIG. 2.

도 4는 금속 필름의 유무에 따른 반도체 칩의 온도 저감 효과를 비교한 그래프이다.4 is a graph comparing temperature reduction effects of semiconductor chips with and without a metal film.

도 5는 도 3의 테이프 패키지를 이용한 평판 표시 장치를 보여주는 단면도이다.5 is a cross-sectional view illustrating a flat panel display using the tape package of FIG. 3.

* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing

110 : 반도체 칩 118 : 전극 범프110: semiconductor chip 118: electrode bump

120 : 테이프 배선기판 121 : 베이스 필름120: tape wiring board 121: base film

122 : 스프로켓 홀 123 : 입력 배선 패턴122: sprocket hole 123: input wiring pattern

128 : 출력 배선 패턴 129 : 보호층128: output wiring pattern 129: protective layer

130 : 성형수지 141 : 제 1 금속 필름130: molding resin 141: first metal film

143 : 제 2 금속 필름 145 : 접착층143: second metal film 145: adhesive layer

147 : 금속층 149 : 코팅층147: metal layer 149: coating layer

160 : 패널 170 : 인쇄회로기판160: panel 170: printed circuit board

180 : 이방성 전도성 필름 200 : 테이프 패키지180: anisotropic conductive film 200: tape package

본 발명은 테이프 패키지 및 그를 이용한 평판 표시 장치에 관한 것으로, 더욱 상세하게는 반도체 칩에서 발생되는 열을 분산시켜 외부로 방출시킬 수 있는 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a tape package and a flat panel display using the same, and more particularly, to a heat dissipation type tape package capable of dissipating heat generated from a semiconductor chip to be discharged to the outside and a flat panel display using the same.

최근 휴대폰용 LCD(Liquid Crystal Display), 컴퓨터용 TFT LCD(Thin Film Transistor LCD), 가정용 PDP(Plasma Display Panel) 등 평판 표시 장치 산업의 발달에 힘입어 평판 표시 장치의 구동 칩(drive IC) 부품인 테이프 패키지(tape package)의 제조 산업 또한 발전하고 있다.Recently, thanks to the development of the flat panel display industry such as liquid crystal display (LCD) for mobile phones, thin film transistor LCD (TFT LCD) for computers, and plasma display panel (PDP) for homes, The manufacturing industry of tape packages is also developing.

이와 같은 테이프 패키지는 테이프 배선기판(tape substrate)을 이용한 반도체 패키지로서, 테이프 캐리어 패키지(Tape Carrier Package; TCP)와 칩 온 필름(Chip On Film; COF) 패키지로 나눌 수 있다. TCP는 테이프 배선기판의 윈도우(window)에 노출된 인너 리드(inner lead)에 반도체 칩이 인너 리드 본딩(Inner Lead Bonding; ILB) 방식으로 실장된 구조를 갖는다. COF 패키지는 윈도우가 없는 테이프 배선기판에 반도체 칩이 플립 칩 본딩(flip chip bonding) 방식으로 실장된 구조를 갖는다.Such a tape package is a semiconductor package using a tape wiring substrate, and may be divided into a tape carrier package (TCP) and a chip on film (COF) package. TCP has a structure in which a semiconductor chip is mounted in an inner lead bonding (ILB) method to an inner lead exposed to a window of a tape wiring board. The COF package has a structure in which a semiconductor chip is mounted on a tape wiring board without a window by flip chip bonding.

이와 같은 테이프 패키지는 외부접속단자로 솔더 볼 대신에 테이프 배선기판 위에 형성된 입/출력 배선 패턴을 사용하며, 입/출력 배선 패턴의 끝단이 인쇄회로기판과 디스플레이 패널(panel)에 접합된다.Such a tape package uses an input / output wiring pattern formed on a tape wiring board instead of a solder ball as an external connection terminal, and ends of the input / output wiring pattern are bonded to a printed circuit board and a display panel.

한편 구동용 반도체 칩의 경우, 기존 6 또는 8비트(bit)에서 10비트로 비트 수가 증가하고 채널 수가 증가함에 따라 이를 구동하기 위한 구동 전압 또한 증가하고 있다. 이에 반해 반도체 칩의 크기 감소에 대한 요구로 반도체 칩을 구성하는 회로의 제조 공정은 미세화되어 전반적인 반도체 칩의 동작 온도는 점차 증가되고 있는 상황이다. 특히 다채널 반도체 칩을 적용하는 LCD 패널의 경우 고발열에 따른 대책이 시급히 요구되고 있는 상황이다.Meanwhile, in the case of a driving semiconductor chip, as the number of bits increases from the existing 6 or 8 bits to 10 bits and the number of channels increases, the driving voltage for driving them also increases. On the other hand, due to the demand for reducing the size of the semiconductor chip, the manufacturing process of the circuit constituting the semiconductor chip is miniaturized, and thus the overall operating temperature of the semiconductor chip is gradually increasing. In particular, LCD panels using multi-channel semiconductor chips are urgently required to take measures due to high heat generation.

이와 같이 테이프 패키지는 반도체 칩에서 열이 집중적으로 발생되지만, 테이프 배선기판을 통한 열분산 및 열방출 특성이 떨어진다. 즉 종래의 테이프 패키지는 열전도성이 떨어지는 폴리이미드 소재의 베이스 필름(base film)의 배선 패턴에 전극 범프를 매개로 반도체 칩이 본딩된 구조를 갖는다. 따라서 반도체 칩에서 발생되는 열은 대부분 배선 패턴을 통하여 외부로 방출되지만, 배선 패턴의 두께가 얇기 때문에 반도체 칩에서 발생된 열이 배선 패턴을 타고 외부로 방출되는 데는 한계가 있다. 아울러 베이스 필름의 낮은 열전도성으로 인하여 반도체 칩에서 베이스 필름으로 전달된 열이 반도체 칩 주위를 벗어나지 못한다. 이로 인해 반도체 칩에서 발생된 열이 반도체 칩 주위에 집중되는 현상이 발생되기 때문에, 반도체 칩의 성능을 떨어뜨린다.As described above, the tape package generates heat intensively in the semiconductor chip, but heat dissipation and heat dissipation characteristics through the tape wiring board are poor. That is, the conventional tape package has a structure in which a semiconductor chip is bonded to an interconnection pattern of a base film made of a polyimide material having low thermal conductivity through an electrode bump. Therefore, most of the heat generated in the semiconductor chip is discharged to the outside through the wiring pattern, but since the thickness of the wiring pattern is thin, there is a limit in that heat generated in the semiconductor chip is discharged to the outside in the wiring pattern. In addition, due to the low thermal conductivity of the base film, the heat transferred from the semiconductor chip to the base film does not escape around the semiconductor chip. This causes a phenomenon in which heat generated in the semiconductor chip is concentrated around the semiconductor chip, thereby degrading the performance of the semiconductor chip.

이와 같은 문제점을 해소하기 위해서, 일본공개특허공보 평5-198694호(1993.08.06)에 개시된 바와 같이, 반도체 칩이 본딩된 테이프 배선기판의 양면에 금속 필름(metal film)을 부착한다.In order to solve such a problem, as disclosed in Japanese Patent Laid-Open No. 5-198694 (1993.08.06), a metal film is attached to both surfaces of a tape wiring board bonded with a semiconductor chip.

일본공개특허공보 평5-198694호에 개시된 테이프 패키지(100)는, 도 1에 도시된 바와 같이, 반도체 칩(10)이 전극 범프(12)를 매개로 테이프 배선기판(30)의 리드(14)에 ILB된 TCP이다. 금속 필름(18, 20)은 반도체 칩(10)을 덮도록 테이프 배선기판(30)의 상부면에 부착된 제 1 금속 필름(20)과, 테이프 배선기판(30)의 하부면에 부착된 제 2 금속 필름(18)으로 이루어진다.In the tape package 100 disclosed in Japanese Patent Application Laid-open No. Hei 5-198694, as shown in FIG. 1, the lead 14 of the tape wiring board 30 is connected to the semiconductor chip 10 via the electrode bumps 12. Is ILB in TCP). The metal films 18 and 20 are formed of the first metal film 20 attached to the upper surface of the tape wiring board 30 and the lower surface of the tape wiring board 30 to cover the semiconductor chip 10. It consists of two metal films 18.

이때 금속 필름(18, 20)은 테이프 배선기판(30)과 접촉되는 면에 접착층(24, 28)이 형성되어 있고, 접착층(24, 28) 위에 금속층(22, 26)이 형성된 구조를 갖는다.In this case, the adhesive layers 24 and 28 are formed on the surfaces of the metal films 18 and 20 in contact with the tape wiring board 30, and the metal layers 22 and 26 are formed on the adhesive layers 24 and 28.

그런데 제 1 금속 필름(20)이 반도체 칩(10)을 덮는 형태로 부착하는 과정에서 작용하는 가압력에 의해 반도체 칩(10)이 손상될 수 있다. 즉 반도체 칩(10)과 제 1 금속 필름(20) 사이에 일정한 접착력을 유지하기 위해서 부착할 때 가압력을 작용하게 되는데, 이 가압력은 기계적인 스트레스로 작용하여 구조적으로 취약한 ILB된 부분과 반도체 칩(10)의 모서리 부분이 손상될 수 있다.However, the semiconductor chip 10 may be damaged by the pressing force acting in the process of attaching the first metal film 20 to cover the semiconductor chip 10. That is, the pressing force acts when attaching the semiconductor chip 10 and the first metal film 20 so as to maintain a constant adhesive force. The pressing force acts as a mechanical stress, and thus the structurally vulnerable ILB and the semiconductor chip ( The edge of 10) may be damaged.

그리고 테이프 배선기판(30)에 본딩된 반도체 칩(10)은 입체적인 형태를 갖는 데 반하여 제 1 금속 필름(20)은 이차원적인 형태를 갖고, 테이프 배선기판(30)의 상부면에 대해서 수직 방향으로 형성된 반도체 칩(10)의 외측면에 제 1 금속 필름(20)을 부착하는 과정에서 충분한 가압력을 작용하는 것이 쉽지 않기 때문에, 테 이프 배선기판(30)과 반도체 칩(10)의 경계면 부분과 제 1 금속 필름(20) 사이(A)에 보이드(void)가 형성될 수 있다. 보이드는 반도체 칩(10)에서 발생되는 열로 인해 팽창하여 제 1 금속 필름(20)이 반도체 칩(10)에서 들뜨면서 반도체 칩(10)의 ILB된 부분에 기계적인 스트레스를 작용하여 ILB된 부분을 손상시킬 수 있다.The semiconductor chip 10 bonded to the tape wiring board 30 has a three-dimensional shape, whereas the first metal film 20 has a two-dimensional shape, and is perpendicular to the upper surface of the tape wiring board 30. Since it is not easy to apply sufficient pressing force in the process of attaching the first metal film 20 to the outer surface of the formed semiconductor chip 10, the interface portion between the tape wiring board 30 and the semiconductor chip 10 A void may be formed between the first metal films 20 (A). The voids expand due to the heat generated in the semiconductor chip 10, and the first metal film 20 is lifted from the semiconductor chip 10 to apply mechanical stress to the ILB portion of the semiconductor chip 10 to thereby remove the ILB portion. Can damage it.

따라서, 본 발명의 제 1 목적은 제 1 금속 필름으로 인해 반도체 칩이 본딩된 부분과 반도체 칩의 모서리 부분이 손상되는 것을 억제할 수 있도록 하는 데 있다.Accordingly, the first object of the present invention is to prevent the portion of the bonded portion of the semiconductor chip and the edge portion of the semiconductor chip from being damaged by the first metal film.

본 발명의 제 2 목적은 제 1 금속 필름이 부착된 테이프 배선기판의 상부면에서 보이드가 발생되는 것을 억제할 수 있도록 하는 데 있다.A second object of the present invention is to be able to suppress the generation of voids in the upper surface of the tape wiring board to which the first metal film is attached.

상기 목적을 달성하기 위하여, 본 발명은 반도체 칩이 본딩된 부분을 제외한 테이프 배선기판에 금속 필름이 부착된 테이프 패키지 및 그를 이용한 평판 표시 장치를 제공한다.In order to achieve the above object, the present invention provides a tape package having a metal film attached to a tape wiring board except for a portion where a semiconductor chip is bonded, and a flat panel display device using the same.

본 발명은 반도체 칩, 테이프 배선기판, 성형수지, 제 1 및 제 2 금속 필름으로 이루어진 테이프 패키지를 제공한다. 반도체 칩은 활성면의 가장자리 둘레에 전극 범프가 형성되어 있다. 테이프 배선기판은 반도체 칩이 전극 범프를 매개로 상부면에 본딩된다. 성형수지는 반도체 칩과 테이프 배선기판의 본딩된 부분을 보호한다. 제 1 금속 필름은 반도체 칩을 제외한 테이프 배선기판의 상부면에 부착된다. 그리고 제 2 금속 필름은 반도체 칩 아래의 테이프 배선기판의 하부면에 부착 된다.The present invention provides a tape package consisting of a semiconductor chip, a tape wiring board, a molding resin, and first and second metal films. In the semiconductor chip, electrode bumps are formed around the edge of the active surface. In the tape wiring board, the semiconductor chip is bonded to the upper surface through the electrode bumps. The molding resin protects the bonded portions of the semiconductor chip and the tape wiring board. The first metal film is attached to the upper surface of the tape wiring board excluding the semiconductor chip. The second metal film is attached to the lower surface of the tape wiring board under the semiconductor chip.

본 발명에 따른 테이프 패키지에 있어서, 제 1 및 제 2 금속 필름은 테이프 배선기판과 접촉되는 면에 형성된 절연성 접착층과, 접착층 위에 형성된 금속층을 포함한다. 이때 금속층은 알루미늄, 구리, 철 그리고 이들의 합금으로 이루어진 그룹에서 선택된 어느 하나 일 수 있다.In the tape package according to the present invention, the first and second metal films include an insulating adhesive layer formed on the surface in contact with the tape wiring board, and a metal layer formed on the adhesive layer. In this case, the metal layer may be any one selected from the group consisting of aluminum, copper, iron, and alloys thereof.

본 발명에 따른 테이프 패키지에 있어서, 제 1 및 제 2 금속 필름은 금속층을 보호하는 코팅층을 더 포함할 수 있다. 이때 코팅층은 폴리에틸렌 테레프탈레이트 수지(polyethylene terephthalate resin)일 수 있다.In the tape package according to the present invention, the first and second metal films may further include a coating layer for protecting the metal layer. In this case, the coating layer may be polyethylene terephthalate resin.

본 발명에 따른 테이프 패키지에 있어서, 제 1 및 제 2 금속 필름은 액상의 금속을 도포하여 형성된 금속층을 포함할 수 있다.In the tape package according to the present invention, the first and second metal films may include a metal layer formed by applying a liquid metal.

그리고 본 발명에 따른 테이프 패키지에 있어서, 제 1 및 제 2 금속 필름은 테이프 배선기판을 중심으로 양면에 실질적으로 동일한 크기로 부착될 수 있다. 이때 제 1 및 제 2 금속 필름은 적어도 반도체 칩이 실장된 영역 보다는 크게 형성된다. 테이프 배선기판은 반도체 칩을 중심으로 양쪽에 본딩 영역이 형성되어 있으며, 제 1 및 제 2 금속 필름은 양쪽의 본딩 영역 안쪽에 부착된다. 바람직하게는 제 1 및 제 2 금속 필름의 부착 영역은 테이프 배선기판 면적의 50% 이하이다.In the tape package according to the present invention, the first and second metal films may be attached on both sides of the tape wiring board to have substantially the same size. In this case, the first and second metal films are formed larger than at least the region in which the semiconductor chip is mounted. In the tape wiring board, bonding regions are formed on both sides of the semiconductor chip, and the first and second metal films are attached inside the bonding regions on both sides. Preferably, the attachment area of the first and second metal films is 50% or less of the tape wiring board area.

본 발명은 또한 전술된 테이프 패키지를 이용한 평판 표시 장치를 제공한다. 본 발명에 따른 평판 표시 장치는 복수의 테이프 패키지와, 적어도 일측의 가장자리 부분에 테이프 패키지의 일단이 접합되는 패널과, 패널의 뒤쪽에 위치하며 패널의 가장자리 부분을 따라 구부려진 테이프 패키지의 타단이 접합되는 인쇄회로기판 을 포함한다. 특히 테이프 패키지의 금속 필름은 패널의 뒤쪽에 위치하는 테이프 배선기판 부분에 부착된다.The present invention also provides a flat panel display device using the above-described tape package. A flat panel display according to the present invention comprises a plurality of tape packages, a panel to which one end of the tape package is bonded to at least one edge portion, and the other end of the tape package positioned at the rear of the panel and bent along the edge portion of the panel. And a printed circuit board. In particular, the metal film of the tape package is attached to the tape wiring board portion located at the back of the panel.

그리고 본 발명에 따른 평판 표시 장치에 있어서, 테이프 패키지의 금속 필름은 구부려진 테이프 패키지의 아랫부분에 부착될 수 있다.In the flat panel display according to the present invention, the metal film of the tape package may be attached to the lower portion of the bent tape package.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

테이프 패키지Tape package

도 2는 본 발명의 실시예에 따른 양면에 금속 필름(141, 143)이 부착된 열분산형 테이프 패키지(200)를 보여주는 평면도이다. 도 3은 도 2의 Ⅲ-Ⅲ선 단면도이다.2 is a plan view illustrating a heat dissipative tape package 200 having metal films 141 and 143 attached to both surfaces thereof, according to an exemplary embodiment of the present invention. 3 is a cross-sectional view taken along the line III-III of FIG. 2.

도 2 및 도 3을 참조하면, 본 발명의 실시예에 따른 열분산형 테이프 패키지(200)는 반도체 칩(110)이 전극 범프(118)를 매개로 테이프 배선기판(120)의 상부면에 플립 칩 본딩되며, 플립 칩 본딩된 부분은 반도체 칩(110)과 테이프 배선기판(120) 사이에 충진된 성형수지(130)에 의해 보호되는 COF 패키지의 일종이다. 그리고 반도체 칩(110)이 본딩된 부분을 제외한 테이프 배선기판(120)의 양면에 제 1 및 제 2 금속 필름(141, 143)이 부착된다.2 and 3, in the heat dissipation tape package 200 according to the embodiment of the present invention, the semiconductor chip 110 is flip-chip on the upper surface of the tape wiring board 120 via the electrode bump 118. The bonded and flip chip bonded portion is a type of COF package protected by the molding resin 130 filled between the semiconductor chip 110 and the tape wiring board 120. The first and second metal films 141 and 143 may be attached to both surfaces of the tape wiring board 120 except for the portion where the semiconductor chip 110 is bonded.

따라서 제 1 금속 필름(141)이 반도체 칩(110)이 본딩된 부분의 외곽에 부착되기 때문에, 반도체 칩(110)이 본딩된 부분과 반도체 칩(110)의 모서리 부분이 손상되는 것을 억제할 수 있다. 아울러 제 1 금속 필름(141)과 테이프 배선기판(120) 사이에 보이드가 발생되는 것을 억제할 수 있다.Therefore, since the first metal film 141 is attached to the outside of the portion where the semiconductor chip 110 is bonded, the portion where the semiconductor chip 110 is bonded and the corner portion of the semiconductor chip 110 may be prevented from being damaged. have. In addition, it is possible to suppress the generation of voids between the first metal film 141 and the tape wiring board 120.

본 발명에 따른 열분산형 테이프 패키지(200)에 대해서 구체적으로 설명하면 다음과 같다.Hereinafter, the heat dissipation type tape package 200 according to the present invention will be described in detail.

반도체 칩(110)은 활성면의 가장자리 둘레에 전극 범프(118)가 형성된 구조를 갖는다. 전극 범프(118)로는 솔더 범프가 주로 사용되며, 그 외 금(Au) 범프 또는 니켈(Ni) 범프가 사용될 수 있다.The semiconductor chip 110 has a structure in which electrode bumps 118 are formed around the edge of the active surface. Solder bumps are mainly used as the electrode bumps 118, and gold bumps or nickel bumps may be used.

테이프 배선기판(120)은 베이스 필름(121)의 상부면에 금속층을 패터닝하여 형성된 배선 패턴(123, 128)을 포함한다.The tape wiring board 120 includes wiring patterns 123 and 128 formed by patterning a metal layer on an upper surface of the base film 121.

베이스 필름(121)은 중심 부분에 반도체 칩(110)이 실장되는 칩 실장 영역이 마련되어 있으며, 베이스 필름(121)의 양측의 가장자리를 따라서 일정 간격을 두고 스프로켓 홀(122; sprocket hole)들이 형성되어 있다. 이때 칩 실장 영역은 스프로켓 홀(122)들이 배열된 방향에 수직한 방향으로 형성된다.The base film 121 is provided with a chip mounting region in which the semiconductor chip 110 is mounted at a center portion thereof, and sprocket holes 122 are formed at predetermined intervals along edges of both sides of the base film 121. have. At this time, the chip mounting area is formed in a direction perpendicular to the direction in which the sprocket holes 122 are arranged.

베이스 필름(121)의 소재로 절연성의 합성수지가 사용될 수 있으며, 예컨대 폴리이미드 수지(polyimide resin), 아크릴 수지(acrylic resin), 폴리에테르니트릴 수지(polyether-nitrile resin), 폴리에테르술폰 수지(polyether-sulfone resin), 폴리에틸렌 테레프탈레이트 수지(polyethylene terephthalate resin), 폴리에틸렌 나프탈레이드 수지(polyethylene naphthalate resin) 또는 폴리염화비닐 수지(polyvinyl chloride resin) 등의 합성수지가 사용될 수 있다. 바람직하게는 베이스 필름(121)의 소재로 폴리이미드 수지를 사용하는 것이다. 이때 베이스 필름(121)은 25㎛ 내지 80㎛ 두께를 갖는다.An insulating synthetic resin may be used as the material of the base film 121, and for example, polyimide resin, acrylic resin, polyether-nitrile resin, polyether sulfone resin Synthetic resins such as sulfone resin, polyethylene terephthalate resin, polyethylene naphthalate resin or polyvinyl chloride resin can be used. Preferably, a polyimide resin is used as the material of the base film 121. At this time, the base film 121 has a thickness of 25㎛ to 80㎛.

한편 테이프 패키지(200)가 실장 환경에 사용될 때는 스프로켓 홀(122)들이 형성된 베이스 필름(121)의 가장자리 부분은 제거되고, 스프로켓 홀(122)의 안쪽의 패키지 영역(P)이 테이프 패키지(200)용 베이스 필름(121)으로 사용된다.Meanwhile, when the tape package 200 is used in a mounting environment, the edge portion of the base film 121 on which the sprocket holes 122 are formed is removed, and the package area P inside the sprocket hole 122 is removed from the tape package 200. It is used as the base film 121 for.

배선 패턴(123, 128)은 베이스 필름(121)의 상부면에 금속층으로 동박(Cu Foil)을 부착한 다음 사진 공정으로 패터닝하여 형성할 수 있다. 배선 패턴(123, 128)의 금속층은 전해 도금, 무전해 도금, 케스팅(casting) 또는 라미네이션(lamination) 방법으로 형성한다. 이때 배선 패턴(123, 128)은 5㎛ 내지 8㎛의 두께를 갖는다.The wiring patterns 123 and 128 may be formed by attaching a copper foil to the upper surface of the base film 121 with a metal layer and then patterning the same by a photo process. The metal layers of the wiring patterns 123 and 128 are formed by electrolytic plating, electroless plating, casting, or lamination. In this case, the wiring patterns 123 and 128 have a thickness of 5 μm to 8 μm.

배선 패턴(123, 128)은 일단에 전극 범프(118)를 매개로 플립 칩 본딩되고, 일단들과 연결된 타단들은 칩 실장 영역 밖으로 뻗어 있는 입/출력 배선 패턴(123, 128)들을 포함한다. 이때 입/출력 배선 패턴(123, 128)들의 일단은 전극 범프(118)들이 본딩될 수 있도록 칩 실장 영역의 가장자리 둘레에 형성되며, 입력 배선 패턴(123)들의 타단은 반도체 칩(110)을 중심으로 베이스 필름(121)의 일측으로 뻗어 있고, 출력 배선 패턴(128)들의 타단은 베이스 필름(121)의 타측으로 뻗어 있다. 입력 배선 패턴(123)들과 출력 배선 패턴(128)들은 스프로켓 홀(122)들이 형성된 방향과 나란한 방향으로 뻗어 있다. 입력 배선 패턴(123)들의 타단은 인쇄회로기판에 본딩되고, 출력 배선 패턴(128)들의 타단은 패널에 본딩된다.The wiring patterns 123 and 128 are flip chip bonded at one end via the electrode bump 118, and the other ends connected to the ends include the input / output wiring patterns 123 and 128 extending out of the chip mounting area. In this case, one end of the input / output wiring patterns 123 and 128 is formed around the edge of the chip mounting region so that the electrode bumps 118 can be bonded, and the other end of the input wiring patterns 123 is centered on the semiconductor chip 110. The base film 121 extends to one side, and the other end of the output wiring patterns 128 extends to the other side of the base film 121. The input wiring patterns 123 and the output wiring patterns 128 extend in a direction parallel to the direction in which the sprocket holes 122 are formed. The other end of the input wiring patterns 123 is bonded to the printed circuit board, and the other end of the output wiring patterns 128 is bonded to the panel.

배선 패턴(123, 128)의 소재로서 구리를 비롯하여 양호한 전기 전도성을 갖는 니켈(Ni), 금(Au), 솔더(solder) 또는 이들 재료의 합금 등이 사용될 수 있다. 한편 제 1 실시예에서는 배선 패턴(123, 128)이 베이스 필름(121)의 상부면에만 형 성된 예를 개시하였지만, 하부면에도 함께 형성될 수 있다.As the material of the wiring patterns 123 and 128, nickel (Ni), gold (Au), solder, or an alloy of these materials and the like having copper and good electrical conductivity may be used. Meanwhile, in the first embodiment, although the wiring patterns 123 and 128 are formed only on the upper surface of the base film 121, the wiring patterns 123 and 128 may be formed on the lower surface.

그리고 베이스 필름(121)의 상부면에 형성된 배선 패턴(123, 128)은 솔더 레지스트(solder resist)와 같은 보호층(129)으로 보호되며, 반도체 칩(110)의 전극 범프(118)들과, 인쇄회로기판 및 패널에 본딩되는 입/출력 배선 패턴(123, 128)들의 양단은 보호층(129)의 개방부(129a)를 통하여 밖으로 노출되어 있다.In addition, the wiring patterns 123 and 128 formed on the upper surface of the base film 121 are protected by a protective layer 129 such as a solder resist, the electrode bumps 118 of the semiconductor chip 110, Both ends of the input / output wiring patterns 123 and 128 bonded to the printed circuit board and the panel are exposed out through the opening 129a of the protective layer 129.

금속 필름(141, 143)은 제 1 금속 필름(141)과 제 2 금속 필름(143)으로 이루어진다. 제 1 금속 필름(141)은 반도체 칩(110)을 제외한 테이프 배선기판(120)의 상부면에 부착된다. 제 1 금속 필름(141)에는 반도체 칩(110)이 노출될 수 있는 일정 크기의 개방부(142)가 형성되어 있다. 이때 개방부(142)는 반도체 칩(110) 둘레에 형성된 성형수지(130)의 영역을 포함할 수 있는 크기를 갖는다.The metal films 141 and 143 may include the first metal film 141 and the second metal film 143. The first metal film 141 is attached to the upper surface of the tape wiring board 120 except for the semiconductor chip 110. An opening 142 having a predetermined size through which the semiconductor chip 110 may be exposed is formed in the first metal film 141. In this case, the opening 142 may have a size that may include an area of the molding resin 130 formed around the semiconductor chip 110.

제 2 금속 필름(143)은 테이프 배선기판(120)의 하부면에 부착되며, 적어도 반도체 칩(110) 아래의 영역을 덮을 수 있는 크기를 갖는다.The second metal film 143 is attached to the lower surface of the tape wiring board 120 and has a size that can at least cover an area under the semiconductor chip 110.

따라서 제 1 금속 필름(141)이 반도체 칩(110)이 본딩된 영역을 제외한 테이프 배선기판(120)의 상부면에 부착되기 때문에, 반도체 칩(110)이 본딩된 부분과 반도체 칩(110)의 모서리 부분이 손상되는 것을 억제할 수 있다. 즉 제 1 금속 필름(141)을 테이프 배선기판(120)의 상부면에 부착할 때 작용하는 가압력은 반도체 칩(110)이 본딩된 부분에 영향을 주지 않기 때문이다.Therefore, since the first metal film 141 is attached to the upper surface of the tape wiring board 120 except for the region where the semiconductor chip 110 is bonded, the portion where the semiconductor chip 110 is bonded and the semiconductor chip 110 are attached. Damage to the edge portion can be suppressed. That is, the pressing force acting when attaching the first metal film 141 to the upper surface of the tape wiring board 120 does not affect the bonded portion of the semiconductor chip 110.

그리고 반도체 칩(110)이 본딩된 영역을 제외한 테이프 배선기판(120)의 상부면은 2차원 형태를 갖고, 제 1 금속 필름(141) 또한 2차원 형태를 갖기 때문에, 제 1 금속 필름(141)과 테이프 배선기판(120) 사이에 보이드 발생없이 부착할 수 있다.The upper surface of the tape wiring board 120 except for the region where the semiconductor chip 110 is bonded has a two-dimensional shape, and since the first metal film 141 also has a two-dimensional shape, the first metal film 141 is formed. And the tape wiring board 120 may be attached without generating voids.

또한 반도체 칩(110)에서 입/출력 배선 패턴(123, 128)으로 전달된 열은 제 1 금속 필름(141)을 통하여 분산되어 외부로 방출된다. 반도체 칩(110) 아래의 베이스 필름(121)으로 전달된 열은 제 2 금속 필름(143)을 통하여 분산되어 외부로 방출된다. 따라서 반도체 칩(110)에 집중된 열은 제 1 및 제 2 금속 필름(141, 143)을 통하여 분산되어 외부로 방출되기 때문에, 종래와 같이 제 1 금속 필름으로 반도체 칩을 덮지 않더라도 열분산에 따른 열방출 효과를 기대할 수 있다.In addition, the heat transferred from the semiconductor chip 110 to the input / output wiring patterns 123 and 128 is dispersed through the first metal film 141 and discharged to the outside. Heat transferred to the base film 121 under the semiconductor chip 110 is dispersed through the second metal film 143 and discharged to the outside. Therefore, since the heat concentrated on the semiconductor chip 110 is dispersed through the first and second metal films 141 and 143 and released to the outside, the heat due to heat dissipation even if the semiconductor chip is not covered with the first metal film as in the related art. The release effect can be expected.

예컨대, 금속 필름을 부착하지 않은 경우와 제 2 금속 필름만이 부착된 테이프 패키지를 비교했을 때, 도 4에 도시된 바와 같은 온도 저감 효과를 기대할 수 있다. 이때 제 2 금속 필름으로 알루미늄과 구리가 사용된 예를 개시하였다. 먼저 알루미늄 소재의 제 2 금속 필름을 부착한 경우, 0.5W 발열시 반도체 칩의 정션(junction)의 온도가 최대 31도 감소한다. 구리 소재의 제 2 금속 필름을 부착한 경우, 0.5W 발열시 반도체 칩의 정션의 온도가 최대 48도 감소하는 것을 확인할 수 있다.For example, the temperature reduction effect as shown in FIG. 4 can be expected when comparing a tape package in which only the second metal film is attached to the case where the metal film is not attached. In this case, an example in which aluminum and copper are used as the second metal film is disclosed. First, when the second metal film of aluminum material is attached, the temperature of the junction of the semiconductor chip decreases by up to 31 degrees when the 0.5W heat is generated. When the second metal film of the copper material is attached, it can be seen that the junction temperature of the semiconductor chip decreases by 48 degrees at the time of 0.5W heating.

한편 금속 필름(141, 143)은 테이프 배선기판(120)과 접촉되는 면에 형성된 절연성 접착층(145)과, 접착층(145) 위에 형성된 금속층(147)으로 이루어진다. 접착층(145)으로는 절연성 에폭시 접착제 또는 실리콘 계열의 접착제가 사용될 수 있다. 금속층(147)으로는 알루미늄(Al), 구리(Cu), 철(Fe) 그리고 이들의 합금으로 이루어진 그룹에서 선택될 수 있다.Meanwhile, the metal films 141 and 143 may include an insulating adhesive layer 145 formed on a surface in contact with the tape wiring board 120 and a metal layer 147 formed on the adhesive layer 145. As the adhesive layer 145, an insulating epoxy adhesive or a silicone-based adhesive may be used. The metal layer 147 may be selected from the group consisting of aluminum (Al), copper (Cu), iron (Fe), and alloys thereof.

아울러 금속 필름(141, 143)은 금속층(147)을 보호하는 코팅층(149)을 더 포 함할 수 있다. 코팅층(149)은 외부의 환경으로부터 금속층(147)을 보호하며, 금속층(147)의 산화를 방지한다. 코팅층(147)으로는 절연성의 합성수지가 사용될 수 있으며, 예컨대 폴리에틸렌 테레프탈레이트 수지가 사용될 수 있다. 이때 접착층(145)은 6㎛ 내지 30㎛의 두께를 갖고, 금속층(147)은 10㎛ 내지 100㎛의 두께를 갖고, 코팅층(149)은 4㎛ 내지 20㎛의 두께를 가질 수 있다.In addition, the metal films 141 and 143 may further include a coating layer 149 protecting the metal layer 147. The coating layer 149 protects the metal layer 147 from the external environment and prevents oxidation of the metal layer 147. An insulating synthetic resin may be used as the coating layer 147, and for example, polyethylene terephthalate resin may be used. In this case, the adhesive layer 145 may have a thickness of 6 μm to 30 μm, the metal layer 147 may have a thickness of 10 μm to 100 μm, and the coating layer 149 may have a thickness of 4 μm to 20 μm.

특히 제 1 및 제 2 금속 필름(141, 143)은 테이프 배선기판(120)을 중심으로 양면에 실질적으로 동일한 크기로 부착될 수 있다. 반도체 칩(110)에서 발생되는 열을 효과적으로 분산하여 방출할 수 있도록, 금속 필름(141, 143)은 적어도 반도체 칩(110)이 실장된 영역 보다는 크게 형성된다. 물론 제 1 및 제 2 금속 필름(141, 143)은 테이프 배선기판(120) 양쪽의 본딩 영역에 형성된 배선 패턴(123, 128)의 양단부 보다는 안쪽의 영역에 부착된다. 즉 제 1 금속 필름(141)은 보호층(129) 위에 부착된다.In particular, the first and second metal films 141 and 143 may be attached to both surfaces of the tape wiring board 120 at substantially the same size. The metal films 141 and 143 are formed to be at least larger than the region in which the semiconductor chip 110 is mounted so that the heat generated from the semiconductor chip 110 can be effectively dispersed and released. Of course, the first and second metal films 141 and 143 are attached to the inner region rather than both ends of the wiring patterns 123 and 128 formed in the bonding regions on both sides of the tape wiring board 120. That is, the first metal film 141 is attached on the protective layer 129.

필요에 따라 제 1 또는 제 2 금속 필름(141, 143)은 입력 배선 패턴(123)에 연결될 수 있으며, 바람직하게는 접지 또는 전원용 입력 배선 패턴(123)에 연결하는 것이다.If necessary, the first or second metal films 141 and 143 may be connected to the input wiring pattern 123. Preferably, the first or second metal films 141 and 143 may be connected to the ground or power input wiring pattern 123.

그리고 테이프 패키지(200)는 일정 각도로 설치된 패널과 인쇄회로기판 사이를 연결할 수 있도록 유연성을 유지해야 하기 때문에, 테이프 배선기판(120)의 전면에 금속 필름(141, 143)을 부착하는 것은 바람직하지 못하다. 따라서 테이프 패키지(120)의 유연성을 유지하면서 반도체 칩(110)에서 발생되는 열을 효과적으로 분산하여 방출할 수 있도록, 금속 필름(141, 143)은 테이프 배선기판(120) 면적의 50% 이하를 차지하도록 설치하는 것이 바람직하다.In addition, since the tape package 200 must maintain flexibility to connect the panel and the printed circuit board installed at an angle, it is not preferable to attach the metal films 141 and 143 to the front surface of the tape wiring board 120. Can not do it. Therefore, the metal films 141 and 143 occupy less than 50% of the area of the tape wiring board 120 so that the heat generated from the semiconductor chip 110 can be effectively dispersed and released while maintaining the flexibility of the tape package 120. It is desirable to install so that.

평판 표시 장치Flat panel display

본 발명의 실시예에 따른 테이프 패키지(200)를 이용한 평판 표시 장치(300)가 도 5에 도시되어 있다. 평판 표시 장치(300)는 패널(160)과 인쇄회로기판(170)이 본 발명의 실시예에 따른 테이프 패키지(200)를 매개로 연결된 구조를 갖는다. 이때 테이프 패키지(200)의 양단을 패널(160)과 인쇄회로기판(170)에 접합하는 수단으로 이방성 도전성 필름(180; Anisotropic Conductive Film; ACF)이 사용될 수 있다. 즉 출력 배선 패턴(128)의 타단은 패널(160)의 가장자리 부분에 접합되고, 입력 배선 패턴(123)의 타단은 인쇄회로기판(170)의 가장자리 부분에 접합된다. 테이프 패키지(200)의 유연성을 이용하여 테이프 패키지(200)를 구부려 인쇄회로기판(170)을 패널(160)의 뒷면에 고정 설치하게 된다.5 illustrates a flat panel display device 300 using a tape package 200 according to an exemplary embodiment of the present invention. The flat panel display 300 has a structure in which the panel 160 and the printed circuit board 170 are connected through a tape package 200 according to an exemplary embodiment of the present invention. In this case, an anisotropic conductive film (ACF) 180 may be used as a means for bonding both ends of the tape package 200 to the panel 160 and the printed circuit board 170. That is, the other end of the output wiring pattern 128 is bonded to the edge portion of the panel 160, and the other end of the input wiring pattern 123 is bonded to the edge portion of the printed circuit board 170. By using the flexibility of the tape package 200, the tape package 200 is bent to fix the printed circuit board 170 to the back of the panel 160.

이때 테이프 패키지(200)의 출력 배선 패턴(128) 부분이 형성된 테이프 배선기판(120) 부분(125; 이하, 굴곡부)이 굴곡되며, 반도체 칩(110)과 입력 배선 패턴(123)이 형성된 테이프 배선기판(120) 부분은 인쇄회로기판(170)과 함께 패널(160)의 뒷면에 위치하게 된다. 그리고 테이프 패키지(200)의 굴곡부(40)는 패널(160)의 외측면에 거의 밀착되게 굴곡되어 설치된다.At this time, a portion of the tape wiring board 120 having the output wiring pattern 128 of the tape package 200 formed therein (125) (hereinafter, the bent portion) is bent, and the tape wiring having the semiconductor chip 110 and the input wiring pattern 123 formed thereon. A portion of the substrate 120 is located at the rear of the panel 160 together with the printed circuit board 170. The bent portion 40 of the tape package 200 is installed to be bent in close contact with the outer surface of the panel 160.

이 경우, 금속 필름(141, 143)은 반도체 칩(110)이 본딩되어 있고 평평함을 유지하는 테이프 배선기판(120) 부분에 부착하는 것이 바람직하다. 즉 금속 필름(141, 143)은 굴곡부(125) 아래의 패널(160)의 뒷면에 위치하는 테이프 배선기판 (120) 부분에 부착하는 것이 바람직하다. 한편 테이프 패키지가 유연성을 유지한다면 굴곡부에도 금속 필름이 부착될 수도 있다.In this case, the metal films 141 and 143 may be attached to a portion of the tape wiring board 120 to which the semiconductor chip 110 is bonded and maintains flatness. That is, the metal films 141 and 143 may be attached to a portion of the tape wiring board 120 positioned on the rear surface of the panel 160 under the curved portion 125. On the other hand, if the tape package maintains flexibility, the metal film may be attached to the bend.

본 실시예에 따른 평판 표시 장치(200)는 패널(160)의 뒷면에 패널(160)에 평행하게 인쇄회로기판(170)이 설치된 예를 개시하였지만, 이에 한정되는 것은 아니며 패널에 수직하게 인쇄회로기판이 설치될 수도 있다.In the flat panel display 200 according to the present exemplary embodiment, the printed circuit board 170 is installed on the rear surface of the panel 160 in parallel with the panel 160, but the present invention is not limited thereto and the printed circuit board is perpendicular to the panel. A substrate may be installed.

한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다. 본 발명의 실시예에서는 테이프 패키지로 COF를 예시하였지만, TCP에도 그대로 적용될 수 있음은 물론이다. 그리고 금속 필름으로 금속층 아래에 접착층이 형성된 구조를 개시하였지만, 액상의 금속을 테이프 배선기판에 직접 도포하여 형성할 수 있다.On the other hand, the embodiments of the present invention disclosed in the specification and drawings are merely presented specific examples to aid understanding, and are not intended to limit the scope of the present invention. In addition to the embodiments disclosed herein, it is apparent to those skilled in the art that other modifications based on the technical idea of the present invention may be implemented. In the embodiment of the present invention, although COF is illustrated as a tape package, it can be applied to TCP as it is. In addition, although the structure in which the adhesive layer is formed under the metal layer using the metal film is disclosed, the liquid metal may be formed by directly applying the tape to the wiring board.

따라서, 본 발명의 구조를 따르면 반도체 칩이 본딩된 부분을 제외한 테이프 배선기판에 금속 필름이 부착된 구조를 갖기 때문에, 반도체 칩에서 발생되는 열을 금속 필름을 통하여 분산시켜 외부로 방출시킬 수 있다.Therefore, according to the structure of the present invention, since the metal film is attached to the tape wiring board except for the portion where the semiconductor chip is bonded, heat generated in the semiconductor chip can be dispersed through the metal film and released to the outside.

그리고 제 1 금속 필름이 반도체 칩이 본딩된 부분의 외곽에 부착되기 때문에, 반도체 칩이 본딩된 부분과 반도체 칩의 모서리 부분이 손상되는 것을 억제할 수 있다. 아울러 제 1 금속 필름과 테이프 배선기판 사이에 보이드가 발생되는 것 을 억제할 수 있다.In addition, since the first metal film is attached to the outside of the portion where the semiconductor chip is bonded, the portion where the semiconductor chip is bonded and the corner portion of the semiconductor chip can be suppressed from being damaged. In addition, it is possible to suppress the generation of voids between the first metal film and the tape wiring board.

Claims (18)

활성면의 가장자리 둘레에 전극 범프가 형성된 반도체 칩과;A semiconductor chip having electrode bumps formed around an edge of the active surface; 상기 반도체 칩이 상기 전극 범프를 매개로 상부면에 본딩되는 테이프 배선기판과;A tape wiring board on which the semiconductor chip is bonded to an upper surface via the electrode bumps; 상기 반도체 칩과 상기 테이프 배선기판의 본딩된 부분을 보호하는 성형수지와;A molding resin protecting the bonded portion of the semiconductor chip and the tape wiring board; 상기 반도체 칩을 제외한 상기 테이프 배선기판의 상부면에 부착된 제 1 금속 필름과;A first metal film attached to an upper surface of the tape wiring board excluding the semiconductor chip; 상기 반도체 칩 아래의 상기 테이프 배선기판의 하부면에 부착된 제 2 금속 필름;을 포함하는 것을 특징으로 하는 열분산형 테이프 패키지.And a second metal film attached to a lower surface of the tape wiring board under the semiconductor chip. 제 1항에 있어서, 상기 제 1 및 제 2 금속 필름은,The method of claim 1, wherein the first and second metal film, 상기 테이프 배선기판과 접촉되는 면에 형성된 절연성 접착층과;An insulating adhesive layer formed on a surface in contact with the tape wiring board; 상기 접착층 위에 형성된 금속층;을 포함하는 것을 특징으로 하는 열분산형 테이프 패키지.And a metal layer formed on the adhesive layer. 제 2항에 있어서, 상기 금속층은 알루미늄, 구리, 철 그리고 이들의 합금으로 이루어진 그룹에서 선택된 어느 하나인 것을 특징으로 하는 열분산형 테이프 패키지.The heat dissipative tape package of claim 2, wherein the metal layer is any one selected from the group consisting of aluminum, copper, iron, and alloys thereof. 제 3항에 있어서, 상기 제 1 및 제 2 금속 필름은 상기 금속층을 보호하는 코팅층을 더 포함하는 것을 특징으로 하는 열분산형 테이프 패키지.4. The heat dissipative tape package of claim 3, wherein the first and second metal films further comprise a coating layer protecting the metal layer. 제 4항에 있어서, 상기 코팅층은 폴리에틸렌 테레프탈레이트 수지(polyethylene terephthalate resin)인 것을 특징으로 하는 열분산형 테이프 패키지.The heat dissipative tape package of claim 4, wherein the coating layer is polyethylene terephthalate resin. 제 1항에 있어서, 상기 제 1 및 제 2 금속 필름은 액상의 금속을 도포하여 형성된 금속층을 포함하는 것을 특징으로 하는 열분산형 테이프 패키지.The heat dissipating tape package of claim 1, wherein the first and second metal films comprise a metal layer formed by applying a liquid metal. 제 1항 내지 제 6항 중 어느 한 항에 있어서, 상기 제 1 및 제 2 금속 필름은 상기 테이프 배선기판을 중심으로 양면에 실질적으로 동일한 크기로 부착된 것을 특징으로 하는 열분산형 테이프 패키지.The heat dissipating tape package according to any one of claims 1 to 6, wherein the first and second metal films are attached on both sides of the tape wiring board at substantially the same size. 제 7항에 있어서, 상기 제 1 및 제 2 금속 필름은 적어도 상기 반도체 칩이 실장된 영역 보다는 크게 형성된 것을 특징으로 하는 열분산형 테이프 패키지.The heat dissipating tape package of claim 7, wherein the first and second metal films are formed at least larger than a region in which the semiconductor chip is mounted. 제 8항에 있어서, 상기 테이프 배선기판은 상기 반도체 칩을 중심으로 양쪽에 본딩 영역이 형성되어 있으며, 상기 제 1 및 제 2 금속 필름은 양쪽의 상기 본 딩 영역 안쪽에 부착된 것을 특징으로 하는 열분산형 테이프 패키지.The method of claim 8, wherein the tape wiring board has a bonding region formed on both sides of the semiconductor chip, wherein the first and second metal films are attached to the inside of the bonding region of both sides; Mounted tape package. 제 9항에 있어서, 제 1 및 제 2 금속 필름의 부착 영역은 테이프 배선기판 면적의 50% 이하 인 것을 특징으로 하는 열분산형 테이프 패키지.10. The heat dissipative tape package according to claim 9, wherein the attachment area of the first and second metal films is 50% or less of the tape wiring board area. 활성면의 가장자리 둘레에 전극 범프가 형성된 반도체 칩과;A semiconductor chip having electrode bumps formed around an edge of the active surface; 중심 부분에 상기 반도체 칩이 본딩되는 칩 실장 영역이 마련된 베이스 필름과,A base film having a chip mounting region in which the semiconductor chip is bonded to a central portion thereof; 일단은 상기 칩 실장 영역의 가장자리 둘레에 형성되며 상기 전극 범프가 본딩되고, 상기 일단과 연결된 타단은 상기 칩 실장 영역 밖으로 뻗어 있는 입/출력 배선 패턴과,One end is formed around an edge of the chip mounting area and the electrode bumps are bonded, and the other end connected to the one end is an input / output wiring pattern extending out of the chip mounting area; 상기 입/출력 배선 패턴의 양단부를 제외한 상기 입/출력 배선 패턴 부분을 덮는 보호층을 갖는 테이프 배선기판과;A tape wiring board having a protective layer covering a portion of the input / output wiring pattern except for both ends of the input / output wiring pattern; 상기 반도체 칩과 상기 테이프 배선기판의 본딩된 부분을 보호하는 성형수지와;A molding resin protecting the bonded portion of the semiconductor chip and the tape wiring board; 상기 반도체 칩을 제외한 상기 테이프 배선기판의 상부면에 부착된 제 1 금속 필름과;A first metal film attached to an upper surface of the tape wiring board excluding the semiconductor chip; 상기 반도체 칩 아래의 상기 테이프 배선기판의 하부면에 부착된 제 2 금속 필름;을 포함하는 것을 특징으로 하는 열분산형 테이프 패키지.And a second metal film attached to a lower surface of the tape wiring board under the semiconductor chip. 제 11항에 있어서, 제 1 금속 필름은 상기 보호층 상에 부착된 것을 특징으로 하는 열분산형 테이프 패키지.12. The heat dissipative tape package of claim 11, wherein a first metal film is attached on the protective layer. 제 12항에 있어서, 상기 제 1 및 제 2 금속 필름은,The method of claim 12, wherein the first and second metal film, 상기 테이프 배선기판과 접촉되는 면에 형성된 절연성 접착층과;An insulating adhesive layer formed on a surface in contact with the tape wiring board; 상기 접착층 위에 형성된 금속층;을 포함하는 것을 특징으로 하는 열분산형 테이프 패키지.And a metal layer formed on the adhesive layer. 제 12항에 있어서, 상기 제 1 및 제 2 금속 필름은 액상의 금속을 도포하여 형성된 금속층을 포함하는 것을 특징으로 하는 열분산형 테이프 패키지.13. The heat dissipating tape package of claim 12, wherein the first and second metal films comprise a metal layer formed by applying a liquid metal. 제 13항 또는 제 14항에 있어서, 상기 제 1 및 제 2 금속 필름은 상기 금속층을 보호하는 코팅층을 더 포함하는 것을 특징으로 하는 열분산형 테이프 패키지.15. The heat dissipative tape package of claim 13 or 14, wherein the first and second metal films further comprise a coating layer protecting the metal layer. 상부면에 배선 패턴이 형성된 테이프 배선기판과;A tape wiring board having a wiring pattern formed on an upper surface thereof; 상기 테이프 배선기판의 상부면에 전극 범프를 매개로 본딩된 반도체 칩과;A semiconductor chip bonded to an upper surface of the tape wiring board via an electrode bump; 상기 반도체 칩을 제외한 상기 테이프 배선기판의 상부면에 부착된 제 1 금속 필름과;A first metal film attached to an upper surface of the tape wiring board excluding the semiconductor chip; 적어도 상기 반도체 칩 아래의 상기 테이프 배선기판의 하부면 영역을 포함할 수 있도록 상기 테이프 배선기판의 하부면에 부착된 제 2 금속 필름;을 포함하 는 것을 특징으로 하는 열분산형 테이프 패키지.And a second metal film attached to a lower surface of the tape wiring board so as to include at least a lower surface area of the tape wiring board under the semiconductor chip. 제 1항, 제 11항 또는 제 16항 중 어느 한 항에 따른 복수의 테이프 패키지와;A plurality of tape packages according to any one of claims 1, 11 or 16; 적어도 일측의 가장자리 부분에 상기 테이프 패키지의 일단이 접합되는 패널과;A panel to which one end of the tape package is bonded to at least one edge portion; 상기 패널의 뒤쪽에 위치하며, 상기 패널의 가장자리 부분을 따라 구부려진 상기 테이프 패키지의 타단이 접합되는 인쇄회로기판;을 포함하며,Located at the rear of the panel, the printed circuit board is bonded to the other end of the tape package bent along the edge portion of the panel; 상기 금속 필름은 상기 패널의 뒤쪽에 위치하는 상기 테이프 배선기판 부분에 부착된 것을 특징으로 하는 열분산형 테이프 패키지를 이용한 평판 표시 장치.And the metal film is attached to a portion of the tape wiring board positioned at the rear of the panel. 제 17항에 있어서, 상기 금속 필름은 구부려진 상기 테이프 패키지의 아랫부분에 부착된 것을 특징으로 하는 열분산형 테이프 패키지를 이용한 평판 표시 장치.18. The flat panel display of claim 17, wherein the metal film is attached to a lower portion of the bent tape package.
KR1020060014070A 2006-02-14 2006-02-14 Tape package of heat spreading type and flat panel display using the same KR100658442B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060014070A KR100658442B1 (en) 2006-02-14 2006-02-14 Tape package of heat spreading type and flat panel display using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060014070A KR100658442B1 (en) 2006-02-14 2006-02-14 Tape package of heat spreading type and flat panel display using the same

Publications (1)

Publication Number Publication Date
KR100658442B1 true KR100658442B1 (en) 2006-12-19

Family

ID=37814704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060014070A KR100658442B1 (en) 2006-02-14 2006-02-14 Tape package of heat spreading type and flat panel display using the same

Country Status (1)

Country Link
KR (1) KR100658442B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837281B1 (en) 2007-05-23 2008-06-11 삼성전자주식회사 Semiconductor device package and method of fabricating the same
KR100974573B1 (en) * 2007-07-19 2010-08-06 하이맥스 테크놀로지스 리미티드 Method of manufacturing chip on film and structure thereof
KR101183184B1 (en) 2010-10-19 2012-09-14 엘지이노텍 주식회사 Chip On Flim Package and Fabricating Method of the same
KR20150079223A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Chip on glass type substrate for packaging sumiconductor chip and method for fabricating the same
KR20190046435A (en) * 2017-10-26 2019-05-07 주식회사 실리콘웍스 Chip-on-film package
US10643948B2 (en) 2018-05-28 2020-05-05 Samsung Electronics Co., Ltd. Film package and package module including the same
KR20200126657A (en) * 2019-04-30 2020-11-09 스테코 주식회사 Cof package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042819A (en) * 2001-11-24 2003-06-02 앰코 테크놀로지 코리아 주식회사 Semiconductor Package, Stack Package the same & manufacture method the Packages

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042819A (en) * 2001-11-24 2003-06-02 앰코 테크놀로지 코리아 주식회사 Semiconductor Package, Stack Package the same & manufacture method the Packages

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837281B1 (en) 2007-05-23 2008-06-11 삼성전자주식회사 Semiconductor device package and method of fabricating the same
US8266796B2 (en) 2007-05-23 2012-09-18 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device package
KR100974573B1 (en) * 2007-07-19 2010-08-06 하이맥스 테크놀로지스 리미티드 Method of manufacturing chip on film and structure thereof
KR101183184B1 (en) 2010-10-19 2012-09-14 엘지이노텍 주식회사 Chip On Flim Package and Fabricating Method of the same
KR20150079223A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Chip on glass type substrate for packaging sumiconductor chip and method for fabricating the same
KR102122540B1 (en) * 2013-12-31 2020-06-26 엘지디스플레이 주식회사 Chip on glass type substrate for packaging sumiconductor chip and method for fabricating the same
KR20190046435A (en) * 2017-10-26 2019-05-07 주식회사 실리콘웍스 Chip-on-film package
KR102440889B1 (en) 2017-10-26 2022-09-05 주식회사 엘엑스세미콘 Chip-on-film package
US10643948B2 (en) 2018-05-28 2020-05-05 Samsung Electronics Co., Ltd. Film package and package module including the same
US10840191B2 (en) 2018-05-28 2020-11-17 Samsung Electronics Co., Ltd. Film package and package module including the same
KR20200126657A (en) * 2019-04-30 2020-11-09 스테코 주식회사 Cof package
KR102250825B1 (en) * 2019-04-30 2021-05-12 스테코 주식회사 Cof package

Similar Documents

Publication Publication Date Title
JP5179014B2 (en) Tape wiring board having dual metal layers and chip-on-film package using the same
KR100765478B1 (en) Tape substrate forming hole, tape package and panel display using the same
US7589421B2 (en) Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same
KR100658442B1 (en) Tape package of heat spreading type and flat panel display using the same
US20090008771A1 (en) Semiconductor module device, method of manufacturing the same, flat panel display, and plasma display panel
KR20080020858A (en) Chip film package and display panel assembly having the same
JP2008205142A (en) Wiring board for cof, manufacturing method thereof and semiconductor device
JP2011176112A (en) Semiconductor integrated circuit and method of manufacturing the same
JP2012191002A (en) Semiconductor device
JP2004235353A (en) Semiconductor device and display unit using same
TWI615934B (en) Semiconductor device, display panel assembly, semiconductor structure
JP2005129846A (en) Semiconductor device and its manufacturing method, electronic module and electronic equipment
TWI509756B (en) Chip-on-film package structure
KR101369300B1 (en) Cof package having improved heat dissipation
JP4455074B2 (en) Electro-optic device
US20190287931A1 (en) Chip on film package
KR101279469B1 (en) Cof package having improved heat dissipation
JP2008166711A (en) Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure
KR101040737B1 (en) Flexible circuit board, package, and flat pannel display
KR102694324B1 (en) Cof package
US20230369265A1 (en) Film package and package module including the same
KR102250825B1 (en) Cof package
KR102514310B1 (en) Cof package
KR20130092808A (en) Cof package having improved heat dissipation
KR100587466B1 (en) Tape circuit substrate, semiconductor chip package using thereof, and Liquid Crystal Display using thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091113

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee