JP2012156938A - 誘導性負荷駆動装置 - Google Patents

誘導性負荷駆動装置 Download PDF

Info

Publication number
JP2012156938A
JP2012156938A JP2011016410A JP2011016410A JP2012156938A JP 2012156938 A JP2012156938 A JP 2012156938A JP 2011016410 A JP2011016410 A JP 2011016410A JP 2011016410 A JP2011016410 A JP 2011016410A JP 2012156938 A JP2012156938 A JP 2012156938A
Authority
JP
Japan
Prior art keywords
mask signal
channel
mask
generation circuit
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011016410A
Other languages
English (en)
Other versions
JP5533701B2 (ja
Inventor
Yuji Yamada
祐司 山田
Takamasa Oguri
小栗  隆雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011016410A priority Critical patent/JP5533701B2/ja
Publication of JP2012156938A publication Critical patent/JP2012156938A/ja
Application granted granted Critical
Publication of JP5533701B2 publication Critical patent/JP5533701B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

【課題】チャンネル毎に独立した駆動指令信号で誘導性負荷を駆動し、チャンネル数や駆動周波数にかかわらず各チャンネルのオフタイミングを自律的に調整する。
【解決手段】マスク信号生成回路3は、何れかのチャンネルの出力トランジスタTkがオフしたことを検出すると、当該オフした時点から、当該オフしたチャンネルの出力端子Pkの電圧Vkが所定のしきい値電圧Vtk以下に低下する時点まで、他のオンしているチャンネルのマスク信号ManをHレベルにし、当該オフ移行チャンネルおよび他のオフしているチャンネルのマスク信号ManをLレベルのまま保持する。その結果、他のオンしているチャンネルの駆動指令信号SnがLレベルに変化しても、駆動信号DnはHレベルのまま保持され、出力トランジスタTnのオフ移行動作が禁止される。
【選択図】図1

Description

本発明は、駆動指令信号に基づいて誘導性負荷を駆動する複数チャンネル構成の誘導性負荷駆動装置に関する。
インジェクタ、バルブ、リレーなどのように負荷にインダクタンス成分が含まれる場合、出力トランジスタがオフして通電状態から断電状態に移行した瞬間に誘導起電力が発生し、当該出力トランジスタを含むICの出力端子に電源電圧よりも高いフライバック電圧が印加される。アバランシェ期間とも呼ばれるこの期間では、誘導起電力によるエネルギーがICに加わりICが発熱する。
近年のICは、より小さいチップ面積・パッケージ体積へと集積化が進んでいる。このため、同量の誘導起電力エネルギーに対し、ICの破壊耐量が小さくなっている。この問題は、複数のチャンネルを有するICにおいて、出力トランジスタが同時に(以下の説明において同時とは、完全な同一時点のみならず、誘導起電力が重畳する関係となる程度に接近した時間的関係を言う。)オフする場合に一層深刻となる。図14は、3チャンネルの負荷駆動装置において、駆動指令信号S1、S2、S3のうち駆動指令信号S1、S2が同時にHレベル(オン指令)からLレベル(オフ指令)になったために、ICの出力端子に2つのチャンネルの誘導起電力エネルギーが重畳して印加される様子を示している。
複数チャンネルにおける誘導起電力エネルギーの集中を回避するためには、複数の出力チャンネルが同時にオフしないように、オフタイミングを相互時間間隔を持たせるようにずらすことが必要となる。特許文献1記載の位相制御調光装置は、同一電源に複数の調光装置と白熱灯負荷が接続され、1つの共通する制御信号に従って複数の調光装置を位相制御する。その際、単安定マルチバイブレータにより決められた時間だけ各スイッチ素子のターンオフタイミングをずらしている。
特開2000−223284号公報
上記位相制御調光装置は、1つの制御信号で全チャンネルを周期的にオンオフさせる構成なので、複数チャンネルの出力トランジスタをチャンネル毎に独立した任意タイミングの駆動指令信号でオンオフさせる誘導性負荷駆動装置に適用することはできない。また、複数チャンネルの誘導性負荷駆動装置をマイコンで制御するとしても、各チャンネルの駆動指令信号のタイミングをタイマ等によりずらすことは、チャンネル数の増大または駆動周波数の高周波化に伴いタイマ資源の不足またはマイコンの処理負担の増加を招くことになる。
本発明は上記事情に鑑みてなされたもので、その目的は、チャンネル毎に独立した駆動指令信号で誘導性負荷を駆動する装置であって、チャンネル数や駆動周波数にかかわらず各チャンネルのオフタイミングを自律的に調整することができる誘導性負荷駆動装置を提供することにある。
請求項1に記載した手段によれば、複数チャンネルの出力トランジスタが、それぞれ各出力端子に接続された誘導性負荷を駆動指令信号に基づいて駆動する。マスク信号生成回路は、何れかのチャンネルの出力トランジスタがオフした時点から、当該オフしたチャンネルの出力端子の電圧が所定のしきい値電圧以下に低下した時点まで、他のチャンネルの出力トランジスタのオフ移行動作を禁止させるマスク信号を生成する。マスク制御回路は、各チャンネルの駆動指令信号に対し上記マスク信号によりオフ動作のマスク処理を行って出力トランジスタの駆動信号を生成する。
この構成によれば、何れかのチャンネルの出力トランジスタがオフすると、当該チャンネルのフライバック電圧がしきい値電圧以下に低下するまでの期間、チャンネル数や駆動周波数にかかわらず他のチャンネルの出力トランジスタのオフ移行動作が確実に禁止される。従って、各チャンネルの駆動指令信号のタイミング如何にかかわらず、各チャンネルのオフ移行タイミングが自律的に相互時間間隔を持つようにずらされる。また、実際のフライバック電圧に基づいてマスク信号を生成するので、誘導起電力エネルギーの集中を回避するのに必要最小限のマスク期間を設定することができ、他のチャンネルにおける駆動指令信号に対するオフ移行タイミングの遅れを最小限に抑えることができる。
請求項2に記載した手段によれば、誘導性負荷の駆動に供する電源電圧を検出する電源電圧検出回路を備えている。マスク信号生成回路は、検出電源電圧が高くなるほど所定のしきい値電圧を低く設定する。この構成によれば、ICが誘導起電力エネルギーの集中によるストレスを避けつつ、駆動指令信号に対するオフ移行タイミングの遅れを極力小さくすることができる。
請求項3に記載した手段によれば、誘導性負荷駆動装置がICとして構成されており、当該ICの内部または周囲の温度を検出する温度検出手段を備えている。マスク信号生成回路は、検出温度が高くなるほど所定のしきい値電圧を低く設定する。この構成によれば、ICが誘導起電力エネルギーの集中による熱的破壊耐量限界を超えないようにしつつ、駆動指令信号に対するオフ移行タイミングの遅れを極力小さくすることができる。
請求項4に記載した手段によれば、マスク信号生成回路は、何れかのチャンネルの出力トランジスタがオフした時点から所定の待機時間(例えば当該チャンネルのフライバック電圧が十分に低下するまでの時間)が経過した時点まで、他のチャンネルの出力トランジスタのオフ移行動作を禁止させるマスク信号を生成する。すなわち、オフしたチャンネルのフライバック電圧がしきい値電圧以下にまで低下した条件と所定の待機時間が経過した条件とがともに成立したことがマスク解除条件となる。その結果、より確実に誘導起電力エネルギーの集中を回避することができる。
請求項5に記載した手段によれば、誘導性負荷の駆動に供する電源電圧を検出する電源電圧検出回路を備えている。マスク信号生成回路は、検出電源電圧が高くなるほど所定の待機時間を長く設定する。この構成によれば、ICが誘導起電力エネルギーの集中による熱的破壊耐量限界を超えないようにしつつ、駆動指令信号に対するオフタイミングの遅れを極力小さくすることができる。
請求項6に記載した手段によれば、誘導性負荷駆動装置がICとして構成されており、当該ICの内部または周囲の温度を検出する温度検出手段を備えている。マスク信号生成回路は、検出温度が高くなるほど所定の待機時間を長く設定する。この構成によれば、ICが誘導起電力エネルギーの集中による熱的破壊耐量限界を超えないようにしつつ、駆動指令信号に対するオフタイミングの遅れを極力小さくすることができる。
請求項7に記載した手段によれば、複数チャンネルの出力トランジスタが、それぞれ各出力端子に接続された誘導性負荷を駆動指令信号に基づいて駆動する。マスク信号生成回路は、何れかのチャンネルの出力トランジスタがオフした時点から所定の待機時間が経過した時点まで、他のチャンネルの出力トランジスタのオフ移行動作を禁止させるマスク信号を生成する。マスク制御回路は、各チャンネルの駆動指令信号に対し上記マスク信号によりオフ動作のマスク処理を行って出力トランジスタの駆動信号を生成する。
この構成によれば、何れかのチャンネルの出力トランジスタがオフすると、所定の待機時間が経過するまでの期間、チャンネル数や駆動周波数にかかわらず他のチャンネルの出力トランジスタのオフ移行動作が確実に禁止される。従って、従って、各チャンネルの駆動指令信号のタイミング如何にかかわらず、各チャンネルのオフ移行タイミングが自律的に相互時間間隔を持つようにずらされる。
請求項8に記載した手段によれば、マスク信号生成回路は、最先にオンしたチャンネルの出力トランジスタがオフするまでは、後にオンしたチャンネルの出力トランジスタのオフ移行動作を禁止するマスク信号を生成する。この構成によれば、先にオンしたチャンネルほど優先的にオフ状態に移行できることになり、各チャンネルの駆動指令信号のタイミングにかかわらず、自律的にオフタイミングの調整が行われる。最先にオンしたチャンネルの出力トランジスタがオフしたときは、次に早くオンしたチャンネルの出力トランジスタが、上述した各種マスク信号に従って同時オフとならないように時間経過した後オフ状態に移行する。
請求項9に記載した手段によれば、各チャンネルに対し出力トランジスタをオフ動作させる優先順位が与えられている。マスク信号生成回路は、オンしているチャンネルのうちで最も優先順位が高いチャンネルの出力トランジスタがオフするまでは、他のチャンネルの出力トランジスタのオフ移行動作を禁止するマスク信号を生成する。この構成によれば、オン状態にあるチャンネルは、優先順位に従って順次オフ状態に移行できる。出力トランジスタがオフしたときは、次に優先されるチャンネルの出力トランジスタが、上述した各種マスク信号に従って同時オフとならないように時間経過した後オフ状態に移行する。
請求項10に記載した手段によれば、誘導性負荷駆動装置がICとして構成されており、当該ICの内部または周囲の温度を検出する温度検出手段を備えている。マスク信号生成回路は、検出温度が所定のしきい値温度以上であることを条件としてマスク信号を生成する。この構成によれば、ICが誘導起電力エネルギーの集中による熱的破壊耐量限界を超えない場合にはマスク制御が行われない。従って、この場合には駆動指令信号に対するオフタイミングの遅れは生じない。
本発明の第1の実施形態を示す負荷駆動装置のブロック構成図 マスク信号Manの作用を説明するための波形図 本発明の第2の実施形態を示す図1相当図 マスク信号Mbnの作用を説明するための波形図 本発明の第3の実施形態を示す図1相当図 本発明の第4の実施形態を示す図1相当図 マスク信号Mcnの作用を説明するための波形図 本発明の第5の実施形態を示す図1相当図 マスク信号Mdnの作用を説明するための波形図 本発明の第6の実施形態を示す図1相当図 検出温度に応じたマスク制御を説明するための波形図 本発明の第7の実施形態を示す図1相当図 本発明の第8の実施形態を示す図1相当図 従来技術を示す波形図
各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
(第1の実施形態)
以下、第1の実施形態について図1および図2を参照しながら説明する。図1は、ICとして構成された負荷駆動装置のブロック構成図である。負荷駆動装置1(誘導性負荷駆動装置)は、入力端子J1、J2、J3にそれぞれ入力される独立した駆動指令信号S1、S2、S3に基づいて、出力端子P1、P2、P3と電源線2との間にそれぞれ接続された負荷L1、L2、L3を駆動するものである。ここでは3チャンネルの駆動回路を示しているが、2チャンネルまたは4チャンネル以上を備えていてもよい。電源線2には車載バッテリ(図示せず)から電源電圧VBが供給されている。負荷L1、L2、L3は、インジェクタ、バルブ、リレーなどのような誘導性負荷である。
入力端子J1、J2、J3に入力される駆動指令信号S1、S2、S3は、それぞれマスク制御回路であるORゲートN1、N2、N3を通して駆動信号D1、D2、D3とされ、これら駆動信号D1、D2、D3は出力トランジスタT1、T2、T3に与えられる。出力トランジスタT1、T2、T3は、例えばNチャネル型MOSトランジスタ、NPN形トランジスタまたはNチャネル型IGBTである。後述するマスク信号Man(n=1、2、3)がLレベルの場合、駆動指令信号S1、S2、S3がHレベルの時に出力トランジスタT1、T2、T3がオンし、Lレベルの時にオフする。
マスク信号生成回路3は、各チャンネルのしきい値電圧Vtnを生成するしきい値電圧生成回路と、各チャンネルの出力端子電圧Vnとしきい値電圧Vtnを比較する比較器とを備えている。しきい値電圧Vtnは、ICの印加エネルギー耐量およびオフ移行タイミングの遅れの最小化の観点から定められている。すなわち、しきい値電圧Vtnは、オフした直後のフライバック電圧(最大値)とVtnに等しい電圧値を持つフライバック電圧とがそれぞれ異なるチャンネルの出力端子に同時に印加されたとき、ICが耐え得る電圧範囲内において極力高い電圧(つまりオフ移行タイミングの遅れが極力小さい電圧)に定められている。
マスク信号生成回路3は、出力端子電圧Vnまたは駆動指令信号Snに基づいて、何れかのチャンネルkの出力トランジスタTkがオフしたことを検出すると、当該オフした時点から、当該オフしたチャンネルkの出力端子Pkの電圧Vkが所定のしきい値電圧Vtk以下に低下する時点まで、他のオンしているチャンネルのマスク信号ManをHレベルにし、当該オフ移行チャンネルkおよび他のオフしているチャンネルのマスク信号ManをLレベルのまま保持する。ただし、出力端子Pkの電圧Vkがしきい値電圧Vtkを超えない場合には、他のオンしているチャンネルのマスク信号ManはLレベルのままである。
その結果、他のオンしているチャンネルの駆動信号Dnは、駆動指令信号SnがLレベルに変化してもHレベルのまま保持され、出力トランジスタTnのオフ移行動作が禁止される。なお、しきい値電圧生成回路は、電源電圧VBの変化とは関係なく絶対的なしきい値電圧Vtnを生成するが、電源電圧VBの変化と関連付けて(例えば比例させて)相対的にしきい値電圧Vtnを生成してもよい。
図2は、マスク信号Manの作用を説明するための波形図である。波形は、上から順に駆動指令信号S1、S2、S3、マスク信号Ma1、出力端子電圧V1、マスク信号Ma2、出力端子電圧V2、マスク信号Ma3、出力端子電圧V3を表している。駆動指令信号S1、S2、S3がHレベルになると出力トランジスタT1、T2、T3は直ちにオンする(時刻t1、t2、t3)。一方、駆動指令信号S1、S2、S3がLレベルになると(時刻t4、t5、t8)、オフ移行へのマスク制御が行われる。
チャンネル1の駆動指令信号S1が最先にLレベルに変化すると(時刻t4)、マスク信号Ma1がLレベルであることから出力トランジスタT1が直ちにオフする。このとき、負荷L1により誘導起電力が発生し、出力端子P1に電源電圧VBよりも高いフライバック電圧が印加される。マスク信号生成回路3は、出力端子電圧V1がしきい値電圧Vt1以下に低下する時刻t6まで、他のチャンネル2、3のマスク信号Ma2、Ma3をHレベルにする。このマスク期間中、時刻t5においてチャンネル2の駆動指令信号S2がLレベルに変化するが、マスク信号Ma2がHレベルに制御されているので、駆動信号D2はHレベルのまま保持され、出力トランジスタT2のオフ移行動作が禁止される。
マスク信号生成回路3が時刻t6でマスク信号Ma2をLレベルに戻すと、オフ移行動作が許可されて出力トランジスタT2がオフする。このときも、負荷L2により誘導起電力が発生し、出力端子P2にフライバック電圧が印加される。マスク信号生成回路3は、出力端子電圧V2がしきい値電圧Vt2以下に低下する時刻t7まで、他のオンしているチャンネル3のマスク信号Ma3を引き続きHレベルに保つ。マスク信号生成回路3が時刻t7でマスク信号Ma3をLレベルに戻すとオフ移行動作が許可されるため、その後駆動指令信号S3がLレベルに変化すると(時刻t8)出力トランジスタT3は直ちにオフする。
本実施形態の負荷駆動装置1によれば、チャンネル毎に独立した駆動指令信号Snで負荷Lnを個別に駆動する場合において、IC内の1つのチャンネルの出力トランジスタTkがオフすると、他のチャンネルの出力トランジスタTnのオフ移行動作が確実に禁止される。各チャンネルの駆動指令信号Snのタイミングにかかわらず、各チャンネルのオフタイミングが自律的にずれて相互間隔を持つようになるので、ICにおける誘導起電力エネルギーの集中を回避することができる。本マスク制御は、チャンネル数が増えても或いは駆動周波数が高くなっても適用可能である。
オフ移行チャンネルの出力端子電圧Vk(フライバック電圧)の低下状態に基づいてマスク解除を行うので、誘導起電力エネルギーの集中を回避するのに必要最小限のマスク期間を設定でき、他のチャンネルのオフ移行タイミングの遅れを最小限に抑えることができる。また、フライバック電圧がしきい値電圧Vtnより低い場合には、マスク制御が行われないので、駆動指令信号Snに対するオフタイミングの遅れの発生を回避することができる。さらに、負荷駆動装置1は、マイコンを用いたソフトウェア制御ではなくハードウェア回路により構成されているので応答速度に優れている。
(第2の実施形態)
以下、第2の実施形態について図3および図4を参照しながら説明する。図3に示す負荷駆動装置4は、図1に示す負荷駆動装置1に対し、マスク信号生成回路3に替えてマスク信号生成回路5を備えている点が異なる。その他の構成は、負荷駆動装置1と同様である。
マスク信号生成回路5は、所定の待機時間を計時するタイマ回路を備えている。待機時間は、ICの印加エネルギー耐量およびオフ移行タイミングの遅れの最小化の観点から定められている。すなわち、オフした直後のフライバック電圧(最大値)と待機時間経過後のフライバック電圧とがそれぞれ異なるチャンネルの出力端子に同時に印加されたとき、ICが耐え得る時間範囲内において極力短い時間(つまりオフ移行タイミングの遅れが極力小さい時間)に定められている。
マスク信号生成回路5は、駆動指令信号S1、S2、S3に基づいて、何れかのチャンネルkの出力トランジスタTkがオフしたことを検出すると、当該オフした時点から待機時間が経過する時点まで、他のオンしているチャンネルのマスク信号MbnをHレベルにし、当該オフ移行チャンネルおよび他のオフしているチャンネルのマスク信号MbnをLレベルのまま保持する。その結果、他のオンしているチャンネルの駆動信号Dnは、駆動指令信号Snの変化にかかわらずHレベルのまま保持されて、出力トランジスタTnのオフ移行動作が禁止される。
図4は、マスク信号Mbnの作用を説明するための図2相当図である。マスク信号生成回路5は、チャンネル1の駆動指令信号S1が最先にLレベルに変化するとタイマ回路を動作させ(時刻t4)、待機時間が経過する時刻t6まで、他のオンしているチャンネル2、3のマスク信号Mb2、Mb3をHレベルにする。時刻t6で出力トランジスタT2がオフしたときも、待機時間が経過する時刻t7まで、他のオンしているチャンネル3のマスク信号Mb3をHレベルにする。
本実施形態の負荷駆動装置4によっても、チャンネル毎に独立した駆動指令信号Snで負荷Lnを個別に駆動する場合、IC内の1つのチャンネルの出力トランジスタTkがオフすると、他のチャンネルの出力トランジスタTnのオフ移行動作が確実に禁止される。各チャンネルの駆動指令信号Snのタイミングにかかわらず、各チャンネルのオフタイミングが自律的にずれて相互間隔を持つようになるので、ICにおける誘導起電力エネルギーの集中を回避することができる。本マスク制御は、チャンネル数が増えても或いは駆動周波数が高くなっても適用可能である。また、ハードウェア回路により構成されているので応答速度に優れている。
(第3の実施形態)
図5に示す負荷駆動装置6は、図1に示すマスク信号生成回路3と図3に示すマスク信号生成回路5をともに備えた構成である。これらマスク信号生成回路3、5は、一体となって本発明でいうマスク信号生成回路を構成している。何れかのチャンネルの出力トランジスタTkがオフすると、マスク信号生成回路3、5はそれぞれ上述したようにマスク信号Man、Mbnを生成する。ORゲートNnは、それぞれ駆動指令信号Sn、マスク信号Man、MbnのOR信号である駆動信号Dnを出力する。
本実施形態によれば、オフ移行チャンネルkの出力端子電圧Vk(フライバック電圧)がしきい値電圧Vtk以下にまで低下し、且つ、所定の待機時間が経過したことを条件として他のオンしているチャンネルのマスクが解除される。従って、上記各実施形態の効果に加え、より確実に誘導起電力エネルギーの集中を回避することができる。
(第4の実施形態)
以下、第4の実施形態について図6および図7を参照しながら説明する。図6に示す負荷駆動装置7は、図5に示す負荷駆動装置6に対しマスク信号生成回路8を備えている点および2チャンネル構成とした点が異なる(後述のように3チャンネルで構成することも可能である)。マスク信号生成回路8は、マスク信号生成回路3およびマスク信号生成回路5と一体となって本発明でいうマスク信号生成回路を構成している。その他の構成は負荷駆動装置6と同様である。
マスク信号生成回路8は、最先にオンしたチャンネルkの出力トランジスタTkがオフするまでは、後にオンしたチャンネルnの出力トランジスタTnのオフ移行動作を禁止するマスク信号Mcnを生成する。図7は、マスク信号Mcnの作用を説明するための波形図である。波形は、上から順に駆動指令信号S1、S2、出力端子電圧V1、マスク信号Ma2、Mb2、Mc2、出力端子電圧V2を表している。
時刻t1で先に駆動指令信号S1がHレベルに変化すると、マスク信号生成回路8は、駆動指令信号S1がLレベルに変化して出力トランジスタT1がオフするまでの期間、マスク信号Mc2をHレベルに保つ。時刻t2で駆動指令信号S2がHレベルに変化し、時刻t3で駆動指令信号S2がS1よりも先にLレベルに変化する場合、マスク信号Mc2がHレベルに制御されているので、駆動信号D2はHレベルのまま保持され、出力トランジスタT2のオフ移行動作が禁止される。
出力トランジスタT1がオフすると(時刻t4)、マスク信号生成回路3は、出力端子電圧V1がしきい値電圧Vt1以下に低下する時点までマスク信号Ma2をHレベルに保ち(時刻t5まで)、マスク信号生成回路5は、待機時間が経過する時点までマスク信号Mb2をHレベルに保つ(時刻t6まで)。時刻t6でマスク信号Ma2、Mb2がともにLレベルになると、チャンネル2のオフ移行動作が許可されて出力トランジスタT2がオフする。
本実施形態によれば、第3の実施形態と同様の作用および効果に加え、先にオンしたチャンネルほど優先的にオフ状態に移行できることになり、各チャンネルの駆動指令信号Snのタイミングにかかわらず自律的にオフタイミングの調整を行うことができる。3チャンネル以上の場合には、最先にオンしたチャンネルkの出力トランジスタTkがオフしたとき、次に早くオンしたチャンネルの出力トランジスタTnが駆動指令信号Snおよびマスク信号Man、Mbnに従って同時オフを避けつつオフ状態に移行する。
(第5の実施形態)
以下、第5の実施形態について図8および図9を参照しながら説明する。図8に示す負荷駆動装置9は、図6に示す負荷駆動装置7に対し、マスク信号生成回路8に替えてマスク信号生成回路10を備えている点が異なる。マスク信号生成回路10は、マスク信号生成回路3およびマスク信号生成回路5と一体となって本発明でいうマスク信号生成回路を構成している。
各チャンネルには、オンしている出力トランジスタTnをオフに移行させる優先順位が予め設定されている。本実施形態では、チャンネル1の優先度がチャンネル2の優先度よりも高く設定されているものとする。マスク信号生成回路10は、オンしているチャンネルのうちで最も優先順位が高いチャンネル1の出力トランジスタT1がオフするまでは、オンしている他のチャンネル2の出力トランジスタT2のオフ移行動作を禁止するマスク信号Md2を生成する。
図9は、マスク信号Mdnの作用を説明するための波形図である。時刻t1で優先順位が高いチャンネル1の駆動指令信号S1がHレベルに変化すると、マスク信号生成回路10は、駆動指令信号S1がLレベルに変化して出力トランジスタT1がオフするまでの期間、マスク信号Md2をHレベルに保つ。時刻t2で駆動指令信号S2がHレベルに変化し、時刻t3において駆動指令信号S2がS1よりも先にLレベルに変化する場合、マスク信号Md2がHレベルに制御されているので、駆動信号D2はHレベルのまま保持され、出力トランジスタT2のオフ移行動作が禁止される。
駆動指令信号S1がLレベルに変化して出力トランジスタT1がオフするとマスク信号Md2はLレベルに戻るが、ICへの誘導起電力エネルギーの集中を回避するためマスク信号Ma2、Mb2がHレベルとなる。これらマスク信号Ma2、Mb2がともにLレベルに戻った時刻t6で、チャンネル2のオフ移行動作が許可されて出力トランジスタT2がオフする。
本実施形態によっても、第3の実施形態と同様の作用および効果に加え、オン状態にあるチャンネルを優先順位に従って順次オフ状態に移行でき、各チャンネルの駆動指令信号Snのタイミングにかかわらず自律的にオフタイミングの調整を行うことができる。3チャンネル以上の場合には、オンしているチャンネルのうち優先順位が最も高いチャンネルの出力トランジスタTkがオフしたときは、次に優先されるチャンネルの出力トランジスタTnが駆動指令信号Snおよびマスク信号Man、Mbnに従って同時オフとならないように時間経過した後オフ状態に移行する。
(第6の実施形態)
第6の実施形態について図10および図11を参照しながら説明する。図10に示す負荷駆動装置11は、ICの内部温度を検出する温度検出回路12(温度検出手段)を備えている。マスク信号生成回路13、14は、それぞれ上述したマスク信号生成回路3、5と同様にしてマスク信号Man、Mbnを生成するが、温度検出回路12による検出温度が所定のしきい値温度以上である時に限りマスク信号Man、Mbnを生成する点が異なっている。検出温度が上記しきい値温度未満の時には、全チャンネルのマスク信号Man、MbnをLレベルにする。
図11は、検出温度に応じたマスク制御を説明するための波形図である。波形は、上から順に駆動指令信号S1、S2、検出温度、出力端子電圧V1、マスク信号Ma2、Mb2、出力端子電圧V2を表している。時刻t5までは検出したICの内部温度がしきい値温度より低く、時刻t5以降はしきい値温度以上となっている。
このしきい値温度は、全てのチャンネルの出力トランジスタT1、T2が同時にオフし、ICに対し誘導起電力エネルギーが重畳的に印加されたとしても、ICに劣化を生じさせない温度に設定されている。従って、検出温度がしきい値温度より低い期間ではマスク制御は行われない。一方、検出温度がしきい値温度以上の期間では、上述したようにマスク信号Ma2、Mb2によりチャンネル2のオフ移行動作が禁止される。
本実施形態によれば、ICが複数チャンネル分の誘導起電力エネルギーの集中による熱的破壊耐量限界を超えない期間ではマスク制御を行わないので、当該期間ではオフタイミングの遅れが生じない。すなわち、オフタイミングの遅れの発生を必要最小限に抑えることができる。
(第7の実施形態)
図12に示す負荷駆動装置15は、第6の実施形態と同様にICの内部温度を検出する温度検出回路12(温度検出手段)を備えている。マスク信号生成回路16は、上述したマスク信号生成回路3と同様にしてマスク信号Manを生成するが、検出温度が高くなるほどしきい値電圧Vtnを低く設定している点が異なる。また、マスク信号生成回路17は、上述したマスク信号生成回路5と同様にしてマスク信号Mbnを生成するが、検出温度が高くなるほど待機時間を長く設定している点が異なる。本実施形態によれば、ICが誘導起電力エネルギーの集中による熱的破壊耐量限界を超えないようにしつつ、オフタイミングの遅れを極力小さくすることができる。
(第8の実施形態)
図13に示す負荷駆動装置18は、負荷Lnの駆動に供する電源電圧VBを検出する電源電圧検出回路19を備えている。マスク信号生成回路20は、上述したマスク信号生成回路3と同様にしてマスク信号Manを生成するが、電源電圧検出回路19により検出された電源電圧VBが高くなるほどしきい値電圧Vtnを低く設定している点が異なる。また、マスク信号生成回路21は、上述したマスク信号生成回路5と同様にしてマスク信号Mbnを生成するが、電源電圧検出回路19により検出された電源電圧VBが高くなるほど待機時間を長く設定している点が異なる。
このように設定するのは、電源電圧VBが高くなるほど負荷Lnに流れる電流が増大し、オフ移行時の誘導起電力エネルギーが増大するためである。本実施形態によれば、ICが誘導起電力エネルギーの集中による熱的破壊耐量限界を超えないようにしつつ、オフタイミングの遅れを極力小さくすることができる。
(その他の実施形態)
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
各実施形態は2チャンネルまたは3チャンネルの構成としたが、複数チャンネルの構成であればチャンネル数にかかわらず同様の作用および効果が得られる。
出力トランジスタTnおよび負荷Lnをロウサイド駆動の形式としたが、ハイサイド駆動の形式としてもよい。
上述した各実施形態の2以上を組み合わせた構成としてもよい。この場合、種々のマスク信号生成回路は一体となって本発明でいうマスク信号生成回路を構成する。組み合わせは例えば以下の構成となる。
第4の実施形態の負荷駆動装置7において、マスク信号生成回路3およびマスク信号生成回路5の何れか一方を省略した構成としてもよい。
第5の実施形態の負荷駆動装置9において、マスク信号生成回路3およびマスク信号生成回路5の何れか一方を省略した構成としてもよい。
第6の実施形態の負荷駆動装置11において、マスク信号生成回路13およびマスク信号生成回路14の何れか一方を省略した構成としてもよい。また、マスク信号生成回路13およびマスク信号生成回路14の何れか一方だけが検出温度としきい値温度との比較に基づいてマスク信号を生成し、他方は常にマスク信号を生成するように構成してもよい。
第7の実施形態の負荷駆動装置15において、マスク信号生成回路16およびマスク信号生成回路17の何れか一方を省略した構成としてもよい。また、マスク信号生成回路16およびマスク信号生成回路17の何れか一方だけが検出温度に応じてしきい値電圧Vtnまたは待機時間を変化させるように構成してもよい。
第8の実施形態の負荷駆動装置18において、マスク信号生成回路20およびマスク信号生成回路21の何れか一方を省略した構成としてもよい。また、マスク信号生成回路20およびマスク信号生成回路21の何れか一方だけが電源電圧VBに応じてしきい値電圧Vtnまたは待機時間を変化させるように構成してもよい。
第6の実施形態と第7の実施形態とを組み合わせた構成としてもよい。すなわち、マスク信号生成回路16、17は、温度検出回路12による検出温度が所定のしきい値温度以上である時に限りマスク信号Man、Mbnを生成する。この場合も、何れか一方のマスク信号生成回路を省略した構成としてもよい。また、何れか一方だけが検出温度に応じてしきい値電圧Vtnまたは待機時間を変化させるように構成してもよい。さらに、何れか一方だけが検出温度としきい値温度との比較に基づいてマスク信号を生成し、他方は常にマスク信号を生成するように構成してもよい。
第6の実施形態と第8の実施形態とを組み合わせた構成としてもよい。すなわち、温度検出回路12と電源電圧検出回路19とを備え、マスク信号生成回路20、21は、温度検出回路12による検出温度が所定のしきい値温度以上である時に限りマスク信号Man、Mbnを生成する。この場合も、何れか一方のマスク信号生成回路を省略した構成としてもよい。また、何れか一方だけが電源電圧VBに応じてしきい値電圧Vtnまたは待機時間を変化させるように構成してもよい。さらに、何れか一方だけが検出温度としきい値温度との比較に基づいてマスク信号を生成し、他方は常にマスク信号を生成するように構成してもよい。
第7の実施形態と第8の実施形態とを組み合わせた構成としてもよい。すなわち、温度検出回路12と電源電圧検出回路19とを備え、検出温度が高くなるほどおよび電源電圧VBが高くなるほどしきい値電圧Vtnを低く設定してマスク信号生成回路3と同様にマスク信号Manを生成するマスク信号生成回路と、検出温度が高くなるほどおよび電源電圧VBが高くなるほど待機時間を長く設定してマスク信号生成回路5と同様にマスク信号Mbnを生成するマスク信号生成回路とを備える。この場合も、何れか一方のマスク信号生成回路を省略した構成としてもよい。また、何れか一方だけが検出温度に応じてしきい値電圧Vtnまたは待機時間を変化させるように構成し、何れか一方だけが電源電圧VBに応じてしきい値電圧Vtnまたは待機時間を変化させるように構成してもよい。
第6、第7、第8の実施形態およびこれらを組み合わせた上記変形構成に対し、それぞれマスク信号生成回路8またはマスク信号生成回路10を組み合わせてもよい。
第6、第7の実施形態および上記組み合わせ構成において、温度検出回路12はICの周囲の温度(外部温度)を検出してもよい。
図面中、1、4、6、7、9、11、15、18は負荷駆動装置(誘導性負荷駆動装置)、3、5、8、10、13、14、16、17、20、21はマスク信号生成回路、12は温度検出回路(温度検出手段)、19は電源電圧検出回路、N1、N2、N3はマスク制御回路、T1、T2、T3は出力トランジスタ、P1、P2、P3は出力端子、L1、L2、L3は負荷(誘導性負荷)、S1、S2、S3は駆動指令信号、D1、D2、D3は駆動信号、Ma1、Ma2、Ma3、Mb1、Mb2、Mb3はマスク信号である。

Claims (10)

  1. 各出力端子に接続された誘導性負荷を駆動指令信号に基づいて駆動する複数チャンネルの出力トランジスタと、
    何れかのチャンネルの出力トランジスタがオフした時点から、当該オフしたチャンネルの出力端子の電圧が所定のしきい値電圧以下に低下した時点まで、他のチャンネルの出力トランジスタのオフ移行動作を禁止させるマスク信号を生成するマスク信号生成回路と、
    各チャンネルの駆動指令信号に対し前記マスク信号によりオフ移行動作のマスク処理を行って出力トランジスタの駆動信号を生成するマスク制御回路とを備えていることを特徴とする誘導性負荷駆動装置。
  2. 前記誘導性負荷の駆動に供する電源電圧を検出する電源電圧検出回路を備え、
    前記マスク信号生成回路は、前記検出電源電圧が高くなるほど前記所定のしきい値電圧を低く設定することを特徴とする請求項1記載の誘導性負荷駆動装置。
  3. ICとして構成されており、当該ICの内部または周囲の温度を検出する温度検出手段を備え、
    前記マスク信号生成回路は、前記検出温度が高くなるほど前記所定のしきい値電圧を低く設定することを特徴とする請求項1または2記載の誘導性負荷駆動装置。
  4. 前記マスク信号生成回路は、何れかのチャンネルの出力トランジスタがオフした時点から所定の待機時間が経過した時点まで、他のチャンネルの出力トランジスタのオフ移行動作を禁止させるマスク信号を生成することを特徴とする請求項1ないし3の何れかに記載の誘導性負荷駆動装置。
  5. 前記誘導性負荷の駆動に供する電源電圧を検出する電源電圧検出回路を備え、
    前記マスク信号生成回路は、前記検出電源電圧が高くなるほど前記所定の待機時間を長く設定することを特徴とする請求項4記載の誘導性負荷駆動装置。
  6. ICとして構成されており、当該ICの内部または周囲の温度を検出する温度検出手段を備え、
    前記マスク信号生成回路は、前記検出温度が高くなるほど前記所定の待機時間を長く設定することを特徴とする請求項4または5記載の誘導性負荷駆動装置。
  7. 各出力端子に接続された誘導性負荷を駆動指令信号に基づいて駆動する複数チャンネルの出力トランジスタと、
    何れかのチャンネルの出力トランジスタがオフした時点から所定の待機時間が経過した時点まで、他のチャンネルの出力トランジスタのオフ移行動作を禁止させるマスク信号を生成するマスク信号生成回路と、
    各チャンネルの駆動指令信号に対し前記マスク信号によりオフ移行動作のマスク処理を行って出力トランジスタの駆動信号を生成するマスク制御回路とを備えていることを特徴とする誘導性負荷駆動装置。
  8. 前記マスク信号生成回路は、最先にオンしたチャンネルの出力トランジスタがオフするまでは、後にオンしたチャンネルの出力トランジスタのオフ移行動作を禁止するマスク信号を生成することを特徴とする請求項1ないし7の何れかに記載の誘導性負荷駆動装置。
  9. 各チャンネルに対し出力トランジスタにオフ移行動作をさせる優先順位が与えられており、
    前記マスク信号生成回路は、オンしているチャンネルのうちで最も優先順位が高いチャンネルの出力トランジスタがオフするまでは、他のチャンネルの出力トランジスタのオフ移行動作を禁止するマスク信号を生成することを特徴とする請求項1ないし7の何れかに記載の誘導性負荷駆動装置。
  10. ICとして構成されており、当該ICの内部または周囲の温度を検出する温度検出手段を備え、
    前記マスク信号生成回路は、前記検出温度が所定のしきい値温度以上であることを条件として前記マスク信号を生成することを特徴とする請求項1ないし9の何れかに記載の誘導性負荷駆動装置。
JP2011016410A 2011-01-28 2011-01-28 誘導性負荷駆動装置 Active JP5533701B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011016410A JP5533701B2 (ja) 2011-01-28 2011-01-28 誘導性負荷駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011016410A JP5533701B2 (ja) 2011-01-28 2011-01-28 誘導性負荷駆動装置

Publications (2)

Publication Number Publication Date
JP2012156938A true JP2012156938A (ja) 2012-08-16
JP5533701B2 JP5533701B2 (ja) 2014-06-25

Family

ID=46838167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011016410A Active JP5533701B2 (ja) 2011-01-28 2011-01-28 誘導性負荷駆動装置

Country Status (1)

Country Link
JP (1) JP5533701B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331696A (ja) * 1996-06-11 1997-12-22 Denso Corp パルス幅変調負荷制御装置
JP2004194449A (ja) * 2002-12-12 2004-07-08 Toyota Industries Corp オフサージ低減方法及び電力変換装置
JP2006303992A (ja) * 2005-04-21 2006-11-02 Calsonic Kansei Corp 誘導性負荷駆動装置
JP2010057353A (ja) * 2008-07-30 2010-03-11 Denso Corp 負荷駆動装置及び負荷駆動装置の制御システム
JP2010052543A (ja) * 2008-08-27 2010-03-11 Autonetworks Technologies Ltd 車両用電源装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331696A (ja) * 1996-06-11 1997-12-22 Denso Corp パルス幅変調負荷制御装置
JP2004194449A (ja) * 2002-12-12 2004-07-08 Toyota Industries Corp オフサージ低減方法及び電力変換装置
JP2006303992A (ja) * 2005-04-21 2006-11-02 Calsonic Kansei Corp 誘導性負荷駆動装置
JP2010057353A (ja) * 2008-07-30 2010-03-11 Denso Corp 負荷駆動装置及び負荷駆動装置の制御システム
JP2010052543A (ja) * 2008-08-27 2010-03-11 Autonetworks Technologies Ltd 車両用電源装置

Also Published As

Publication number Publication date
JP5533701B2 (ja) 2014-06-25

Similar Documents

Publication Publication Date Title
JP6431768B2 (ja) スイッチ遷移速度の向上および駆動電力消費低減を図る安定した極めて短時間のインターロック遅延を有するハーフブリッジ接続半導体電力スイッチを駆動する方法および装置
US9954522B2 (en) Hybrid switch including GaN HEMT and MOSFET
US20150162819A1 (en) Short protection circuit for power switch and associated protection method
US20150137871A1 (en) Gate driver and power module equipped with same
WO2016189817A1 (ja) パワートランジスタ駆動装置
KR100977816B1 (ko) 전원 장치 및 그 제어 방법
EP2157682A1 (en) Switching power supply device and primary side control circuit
EP3157153B1 (en) Dc-dc converters having a half-bridge node, controllers therefor and methods of controlling the same
JP6237952B2 (ja) 内部電源回路および半導体装置
US9780670B2 (en) Method for driving a resonant converter, and corresponding device and computer program product
US20160181814A1 (en) Power system and control method thereof
JP2020061903A (ja) ゲート駆動装置
WO2016204831A1 (en) Switching circuit
US9007738B2 (en) Transistor protection circuit
US7362077B2 (en) Pre-charge method for isolated boost converter
JP5533701B2 (ja) 誘導性負荷駆動装置
US10033280B2 (en) Voltage conversion circuit, electronic device, and method of controlling voltage conversion circuit
KR101560493B1 (ko) 출력 장치 및 그 진단 방법
US9791881B2 (en) Self-driven synchronous rectification for a power converter
US7639065B2 (en) Semiconductor integrated circuit including circuit blocks and voltage controller
JP2009189206A (ja) 突入電流防止回路
WO2019239713A1 (ja) 電磁コイル駆動装置および半導体集積回路装置
JP5936564B2 (ja) 駆動回路
US10103633B1 (en) Switching converter with power level selection
US20130049811A1 (en) High efficiency driving circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R151 Written notification of patent or utility model registration

Ref document number: 5533701

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250