JP2012154888A

JP2012154888A - 磁気センサ、磁気センサの駆動方法およびコンピュータプログラム

Info

Publication number: JP2012154888A
Application number: JP2011016462A
Authority: JP
Inventors: Zhenhong Zhang; 振洪張
Original assignee: YAMANASHI NIPPON DENKI KK
Current assignee: YAMANASHI NIPPON DENKI KK
Priority date: 2011-01-28
Filing date: 2011-01-28
Publication date: 2012-08-16
Anticipated expiration: 2031-01-28
Also published as: US9222988B2; US20120194181A1; JP5636991B2; CN102680918A; CN102680918B

Abstract

【課題】磁電変換素子の消費電力を抑制する。
【解決手段】外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生するパルス発生回路と、磁電変換素子と、パルスに基づいて磁電変換素子への間欠電源信号の電源オン時間内の信号印加時間を制御するスイッチと、を有する。磁電変換素子は、例えば、外部の磁界の有無により信号レベルの大小関係の異なる２つの検知信号を出力するＭＲ素子である。２つの検知信号を増幅するアンプと、増幅された２つの検出信号を比較するコンパレータと、を設けることができる。
【選択図】図１

Description

本発明は磁気センサ、磁気センサの駆動方法およびコンピュータプログラムに係わり、特に電源間欠制御を利用して、磁電変換素子の平均消費電流を抑える磁気センサ、磁気センサの駆動方法およびコンピュータプログラムに関する。

ホール素子、ＭＲ（Magnetic Resistance；磁気抵抗）素子等の磁電変換素子は磁界を検知し、電気信号に変換する素子である。ＭＲ素子は、集積回路のチップ上に形成されたＮｉ，Ｆｅなどの強磁性金属を主成分とする合金の薄膜で構成されている。この合金薄膜はホイートストン・ブリッジ（Ｗｈｅａｔｓｔｏｎｅｂｒｉｄｇｅ）回路の４個抵抗を構成している。４個抵抗の中に２個抵抗が外部の磁界強度の変更により抵抗値が小さくなり、ブリッジ回路の中間電位差が発生する仕組みである。
ホール素子やＭＲ素子等の磁電変換素子を用いた磁気センサとしては、例えば、特許文献１の図１に、ホール素子と、ホール素子への電源電圧ＶＤＤの印加方法と、ホール電圧の取り出し方法を切り替える切替スイッチ回路、切替スイッチ回路からの出力を増幅する、第1及び第２増幅回路を備えた増幅ユニット、キャパシタを介した２つの増幅回路の出力を比較する比較ユニットを有する磁気センサ回路が開示されている。そして、２つの増幅回路と、比較ユニットとが間欠的に駆動されることの記載がある。そして、特許文献１の図７、図８及び段落００７２−００７６には、磁気センサ回路内の制御回路により間欠的に制御を行うための電源オン信号ＰＯＷを生成することの記載がある。

特開２００９−００２８５１号公報（図１、図７）

近年、ＭＲセンサの小型化によりＭＲ素子製膜の面積が小さくなり、面積と比例する抵抗値も小さくなり、逆にＭＲ素子の消費電力が大きくなっている。
外部電源の間欠制御により、ＭＲ素子の平均消費電流を一定程度に小さくできる。但し、外部制御用部品（例えば、マイコン）などの速度、または消費電力の制限により、外部間欠電源ＯＮの時間を短くするのは限界がある。
本発明の目的は、磁気センサ内部の消費電力、特に磁電変換素子の消費電力を抑制することにある。

本発明に係る磁気センサは、磁電変換素子と、
外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生するパルス発生手段と、
前記パルスに基づいて前記磁電変換素子の電源信号のオンオフを制御するスイッチと、
を有することを特徴とする。
本発明に係る磁気センサの駆動方法は、外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生させ、
前記パルスに基づいて磁電変換素子への前記間欠電源信号の電源オン時間内の信号印加時間を制御する、ことを特徴とする。

本発明によれば以下の効果を得ることができる。
１．外部間欠電源制御により、ＭＲセンサの全体消費電力を小さくできる。
２．磁気センサ内部で磁電変換素子の電源ＯＮ用パルスを発生し、パルス幅を短くして、磁電変換素子での消費電力を小さくできる。

本発明に係るＭＲセンサの概略構成を示すブロック図である。ＶＣＣに入力する外部間欠電源信号の波形である。ＭＲ素子ＯＮ時間を示す波形である。外部磁界がある時のＯＵＴ波形である。本発明に係るＭＲセンサの動作フローチャートである。外部磁界がある時の動作タイミングチャートである。外部磁界がない時の動作タイミングチャートである。

以下、本発明の典型的な実施形態について図面を用いて詳細に説明する。以下に説明する磁気センサは、磁電変換素子がＭＲ素子であるＭＲセンサを一例として説明するが、ホール素子等のＭＲ素子以外の磁電変換素子を用いた磁気センサにも本発明を適用することができる。

図１は本発明に係るＭＲセンサの概略構成を示すブロック図である。図２はＶＣＣに入力する外部間欠電源信号の波形である。図３はＭＲ素子ＯＮ時間を示す波形である。図４は外部磁界がある時のＯＵＴ波形である。

図１に示すように、ＶＣＣからの間欠電源からの間欠電源信号を各電気回路に与える。パルス発生回路１００はバッファー３５、バッファー３６、抵抗３４、コンデンサ３３、ＡＮＤ回路３２、およびＮＯＴ回路３１で構成され、間欠電源信号のＯＮを利用して、ＭＲ素子ＯＮ用パルスを発生する。パルス幅は抵抗３４の抵抗値Ｒとコンデンサ３３の容量値Ｃとの時定数で決定する。

ＭＲ素子１０は、抵抗１１、１４及び可変抵抗１２、１３で構成される。抵抗１１、１４の抵抗値はＲ１、Ｒ４であり、可変抵抗１２、１３の抵抗値はＲ２、Ｒ３である。ＭＲ素子１０の電源はＮｃｈＭＯＳＦＥＴ（Ｎチャネル金属酸化膜半導体電界効果トランジスタ）７０でＯＮ、ＯＦＦさせる。ＮｃｈＭＯＳＦＥＴ７０のゲートはＮＯＴ回路３１の出力端子と接続され、パルス発生回路１００からのパルスがＭＲ素子１０の電源をＯＮ、ＯＦＦさせる。ＮｃｈＭＯＳＦＥＴ７０は、ＭＲ素子１０への間欠電源信号の電源オン時間内の信号印加時間を制御するスイッチとなる。

出力波形回復回路４０は、ＤＦＦ回路（Ｄ−フリップフロップ）で構成され、ＣＬＥＡＲピンはパルス発生回路１００のＡＮＤ回路３２の出力端子と接続される。パルス幅の時間帯に、ＤＦＦ回路がクリアされ、ＱＢ出力端子がＨＩＧＨレベルになり、ＭＲセンサのＯＵＴピンがＬＯＷレベルになる。この出力波形回復回路４０により、磁界がある時のＨＩＧＨレベル出力波形幅が外部間欠電源波形のＯＮ時間幅とほとんど変わらなくなる。

ＤＦＦ回路の機能表は下表の通りである。

ＭＲセンサの出力部はＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ；相補型金属酸化膜半導体）回路であり、具体的には、電源側のＰｃｈＭＯＳＦＥＴ５０とＧＮＤ側のＮｃｈＭＯＳＦＥＴ６０で構成される。

ＭＲ素子１０の抵抗１１と抵抗１２の中間点はアンプ（ＡＭＰ回路）２０のＩＮ−と接続される。ＭＲ素子の抵抗１３と抵抗１４の中間点はアンプ２０のＩＮ＋と接続される。アンプ２０の両出力がコンパレータ（ＣＯＭＰ回路）３０（ＣＯＭＰ：Ｃｏｍｐａｒａｔｏｒ）の両入力端子と接続される。コンパレータ３０の出力がNOT回路２１を経由してＤＦＦ回路のＣＬＫ（ＣＬＯＣＫ）ピンと接続される。さらに、バッファー回路２２を経由してＤＦＦ回路のＣＬＫＢ（ＣＬＯＣＫＢ）ピンと接続される。
外部磁界がない場合（外部磁界の磁界強度がＭＲ素子の感度閾値以下の場合）、抵抗１１と抵抗１２の中間点電位が、抵抗１３と抵抗１４の中間点電位より高く設定されており、アンプ２０のＩＮ＋とＩＮ−の負電位差が発生し、アンプ２０と接続したコンパレータ３０の出力がＬＯＷレベルになり、NOT回路２１を経由して、CLK信号がＨＩＧＨレベルのまま、QB出力信号がクリアされてＨＩＧＨレベルのままである。ＭＲセンサのＯＵＴピンがＬＯＷレベルのままである。
外部磁界がある場合（外部磁界の磁界強度がＭＲ素子の感度閾値を超えた場合）、抵抗１２と抵抗１３の抵抗値Ｒ２、Ｒ３が小さくなり、抵抗１１と抵抗１２の中間点電位が低くなり、抵抗１３と抵抗１４の中間点電位が高くなる。そして、アンプ２０のＩＮ＋とＩＮ−の正電位差が発生し、アンプ２０と接続されるコンパレータ３０の出力がＨＩＧＨレベルになる。ＭＲ素子の電源ＯＦＦより、コンパレータ３０の出力パルスの立下りが発生する。この立下りがNOT回路２１により、CLK信号の立上りになる。ＱＢ信号がCLK信号の立上りにより、ＨＩＧＨレベルからＬＯＷレベルに変わり、ＭＲセンサのＯＵＴピンがＬＯＷレベルからＨＩＧＨレベルに変わる。外部間欠電源のＯＦＦまで続ける。
ＭＲ素子１０と、その周辺回路（アンプ２０、コンパレータ３０、ＤＦＦ回路４０、パルス発生回路１００、スイッチ７０、ＮＯＴ回路３１、NOT回路２１、バッファー回路２２、ＰｃｈＭＯＳＦＥＴ５０及びＮｃｈＭＯＳＦＥＴ６０のうちの一部又は全部）は一体化することができ、一体化によりＭＲセンサの小型化ができる。さらに、ＭＲ素子による特性のバラツキも抑えることができる。
ここで、外部間欠電源でのＭＲセンサの平均消費電流を計算してみる。
外部間欠電源波形は、図２で示している。ＭＲ素子ＯＮ時間の波形は、図３で示している。

ここで、図２に示す、外部間欠電源波形において、周期（周期１、周期２）をＣｙｃｌｅ、ＯＮ時間をＴｏｎ１、ＯＦＦ時間＝Ｔｏｆｆ１とする。電気回路の常時電源時の消費電流をＩｃｉｒｃｕｉｔ、ＭＲ素子の常時電源時の消費電流をＩｍｒとする。
また、図３に示す、ＭＲ素子ＯＮ時間の波形において、周期（周期１、周期２）をＣｙｃｌｅ、ＯＮ時間をＴｏｎ２、ＯＦＦ時間をＴｏｆｆ２とする。

外部間欠電源でのＭＲセンサの平均消費電流Iは下式で表される。
Ｉ＝Ｉｃｉｒｃｕｉｔ×Ｔｏｎ１／Ｃｙｃｌｅ＋Ｉｍｒ×Ｔｏｎ２／Ｃｙｃｌｅ
以下、外部間欠電源でのＭＲセンサの平均消費電流を実際に計算した一例を示す。
外部間欠電源波形は、図２で示している。
周期Ｃｙｃｌｅを１０ｍＳ、ＯＮ時間Ｔｏｎ１を１０ｕＳ、電気回路の常時電源時の消費電流Ｉｃｉｒｃｕｉｔを３００ｕＡ、ＭＲ素子の常時電源時の消費電流Ｉｍｒ＝１．５ｍＡとする。
ＭＲ素子ＯＮ時間の波形は、図３で示している。周期Ｃｙｃｌｅを１０ｍＳ、ＯＮ時間Ｔｏｎ２を１ｕＳとする。

外部間欠電源でのＭＲセンサの平均消費電流Ｉは、
I＝Ｉｃｉｒｃｕｉｔ×Ｔｏｎ１／Ｃｙｃｌｅ＋Ｉｍｒ×Ｔｏｎ２／Ｃｙｃｌｅ
＝３００ｕＡ×１０ｕＳ／１０ｍＳ＋１．５ｍＡ×１ｕＳ／１０ｍＳ
＝０．４５ｕＡ
（動作の説明）
図５、図６および図７を用いて、図１における外部間欠電源制御ＭＲセンサの一連の動作およびタイミングを説明する。
図５は動作フローチャートである。図６は外部磁界がある時の動作タイミングチャートである。図７は外部磁界がない時の動作タイミングチャートである。
図６と図７において、Ｔｏｎ２はＭＲ素子ＯＮ時間である。Δｔはアンプ（ＡＭＰ回路）２０、コンパレータ（ＣＯＭＰ回路）３０およびNOT回路２１による遅延時間である。
図５に示すように、ステップＳ５０１において、ＶＣＣから外部間欠電源を入力する。電源波形は図６及び図７において、Ｔ６０１、Ｔ７０１で示している。

ステップＳ５０２において、パルス発生回路１００が入力電源のＯＮからＭＲ素子ＯＮ用パルス、またはＤＦＦ回路のＣｌｅａｒ用ＬＯＷレベル電位を発生する。図６及び図７におけるＴ６０２及びＴ７０２は電源波形がバッファー回路３５を経由して、ＡＮＤ回路３２に入力されるＩＮ＋波形である。Ｔ６０３及びＴ７０３は電源波形がバッファー回路３６とＲＣ回路を経由して、ＡＮＤ回路３２に入力されるＩＮ−波形である。Ｔ６０４及びＴ７０４はＡＮＤ回路３２の出力波形である。Ｔ６０４及びＴ７０４はＤＦＦ回路のＣｌｅａｒ用波形でもある。

ステップＳ５０３、Ｓ５０４において、ＤＦＦ回路はパルス発生回路１００からのＣｌｅａｒ信号を利用して、パルス回路発生したパルス幅の時間帯にＱＢ信号をクリアする。この時間幅は図６と図７のＴｏｎ２である。この間に、ＯＵＴ出力はＬＯＷレベルである。

ステップＳ５０５において、ＭＲ素子がパルス発生回路からのパルスで電源をＯＮさせる。電源ＯＮ時間は、図６と図７のＴｏｎ２である。
ステップＳ５０７からＳ５１１までは、外部磁界がある時に関するフローチャートである。ステップＳ５０６でＭＲ素子が磁界信号から電気信号に変更する。外部磁界がある場合は、抵抗１２と抵抗１３の抵抗値Ｒ２、Ｒ３が小さくなり、抵抗１１と抵抗１２の中間点電位が低くなり、抵抗１３と抵抗１４の中間点電位が高くなる。すると、ステップＳ５０７に示すように、アンプ２０のＩＮ＋の電位がＩＮ−の電位より高くなり、ステップＳ５０８で、コンパレータ３０がＨＩＧＨレベル信号を出力する。出力波形は図６のＴ６０６で示してある。ステップＳ５０９からＳ５１１までは、外部磁界がある時のＤＦＦ回路と出力部の動作を示している。ＭＲ素子の電源ＯＦＦより、コンパレータ３０の出力パルスの立下りが発生する。この立下りがNOT回路２１により、CLK信号の立上りになる（ステップS５０９）。ＱＢ信号がCLK信号の立上りにより、ＨＩＧＨレベルからＬＯＷレベルに変わり（ステップS５１０）、ＭＲセンサのＯＵＴピンがＬＯＷレベルからＨＩＧＨレベルに変わる。外部間欠電源のＯＦＦまで続ける（ステップS５１１）。タイミングチャートは図６のＴ６０７からＴ６０９まで示してある。

ステップＳ５１２からＳ５１６までは、外部磁界がない時に関するフローチャートである。Ｓ５０６はＭＲ素子が磁界信号から電気信号に変更する。外部磁界がない場合、抵抗１１と抵抗１２の中間点電位が、抵抗１３と抵抗１４の中間点電位より高く設定されている。したがって、ステップＳ５１２に示すように、アンプ２０のＩＮ＋の電位がＩＮ−の電位より低くなり、ステップＳ５１３でコンパレータ３０がＬＯＷレベル信号を出力する。出力波形は図７のＴ７０６で示してある。Ｓ５１４からＳ５１６までは、外部磁界がない時のＤＦＦ回路と出力部の動作を示している。CLK信号がＨＩＧＨレベルのままで（ステップＳ５１４）、QB出力信号がクリアされてＨＩＧＨレベルのままである（ステップＳ５１５）。ＭＲセンサのＯＵＴピンがＬＯＷレベルのままである。外部間欠電源のＯＦＦまで続ける（ステップＳ５１６）。タイミングチャートは図７のＴ７０７からＴ７０９まで示してある。
なお、本実施形態の磁気センサは、ＭＲ素子以外の回路の全部又は一部をコンピュータを用いてソフトウェアで実現することができる。例えば、図１に示す、アンプ（ＡＭＰ回路）２０、コンパレータ（ＣＯＭＰ回路）３０、出力波形回復回路４０、パルス発生回路１００の動作フローを示す図５の動作をプログラムで記述し、このプログラムをＲＯＭ等の記憶部に記憶し、演算に必要な情報をＲＡＭ等のメモリに記憶し、ＣＰＵで当該プログラムを動作させることで、本実施形態の磁気センサの機能をプログラムで実現することができる。

上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下の構成には限られない。

（付記１）
外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生するパルス発生手段と、
磁電変換素子と、
前記パルスに基づいて前記磁電変換素子への前記間欠電源信号の電源オン時間内の信号印加時間を制御するスイッチと、
を有する磁気センサ。

（付記２）
前記磁電変換素子は、外部の磁界の有無により信号レベルの大小関係の異なる２つの検知信号を出力するＭＲ素子であり、
前記２つの検知信号を増幅するアンプと、増幅された２つの検出信号を比較するコンパレータと、を有する付記１に記載の磁気センサ。

（付記３）
前記間欠電源信号の電源オン時間より短いパルス幅とされた、前記コンパレータからの出力を、前記外部間欠電源のオンの時間と同じとなるような出力波形とする出力波形回復回路を有する付記２に記載の磁気センサ。

（付記４）
前記ＭＲ素子、前記パルス発生手段、前記スイッチ、前記アンプ、前記コンパレータは一体化されていることを特徴とする付記２に記載の磁気センサ。

（付記５）
外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生させ、
前記パルスに基づいて磁電変換素子への前記間欠電源信号の電源オン時間内の信号印加時間を制御する、ことを特徴とする磁気センサの駆動方法。

（付記６）
前記磁電変換素子は、外部の磁界の有無により信号レベルの大小関係の異なる２つの検知信号を出力するＭＲ素子であり、
前記２つの検知信号を増幅し、増幅された２つの検出信号をコンパレータで比較することを特徴とする付記５に記載の磁気センサの駆動方法。

（付記７）
前記間欠電源信号の電源オン時間より短いパルス幅とされた、前記コンパレータからの出力を、前記外部間欠電源のオンの時間と同じとなるような出力波形とすることを特徴とする付記６に記載の磁気センサの駆動方法。

（付記８）
磁気センサとして機能させるコンピュータに、
外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生させる手順と、
前記パルスに基づいて磁電変換素子への前記間欠電源信号の電源オン時間内の信号印加時間を制御する手順と、
を実行させることを特徴とするコンピュータプログラム。

本発明に係わる外部間欠電源制御ＭＲセンサは、外部電源間欠制御を利用して、内部のＭＲ素子の平均消費電流を抑えるＭＲセンサに用いられ、例えば、水道メーター、ガスメーターの回転検出、モータのエンコーダに用いられる。

１０ＭＲ素子
１１、１４抵抗
１２、１３可変抵抗
２０アンプ（ＡＭＰ回路）
２１ＮＯＴ回路
２２バッファー
３０コンパレータ（ＣＯＭＰ回路）
３１ＮＯＴ回路
３２ＡＮＤ回路
３３コンデンサ
３４抵抗
３５バッファー
３６バッファー
４０出力波形回復回路
１００パルス発生回路

Claims

外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生するパルス発生手段と、
磁電変換素子と、
前記パルスに基づいて前記磁電変換素子への前記間欠電源信号の電源オン時間内の信号印加時間を制御するスイッチと、
を有する磁気センサ。
前記磁電変換素子は、外部の磁界の有無により信号レベルの大小関係の異なる２つの検知信号を出力するＭＲ素子であり、
前記２つの検知信号を増幅するアンプと、増幅された２つの検出信号を比較するコンパレータと、を有する請求項１に記載の磁気センサ。
前記間欠電源信号の電源オン時間より短いパルス幅とされた、前記コンパレータからの出力を、前記外部間欠電源のオンの時間と同じとなるような出力波形とする出力波形回復回路を有する請求項２に記載の磁気センサ。
前記ＭＲ素子、前記パルス発生手段、前記スイッチ、前記アンプ、前記コンパレータは一体化されていることを特徴とする請求項２に記載の磁気センサ。
外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生させ、
前記パルスに基づいて磁電変換素子への前記間欠電源信号の電源オン時間内の信号印加時間を制御する、ことを特徴とする磁気センサの駆動方法。
前記磁電変換素子は、外部の磁界の有無により信号レベルの大小関係の異なる２つの検知信号を出力するＭＲ素子であり、
前記２つの検知信号を増幅し、増幅された２つの検出信号をコンパレータで比較することを特徴とする請求項５に記載の磁気センサの駆動方法。
前記間欠電源信号の電源オン時間より短いパルス幅とされた、前記コンパレータからの出力を、前記外部間欠電源のオンの時間と同じとなるような出力波形とすることを特徴とする請求項６に記載の磁気センサの駆動方法。
磁気センサとして機能させるコンピュータに、
外部間欠電源からの間欠電源信号の電源オン時間より短いパルス幅のパルスを発生させる手順と、
前記パルスに基づいて磁電変換素子への前記間欠電源信号の電源オン時間内の信号印加時間を制御する手順と、
を実行させることを特徴とするコンピュータプログラム。