JP2016121909A

JP2016121909A - 検出装置

Info

Publication number: JP2016121909A
Application number: JP2014260886A
Authority: JP
Inventors: 嘉広木村; Yoshihiro Kimura
Original assignee: Tokai Rika Co Ltd
Current assignee: Tokai Rika Co Ltd
Priority date: 2014-12-24
Filing date: 2014-12-24
Publication date: 2016-07-07
Also published as: US20160187158A1; CN105743325A

Abstract

【課題】消費電流を大きくすることなくセンサＩＣを小型化できる検出装置を提供する。
【解決手段】定電圧電源部１０と、所定の制御信号（Ｖｓ、Ｖ_Ｌ）を生成する信号生成部２０と、定電圧電源部１０から制御信号Ｖｓによりオンオフ制御されるスイッチ部３０を介して電源が供給され、測定対象物の状態検出を行なうセンサ部４０と、センサ部４０の出力を制御信号Ｖ_Ｌに基づいて所定の条件で保持して出力する保持回路部５０と、を有して検出装置１を構成する。
【選択図】図１

Description

本発明は、検出装置に関する。

従来の検出装置として、磁気抵抗素子を備えた磁気センサ装置がある（例えば、特許文献１）。この検出装置は、磁気抵抗素子を備えるブリッジ回路からの電圧信号の出力レベルが温度変化に起因して低下することを簡易な回路構成で補正できる磁気センサ装置である。

具体的には、磁気センサ装置は、磁気抵抗パターンを備えるブリッジ回路と、一定電圧を出力する定電圧回路と、環境温度の変化に基づいて増幅率を変化させる増幅回路を有する。増幅回路は一定電圧を増幅した増幅電圧をブリッジ回路に印加する。ブリッジ回路により、検出対象である磁界の変化を検出して、この出力を増幅回路により増幅して検出出力とするものである。

特開２０１４−９５６５６号公報

しかし、特許文献１の検出装置は、磁気抵抗パターンを備えるブリッジ回路に対して定電圧回路から一定電圧が供給されている。このため、この磁気センサ装置をＩＣ化する場合には、磁気抵抗パターンを小さくする必要があり、磁気抵抗パターンのブリッジ抵抗値が小さくなるため消費電流の増加となり、小型化が難しいという問題があった。

従って、本発明の目的は、消費電流を大きくすることなくセンサＩＣを小型化できる検出装置を提供することにある。

［１］本発明は、上記目的を達成するために、定電圧電源部と、所定の制御信号を生成する信号生成部と、前記定電圧電源部から前記制御信号によりオンオフ制御されるスイッチ部を介して電源が供給され、測定対象物の状態検出を行なうセンサ部と、前記センサ部の出力を前記制御信号に基づいて所定の条件で保持して出力する保持回路部と、を有することを特徴とする検出装置を提供する。

［２］前記信号生成部及び前記保持回路部は、前記定電圧電源部から一定電圧で電源供給されることを特徴とする上記［１］に記載の検出装置であってもよい。

［３］また、前記保持回路部は、ラッチ回路であることを特徴とする上記［１］又は［２］に記載の検出装置であってもよい。

［４］また、前記保持回路部は、ホールド回路であることを特徴とする上記［１］又は［２］に記載の検出装置であってもよい。

本発明によると、消費電流を大きくすることなくセンサＩＣを小型化することができる。

図１は、本発明の第１の実施の形態に係る検出装置の構成ブロック図である。図２は、本発明の第１の実施の形態に係る検出装置の回路構成図である。図３（ａ）は、本発明の第１の実施の形態に係る検出装置の保持回路部としてのラッチ回路、図３（ｂ）は、ラッチ信号がＨｉの時の動作経路を示す図、図３（ｃ）は、ラッチ信号がＬｏの時の動作経路を示す図である。図４は、本発明の第１の実施の形態に係る検出装置の各部分の信号波形図である。図５（ａ）は、本発明の第２の実施の形態に係る検出装置の構成ブロック図であり、図５（ｂ）は、検出装置の保持回路部としてのホールド回路図である。図６は、本発明の第２の実施の形態に係る検出装置の各部分の信号波形図である。図７は、本発明の第１の実施の形態に係る検出装置を移動検出装置に適用した場合を示し、図７（ａ）は移動検出装置の正面図、図７（ｂ）は（ａ）においてＡ方向から見た上平面図、図７（ｃ）はマグネットの位置Ｘとセンサブリッジの中点電圧Ｖｍ１、Ｖｍ２との関係を示す波形図、図７（ｄ）はマグネットの位置Ｘと出力Ｖ_ＯＵＴの信号波形図である。図８は、本発明の第２の実施の形態に係る検出装置を回転検出装置に適用した場合の構成図である。図９は、回転検出装置の出力波形の一例を示す波形図である。

［本発明の第１の実施の形態］
図１は、本発明の第１の実施の形態に係る検出装置の構成ブロック図である。また、図２は、本発明の第１の実施の形態に係る検出装置の回路構成図である。以下、本発明の第１の実施の形態を添付図面に基づいて具体的に説明する。なお、図１において、電源線を太実線、信号線を細実線で図示している。

（検出装置１の構成）
図１に示すように、本発明の第１の実施の形態に係る検出装置１は、定電圧電源部１０と、所定の制御信号（Ｖｓ、Ｖ_Ｌ）を生成する信号生成部２０と、定電圧電源部１０から制御信号Ｖｓによりオンオフ制御されるスイッチ部３０を介して電源が供給され、測定対象物の状態検出を行なうセンサ部４０と、センサ部４０の出力を制御信号Ｖ_Ｌに基づいて所定の条件で保持して出力する保持回路部５０と、を有して構成されている。

本発明の実施の形態に係る検出装置１は、上記のような構成とすることにより、センサ部４０の時分割駆動により消費電流を小さくし、これにより、センサＩＣとする場合の小型化を可能にするものである。

（定電圧電源部１０）
定電圧電源部１０は、バッテリ５から供給される電源に基づいて定電圧を発生させるものであって、例えば、＋５Ｖの定電圧を発生させる。この定電圧は、後述するスイッチ部３０を介してセンサ部４０に時分割で供給されると共に、信号生成部２０、保持回路部５０等に定電圧を供給する。なお、バッテリ５から定電圧を発生させるものとして、例えば、ＤＣ−ＤＣコンバータとしてのチョッパ制御回路、スイッチング制御回路、シリーズレギュレータ等が使用できる。また、バッテリから電源供給を受けない定電圧発生回路も使用可能である。

（信号生成部２０）
信号生成部２０は、発振回路２２、分周回路２４、ロジック回路２６等から構成される。発振回路２２は、例えば、水晶振動子、セラミック発振子等の固体振動子発振回路であり、分周回路２４は、図２に示すようなフリップフロップを用いて順次１／２分周したパルス信号を生成する回路であり、ロジック回路２６は、上記生成されたパルス信号により、制御信号としての駆動信号Ｖｓ、ラッチ信号Ｖ_Ｌ等を生成する回路である。なお、この信号生成部２０は、上記説明した発振、分周、ロジック動作を行なう駆動源として、定電圧電源部１０から定電圧の電源供給を受けて動作する。

（スイッチ部３０）
スイッチ部３０は、定電圧電源部１０とセンサ部４０との間に配置され、定電圧電源部１０からセンサ部４０への電圧供給を信号生成部２０からの駆動信号Ｖｓに基づいてオン、オフ制御するものである。例えば、スイッチ部３０は、ＰＭＯＳトランジスタであって、ソース・ドレインが定電圧電源部１０とセンサ部４０に接続され、ゲートに駆動信号Ｖｓが入力されることにより、センサ部４０への電圧供給をオン、オフ制御する。

（センサ部４０）
センサ部４０は、磁気抵抗素子（以下、ＭＲ素子という）のセンサブリッジ（ブリッジ構成）による検出回路として形成されている。センサ部４０は、第１〜第４の磁気抵抗素子（以下、ＭＲ素子という）Ｒａ，Ｒｂ，Ｒｃ，Ｒｄがブリッジ状に接続されたセンサブリッジから構成されている。センサ部４０は、磁気抵抗素子の感磁方向に対する磁束の方向の変化に対応した電圧変化をセンサブリッジの中点電圧として測定対象物の状態検出を出力するものであり、磁気検出機能を有するものである。

第１のＭＲ素子Ｒａ及び第３のＭＲ素子Ｒｃにはスイッチ部を介して定電圧電源部１０から電圧Ｖ_Bが供給され、第２のＭＲ素子Ｒｂ及び第４のＭＲ素子ＲｄはＧＮＤ（グランド）に接続されている。第１のＭＲ素子Ｒａと第２のＭＲ素子Ｒｂの接続点は第１の中点電圧Ｖｍ１として出力され、第３のＭＲ素子Ｒｃと第４のＭＲ素子Ｒｄの接続点は第２の中点電圧Ｖｍ２として出力される。

センサ部４０からの出力である第１の中点電圧Ｖｍ１、第２の中点電圧Ｖｍ２は、オペアンプ６０の非反転入力端子、反転入力端子にそれぞれ入力される。オペアンプ６０は、第１の中点電圧Ｖｍ１と第２の中点電圧Ｖｍ２との差電圧、及び、抵抗値Ｒ１、Ｒ２、Ｒ３、Ｒ４の値に基づいて、ブリッジ増幅後信号Ｖｂを出力する。なお、このオペアンプ６０は、定電圧電源部１０から定電圧の電源供給を受けて動作する。

図１、２に示す差動アンプの構成において、Ｒ１＝Ｒ３、Ｒ２＝Ｒ４とすると、ブリッジ増幅後信号Ｖｂは、Ｖｂ＝（Ｒ２／Ｒ１）（Ｖｍ１−Ｖｍ２）と表せる。

（保持回路部５０）
保持回路部５０は、オペアンプ６０からのブリッジ増幅後信号Ｖｂと、信号生成部２０（ロジック回路２６）からのラッチ信号Ｖ_Ｌとに基づいてラッチ出力信号Ｖ_ＬＯを出力するラッチ回路５２である。なお、この保持回路部５０は、定電圧電源部１０から定電圧の電源供給を受けて動作する。

図３（ａ）は、本発明の第１の実施の形態に係る検出装置の保持回路部としてのラッチ回路５２、図３（ｂ）は、ラッチ信号がＨｉの時の動作経路を示す図、図３（ｃ）は、ラッチ信号がＬｏの時の動作経路を示す図である。

図３（ａ）に示すように、保持回路部５０としてのラッチ回路５２は、ＣＭＯＳにより構成されるクロックド・インバータを用いたＤラッチ回路である。図３（ｂ）に示すように、ラッチ信号がＨｉの時は、ブリッジ増幅後信号Ｖｂがそのままラッチ出力信号Ｖ_ＬＯとなる。一方、図３（ｃ）に示すように、ラッチ信号がＬｏの時は、ブリッジ増幅後信号Ｖｂを自己フィードバックして出力保持する。

ラッチ出力信号Ｖ_ＬＯは、図１、２に示すように、ＮＭＯＳトランジスタを介し、外部電源電圧Ｖｃｃに接続されたプルアップ抵抗Ｒｐにより反転した出力信号Ｖｏｕｔとして出力される。

（検出装置１の動作）
図４は、本発明の第１の実施の形態に係る検出装置の各部分の信号波形図である。

図４（ａ）は、分周回路及びロジック回路にて任意の駆動信号を生成して駆動信号Ｖｓとした信号波形図である。Ｌｏ、Ｈｉのデジタル信号であって、Ｌｏ期間とＨｉ期間の比がデューティＤ％に設定されている。

図４（ｂ）は、センサ部４０のブリッジ部にかかる電圧Ｖ_Ｂの信号波形図である。駆動信号ＶｓがＬｏ時にブリッジ上部のスイッチ部３０（ＰＭＯＳ）がＯＮする為、ブリッジ部にかかる電圧Ｖ_ＢはＨｉとなる。

図４（ｃ）は、ブリッジ増幅後信号Ｖｂの信号波形図である。ブリッジ部にかかる電圧Ｖ_ＢがＬｏ時はブリッジに電位供給されていない為、ブリッジ増幅後信号ＶｂはＬｏである。一方、ブリッジ部にかかる電圧Ｖ_ＢがＨｉ時はブリッジの抵抗バランスにてＨｉ又はＬｏとなる。図４では例として、左側がＨｉ時、右側がＬｏ時として図示している。

第１の実施の形態では、オペアンプ６０の抵抗比Ｒ２／Ｒ１によりゲインを十分大きな値に設定することにより、出力がＨｉ又はＬｏとなるように構成している。

図４（ｄ）は、ラッチ信号Ｖ_Ｌの信号波形図である。ラッチ信号Ｖ_Ｌは、ブリッジ部にかかる電圧Ｖ_ＢがＨｉ状態内（時間ｔ１からｔ３内）にてラッチ信号を入力するタイミング（時間ｔ２）としている。以降も同様のタイミングでラッチ動作を行なう。

図４（ｅ）は、ラッチ出力信号Ｖ_ＬＯの信号波形図である。ラッチ回路５２は、センサ部４０の出力を制御信号Ｖ_Ｌに基づいて所定の条件で保持して出力する。ラッチ信号Ｖ_Ｌの入力時（立ち上がり時）にブリッジ増幅後信号Ｖｂをラッチする。図４（ｅ）の左側では、ラッチ信号Ｖ_Ｌ入力時においてブリッジ増幅後信号はＨｉのため、Ｈｉにラッチされる。図４（ｅ）の右側では、ラッチ信号Ｖ_Ｌ入力時においてブリッジ増幅後信号はＬｏのため、Ｌｏとなっている。このように、センサ部４０の出力を制御信号（ラッチ信号）Ｖ_Ｌに基づいて所定期間だけ保持して出力する。すなわち、ラッチ信号Ｖ_Ｌの入力時（立ち上がり時）から次のラッチ信号Ｖ_Ｌの入力時（立ち上がり時）までの期間、順次、ブリッジ増幅後信号Ｖｂを保持して出力する。

図４（ｆ）は、出力Ｖ_ＯＵＴの信号波形図である。ラッチ出力信号Ｖ_ＬＯにてＮＭＯＳを駆動する。ＨｉにてＮＭＯＳがオンとなるため、出力はＬｏとなる。ＮＭＯＳがオフの時はプルアップ抵抗により電源Ｖｃｃにプルアップされているため、Ｈｉとなる。

（第１の実施の形態の効果）
上記図４（ａ）〜図４（ｆ）で説明した第１の実施の形態に係る検出装置の動作から、センサ部４０で検出した検出値を、デューティＤ％のブリッジ駆動（ブリッジへの電源供給）で検出動作可能とすることができる。すなわち、信号生成部２０で生成した時分割信号（駆動信号Ｖｓ）によりセンサ部４０（センサブリッジ）を駆動することにより、センサ部４０での消費電流を抵抗値だけでなくＯＮＤｕｔｙ制御可能なため、デューティＤ％の設定により消費電流を増加させずにセンサ部４０（センサブリッジ）の小型化、センサＩＣの小型化が可能となる。また、図４（ａ）で示す駆動信号Ｖｓの繰返し周期Ｔを小さく設定することにより検出周期を小さく設定できるので、検出精度を十分確保することができる。

［本発明の第２の実施の形態］
第２の実施の形態は、保持回路部５０としてホールド回路を使用して、センサ部４０（センサブリッジ）の出力をオペアンプ６０で飽和させずにホールドすることにより、出力Ｖ_ＯＵＴをアナログ値で行なうものである。オペアンプ６０の抵抗値設定、保持回路部５０が異なるのみで、他の構成は同じであるので、異なる構成部分について、以下に説明する。

（保持回路部５０）
保持回路部５０は、オペアンプ６０からのブリッジ増幅後信号Ｖｂと、信号生成部２０（ロジック回路２６）からのラッチ信号Ｖ_Ｌとに基づいて出力Ｖ_ＯＵＴを出力するホールド回路５４である。なお、この保持回路部５０は、定電圧電源部１０から定電圧の電源供給を受けて動作する。

図５（ａ）は、本発明の第２の実施の形態に係る検出装置の構成ブロック図であり、図５（ｂ）は、検出装置の保持回路部としてのホールド回路図である。

図５（ｂ）に示すように、保持回路部５０としてのホールド回路５４は、アナログスイッチ５５、ホールドコンデンサC５６、インバータ回路ＩＮＶ、ＡＭＰから構成されている。

ＮＭＯＳトランジスタＱＮ１のソース端子とＰＭＯＳトランジスタＱＰ１のソース端子、及び、ＮＭＯＳトランジスタＱＮ１のドレイン端子とＰＭＯＳトランジスタＱＰ１のドレイン端子がそれぞれ接続されてアナログスイッチ５５が構成されている。制御信号であるラッチ信号Ｖ_Ｌは、ＮＭＯＳトランジスタＱＮ１のゲート端子に入力され、また、ＩＮＶを介してＰＭＯＳトランジスタＱＰ１のゲート端子に入力されている。これにより、ＮＭＯＳトランジスタＱＮ１とＰＭＯＳトランジスタＱＰ１に反転した電圧がかかるようになっている。

ラッチ信号Ｖ_ＬがＬｏ時には、ＮＭＯＳトランジスタＱＮ１のゲート端子にＬｏの電圧が印加され、ＰＭＯＳトランジスタＱＰ１のゲート端子にはＩＮＶで反転したＨｉの電圧が印加されるため、それぞれのトランジスタは非通電状態となる。

ラッチ信号Ｖ_ＬがＨｉ時には、ＮＭＯＳトランジスタＱＮ１のゲート端子にＨｉの電圧が印加され、ＰＭＯＳトランジスタＱＰ１のゲート端子にはＩＮＶで反転したＬｏの電圧が印加されるため、それぞれのトランジスタは通電状態となる。

アナログスイッチ５５はオン状態（通電状態）の時は、ブリッジ増幅後信号ＶｂがＡＭＰ（非反転増幅器）を介して出力信号Ｖｏｕｔとして出力される。ここで、ブリッジ増幅後信号Ｖｂは、ホールドコンデンサＣにより電荷が保存され、また、ＡＭＰ（非反転増幅器）の入力インピーダンスが十分大きいことから、ラッチ信号Ｖ_ＬがＨｉ時（レベルトリガ）終了後においてもブリッジ増幅後信号Ｖｂがホールド（保持）される。

（検出装置１の動作）
図６は、本発明の第２の実施の形態に係る検出装置の各部分の信号波形図である。

図６（ａ）は、分周回路及びロジック回路にて任意の駆動信号を生成して駆動信号Ｖｓとした信号波形図である。Ｌｏ、Ｈｉのデジタル信号であって、Ｌｏ期間とＨｉ期間の比がデューティＤ％に設定されている。

図６（ｂ）は、センサ部４０のブリッジ部にかかる電圧Ｖ_Ｂの信号波形図である。駆動信号ＶｓがＬｏ時にブリッジ上部のスイッチ部３０（ＰＭＯＳ）がＯＮする為、ブリッジ部にかかる電圧Ｖ_ＢはＨｉとなる。

図６（ｃ）は、ブリッジ増幅後信号Ｖｂの信号波形図である。第２の実施の形態では、オペアンプ６０の抵抗比Ｒ２／Ｒ１によりゲインを調整することにより、出力がＨｉ（電源電圧）に飽和しないように設定している。これにより、ブリッジ増幅後信号Ｖｂは、例えば、０〜＋５ｖの範囲のアナログ値として出力される。図６では例として、左側が電圧Ｖ_１、右側が電圧Ｖ_２として図示している。

図６（ｄ）は、ラッチ信号Ｖ_Ｌの信号波形図である。ラッチ信号Ｖ_Ｌは、ブリッジ部にかかる電圧Ｖ_ＢがＨｉ状態内（時間ｔ１からｔ３内）にてラッチ信号を入力するタイミング（時間ｔ２）としている。以降も同様のタイミングでラッチ動作を行なう。第２の実施の形態では、このラッチ信号Ｖ_Ｌをホールド信号として使用し、ラッチ信号Ｖ_ＬがＨｉ状態でのレベルトリガによりホールド回路５４を動作させる。

図６（ｅ）は、ラッチ出力信号Ｖ_ＬＯの信号波形図である。ラッチ回路５２は、センサ部４０の出力を制御信号Ｖ_Ｌに基づいて所定の条件で保持して出力する。ラッチ信号Ｖ_Ｌのｔ２でＨｉ状態になった状態でアナログスイッチ５５がオン状態となり、ブリッジ増幅後信号Ｖｂの電圧Ｖ_１をホールドする。アナログスイッチ５５がオフ状態となってもこの電圧Ｖ_１はホールドされる。図６（ｅ）の右側で示すように、ラッチ信号Ｖ_Ｌのｔ４でＨｉ状態になった状態でアナログスイッチ５５が再びオン状態となり、ブリッジ増幅後信号Ｖｂの電圧Ｖ_２をホールドする。このように、センサ部４０の出力を制御信号（ラッチ信号）Ｖ_Ｌに基づいて所定期間だけ保持して出力する、すなわち、周期Ｔでブリッジ増幅後信号Ｖｂをホールドしながら出力Ｖ_ＯＵＴを出力する。

（第２の実施の形態の効果）
上記図６（ａ）〜図６（ｅ）で説明した第２の実施の形態に係る検出装置の動作から、センサ部４０で検出した検出値を、デューティＤ％のブリッジ駆動（ブリッジへの電源供給）で検出動作可能とすることができる。すなわち、信号生成部２０で生成した時分割信号（駆動信号Ｖｓ）によりセンサ部４０（センサブリッジ）を駆動することにより、センサ部４０での消費電流を抵抗値だけでなくＯＮＤｕｔｙ制御可能なため、デューティＤ％の設定により消費電流を増加させずにセンサ部４０（センサブリッジ）の小型化、センサＩＣの小型化が可能となる。また、図６（ａ）で示す駆動信号Ｖｓの繰返し周期Ｔを小さく設定することにより、検出周期を小さく設定できるので、検出精度を十分確保することができる。また、アナログスイッチ５５とホールドコンデンサＣにより保持回路部５０をホールド回路として構成しているので、出力Ｖ_ＯＵＴをアナログ出力とすることができる。

（適用例１）
第１の実施の形態に係る検出装置１を移動検出装置１００に適用する例を図７に示す。図７は、本発明の第１の実施の形態に係る検出装置を移動検出装置に適用した場合を示し、図７（ａ）は移動検出装置の正面図、図７（ｂ）は（ａ）においてＡ方向から見た上平面図、図７（ｃ）はマグネットの位置Ｘとセンサブリッジの中点電圧Ｖｍ１、Ｖｍ２との関係を示す波形図、図７（ｄ）はマグネットの位置Ｘと出力Ｖ_ＯＵＴの信号波形図である。

移動検出装置１００は、図７（ａ）において、第１の実施の形態に係る検出装置１をベース側に載置し、Ｓ及びＮ極に着磁されたマグネット１０１が検出装置１を挟んでＸ方向に移動する。この移動検出装置１００を図７（ａ）のＡ方向から見ると図７（ｂ）のようになる。すなわち、マグネット１０１は、第１の実施の形態に係る検出装置１を中心にしてＸ方向に所定の振幅で移動する。

上記のような直線方向の移動により、センサ部４０のセンサブリッジの中点電圧Ｖｍ１、Ｖｍ２は、図７（ｃ）で示すようになる。すなわち、検出装置１の位置において中点電圧Ｖｍ１、Ｖｍ２は等しくなり、Ｘ方向に増加または減少する対象な信号波形となる。

図７（ｃ）において、マグネット１０１がＸ＝Ｘｃの位置にあるときに、中点電圧Ｖｍ１、Ｖｍ２はＶｃの等しい値となる。

図１、２で示したオペアンプ６０のゲインを十分に大きく設定することにより、上記示した（Ｘｃ、Ｖｃ）のポイントで、Ｈｉ、Ｌｏ状態が反転した図７（ｄ）で示すような出力Ｖ_ＯＵＴが得られる。

この適用例によれば、移動する測定対象物が所定位置を挟んでいずれに位置するかをＨｉ、Ｌｏ信号で高精度に検出でき、かつ、消費電流を増加させずに小型化された移動検出装置が可能となる。

（適用例２）
第２の実施の形態に係る検出装置１を回転検出装置１１０に適用する例を図８に示す。図８は、本発明の第２の実施の形態に係る検出装置を回転検出装置に適用した場合の構成図である。

図８の構成ブロック図において、Ｓ及びＮ極に着磁されたマグネット１１２が回転検出装置（一部のみ図示）１１０の回転部材１１１に装着され、このマグネット１１２に近接して第２の実施の形態に係る検出装置１が載置されている。回転部材１１１の回転操作により回転部材１１１と共にマグネット１１２が回転し、検出装置１により磁束の方向の変化を検出する。

図９は、回転検出装置１１０の出力波形の一例を示す波形図である。検出装置１により磁束の方向の変化をアナログ値で検出し、周期Ｔで連続的にホールドした出力Ｖ_ＯＵＴを出力する。周期Ｔを小さくすることにより検出精度を向上させ、また、デューティＤ％を小さく設定するＯＮＤｕｔｙ制御により、回転検出装置１１０を消費電流を増加させずに小型化することが可能となる。

なお、本発明は、上記した実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々の変形が可能である。例えば、センサ部４０は磁気抵抗素子のセンサブリッジによる検出回路としたが、これに限られず、測定対象物の状態検出を出力するものであれば適用可能である。

また、本発明に係る代表的な実施の形態、及び図示例を例示したが、上記実施の形態、及び図示例は特許請求の範囲に係る発明を限定するものではない。従って、上記実施の形態、及び図示例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

１…検出装置
５…バッテリ
１０…定電圧電源部
２０…信号生成部
２２…発振回路
２４…分周回路
２６…ロジック回路
３０…スイッチ部
４０…センサ部
５０…保持回路部
５２…ラッチ回路
５４…ホールド回路
６０…オペアンプ
１００…移動検出装置
１０１…マグネット
１１０…回転検出装置
１１１…回転部材
１１２…マグネット
Ｒａ，Ｒｂ，Ｒｃ，Ｒｄ…磁気抵抗素子（ＭＲ素子）
Ｒｐ…プルアップ抵抗
Ｖｍ１、Ｖｍ２…中点電圧
Ｖｓ…駆動信号
Ｖｂ…ブリッジ増幅後信号
Ｖ_L…ラッチ信号
Ｖ_LO…ラッチ出力信号
Ｖ_ＯＵＴ…出力

Claims

定電圧電源部と、
所定の制御信号を生成する信号生成部と、
前記定電圧電源部から前記制御信号によりオンオフ制御されるスイッチ部を介して電源が供給され、測定対象物の状態検出を行なうセンサ部と、
前記センサ部の出力を前記制御信号に基づいて所定の条件で保持して出力する保持回路部と、
を有することを特徴とする検出装置。
前記信号生成部及び前記保持回路部は、前記定電圧電源部から一定電圧で電源供給されることを特徴とする請求項１に記載の検出装置。
前記保持回路部は、ラッチ回路であることを特徴とする請求項１又は２に記載の検出装置。
前記保持回路部は、ホールド回路であることを特徴とする請求項１又は２に記載の検出装置。