JP2012134274A - 3端子コンデンサ実装構造 - Google Patents
3端子コンデンサ実装構造 Download PDFInfo
- Publication number
- JP2012134274A JP2012134274A JP2010284149A JP2010284149A JP2012134274A JP 2012134274 A JP2012134274 A JP 2012134274A JP 2010284149 A JP2010284149 A JP 2010284149A JP 2010284149 A JP2010284149 A JP 2010284149A JP 2012134274 A JP2012134274 A JP 2012134274A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- terminal capacitor
- electrode
- capacitor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
Abstract
【解決手段】3端子コンデンサ1は、信号用外部電極11,12とグランド用外部電極13,14と突出電極部17,18を有し、基板2は、フットプリント51〜55を有する。信号用外部電極11(12)は、フットプリント51(52)及びビアホール41(42)を通じて集積回路3の電源端子31(32)に接続し、グランド用外部電極13(14)は、フットプリント53(54)及びビアホール43(44)を通じてグランド端子33(34)に接続している。突出電極部17,18がフットプリント55の両端部にそれぞれ接触して、信号用外部電極11,12が突出電極部17,18とフットプリント55とを通じて電気的に接続している。
【選択図】図1
Description
従来の3端子コンデンサ実装構造では、図22に示すような構造の3端子コンデンサを用いていた。
この3端子コンデンサ100は、貫通型3端子コンデンサであり、例えば特許文献1に記載のように、誘電体層を挟んで互いに対向する信号用内部電極101とグランド用内部電極102とを一組以上積み重ねて、チップ体110を形成し、このチップ体110の両端面部に、信号用内部電極101と導通する信号用外部電極111,112を設けると共に、チップ体110の両側面部に、グランド用内部電極102と導通するグランド用外部電極113,113を設けた構造になっている。
従来の3端子コンデンサ実装構造では、この3端子コンデンサ100を主としてノイズフィルタとして用いている。
すなわち、3端子コンデンサ100の信号用外部電極111,112を、基板表面200bのフットプリント121,122に接続し、グランド用外部電極113,113をフットプリント123に接続している。
そして、図23に示すように、3端子コンデンサ100を、基板200上の電源発生器130と集積回路140の電源端子とを繋ぐ電源供給路に介在させている。具体的には、3端子コンデンサ100の信号用外部電極111が接続されたフットプリント121を、ビアホール211,電源層210を通じて集積回路140の電源端子141に接続し、信号用外部電極112が接続されたフットプリント122を、ビアホール212,電源供給パターン220,ビアホール221を通じて、電源発生器130の出力端に接続している。そして、グランド用外部電極113,113が接続されたフットプリント123を、ビアホール215,グランド層220を通じてグランド端子142に接続している。
これにより、集積回路140の電源端子141から出力されたノイズ電流Iを、信号用外部電極111を通じて3端子コンデンサ100内に入力させ、グランド用外部電極113,113からビアホール215に出力して、ノイズ電流Iをグランド層230に排出するようにしている。
従来の3端子コンデンサ実装構造では、上記したように、ノイズ電流Iを3端子コンデンサ100に通して、グランド層230に排出する構造であるので、3端子コンデンサをノイズフィルタとして用いている。
しかしながら、3端子コンデンサ100をノイズフィルタとして使用する実装構造では、集積回路140の電源端子141からビアホール211を通じて3端子コンデンサ100に至り、3端子コンデンサ100からビアホール215を通じてグランド端子142に至る経路のループインピーダンス(特にインダクタンス値)が、3端子コンデンサ100をバイパスコンデンサとして使用する実装構造に比べて高い。このため、ノイズ電流Iが電源端子141からビアホール211に流れ込むと、電源発生器130から集積回路140に供給される電源電圧が大きく変動し、不安定になる。かといって、3端子コンデンサ100をバイパスコンデンサとして使用する実装構造にするには、フットプリント121〜123の配置,数や基板200の配線等を変更しなければならない。
つまり、図22に示す構造の3端子コンデンサ100を用いる従来の実装構造では、3端子コンデンサを、主にノイズフィルタとして用い、3端子コンデンサ100の仕様をノイズフィルタからバイパスコンデンサに簡単に変更することができなかった。
これにより、3端子コンデンサの第1の信号用外部電極が、第1のフットプリント及び第1のビアホールを通じて、集積回路の電源端子に接続され、第2の信号用外部電極が、第2のフットプリント及び第2のビアホールを通じて、集積回路の別の電源端子に接続された状態になる。また、3端子コンデンサの第1及び第2のグランド用外部電極が、第3及び第4のフットプリント及び第3及び第4のビアホールを通じて、集積回路のグランド端子に接続された状態になる。
そして、3端子コンデンサの第1及び第2の突出電極部が、連結電極部の一方端部及び他方端部にそれぞれ接触しているので、第1及び第2の信号用外部電極同士が、連結電極部を介して接続した状態になる。これにより、この3端子コンデンサは、非貫通型コンデンサとして機能する。
かかる状態で、電源から電源電圧を供給すると、電源電圧が基板の第1のフットプリントから3端子コンデンサに充電され、電源電圧が、3端子コンデンサから第1及び第2のビアホール及び電源端子及び別の電源端子を通じて、集積回路に安定的に供給される。
ところで、集積回路内部でのスイッチング動作等によって、高周波のノイズ電流が電源端子から第1及び第2のビアホールに流出する場合がある。これらのノイズ電流は、流れる経路のインダクタンス値に対応した大きさの逆起電力を生じさせ、集積回路に供給される電源電圧を大きく変動させる原因となる。
しかし、この発明の実装構造では、集積回路の電源端子に接続された第1及び第2のビアホールが、第1及び第2のフットプリントを通じて3端子コンデンサの第1及び第2の信号用外部電極に接続され、集積回路のグランド端子に接続された第3及び第4のビアホールが、第3及び第4のフットプリントを通じて3端子コンデンサの第1及び第2のグランド用外部電極に接続されている。
したがって、集積回路の電源端子に接続された第1のビアホールから3端子コンデンサを通り、第3のビアホールを通じて集積回路のグランド端子に至るループ状の第1の経路と、当該電源端子に接続された第1のビアホールから3端子コンデンサを通り、第4のビアホールを通じて集積回路のグランド端子に至るループ状の第2の経路と、別の電源端子に接続された第2のビアホールから3端子コンデンサを通り、第3のビアホールを通じてグランド端子に至るループ状の第3の経路と、当該別の電源端子に接続された第2のビアホールから3端子コンデンサを通り、第4のビアホールを通じてグランド端子に至るループ状の第4の経路とが形成され、これら4つの経路が3端子コンデンサに並列に接続されている。
このため、集積回路からのノイズ電流は、これらの経路に流出するが、これら4つの経路が並列に接続されているので、経路全体のインダクタンス値が極めて小さくなり、ノイズ電流による電源電圧の変動が抑圧される。この結果、ノイズ電流の影響をほとんど受けずに、安定した電源電圧を集積回路に供給することができる。
つまり、かかる場合には、3端子コンデンサは、安定した電源電圧を集積回路に供給するバイパスコンデンサとして機能する。
この場合にも、3端子コンデンサの第1及び第2の信号用外部電極が、集積回路の電源端子及び別の電源端子に接続され、第1及び第2のグランド用外部電極が、集積回路のグランド端子に接続されるが、第1及び第2の信号用外部電極同士は、内部の信号用内部電極のみを通じて接続した状態にあり、連結電極部を通じて電気的に接続した状態になっていない。このため、3端子コンデンサは、貫通型コンデンサとして機能する。
このような貫通型コンデンサの場合には、第2のビアホールからのノイズ電流が多少電源側に流出するものの、第1のビアホールからのノイズ電流が、必ず3端子コンデンサ内部の信号用内部電極とグランド用内部電極を通り、第3及び第4のビアホールを通ってグランド端子側に流出するので、3端子コンデンサをバイパスコンデンサだけでなく、ノイズフィルタとしても機能させることができる。
すなわち、3端子コンデンサの第1の信号用外部電極が、第1のフットプリント及び第1のビアホールを通じて集積回路の電源端子に接続され、第1及び第2のグランド用外部電極が、第3及び第4のフットプリント及び第3及び第4のビアホールを通じて集積回路のグランド端子に接続された状態になる。そして、第2の信号用外部電極が第2のフットプリントを通じて電源にのみ接続された状態になる。
これにより、集積回路の電源端子に接続された第1のビアホールから3端子コンデンサを通り、第3のビアホールを通じて集積回路のグランド端子に至るループ状の第1の経路と、電源端子に接続された第1のビアホールから3端子コンデンサを通り、第4のビアホールを通じて集積回路のグランド端子に至るループ状の第2の経路との2つの経路のみが形成されるので、電源端子から第1のビアホールに流出したノイズ電流は、必ず3端子コンデンサ内部の信号用内部電極とグランド用内部電極を通り、第3及び第4のビアホールを通じてグランド端子側に流出する。したがって、3端子コンデンサは、ほぼ完全なノイズフィルタとして機能する。
また、3端子コンデンサを逆にして、第1及び第2の信号用外部電極のそれぞれの下端部を基板の第1及び第2のフットプリントにそれぞれ接触させると共に、第1及び第2のグランド用外部電極のそれぞれの下端部を第3及び第4のフットプリントに接触させることで、3端子コンデンサを貫通型コンデンサとして機能させることができる。
さらに、集積回路の電源端子を第2のビアホールに接続せず、第1のビアホールのみに接続すると共に、グランド端子を第3及び第4のビアホールに接続することで、3端子コンデンサをほぼ完全なノイズフィルタとして機能させることができる。
図1は、この発明の第1実施例に係る3端子コンデンサ実装構造を示す斜視図であり、基板内部を透過して示している。
図2及び図3に示すように、信号用外部電極11,12は、チップ体10の両端(図の左右端)にそれぞれ設けられ、これらの上端部11a,12aが、チップ体10の上面10aの縁部に配置され、下端部11b,12bがチップ体10の下面10bの縁部に配置されている。
また、図4に示すように、信号用外部電極11,12は、チップ体10に内包された信号用内部電極15の両端にそれぞれ接続されている。
具体的には、図2に示すように、突出電極部17は、信号用外部電極11の上端部11aの縁中央からチップ体10の上面10aの中央部に向かって突出し、突出電極部18は、信号用外部電極12の上端部12aの縁中央から上面10aの中央部に向かって突出し、突出電極部17に対向している。そして、突出電極部17,18の間には、所定の間隙Gが設けられている。
また、図5に示すように、チップ体10には、信号用内部電極15に対向するグランド用内部電極16,16が内包され、グランド用外部電極13,14は、このグランド用内部電極16,16の両端に接続されている。
具体的には、集積回路3は、電源端子31と、別の電源端子としての電源端子32と、グランド端子33,34とを有し、電源端子31,32が、基板2の表面2aに形成されたランド41a,42aに接続され、グランド端子33,34がランド43a,44aに接続されている。
なお、符号45は、直流電圧を所定値の直流電圧に変換するためのDC−DCコンバータであり、図示しない電源に接続されている。
具体的には、ビアホール41は、第1のビアホールであり、このビアホール41は、ランド41aからグランド層23の孔23aを通過して電源層22に至り、電源層22を介して基板2の裏面2bに至っている。また、ビアホール42は、第2のビアホールであり、このビアホール42は、ランド42aからグランド層23の孔23bを通過して電源供給パターン21に至り、電源供給パターン21を介して基板2の裏面2bに至っている。
そして、ビアホール43,44は、第3及び第4のビアホールであり、これらのビアホール43,44は、ランド43a,44aからグランド層23に至り、グランド層23を介して基板2の裏面2bに至っている。
図6は、フットプリントの配置を示す平面図であり、図7は、フットプリントと3端子コンデンサとビアホールとの接続状態を示す概略断面図である。
図1及び図6に示すように、フットプリント51〜55は、3端子コンデンサ1の信号用外部電極11,12とグランド用外部電極13,14とに対応して配置されている。
具体的には、第1のフットプリントとしてのフットプリント51と第2のフットプリントとしてのフットプリント52とが、対向して配置され、3端子コンデンサ1の信号用外部電極11,12を、これらのフットプリント51,52の下側から接続することができるようになっている。そして、このフットプリント51,52の上側には、上記ビアホール41,42の下端がそれぞれ接続されている。また、図7に示すように、DC−DCコンバータ45の出力端子45aが、ビアホール46に接続されており、このビアホール46が、グランド層23の孔23cを通過して電源供給パターン21に至っている。したがって、フットプリント52は、フットプリント52と電源供給パターン21とビアホール46とDC−DCコンバータ45とを通じて、図示しない電源に接続された状態になっている。
そして、図1に示すように、第3及び第4のフットプリントとしてのフットプリント53,54が、フットプリント51,52の間に配設され、3端子コンデンサ1のグランド用外部電極13,14を、これらフットプリント53,54の下側から接続することができるようになっている。また、このフットプリント53,54の上側には、上記ビアホール43,44の下端がそれぞれ接続されている。
そして、連結電極部としてのフットプリント55が、フットプリント51〜54の中央部に配されている。図6に示すように、このフットプリント55は、右方端をフットプリント51側に向けると共に、左方端をフットプリント52側に向けた長尺状の電極であり、その長さは、3端子コンデンサ1の突出電極部17,18の間隙Gよりも長く設定されている。
3端子コンデンサ1は、上記したフットプリント51〜55に実装されている。
具体的には、図8に示すように、3端子コンデンサ1の信号用外部電極11,12の上端部11a,12aをフットプリント51,52に接続すると共に、グランド用外部電極13,14の上端部13a,14aをフットプリント53,54に接続した。
これにより、図7に示すように、3端子コンデンサ1の信号用外部電極11が、フットプリント51及びビアホール41を通じて集積回路3の電源端子31に接続し、信号用外部電極12がフットプリント52及びビアホール42を通じて集積回路3の電源端子32に接続する。そして、図1に示すように、3端子コンデンサ1のグランド用外部電極13,14が、フットプリント53,54及びビアホール43,44を通じて集積回路3のグランド端子33,34に接続する。
また、図8に示すように、突出電極部17が、フットプリント55の右端部に接触すると共に、突出電極部18がフットプリント55の左端部に接触して、信号用外部電極11,12が、突出電極部17,18とフットプリント55とを通じて電気的に接続した状態になっている。つまり、図7に示すように、信号用外部電極11,12が、3端子コンデンサ1内部の信号用内部電極15で電気的に接続されると共に、3端子コンデンサ1の外部でも突出電極部17,18とフットプリント55とによって電気的に接続されている。すなわち、3端子コンデンサ1が非貫通型コンデンサとして用いられている。
図9は、この実施例の3端子コンデンサ実装構造が示す作用及び効果を説明するための概略断面図であり、図10は、電圧変動抑制効果を説明するための斜視図である。
図9において、図示しない電源から直流電圧を供給すると、この直流電圧はDC−DCコンバータ45によって所定値の直流電圧に変換された後、ビアホール46,電源供給パターン21,ビアホール42を通じて3端子コンデンサ1に印加される。
これにより、直流電圧が3端子コンデンサ1に充電され、この直流電圧が電源電圧として、3端子コンデンサ1からビアホール41,42,電源端子31,32を通じて、集積回路3に安定的に供給される。
しかし、この実施例では、図10に示すように、集積回路3の電源端子31,32に接続されたビアホール41,42が、フットプリント51,52を通じて3端子コンデンサ1の信号用外部電極11,12に接続され、集積回路3のグランド端子33,34に接続されたビアホール43,44が、フットプリント53,54を通じて3端子コンデンサ1のグランド用外部電極13,14に接続されている。
つまり、ループ状の第1の経路L1が、集積回路3の電源端子31に接続されたビアホール41と3端子コンデンサ1と集積回路3のグランド端子33に至るビアホール43とによって形成され、ループ状の第2の経路L2が、電源端子31に接続されたビアホール41と3端子コンデンサ1と集積回路3のグランド端子34に至るビアホール44とによって形成されている。また、ループ状の第3の経路L3が、電源端子32に接続されたビアホール42と3端子コンデンサ1とグランド端子33に至るビアホール43とによって形成され、ループ状の第3の経路L4が、電源端子32に接続されたビアホール42と3端子コンデンサ1とグランド端子34に至るビアホール44とによって形成されている。
したがって、4つの第1〜第4の経路L1〜L4が、3端子コンデンサ1に並列に接続された状態になっており、図9に示すように、電源端子31,32からのノイズ電流Iは各経路にそれぞれ流れる。このため、第1〜第4の経路L1〜L4全体のインダクタンス値は、極めて小さく、ノイズ電流Iによる逆起電力も小さく抑えられる。この結果、ノイズ電流Iによる電源電圧の変動を抑圧することができるので、3端子コンデンサ1は、安定した電源電圧を集積回路3に供給するバイパスコンデンサとして機能する。
3端子コンデンサ1を貫通型のコンデンサとして機能させる場合には、図11に示すように、3端子コンデンサ1を上下逆にして、図12に示すように、信号用外部電極11,12の下端部11b,12bをフットプリント51,52にそれぞれ接続すると共に、グランド用外部電極13,14の下端部13b,14bをフットプリント53,54にそれぞれ接続する。
これにより、図13に示すように、3端子コンデンサ1の信号用外部電極11,12が、集積回路3の電源端子31,32に接続され、グランド用外部電極13,14が、グランド端子33,34に接続される。しかし、信号用外部電極11,12同士は、内部の信号用内部電極15を通じてのみ接続した状態にあり、フットプリント55を通じて接続した状態にならない。この結果、3端子コンデンサ1は貫通型コンデンサとして機能する。
このような構造にすると、ビアホール42からのノイズ電流Iが電源供給パターン21,ビアホール46を通じて電源側に多少流出するものの、ビアホール41からのノイズ電流Iは、必ず3端子コンデンサ1内部の信号用内部電極15とグランド用内部電極16,16を通り、ビアホール43,44を通じてグランド端子33,34側に流出するので、この3端子コンデンサ1は、ノイズフィルタとしても機能する。
ところで、図11に示したように、貫通型コンデンサとして機能させるように、3端子コンデンサ1をフットプリント51〜54に接続した状態において、3端子コンデンサ1をほぼ完全なノイズフィルタとして機能させる場合には、図14に示すように、集積回路3を基板2に取り付ける。
すなわち、ビアホール42には、集積回路3の電源端子を接続せずに、ビアホール41にのみ、電源端子31を接続する。そして、グランド端子33,34をビアホール43,44に接続する。これにより、3端子コンデンサ1の信号用外部電極11が、フットプリント51及びビアホール41を通じて集積回路3の電源端子31に接続され、グランド用外部電極13,14が、フットプリント53,54及びビアホール43,44を通じて集積回路3のグランド端子33,34に接続された状態になる。そして、信号用外部電極12が、フットプリント52を通じて電源にのみ接続された状態になる。
したがって、電源端子31からビアホール41に流出したノイズ電流Iは、必ず3端子コンデンサ1内部の信号用内部電極15とグランド用内部電極を通り、ビアホール43,44を通じてグランド端子33,34側に流出する。この結果、3端子コンデンサ1は、ほぼ完全なノイズフィルタとして機能する。
特に、3端子コンデンサ1を非貫通型コンデンサにして、バイパスコンデンサとして用いる構造にすると、貫通型コンデンサにして、主にノイズフィルタとして用いる構造にした場合に比べて、電圧変動抑制効果を格段に向上させることができる。
図14に示したように、3端子コンデンサ1を貫通型コンデンサにして、主にノイズフィルタとして用いる構造にすると、2つの第1及び第2の経路L1,L2(図10参照)のみが、3端子コンデンサ1に並列に接続した状態になるので、経路全体のインダクタンス値が大きくなってしまう。
これに対して、図10に示したように、3端子コンデンサ1を非貫通型コンデンサにして、バイパスコンデンサとして用いる構造にすると、4つの第1〜第4の経路L1〜L4が、3端子コンデンサ1に並列に接続された状態になり、第1〜第4の経路L1〜L4全体のインダクタンス値が、図14に示したものに比べて極めて小さくなる。
このため、電圧変動抑制効果が、図14に示したものに比べて格段に向上すると考えられる。
図15は、シミュレーションの結果を示す線図である。
まず、図14に示したように、3端子コンデンサ1を貫通型のコンデンサとして用い、3端子コンデンサ1と第1及び第2の経路L1,L2経路とで構成される経路全体のインピーダンスを、周波数100KHz〜10GHzの範囲で測定したところ、図15の曲線S1で示す結果を得た。
次に、図10に示したように、3端子コンデンサ1を非貫通型のコンデンサとして用い、3端子コンデンサ1と第1〜第4の経路L1〜L4経路とで構成される経路全体のインピーダンスを、周波数100KHz〜10GHzの範囲で測定したところ、図15の曲線S2で示す結果を得た。
これらの結果から明らかなように、3端子コンデンサ1を非貫通型コンデンサとして用いた方が、貫通型コンデンサとして用いた場合に比べて、周波数10MHz以上の範囲で、約6dB(2倍)も低いインピーダンス低減効果を得ることができる。つまり、非貫通型コンデンサとして用いた方が、貫通型コンデンサとして用いるよりも、インダクタンス値を小さくすることができることを確認した。
次に、この発明の第2実施例について説明する。
図16は、この発明の第2実施例に係る3端子コンデンサ実装構造の要部を示す斜視図であり、図17は、3端子コンデンサとフットプリントとの接続状態を説明するための平面図である。
図16に示すように、この実施例では、基板2側において、フットプリント55を、複数の部分電極部55a,55bに分離した。一方、3端子コンデンサ1側においては、補助電極部19を、突出電極部17,18の間隙Gに形成した。
そして、図17に示すように、信号用外部電極11,12の上端部11a,12aをフットプリント51,52に接続することにより、分離した複数の部分電極部55a,55b同士を補助電極部19を介して接続した。
これにより、信号用外部電極11,12が、これら複数の部分電極部55a,55bと補助電極部19とを通じて電気的に接続された状態になり、3端子コンデンサ1が非貫通型コンデンサとして機能する。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
次に、この発明の第3実施例について説明する。
図18は、この発明の第3実施例に係る3端子コンデンサ実装構造の要部を示す斜視図であり、図19は、3端子コンデンサとフットプリントとの接続状態を説明するための平面図である。
図18に示すように、この実施例では、基板2側において、互いに向き合う第1及び第2の突出電極部としての突出電極部56,57を、フットプリント51,52にそれぞれ突設した。一方、3端子コンデンサ1側においては、連結電極部20を、その右方端部を信号用外部電極11側に向けると共に左方端部を信号用外部電極12に向けた状態で、信号用外部電極11,12間に形成した。
そして、図19に示すように、信号用外部電極11,12の上端部11a,12aをフットプリント51,52に接続することにより、突出電極部56,57を連結電極部20の両端部にそれぞれ接触させた。
これにより、信号用外部電極11,12が、これら突出電極部56,57と連結電極部20とを通じて電気的に接続された状態になり、3端子コンデンサ1が非貫通型コンデンサとして機能する。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
次に、この発明の第4実施例について説明する。
図20は、この発明の第4実施例に係る3端子コンデンサ実装構造の要部を示す斜視図であり、図21は、3端子コンデンサとフットプリントとの接続状態を説明するための平面図である。
図20に示すように、この実施例では、3端子コンデンサ1側において、連結電極部20を、複数の部分電極部20a,20bに分離した。一方、基板2側においては、補助電極部58を、突出電極部56,57の間に形成した。
そして、図21に示すように、信号用外部電極11,12の上端部11a,12aをフットプリント51,52に接続することにより、分離した複数の部分電極部20a,20b同士を補助電極部58を介して接続した。
これにより、信号用外部電極11,12が、これら複数の部分電極部20a,20bと補助電極部58とを通じて電気的に接続された状態になり、3端子コンデンサ1が非貫通型コンデンサとして機能する。
その他の構成、作用及び効果は、上記第2及び第3実施例と同様であるので、その記載は省略する。
例えば、上記実施例では、フットプリント51〜54を基板2の裏面2bに形成して、3端子コンデンサ1をこのフットプリント51〜54に実装する例を示したが、フットプリント51〜54を基板2の表面2aに形成して、3端子コンデンサ1をこのフットプリント51〜54に実装した3端子コンデンサ実装構造も、この発明の範囲に含まれることは勿論である。
Claims (4)
- 上端部及び下端部をチップ体の上面縁部及び下面縁部にそれぞれ位置させた状態で当該チップ体の両端にそれぞれ形成され且つチップ体に内包された信号用内部電極にそれぞれ接続された第1及び第2の信号用外部電極と、上端部及び下端部を上記チップ体の上面縁部及び下面縁部にそれぞれ位置させた状態で当該チップ体の両側にそれぞれ形成され且つ上記信号用内部電極に対向するグランド用内部電極の両端にそれぞれ接続された第1及び第2のグランド用外部電極とを有する3端子コンデンサを、集積回路が表面に取り付けられる基板に実装する3端子コンデンサ実装構造であって、
上記集積回路の電源端子を接続するための第1のビアホールが接続され且つ上記3端子コンデンサの第1の信号用外部電極の上記上端部又は下端部がそれぞれ接触可能な第1のフットプリントと、上記電源端子とは別の電源端子を接続可能な第2のビアホールが接続されると共に電源が接続され且つ上記3端子コンデンサの第2の信号用外部電極の上記上端部又は下端部がそれぞれ接触可能な第2のフットプリントと、上記集積回路のグランド端子を接続するための第3及び第4のビアホールがそれぞれ接続され且つ上記3端子コンデンサの第1及び第2のグランド用外部電極の上記上端部又は下端部がそれぞれ接触可能な第3及び第4のフットプリントとを、上記基板の表面又は裏面に配設し、
互いに向き合う第1及び第2の突出電極部を、上記3端子コンデンサの第1及び第2の信号用外部電極の両上端部にそれぞれ突設し、
連結電極部を、その一方端部を上記基板の第1のフットプリント側に向けると共に他方端部を第2のフットプリント側に向けた状態で、第1及び第2のフットプリントの間に配設し、
上記3端子コンデンサの第1及び第2の信号用外部電極のそれぞれの上端部を上記基板の第1及び第2のフットプリントにそれぞれ接触させることにより、上記第1及び第2の突出電極部を連結電極部の上記一方端部及び他方端部にそれぞれ接触させた、
ことを特徴とする3端子コンデンサ実装構造。 - 請求項1に記載の3端子コンデンサ実装構造において、
上記連結電極部を、複数の部分電極部に分離すると共に、一以上の補助電極部を、上記第1及び第2の突出電極部の間に配設し、
上記第1及び第2の信号用外部電極のそれぞれの上端部を当該第1及び第2のフットプリントにそれぞれ接触させることにより、上記分離した複数の部分電極部同士を上記一以上の補助電極部を介して接続させた、
ことを特徴とする3端子コンデンサ実装構造。 - 上端部及び下端部をチップ体の上面縁部及び下面縁部にそれぞれ位置させた状態で当該チップ体の両端にそれぞれ形成され且つチップ体に内包された信号用内部電極にそれぞれ接続された第1及び第2の信号用外部電極と、上端部及び下端部を上記チップ体の上面縁部及び下面縁部にそれぞれ位置させた状態で当該チップ体の両側にそれぞれ形成され且つ上記信号用内部電極に対向するグランド用内部電極の両端にそれぞれ接続された第1及び第2のグランド用外部電極とを有する3端子コンデンサを、集積回路が表面に取り付けられる基板に実装する3端子コンデンサ実装構造であって、
上記集積回路の電源端子を接続するための第1のビアホールが接続され且つ上記3端子コンデンサの第1の信号用外部電極の上記上端部又は下端部がそれぞれ接触可能な第1のフットプリントと、上記電源端子とは別の電源端子を接続可能な第2のビアホールが接続されると共に電源が接続され且つ上記3端子コンデンサの第2の信号用外部電極の上記上端部又は下端部がそれぞれ接触可能な第2のフットプリントと、上記集積回路のグランド端子を接続するための第3及び第4のビアホールがそれぞれ接続され且つ上記3端子コンデンサの第1及び第2のグランド用外部電極の上記上端部又は下端部がそれぞれ接触可能な第3及び第4のフットプリントとを、上記基板の表面又は裏面に配設し、
互いに向き合う第1及び第2の突出電極部を、上記基板の第1及び第2のフットプリントにそれぞれ突設し、
連結電極部を、その一方端部を上記3端子コンデンサの第1の信号用外部電極側に向けると共に他方端部を第2の信号用外部電極側に向けた状態で、これら第1及び第2の信号用外部電極の上端部間に配設し、
上記第1及び第2の信号用外部電極のそれぞれの上端部を上記基板の第1及び第2のフットプリントにそれぞれ接触させることにより、上記第1及び第2のフットプリントの突出電極部を連結電極部の上記一方端部及び他方端部にそれぞれ接触させた、
ことを特徴とする3端子コンデンサ実装構造。 - 請求項3に記載の3端子コンデンサ実装構造において、
上記連結電極部を、複数の部分電極部に分離すると共に、一以上の補助電極部を、上記第1及び第2のフットプリントの間に配設し、
上記第1及び第2の信号用外部電極のそれぞれの上端部を当該第1及び第2のフットプリントにそれぞれ接触させることにより、上記分離した複数の部分電極部同士を上記一以上の補助電極部を介して接続させた、
ことを特徴とする3端子コンデンサ実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010284149A JP5679295B2 (ja) | 2010-12-21 | 2010-12-21 | 3端子コンデンサ実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010284149A JP5679295B2 (ja) | 2010-12-21 | 2010-12-21 | 3端子コンデンサ実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012134274A true JP2012134274A (ja) | 2012-07-12 |
JP5679295B2 JP5679295B2 (ja) | 2015-03-04 |
Family
ID=46649542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010284149A Active JP5679295B2 (ja) | 2010-12-21 | 2010-12-21 | 3端子コンデンサ実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5679295B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109494489A (zh) * | 2018-12-06 | 2019-03-19 | 京信通信系统(中国)有限公司 | 滤波集成式基站天线 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06349678A (ja) * | 1993-06-07 | 1994-12-22 | Tdk Corp | 貫通型コンデンサ及びそれを用いた電子装置並びに貫通型コンデンサの実装方法 |
JP2001015885A (ja) * | 1999-07-02 | 2001-01-19 | Murata Mfg Co Ltd | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 |
JP2003282347A (ja) * | 2002-03-22 | 2003-10-03 | Murata Mfg Co Ltd | コンデンサの実装構造 |
JP2010238755A (ja) * | 2009-03-30 | 2010-10-21 | Murata Mfg Co Ltd | ランド構造 |
WO2010137379A1 (ja) * | 2009-05-26 | 2010-12-02 | 株式会社村田製作所 | 3端子コンデンサ及び3端子コンデンサ実装構造 |
-
2010
- 2010-12-21 JP JP2010284149A patent/JP5679295B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06349678A (ja) * | 1993-06-07 | 1994-12-22 | Tdk Corp | 貫通型コンデンサ及びそれを用いた電子装置並びに貫通型コンデンサの実装方法 |
JP2001015885A (ja) * | 1999-07-02 | 2001-01-19 | Murata Mfg Co Ltd | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 |
JP2003282347A (ja) * | 2002-03-22 | 2003-10-03 | Murata Mfg Co Ltd | コンデンサの実装構造 |
JP2010238755A (ja) * | 2009-03-30 | 2010-10-21 | Murata Mfg Co Ltd | ランド構造 |
WO2010137379A1 (ja) * | 2009-05-26 | 2010-12-02 | 株式会社村田製作所 | 3端子コンデンサ及び3端子コンデンサ実装構造 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109494489A (zh) * | 2018-12-06 | 2019-03-19 | 京信通信系统(中国)有限公司 | 滤波集成式基站天线 |
CN109494489B (zh) * | 2018-12-06 | 2023-09-29 | 京信通信技术(广州)有限公司 | 滤波集成式基站天线 |
Also Published As
Publication number | Publication date |
---|---|
JP5679295B2 (ja) | 2015-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101025999B1 (ko) | 회로기판 장치 및 집적회로 장치 | |
KR100364967B1 (ko) | 적층 커패시터, 배선 기판, 및 고주파 회로 | |
JP4591559B2 (ja) | 平衡不平衡変換器及び増幅回路モジュール | |
WO2010137379A1 (ja) | 3端子コンデンサ及び3端子コンデンサ実装構造 | |
JP2009194096A (ja) | 部品内蔵基板、及びそれを用いた部品パッケージ | |
JP2022174322A (ja) | 積層セラミック電子部品及びその実装基板 | |
US6754064B2 (en) | Mounting structure for two-terminal capacitor and three-terminal capacitor | |
JP2005072311A (ja) | キャパシタ、多層配線基板及び半導体装置 | |
JP2007305642A (ja) | 多層回路基板及び電子装置 | |
JP5190811B2 (ja) | 電源モジュール | |
JP2012186251A (ja) | 3端子コンデンサおよびその実装構造 | |
JP2010232314A (ja) | 電子部品モジュール | |
JP2011054864A (ja) | コンデンサ実装構造 | |
US8027170B2 (en) | Substrate and electronic device using the same | |
EP2728976B1 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
JP5679295B2 (ja) | 3端子コンデンサ実装方法 | |
JP2008021771A (ja) | チップ形固体電解コンデンサ | |
JP4817110B2 (ja) | 多層回路基板及びicパッケージ | |
JP2004087524A (ja) | 回路基板およびこれを用いた電子機器 | |
JP2017208531A (ja) | コンデンサモジュール | |
JPWO2013125362A1 (ja) | 高周波スイッチモジュール | |
JP2006319004A (ja) | コンデンサ実装構造及び多層回路基板 | |
JP5384395B2 (ja) | 分布定数型ノイズフィルタ | |
JP2011243829A (ja) | 積層型電子部品 | |
JP4818303B2 (ja) | 積層チップ型高周波半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5679295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |