JP2012128424A - ディスプレイ駆動回路、及びその動作方法 - Google Patents

Abstract

【課題】ビットエラー率（ＢＥＲ）をテストするための別のテスト装置及びテスト環境が必要としないディスプレイ駆動回路を提供する。
【解決手段】ディスプレイパネルの複数のソースラインを駆動するソースドライバーと、前記ソースドライバーに映像データを伝送し、前記伝送された映像データが前記ディスプレイパネルを通じてディスプレイされるように前記ソースドライバーを制御するタイミングコントローラと、を含み、前記タイミングコントローラはビットエラー率をテストするための制御信号とテストパターンを前記ソースドライバーに伝送し、前記ソースドライバーは前記伝送された制御信号に応答して前記伝送されたテストパターンのビットエラー率をテストすることを特徴とする。
【選択図】図３

Description

本発明はディスプレイ駆動回路に係り、より詳しくはビットエラー率をテストできるディスプレイ駆動回路、及びその動作方法に関する。

最近、使用者装置は軽量化及び低電力化が要求される。このような要求を充足するために、使用者装置は陰極線管（ＣＲＴ：ｃａｔｈｏｄｅ−ｒａｙ ｔｕｂｅ）の代わりに液晶ディスプレイ装置（ＬＣＤ：ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）のようなフラットパネル（ｆｌａｔ ｐａｎｅｌ）ディスプレイ装置を普遍的に使用されている。フラットパネルディスプレイ装置は映像をディスプレイするためのディスプレイパネルを含み、ディスプレイパネルは複数個のピクセル（ｐｉｘｅｌｓ）で構成される。複数のピクセルはピクセルのゲートを選択するための複数のゲートラインと色相データ（即ち、階調データ）を伝達するための複数のソースラインとが交差する領域に各々形成される。

ディスプレイパネルに映像をディスプレイするためには、ゲートラインに制御信号を印加し、ソースラインに色相データを印加しなければならない。ディスプレイ駆動回路（ＤＤＩ：ｄｉｓｐｌａｙ ｄｒｉｖｅｒ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）はこのような制御信号と色相データとをディスプレイパネルに提供する。即ち、ディスプレイ駆動回路はシステムの中央処理装置から映像データを受信し、受信された映像データを制御信号と色相データとに変換してディスプレイパネルに提供する。

一方、サイズが大きく且つ鮮明な映像をディスプレイするために、大サイズ且つ高解像度のディスプレイパネルに関する研究及び開発が活発に進められている。このような大サイズディスプレイパネルにおいては、ディスプレイパネルに提供される制御信号と色相データとは長い伝送線路を通じて伝達されるので、信号遅延又は電磁波障害による誤謬が発生し得る。従って、ディスプレイパネルに提供される制御信号と色相データとが所定の誤謬率の範囲内で正常に伝達されたか否かを検査するビットエラー率テストが必要になるが、従来、このようなテストをより効率的に遂行するスキームを自身に備えるフラットパネルディスプレイ装置は提起されていなかった。

韓国特許公開第１０−２００６−００３７７５４号公報

本発明の目的はビットエラー率をテストできるディスプレイ駆動回路、及びその動作方法を提供することにある。

本発明によるディスプレイ駆動回路は、ディスプレイパネルの複数のソースラインを駆動するソースドライバーと、前記ソースドライバーに映像データを伝送し、前記伝送された映像データが前記ディスプレイパネルを通じてディスプレイされるように前記ソースドライバーを制御するタイミングコントローラと、を含み、前記タイミングコントローラはビットエラー率をテストするための制御信号とテストパターンを前記ソースドライバーに伝送し、前記ソースドライバーは前記伝送された制御信号に応答して前記伝送されたテストパターンのビットエラー率をテストすることを特徴とする。

一実施形態において、前記タイミングコントローラはデータをランダム化するためのスクランブラを含み、前記スクランブラは前記映像データをランダム化する。
一実施形態において、前記スクランブラは前記テストパターンをランダム化する。
一実施形態において、前記タイミングコントローラは前記テストパターンを生成するためのパターン生成器を含む。
一実施形態において、前記ソースドライバーはデスクランブラを含み、前記デスクランブラは前記伝送された映像データをデランダム化する。
一実施形態において、前記スクランブラは前記テストパターンをランダム化する。
一実施形態において、前記ソースドライバーは前記テストパターンの誤謬ビット数を検出するためのエラーカウンターを含む。
一実施形態において、前記ソースドライバーはビットエラー率テスト結果を、前記ディスプレイパネルを通じて出力する。
一実施形態において、前記ソースドライバーはビットエラー率テスト結果を、データポートを通じて外部に出力する。
一実施形態において、前記ディスプレイパネルのゲートラインを駆動するゲートドライバーをさらに含む。

本発明による、ディスプレイパネルの複数のソースラインを駆動するソースドライバーと前記ソースドライバーを制御するタイミングコントローラを含むディスプレイ駆動回路の動作方法は、前記タイミングコントローラと前記ソースドライバーとの間に伝送されるデータのビットエラー率をテストするための制御信号を伝送する段階と、前記ビットエラー率をテストするためのテストパターンを伝送する段階と、前記制御信号に応答して前記伝送されるテストパターンのビットエラー率をテストする段階と、を含むことを特徴とする。

一実施形態において、前記ソースドライバーと前記タイミングコントローラがビットエラー率テストモードで動作する場合、前記制御信号を伝送する段階、前記テストパターンを伝送する段階と、前記ビットエラー率をテストする段階と、を遂行する。
一実施形態において、映像データを伝送する段階と、前記伝送された映像データが前記ディスプレイパネルを通じてディスプレイされるように制御する段階と、をさらに含み、前記ソースドライバーと前記タイミングコントローラとが通常モードで動作する間に、前記映像データを伝送する段階と、前記制御する段階と、を遂行する。
一実施形態において、前記テストパターンをランダム化する段階をさらに含み、前記ランダム化する段階は前記テストパターンを伝送する段階以前に遂行する。
一実施形態において、前記ランダム化されたテストパターンをデランダム化する段階をさらに含み、前記デランダム化する段階は前記ビットエラー率をテストする段階以前に遂行する。
一実施形態において、ビットエラー率テスト結果を出力する段階をさらに含む。
一実施形態において、前記ビットエラー率テスト結果を出力する段階は前記ディスプレイパネルを通じて出力することを特徴とする。
一実施形態において、前記ビットエラー率テスト結果を出力する段階はデータポートを通じて前記ディスプレイ駆動回路の外部へ出力することを特徴とする。
一実施形態において、前記ビットエラー率テスト結果は前記伝送されるテストパターンのビットエラー率をテストする間に検出されたエラービット数を累積した結果であることを特徴とする。

本発明の実施形態による使用者装置は、ディスプレイパネルと、前記ディスプレイパネルを駆動するためのディスプレイ駆動回路と、前記ディスプレイパネルを通じて映像がディスプレイされるように前記ディスプレイ駆動回路を制御する中央処理装置と、を含み、前記ディスプレイ駆動回路は、ディスプレイパネルの複数のソースラインを駆動するソースドライバーと、前記ソースドライバーに映像データを伝送し、前記伝送された映像データが前記ディスプレイパネルを通じてディスプレイされるように前記ソースドライバーを制御するタイミングコントローラと、を含み、前記タイミングコントローラは前記中央処理装置の制御に応答してビットエラー率をテストするための制御信号とテストパターンを前記ソースドライバーに伝送し、前記ソースドライバーは前記伝送された制御信号に応答して前記伝送されたテストパターンのビットエラー率をテストする。

本発明によれば、ディスプレイ駆動回路が自立的にビットエラー率をテストできるので、ビットエラー率をテストするための別途のテスト装置及びテスト環境を構築するのにかかる費用を節減できる。
また、本発明によれば、ディスプレイ駆動回路が自立的にビットエラー率をテストできるので、ビットエラー率をテストするのに要する時間を節約できる。

本発明の実施形態によるフラットパネルディスプレイ装置を概略的に示すブロック図である。 図１のディスプレイパネルを構成する１つのピクセルに対する等価回路図である。 本発明の実施形態によるディスプレイ駆動回路のタイミングコントローラとソースドライバー各々の構成を概略的に示すブロック図である。 本発明の実施形態によるビットエラー率テストを遂行する間に伝送されるデータの流れを示す図面である。 本発明の実施形態によるビットエラー率テストを遂行する間に伝送される制御信号及びデータに対するタイミング図である。 本発明の実施形態によるビットエラー率テストを遂行した後のテスト結果を示すための方法を例示的に示す概念図である。 本発明の実施形態によるビットエラー率テストを遂行するディスプレイ駆動回路を含む使用者装置を例示的に示すブロック図である。

本発明の長所及び特徴、及びそれを達成する方法を、添付した図面を参照しながら、実施形態を通じて詳細に説明する。しかし、本発明はここで説明する実施形態に限定されず他の形態に具体化できる。即ち本実施形態は、本発明が属する技術分野で通常の知識を有する者が本発明の技術的思想を容易に実施できるようにする目的で提供される。
図面において、本発明の実施形態は図示した特定の形態に制限されず、説明を明確するために誇張されている場合がある。本明細書で使用する特定の用語は単に本発明を説明する目的で使用されており、何らかの意味限定乃至特許請求の範囲に記載された本発明の権利範囲を制限するために使用されてはいない。また、明細書で使用される‘含む’又は‘含む’に言及された構成要素、段階、動作、及び素子は、１つ以上の他の構成要素、段階、動作、及び素子の存在又は追加を意味する。

以下、図面を参照して本発明の実施形態について詳細に説明する。
図１は本発明の実施形態によるフラットパネルディスプレイ装置を概略的に示すブロック図である。図１を参照すれば、本発明の実施形態によるフラットパネルディスプレイ装置１００はディスプレイパネル１１０、タイミングコントローラ１３０、ゲートドライバー１５０、及びソースドライバー１７０を含む。

一般的にタイミングコントローラ１３０、ゲートドライバー１５０、及びソースドライバー１７０はディスプレイ駆動回路を構成する。これらの外にメモリコントローラとメモリ装置等を、ディスプレイ駆動回路はさらに包含し得る。ディスプレイ駆動回路はシステムの中央処理装置ＣＰＵから受信された映像データを制御信号と色相データとに変換してディスプレイパネル１１０に提供する。ここで、システムはディスプレイパネル１１０を通じて映像をディスプレイする使用者装置を意味する。

ディスプレイパネル１１０は映像を表示する複数のピクセル（図示せず）を含む。複数のピクセルは複数のゲートラインＧＬ０〜ＧＬｈ及び複数のソースラインＳＬ０〜ＳＬｉ、ＳＬｉ＋１〜ＳＬｊ、ＳＬｊ＋１〜ＳＬｋの交差によって定義される複数の領域に各々形成される。ピクセル各々は例えば、対応するゲートライン及びソースラインに連結されたスイッチング素子（図示せず）、スイッチング素子に連結された液晶キャパシター（図示せず）、及び格納キャパシター（図示せず）を包含する。ピクセルに対する説明は以下に図２を参照して詳細に行なう。

タイミングコントローラ１３０はシステムの中央処理装置ＣＰＵからビットエラー率テスト（ｂｉｔ ｅｒｒｏｒ ｒａｔｅ ｔｅｓｔ、以下、ＢＥＲテストという）制御信号ＢＥＲＴを受信する。タイミングコントローラ１３０はビットエラー率テスト制御信号ＢＥＲＴが活性化された場合、ＢＥＲテストを遂行するためのテストモードで動作する。反面、タイミングコントローラ１３０はＢＥＲテスト制御信号ＢＥＲＴが不活性化された場合、通常モードで動作する。

タイミングコントローラ１３０はシステムの中央処理装置ＣＰＵからＲＧＢインターフェイス信号（ＲＧＢ ｉｎｔｅｒｆａｃｅ ｓｉｇｎａｌｓ、以下、‘ＲＧＢ＿Ｉ／Ｆ信号’と称する）を受信する。ＲＧＢ＿Ｉ／Ｆ信号は制御信号及び映像信号を含む。例えば、複数のＲＧＢインターフェイス信号に含まれる複数の制御信号は垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、及びデータイネーブル信号ＤＥ等を包含する。タイミングコントローラ１３０は伝達された制御信号に基づいてディスプレイパネル１１０の駆動に必要である制御信号を各々のブロック（ゲートドライバー、ソースドライバー、メモリーコントローラー）に提供する。即ち、タイミングコントローラ１３０はフラットパネルディスプレイ装置１００の諸般の動作を制御する。

ここで、ＲＧＢ＿Ｉ／Ｆ信号に含まれる垂直同期信号ＶＳＹＮＣはディスプレイパネル１１０に１つのフレーム（ｆｒａｍｅ）をディスプレイするのに要する時間を指示する。また、水平同期信号ＨＳＹＮＣはディスプレイパネル１１０のゲートラインＧＬ０〜ＧＬｉの中で１つのゲートラインに連結されたピクセルをディスプレイするのに要する時間を指示する。従って、水平同期信号ＨＳＹＮＣは１つのゲートラインに連結されたピクセルの数に対応するパルスで構成される。そして、データイネーブル信号ＤＥはディスプレイパネル１１０のピクセルに映像データが提供されるのに要する時間を指示する。

ＲＧＢ＿Ｉ／Ｆ信号に含まれる映像信号はディスプレイパネル１１０のピクセルを通じてディスプレイされる色相データを包含する。このような映像信号はタイミングコントローラ１３０の制御に従ってメモリ装置（図示せず）に格納された後、ソースドライバー１７０に提供される。

ゲートドライバー１５０はタイミングコントローラ１３０の制御に従ってゲートラインＧＬ０〜ＧＬｈを駆動する。例えば、ゲートドライバー１５０はタイミングコントローラ１３０から提供される制御信号に応答してゲートラインＧＬ０〜ＧＬｈが順次的に活性化されるように制御する。ソースドライバー１７０はタイミングコントローラ１３０の制御に従ってソースラインＳＬ０〜ＳＬｋを駆動する。例えば、ソースドライバー１７０はタイミングコントローラ１３０から提供される制御信号に応答してメモリ装置（図示せず）から提供される映像データに基づいてソースラインＳＬ０〜ＳＬｋを駆動する。

ディスプレイパネル１１０のサイズが大きい場合に、ソースドライバー１７０は例えば、複数のソースドライバー１７０＿ａ、１７０＿ｂ、及び１７０＿ｃで構成される。これに従って、ソースラインＳＬ０〜ＳＬｋは複数のソースドライバー１７０＿ａ、１７０＿ｂ、及１７０＿ｃによって駆動される。例えば、ソースラインＳＬ０〜ＳＬｉはソースドライバー１７０＿ａによって、ソースラインＳＬｉ＋１〜ＳＬｊはソースドライバー１７０＿ｂによって、そして、ソースラインＳＬｊ＋１〜ＳＬｋはソースドライバー１７０＿ｃによって各々駆動される。

この時、タイミングコントローラ１３０から提供される制御信号と色相データとは、チャンネルＣＨａ、ＣＨｂ、及びＣＨｃを通じてソースドライバー１７０＿ａ、１７０＿ｂ、及び１７０＿ｃの各々に提供される。このようなチャンネルＣＨａ、ＣＨｂ、及びＣＨｃの長さはディスプレイパネル１１０の大きさに従って異なるようになる。即ち、ディスプレイパネル１１０のサイズが大きくなるほど、チャンネルの長さは長くなる。チャンネルの長さが長くなれば、長くなるほど、ソースドライバー１７０＿ａ、１７０＿ｂ、及び１７０＿ｃに提供される制御信号と色相データには、信号遅延又は電磁波障害による誤謬が発生し易くなる。

本発明の実施形態によるディスプレイ駆動回路はＢＥＲテストを自律的に遂行する。即ち、タイミングコントローラ１３０とソースドライバー１７０とは、チャンネルを通じて伝達されるデータが所定の誤謬率の範囲内で正常に伝達されたか否かをテストする。ディスプレイ駆動回路はＢＥＲテストの結果を、ディスプレイパネル１１０を通じてディスプレイする。又は、ＢＥＲテストの結果はソースドライバー１７０に格納された後、必要によって外部へ出力される。ディスプレイ駆動回路自身がＢＥＲテストを遂行できるので、ビットエラー率をテストするための別途のテスト装置及びテスト環境を必要としない。その結果、ＢＥＲテストを遂行するための費用及び時間を節約できる。

図２は図１のディスプレイパネルを構成する１つのピクセルに対する等価回路図である。
図２を参照すれば、ディスプレイパネル（図１の１１０参照）は互いに対向する下部表示板１１１と、上部表示板１１３と、それらの間にある液晶層１１６とを含む。

各々のピクセルはゲートラインＧＬとソースラインＳＬとに連結されたスイッチング素子Ｑと、スイッチング素子Ｑに連結された液晶キャパシターＣｌｃと、格納キャパシターＣｓｔとを含む。格納キャパシターＣｓｔは場合によっては省略することがある。

スイッチング素子Ｑは下部表示板１１１に具備されている薄膜トランジスター等の三端子素子である。スイッチング素子Ｑの制御端子はゲート信号（又は走査信号）を伝達するゲートラインＧＬと連結されているし、入力端子はソースラインＳＬと連結されているし、出力端子は液晶キャパシターＣｌｃ及び格納キャパシターＣｓｔと連結されている。

液晶キャパシターＣｌｃは下部表示板１１１の画素電極１１２と上部表示板１１３の共通電極１１５とを２つの端子とし、液晶層１１６は２つの電極１１２、１１５の誘電体として機能する。画素電極１１２はスイッチング素子Ｑと連結される。共通電極１１５は上部表示板１１３の全面に形成され、共通電圧が印加される。液晶キャパシターＣｌｃの補助的な役割を果たす格納キャパシターＣｓｔは下部表示板１１１に具備された別個の信号線（図示せず）と画素電極１１２が絶縁体を介して重畳されて成される。ここで、別個の信号線には共通電圧のような所定の電圧が印加される。

ディスプレイパネル１１０が色相を表示するために、複数のピクセル各々が基本色（ｐｒｉｍａｒｙ ｃｏｌｏｒ）の中１つを固有に表示するか（空間分割方式）、或いはピクセル各々が時間によって交互に基本色を表示する（時間分割方式）。即ち、ピクセル各々は基本色の空間的、時間的の和で望む色相を表示する。ここで、基本色の例としては、赤色（ｒｅｄ）、緑色（ｇｒｅｅｎ）、青色（ｂｌｕｅ）の３原色である。

図２に示したピクセルは空間分割の一例として、ピクセルが画素電極１１２に対応する上部表示板１１３の領域に基本色の中で１つを示す色フィルター１１４を含むことを例示的に示す。図２の例示とは異なり、色フィルター１１４は下部表示板１１１の画素電極１１２の上又は下に形成される場合もある。ディスプレイパネル１１０の外側面には光を偏光する少なくとも１つの偏光子（図示せず）が付着される。図２に図示されたピクセルは本発明の実施形態による例示的なピクセル構造を示す。しかし、ピクセルの構造はこれに限定されない。

図３は本発明の実施形態によるディスプレイ駆動回路のタイミングコントローラとソースドライバー各々の構成を概略的に示すブロック図である。図３を参照すれば、タイミングコントローラ１３０は制御ロジック１３１、パターン発生器１３２、マルチプレクサー１３３、及びスクランブラ１３４を含む。そして、ソースドライバー１７０は制御ロジック１７１、デスクランブラ１７２、デマルチプレクサー１７３、エラーカウンター１７４、及びレジスター１７５を含む。

チャンネルＣＨを通じて伝送されるデジタル信号はデータパターンに従って電磁波障害（ＥＭＩ：ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）に影響を受ける。従って、チャンネルＣＨを通じて伝送されるデータは電磁波障害に影響を受けないようにランダム化（又はスクランブルリング）処理される。即ち、タイミングコントローラ１３０はソースドライバー１７０に提供されるデータを、スクランブラ１３４を通じてランダム化し、これをソースドライバー１７０に伝送する。そして、ソースドライバー１７０は伝送されたデータを、デスクランブラ１７２を通じてデランダム化して処理する。

本発明の実施形態によれば、タイミングコントローラ１３０とソースドライバー１７０とは、通常モード又はＢＥＲテストモードのいずれかのモードで動作する。タイミングコントローラ１３０とソースドライバー１７０とは、通常モード動作の時、ディスプレイパネル（図１の１１０参照）を駆動するための制御信号と色相データとを送受信する。反面、タイミングコントローラ１３０とソースドライバー１７０とは、ＢＥＲテスト動作の時、ビットエラー率をテストするための制御信号とテストパターンとを送受信する。

タイミングコントローラ１３０とソースドライバー１７０との通常モードにおける動作を以下に説明する。

タイミングコントローラ１３０の制御ロジック１３１はピクセルデータがスクランブラ１３４に提供されるようにマルチプレクサー１３３を制御する。ここで、ピクセルデータはディスプレイパネル１１０を駆動するための色相データを含む。スクランブラ１３４は制御ロジック１３１の制御に従ってピクセルデータをランダム化する。ランダム化されたピクセルデータはチャンネルＣＨを通じてソースドライバー１７０に伝送される。

ソースドライバー１７０のデスクランブラ１７２は制御ロジック１７１の制御に従って伝送されたデータをデランダム化する。ソースドライバー１７０の制御ロジック１７１はデランダム化されたピクセルデータがレジスター１７５に提供されるようにデマルチプレクサー１７３を制御する。レジスター１７５に一時的に格納されたピクセルデータは制御ロジック１７１の制御に従って各々のソースラインに提供される。

タイミングコントローラ１３０とソースドライバー１７０とのＢＥＲテストモードにおける動作を以下に説明する。

タイミングコントローラ１３０の制御ロジック１３１はビットエラー率（ＢＥＲ）をテストするためのテストパターンが発生されるようにパターン発生器１３２を制御する。生成されたテストパターンはマルチプレクサー１３３を通じてスクランブラ１３４に提供される。この時、制御ロジック１３１は生成されたテストパターンがスクランブラ１３４に提供されるようにマルチプレクサー制御信号ＢＥＲＴ＿ＴＣを制御する。スクランブラ１３４は制御ロジック１３１の制御に従ってテストパターンをランダム化する。ランダム化されたテストパターンは制御ロジック１３１の制御に従ってチャンネルＣＨを通じてソースドライバー１７０に伝送される。

このようなタイミングコントローラ１３０の動作によって、擬似ランダムバイナリシークェンス（ＰＲＢＳ、ｐｓｅｕｄｏ ｒａｎｄｏｍ ｂｉｎａｒｙ ｓｅｑｕｅｎｃｅ）テストパターンがソースドライバー１７０に伝送される。タイミングコントローラ１３０からソースドライバー１７０に伝送されるデータに誤謬が存在するか否かを判断するためには、実際データ（ｒｅａｌ ｄａｔａ）を利用して誤謬を測定することが望ましいが、誤謬測定において非効率的であるため、擬似ランダムバイナリシークェンス（ＰＲＢＳ）テストパターンが使用される。

ＢＥＲテストを遂行するためのテストパターンがソースドライバー１７０に伝送されると、ソースドライバー１７０は伝送されたテストパターンを分析して伝送されたデータに誤謬が存在するか否かを判断する。ソースドライバー１７０の制御ロジック１７１は伝送されたデータがＢＥＲテストを遂行するためのデータであるか否かを判断してソースドライバー１７０の各構成ブロックを制御する。このような制御ロジック１７１の判断方法は図４を通じて詳細に説明される。

ソースドライバー１７０のデスクランブラ１７２は制御ロジック１７１の制御に従って伝送されたデータをデランダム化する。デランダム化されたデータはパターン発生器１３２で発生されたテストパターンと同一である。デランダム化されたテストパターンはデマルチプレクサー１７３を通じてエラーカウンター１７４に提供される。この時、制御ロジック１７１はデランダム化されたテストパターンがエラーカウンター１７４に提供されるようにデマルチプレクサー制御信号ＢＥＲＴ＿ＳＤを制御する。

エラーカウンター１７４は制御ロジック１７１の制御に従って伝送されたテストパターンに誤謬があるか否かを判断する。即ち、エラーカウンター１７４は伝送されたテストパターンの中で期待値と相異なるデータ値をカウントする。例えば、エラーカウンター１７４は伝送されたテストパターンの全てデータ値がデータ‘０’に期待される場合に、データ‘１’の数をカウントする。エラーカウンター１７４がカウントした誤謬ビット数は、ＢＥＲテスト結果として、必要によって外部へ出力されるか、或いはディスプレイパネル１１０へ出力され得る。このようなＢＥＲテスト結果を出力する方法は図６を通じて詳細に説明する。

本発明の実施形態によるディスプレイ駆動回路はＢＥＲテストを自律的に遂行する。即ち、タイミングコントローラ１３０とソースドライバー１７０とは、チャンネルを通じて伝達されるデータが所定の誤謬範囲内で正常に伝達されたか否かをテストする。ディスプレイ駆動回路自身がＢＥＲテストを遂行できるので、ビットエラー率をテストするための別途のテスト装置及びテスト環境を必要としない。その結果、ＢＥＲテストを遂行するための費用及び時間が節約される。

図４は本発明の実施形態によるＢＥＲテストを遂行する間に伝送されるデータの流れを示す図面である。
図４を参照すれば、１つのゲートラインＧＬに連結されたピクセル数程度のＢＥＲテストパターンが伝送される流れを示す。一般的にタイミングコントローラ（図１の１３０参照）からソースドライバー（図１の１７０）に伝送されるデータは１つのゲートラインＧＬに連結されたピクセル数に対応するデータサイズを有する。従って、ＢＥＲテストを進行する間に伝送されるデータもやはり同一のサイズを有する。

タイミングコントローラ１３０とソースドライバー１７０とがＢＥＲテストモードで動作するとき、タイミングコントローラ１３０からソースドライバー１７０に伝送されるデータは制御信号とテストパターンとに大きく分類される。制御信号は１つのゲートラインに対応されるデータであることを表示するライン開始信号（ＳＯＬ：ｓｔａｒｔ ｏｆ ｌｉｎｅ）、複数の環境設定信号（ｃｏｎｆｉｇｕｒａｔｉｏｎ ｓｉｇｎａｌｓ）、及び、伝送待機時間を表示する待機信号、ＷａｉｔとＨＢＰ、を包含する。制御信号はソースドライバー１７０の制御ロジック１７１に提供される。

ライン開始信号ＳＯＬがタイミングコントローラ１３０からソースドライバー１７０に伝送されることによってＢＥＲテストを遂行するためのデータ伝送が開始される。次に、複数の環境設定信号（ｃｏｎｆｉｇｕｒａｔｉｏｎ ｓｉｇｎａｌｓ）が伝送され、このような環境設定信号はＢＥＲテストを設定するための信号を包含する。

例示的に、ＢＥＲテストを設定するための信号はＢＥＲテスト開始信号ＢＥＲＥＮ、デスクランブラ信号ＤＳＥＮ、及びデスクランブラリセット信号ＤＳＲＳＴを含む。ソースドライバー（図３の１７０参照）の制御ロジック１７１は活性化されたＢＥＲテスト開始信号ＢＥＲＥＮが伝送されると、ＢＥＲテストを実行するように各構成ブロックを制御する。ソースドライバー１７０の制御ロジック１７１は不活性化されたＢＥＲテスト信号ＢＥＲＥＮが伝送されるまでＢＥＲテストを実行するように各構成ブロックを制御する。

ソースドライバー１７０の制御ロジック１７１は活性化されたデスクランブラ信号ＤＳＥＮが伝送されると、デスクランブラ１７２が動作するように制御する。そして、ソースドライバー１７０の制御ロジック１７１は活性化されたデスクランブラリセット信号ＤＳＲＳＴが伝送されると、デスクランブラ１７２が初期化されるように制御する。

環境設定信号が伝送されてＢＥＲテストを遂行するための環境設定が完了すると、テストパターンが伝送される。テストパターンが伝送された後、待機信号、ＷａｉｔとＨＢＰが伝送される。このような待機信号、ＷａｉｔとＨＢＰは、タイミングコントローラ１３０とソースドライバー１７０とが通常モード動作の時、ディスプレイパネル（図１の１１０参照）を駆動するためのダミー時間（ｄｕｍｍｙ ｔｉｍｅ）を表示する信号である。

本発明の実施形態において、ＢＥＲテストを設定するための信号ＢＥＲＥＮ、ＤＳＥＮ、及びＤＳＲＳＴは環境設定信号に含まれてタイミングコントローラ１３０からソースドライバー１７０に伝送される。しかし、別の実施形態では、このようなＢＥＲテストを設定するための信号ＢＥＲＥＮ、ＤＳＥＮ、及びＤＳＲＳＴは別に割当された信号線を通じて伝送される。

図５は本発明の実施形態によるビットエラー率テストを遂行する間に伝送される制御信号及びデータに対するタイミング図である。
タイミングコントローラ（図３の１３０参照）がＢＥＲテストモードで動作するとき、スクランブラ１３４はスクランブラ信号ＳＥＮに応答して活性化され、ＢＥＲテストを遂行するためのデータ伝送が開始される。スクランブラ１３４が活性化されると、実際データに類似する擬似ランダムバイナリシークェンス（ＰＲＢＳ）テストパターンが伝送される。

タイミングコントローラ１３０からソースドライバー（図３の１７０参照）に活性化されたＢＥＲテスト開始信号ＢＥＲＥＮが伝送されると（ｔ１時点）、ソースドライバー１７０はＢＥＲテストモードで動作する。ソースドライバー１７０は不活性化されたＢＥＲテスト開始信号ＢＥＲＥＮが伝送される時まで、ＢＥＲテストモードで動作する。

ソースドライバー１７０のデスクランブラ１７２は活性化されたデスクランブラ信号ＤＳＥＮが伝送されると（ｔ１時点）、伝送されるデータをデランダム化（又はデスクランブリング）処理する。デスクランブラ１７２は不活性化されたデスクランブラ信号ＤＳＥＮが伝送される時まで、この動作を遂行する。そして、デスクランブラ１７２はデスクランブラリセット信号ＤＳＲＳＴに応答して初期化される。エラーカウンター１７４もやはりカウント信号ＣＮＴＥＮに応答して活性化される。

ＢＥＲテスト動作を遂行するための環境設定が完了すると、テストパターンが伝送される（ｔ２時点から）。先に説明したように、ＢＥＲテストが進行する間に伝送される各々のテストパターンは１つのゲートラインＧＬに連結されたピクセル数に対応するデータサイズを有する。先ず、ディスプレイパネル（図１の１１０参照）の第１番目ゲートラインＧＬ０に連結されたピクセルに提供されるべきテストパターンが伝送される（ｔ２〜ｔ３区間）。その後に、次のゲートラインに連結されたピクセルに提供されるテストパターンが順次伝送される。最後に、ディスプレイパネル１１０の最後ゲートラインＧＬｈに連結されたピクセルに提供されるテストパターンが伝送される（ｔ４〜ｔ５区間）。エラーカウンター１７４は、伝送されたテストパターンの誤謬をカウントする（ｔ２〜ｔ５区間）。

全てのテストパターンが伝送されると（ｔ５時点）、タイミングコントローラ１３０のスクランブラ１３４は不活性化される。また、タイミングコントローラ１３０からソースドライバー１７０に不活性化されたＢＥＲテスト開始信号ＢＥＲＥＮと不活性化されたデスクランブラ信号ＤＳＥＮとが伝送される。その結果、ＢＥＲテストを遂行するためのデータ伝送は完了する。

図５においては、例示的に、１つのフレームに該当する大きさのテストパターンが伝送されたが（即ち、第１番目ゲートラインから最後ゲートラインまでのテストパターン）、ＢＥＲテストを遂行するためのテストパターンのサイズはこれに限定されない。ＢＥＲテストを遂行するためのテストパターンの大きさはテスト環境、テスト方法等によって多様に変更できる。また、テストパターンは誤謬測定に適合するデータを組み合わせて多様に構成され得る。

図６は本発明の実施形態によるＢＥＲテストを遂行した後のテスト結果を示すための方法を例示的に示す概念図である。
ソースドライバー（図３の１７０参照）のエラーカウンター１７４がカウントした誤謬ビット数は、ＢＥＲテストの結果として、必要によって外部へ出力されるか、或いはディスプレイパネル（図１の１１０参照）へ出力される。図６を参照すれば、ＢＥＲテスト結果をディスプレイパネル１１０に出力する方法を例示的に示す。図６において、説明を簡略化するために、ディスプレイパネル１１０は４５ｘ２０の解像度を有すると仮定する。

ディスプレイパネル１１０の領域Ａ、Ｂ、及びＣはソースドライバー図１の１７０＿ａ、１７０＿ｂ、及び１７０＿ｃ各々によって駆動される。ソースドライバー１７０＿ａ、１７０＿ｂ、及び１７０＿ｃ各々はタイミングコントローラ（図１の１３０）から伝送されたＢＥＲテストパターンに対して誤謬ビットを各々カウントする。各々のソースドライバー１７０＿ａ、１７０＿ｂ、及び１７０＿ｃがカウントした誤謬ビット数は、ＢＥＲテストが終了する時まで累積される。累積された最終誤謬ビット数はディスプレイパネル１１０のカラムラインを通じて出力される。ここで、ディスプレイパネル１１０のカラムラインは１つのソースラインＳＬに連結されたピクセルを意味する。

図６を参照して例えば、ソースドライバー１７０＿ａは伝送されたＢＥＲテストパターンに対して３つの誤謬ビットＥをカウントし、３つのカラムライン（即ち、ソースラインＳＬ０〜ＳＬ２）に連結されたピクセルが任意の特定色を表示するように制御する。また、ソースドライバー１７０＿ｂは伝送されたＢＥＲテストパターンに対して７つの誤謬ビットＥをカウントし、７つのカラムライン（即ち、ソースラインＳＬ１５〜２１）に連結されたピクセルが任意の特定色を表示するように制御する。また、ソースドライバー１７０＿ｃは伝送されたＢＥＲテストパターンに対して５つの誤謬ビットＥをカウントし、５つのカラムライン（即ち、ソースラインＳＬ３０〜ＳＬ３４）に連結されたピクセルが任意の特定色を表示するように制御する。

図６において、ＢＥＲテスト結果がディスプレイパネル１１０に出力される１つの方法を例示したが、ＢＥＲテスト結果を処理する方法はこれに限定されない。ＢＥＲテスト結果はディスプレイパネル１１０を通じて多様な方法で出力され得る。また、ＢＥＲテスト結果はソースドライバー１７０内部に一次的に格納された後、必要によってソースドライバー１７０外部へ出力され得る。例えば、ソースドライバー１７０に連結されたデータポートを通じて外部へ出力され得る。

図７は本発明の実施形態によるＢＥＲテストを遂行するディスプレイ駆動回路を含む使用者装置を例示的に示すブロック図である。図７を参照すれば、使用者装置１０００はディスプレイパネル１６００を通じて映像をディスプレイする電子装置として例示される。使用者装置１０００は中央処理装置（ＣＰＵ）１１００、メモリ装置（ｍｅｍｏｒｙ ｄｅｖｉｃｅ）１２００、音声ユニット（ａｕｄｉｏ ｕｎｉｔ）１３００、電源供給器（ｐｏｗｅｒ ｓｕｐｐｌｙ）１４００、ディスプレイ駆動回路（ｄｉｓｐｌａｙ ｄｉｒｖｅｒ ＩＣ）１５００、及びディスプレイパネル（ｄｉｓｐｌａｙ ｐａｎｅｌ）１６００を含む。

中央処理装置１１００は使用者装置１０００の全般的な動作を制御する。例えば、中央処理装置１１００は電源が供給されると、使用者装置１０００のブーティング過程を制御する。また、中央処理装置１１００は使用者の動作設定によって各構成要素を活性化する。中央処理装置１１００は使用者装置１０００を制御するためのファームウェア（ｆｒｉｍｗａｒｅ）を駆動するように構成される。このようなファームウェアはメモリ装置１２００のワーキングメモリにローディングされて駆動される。

メモリ装置１２００はＤＲＡＭのような揮発性メモリ装置、そしてＲＯＭ、フラッシュメモリ装置のような不揮発性メモリ装置を包含する。メモリ装置１２００には使用者装置１０００の駆動に必要なデータが格納される。例えば、メモリ装置１２００には使用者装置１０００を駆動するためのＯＳ（オペレーティングシステム）、アプリケーションプログラム、及び／又はファームウェアが格納される。また、メモリ装置１２００に含まれる揮発性メモリ装置には中央処理装置１１００の制御に従ってこのようなＯＳ、アプリケーションプログラム、及び／又はファームウェアがローディングされる。

音声ユニット１３００はスピーカー（ＳＰＫ）を含む。音声ユニット１３００は中央処理装置１１００の制御に従って音声データを再生する。電源供給器１４００は使用者装置１０００の駆動に必要とする電力を供給する。使用者装置１０００がモバイル電子装置のように携帯用で構成される場合、電源供給器１４００はバッテリーのような小型電源で構成され得る。

ディスプレイ駆動回路１５００は中央処理装置１１００から映像信号を受信する。ディスプレイ駆動回路１５００は受信した映像信号を使って色相データを生成し、生成した色相データをディスプレイパネル１６００に提供する。ディスプレイパネル１６００は提供された映像データをディスプレイする。

本発明の実施形態によれば、ディスプレイ駆動回路１５００はＢＥＲテストを自律的に遂行する。即ち、ディスプレイ駆動回路１５００に含まれるタイミングコントローラとソースドライバーとは、チャンネルを通じて伝達されるデータが所定の誤謬範囲内で正常に伝達されたか否かをテストする。ディスプレイ駆動回路１５００はＢＥＲテスト結果を、ディスプレイパネル１６００を通じてディスプレイする。又は、ディスプレイ駆動回路１５００に一時的に格納されたＢＥＲテスト結果は、必要によって外部へ出力され得る。ディスプレイ駆動回路１５００がＢＥＲテストを遂行できるので、ビットエラー率をテストするための別途のテスト装置及びテスト環境を必要としない。その結果、ＢＥＲテストを遂行するための費用及び時間が節約される。

図示していないが、使用者装置１０００は使用者の制御信号を受信するための入力部、音声信号、画像信号、及び各種データを送受信するための無線部等をさらに包含できる。

以上、本発明について具体的な実施形態を通じて説明したが、本発明はその範囲から逸脱しない限度内で様々に変形できる。従って本発明の範囲は、上述した実施形態に限定されてはならず、後述する特許請求の範囲及びこれと均等なものによって定めなければならない。即ち、本発明の範囲又は技術的思想を逸脱することなく本発明の構成は多様に修正乃至変更できる。

１００ フラットパネルディスプレイ装置
１１０ ディスプレイパネル
１１１ 下部表示板
１１２ 画素電極
１１３ 上部表示板
１１４ 色フィルター
１１５ 共通電極
１１６ 液晶層
１３０ タイミングコントローラ
１３１ 制御ロジック
１３２ パターン発生器
１３３ マルチプレクサー
１３４ スクランブラ
１５０ ゲートドライバー
１７０ ソースドライバー
１７１ 制御ロジック
１７２ デスクランブラ
１７３ デマルチプレクサー
１７４ エラーカウンター
１７５ レジスター
１０００ 使用者装置
１１００ 中央処理装置（ＣＰＵ）
１２００ メモリ装置
１３００ 音声ユニット
１４００ 電源供給器
１５００ ディスプレイ駆動回路
１６００ ディスプレイパネル

Claims (10)

1. ディスプレイパネルの複数のソースラインを駆動するソースドライバーと、
   前記ソースドライバーに映像データを伝送し、前記伝送された映像データが前記ディスプレイパネルを通じてディスプレイされるように前記ソースドライバーを制御するタイミングコントローラと、を含み、
   前記タイミングコントローラはビットエラー率をテストするための制御信号とテストパターンとを前記ソースドライバーに伝送し、
   前記ソースドライバーは前記伝送された制御信号に応答して前記伝送されたテストパターンのビットエラー率をテストすることを特徴とするディスプレイ駆動回路。
2. 前記タイミングコントローラはデータをランダム化するためのスクランブラを含み、前記スクランブラは前記映像データをランダム化することを特徴とする請求項１に記載のディスプレイ駆動回路。
3. 前記スクランブラは前記テストパターンをランダム化することを特徴とする請求項２に記載のディスプレイ駆動回路。
4. 前記ソースドライバーはデスクランブラを含み、前記デスクランブラは前記伝送された映像データをデランダム化することを特徴とする請求項１に記載のディスプレイ駆動回路。
5. 前記デスクランブラは前記伝送されたテストパターンをデランダム化することを特徴とする請求項４に記載のディスプレイ駆動回路。
   
6. ディスプレイパネルの複数のソースラインを駆動するソースドライバーと前記ソースドライバーを制御するタイミングコントローラとを含むディスプレイ駆動回路の動作方法において、
   前記タイミングコントローラと前記ソースドライバーとの間に伝送されるデータのビットエラー率をテストするための制御信号を伝送する段階と、
   前記ビットエラー率をテストするためのテストパターンを伝送する段階と、
   前記制御信号に応答して前記伝送されるテストパターンのビットエラー率をテストする段階と、を含むことを特徴とする動作方法。
7. 前記ソースドライバーと前記タイミングコントローラがビットエラー率テストモードで動作する場合、前記制御信号を伝送する段階、前記テストパターンを伝送する段階、及び前記ビットエラー率をテストする段階を遂行することを特徴とする請求項６に記載の動作方法。
8. 前記テストパターンをランダム化する段階をさらに含み、
   前記ランダム化する段階は前記テストパターンを伝送する段階以前に遂行することを特徴とする請求項６に記載の動作方法。
9. 前記ランダム化されたテストパターンをデランダム化する段階をさらに含み、
   前記デランダム化する段階は前記ビットエラー率をテストする段階以前に遂行することを特徴とする請求項８に記載の動作方法。
10. ビットエラー率テスト結果を出力する段階をさらに含むことを特徴とする請求項６に記載の動作方法。

Images