JP2006186521A

JP2006186521A - チューナのビットエラーレート（ｂｅｒ）測定の方法および装置

Info

Publication number: JP2006186521A
Application number: JP2004376096A
Authority: JP
Inventors: Akira Yasumoto; 明安本; Susumu Akata; 進赤田; Minoru Nishiyama; 稔西山
Original assignee: Leader Electronics Corp
Current assignee: Leader Electronics Corp
Priority date: 2004-12-27
Filing date: 2004-12-27
Publication date: 2006-07-13
Also published as: US20060143549A1

Abstract

【課題】アウトオブバンド・チューナのためのビットエラーレート（ＢＥＲ）測定装置を提供する。
【解決手段】ＢＥＲ測定装置は、ＰＲＢＳ（疑似ランダム・ビット列）を含むトランスポート・ストリームを使用して、アウトオブバンド・チューナ１のＢＥＲ測定をするためのテスト信号を発生する。１実施形態では、送信のためのトランスポート・ストリームを含むテスト信号を発生するＢＥＲテスト信号発生器２を備える。また、ＢＥＲテスト信号発生器２からのテスト信号に応答してチューナ１が発生した受信テスト信号から、ＢＥＲを検出するＢＥＲ検出器４を備える。１実施形態では、テスト信号発生器２は、第１ＰＲＢＳを発生するＰＲＢＳ発生器２０と、第１ＰＲＢＳをトランスポート・ストリーム形態にフレーム化することにより、送信トランスポート・ストリームを発生するトランスポート・ストリーム・フレーム化回路２２とを備える。
【選択図】図１

Description

本発明は、ビットエラーレート（ＢＥＲ）測定の分野、特にデジタル放送用チューナ等のチューナのＢＥＲ測定に関するものである。

米国のデジタル放送方式(Digital Television Standard, Revision B A/53B)においては、複数のインバンド・チャンネル(57MHz ~ 870MHz)と、これとは別に１つのアウトオブバンドのチャンネル(70MHz ~ 130MHz)が設けられている。これに対応して、米国のデジタル放送用のチューナは、インバンド・チューナとアウトオブバンド・チューナの双方を備えている。このチューナのビットエラーレート（ＢＥＲ）測定においては、インバンド・チューナ部分は、トランスポート・ストリーム（ＴＳ）形態のデータが伝送されるため、従来通り、疑似ランダム・ビット列（ＰＲＢＳ）を含むトランスポート・ストリーム（ＴＳ）形態のテスト信号を使用したＢＥＲ測定が行われている。一方、アウトオブバンド・チャンネルの場合、伝送される信号の形態についての規格がなく、任意の形態の信号を送ることができるため、ＰＲＢＳをテスト信号として使用したＢＥＲ測定が行われている（非特許文献１）。
キクスイ・ナレッジ・プラザ、"ビットエラーレートメータＫＢＭ６０１０について"、「online」、菊水電子株式会社、「２００４年１２月１日検索」、インターネット<URL:http://www.kikusui.co.jp/knowledgeplaza/BER＿meter/BER＿meter＿j.html>

本発明の目的は、アウトオブバンド・チューナのためのビットエラーレート（ＢＥＲ）測定方法および装置を提供することである。
本発明の別の目的は、アウトオブバンド・チューナを含むデジタル放送用チューナのためのＢＥＲ測定方法および装置を提供することである。

本発明の他の目的および利点は、以下の実施形態の詳細な説明から明かとなる。

本発明の１つの形態によるＢＥＲ測定方法は、疑似ランダム・ビット列（ＰＲＢＳ）を含むトランスポート・ストリームを使用して、アウトオブバンド・チューナのＢＥＲ測定をするためのテスト信号を発生する。

本発明の別の形態によれば、ＢＥＲ測定方法は、送信のためのトランスポート・ストリームを含む前記テスト信号を発生するステップであって、該テスト信号は、前記チューナに供給される、前記のステップと、受信テスト信号からＢＥＲを検出するステップであって、前記受信テスト信号は、前記テスト信号に応答して前記チューナが発生したものである、前記のステップと、
を含むようにできる。この場合、前記のテスト信号を発生するステップは、第１ＰＲＢＳを発生するステップと、前記第１ＰＲＢＳをトランスポート・ストリーム形態にフレーム化することにより、前記送信トランスポート・ストリームを発生するステップと、を含み、前記テスト信号が前記送信トランスポート・ストリームを含むようにすることができる。あるいは、前記のテスト信号を発生するステップは、前記テスト信号を発生するためのデータを格納したメモリから、前記データを読み出して前記テスト信号を発生するステップ、を含むようにすることもができる。また、前記のＢＥＲを検出するステップは、前記受信テスト信号から検出した受信されたトランスポート・ストリームを、基準のトランスポート・ストリームと比較して、ビット・エラーを検出したときにビット・エラー信号を発生するステップ、を含むようにできる。

本発明のさらに別の形態によるＢＥＲ測定装置は、疑似ランダム・ビット列（ＰＲＢＳ）を含むトランスポート・ストリームを使用して、アウトオブバンド・チューナのＢＥＲ測定をするためのテスト信号を発生する。

本発明のさらに別の形態によれば、ＢＥＲ測定装置は、送信のためのトランスポート・ストリームを含む前記テスト信号を発生するＢＥＲテスト信号発生器であって、該テスト信号は、前記チューナに供給される、前記のテスト信号発生器と、受信テスト信号からＢＥＲを検出するＢＥＲ検出器であって、前記受信テスト信号は、前記ＢＥＲテスト信号発生器からの前記テスト信号に応答して前記チューナが発生したものである、前記のＢＥＲ検出器と、を備えるようにできる。

本発明に別の形態によれば、前記テスト信号発生器は、第１ＰＲＢＳを発生するＰＲＢＳ発生器と、前記第１ＰＲＢＳをトランスポート・ストリーム形態にフレーム化することにより、前記送信トランスポート・ストリームを発生するトランスポート・ストリーム・フレーム化回路と、を含むことができる。あるいは、前記テスト信号発生器は、前記テスト信号を発生するためのデータを格納したメモリと、該メモリからの前記データを読み出して前記テスト信号を発生する制御器と、を含むようにできる。また、前記ＢＥＲ検出器は、前記受信テスト信号から検出した受信されたトランスポート・ストリームを、基準のトランスポート・ストリームと比較して、ビット・エラーを検出したときにビット・エラー信号を発生するトランスポート・ストリーム比較器と、前記ビット・エラー信号をカウントするエラー・カウンタと、を備えるようにできる。

本発明の別の形態による、デジタル放送用チューナのＢＥＲ測定装置は、デジタル放送用チューナに含まれたインバンド・チューナとアウトオブバンド・チューナ双方のＢＥＲ測定をするためのテスト信号として、ＰＲＢＳ（疑似ランダム・ビット列）を含むトランスポート・ストリームを使用する。

本発明によれば、アウトオブバンド・チューナについて、ＴＳ形態におけるＢＥＲ測定を行うことができる。また、インバンド・チューナとアウトオブバンド・チューナを含むデジタル放送用チューナについて、インバンド・チューナとアウトオブバンド・チューナの双方のＢＥＲ測定を、同じテスト信号を使って行うこともできる。

本発明の他の目的および効果については、以下の実施形態の詳細な説明から明らかとなる。

次に、本発明の実施形態について、図面を参照して詳細に説明する。
図１は、本発明の１実施形態によるビットエラーレート（ＢＥＲ）測定装置をブロック図で示している。このＢＥＲ測定装置Ａは、図示のように、被測定対象のデジタル放送用チューナ１のアウトオブバンド・チューナ部分のＢＥＲ測定を行うため、ＢＥＲテスト信号発生器２と、ＢＥＲ検出器４とを備えている。テスト信号発生器２は、第１疑似ランダム・ビット列（ＰＲＢＳ）発生器２０と、ＭＰＥＧ−２ＴＳ（トランスポート・ストリーム）フレーム化回路２２と、処理回路２４とを備えている。また、ＢＥＲ検出器４は、ＴＳ（トランスポート・ストリーム）検出器４０と、基準ＴＳ発生器４２と、ＴＳ比較器４４と、エラー・カウンタ４６とを備えている。

詳細には、デジタル放送用チューナ１は、インバンド・チューナとアウトオブバンド・チューナを備えており、そして本実施形態のＢＥＲ測定装置Ａにより測定するチューナ部分は、アウトオブバンド・チューナである。このアウトオブバンド・チューナ部分のＢＥＲ測定のため、ＰＲＢＳ発生器２０は、ＰＲＢＳを発生する任意の既知の回路であって、例えばＰＮ２３のパターンのビット列を発生する。発生されたＰＲＢＳは、ＴＳフレーム化回路２２の入力に結合され、そしてこの回路２２では、ＰＲＢＳをデータ部分に組み込んだＴＳパケットを生成する。この回路２２では、必要に応じてヌルのデータを含むヌル・パケットを生成することができる。発生されたＴＳパケットは、処理回路２４の入力に結合され、そしてこの処理回路は、チューナ１への印加のために必要な処理、例えば、変調、およびノイズ付加の一方または双方を行う。また、チューナへの印加に周波数変換が必要な場合には、この処理も行う。尚、ノイズ付加は、Ｃ／Ｎ比を与えるために行う。このようにして生成されたテスト信号は、チューナ１のアウトオブバンド・チューナの入力に印加され、そしてこの印加に応答して、アウトオブバンド・チューナから、受信出力が発生される。

このアウトオブバンド・チューナからの受信出力を受ける入力をもつＢＥＲ検出器４においては、ＴＳ検出器４０がその受信出力を入力に受け、そしてこの検出器は、受信出力から受信したＴＳを検出して出力する。この検出された受信ＴＳ出力は、基準ＴＳ発生器４２の入力に供給される。基準ＴＳ発生器４２は、第２ＰＲＢＳ発生器４２０とＴＳフレーム化回路４２２を備えている。すなわち、受信ＴＳ出力を受けるＰＲＢＳ発生器４２０は、内部で、テスト信号発生器２内のＰＲＢＳ発生器２０で発生されるのと同じデータ生成シーケンスをもつ第２のすなわち新たなＰＲＢＳ（例えば、ＰＲＢＳ発生器２０のＰＲＢＳと同じＰＮ２３パターンのＰＮ符号）を発生するとともに、発生したこの新たなＰＲＢＳを、受信ＴＳに含まれたＰＲＢＳと同期させ、これにより、ビット・エラーの存在の有無をチェックできるようにする。次に、この同期させたＰＲＢＳを受けるＴＳフレーム化回路４２２は、テスト信号発生器２のＴＳフレーム化回路２２と同様の回路であって、受けたＰＲＢＳをＴＳのデータ部分に組み込むことにより、ＴＳを発生する。このＴＳは、受信ＴＳにおけるビット・エラーを判定するのに使用する基準のＴＳを構成するが、これは、テスト信号発生器２のＴＳフレーム化回路２２が発生するＴＳと同じものである。これら受信ＴＳと基準ＴＳを受けるＴＳ比較器４４は、任意のシフトレジスタおよびゲート回路の組み合わせで構成することができ、そして受けた受信ＴＳと基準ＴＳをビット毎に比較し、そして不一致を検出したときにビット・エラー信号を出力に発生する。すなわち、比較器４４は、ＴＳに含まれるＰＲＢＳだけでなく、その他の部分も比較することにより、ＴＳ全体におけるビット・エラーの検出を行うことができる。例えば、ＴＳ全体のビット・エラー検出を行うことにより、パケット・ヘッダにエラーが発生した場合を含む種々のエラー発生に関して、ビットエラーレート測定を行うことができる。ＴＳ比較器４４の出力に入力が接続されたエラー・カウンタ４６は、比較器から受けるビット・エラー信号をカウントする。このカウント結果は、図示しない回路によって処理することにより、ビットエラーレート（ＢＥＲ）を演算する。

ここで、図２を参照して、図１のＢＥＲ測定装置Ａの測定対象のデジタル放送用チューナ１の詳細について説明する。図示のように、デジタル放送用チューナ１は、インバンド・チューナ１０と、アウトオブバンド・チューナ１２とを含んでいる。インバンド・チューナ１０は、周波数コンバータ１００と、アナログ−デジタル（Ａ／Ｄ）変換器１０２と、８ＶＳＢ復調器１０４と、エラー訂正回路１０６とを備えている。一方、アウトオブバンド・チューナ１２は、周波数コンバータ１２０と、アナログ−デジタル（Ａ／Ｄ）変換器１２２と、ＱＰＳＫ復調器１２４とを備えている。

詳細には、インバンド・チューナ１０においては、周波数コンバータ１００は、インバンド・チャンネルにおいて受けるＲＦ入力を周波数変換して映像および音声信号のＩＦ信号（映像および音声の信号に関するもの）を出力に発生し、そして次にＡ／Ｄ変換器１０２で、このＩＦ信号をデジタル形態に変換する。このデジタル形態のＩＦ信号は、次の８ＶＳＢ復調器１０４により復調してベースバンドのＴＳを発生する。次に、復調されたＴＳは、エラー訂正回路１０６によりエラー訂正された後に、チューナ出力において、ＭＰＥＧ−２ＴＳとして出力される。一方、アウトオブバンド・チューナ１２においては、アウトオブバンド・チャンネルにおいて受けるＲＦ入力は、周波数コンバータ１２０およびＡ／Ｄ変換器１２２で、周波数変換してＩＦ信号（制御信号に関するもの）にした後にＡ／Ｄ変換を行ってデジタル形態に変換する。次に、デジタル形態のＩＦ信号は、ＱＰＳＫ復調器１２４により復調を行ってベースバンドの受信データ、すなわち制御信号を出力に発生する。このように、インバンド・チャンネルではＴＳ（トランスポート・ストリーム）形態でデータが伝送されるため、チューナ１０は、ＴＳ形態でデータを出力する。これに対し、アウトオブバンド・チャンネルでは伝送されるデータの形態またはフォーマットが規定されておらず、任意の形態またはフォーマットで信号を伝送できるため、チューナ１２では、受信信号と同じ形態でそのまま検出した信号を受信データとして出力する。したがって、アウトオブバンド・チャンネルにおいてＴＳフォーマットでデータが伝送される場合には、アウトオブバンド・チューナ１２の出力はＴＳフォーマットを有することになる。

次に、図３を参照して、図１の実施形態をより具体化した１実施形態のＢＥＲ測定装置Ｂについて説明する。尚、図３においては、図１の要素と対応する要素には、同じ番号に記号“Ｂ”を付してある。図示のように、ＢＥＲ測定装置Ｂは、中央処理ユニット（ＣＰＵ）５と、メモリ７と、テスト信号発生器２Ｂと、ＢＥＲ検出器４Ｂとを備えている。また、テスト信号発生器２Ｂは、メモリ２３と、このメモリ２３の入出力制御を行う制御部２１と、処理回路２４Ｂとを備えている。さらに、処理回路２３Ｂは、ノイズ付加器２４２と、デジタル−アナログ（Ｄ／Ａ）変換器２４４と、ＩＦ回路２４６と、周波数コンバータ２４８とを備えている。

詳細には、ＣＰＵ５は、メモリ７と、制御部２１と、ＢＥＲ検出器４Ｂとにバスで接続され、またイーサーネット（ＥＴＨＥＲ）６を介して外部装置に接続されている。メモリ７は、ＢＥＲ測定装置Ｂ内の種々の回路（例えば、テスト信号発生器２Ｂ、ＢＥＲ検出器４Ｂ）の動作（例えば、テスト信号発生に用いる変調データの書き込みおよび読出し、テスト信号発生動作、ＢＥＲ検出結果の処理、等の種々の動作）をＣＰＵ５により制御するため、オペレーティング・システム、プログラムおよびデータ等を格納している。また、ＣＰＵ５は、イーサーネット６を介して後述するメモリ２３に格納するための変調データを受けることもできる。さらに、ＣＰＵ５は、ＢＥＲ検出器４Ｂから受けた検出結果に基づきＢＥＲ測定についての所要の出力を生成することができる。ここで、メモリ２３に格納される変調データは、テスト信号を構成するものであるが、この変調データは、ＰＲＢＳをＭＰＥＧ−２ＴＳ形態にフレーム化し、そしてこのＴＳに対しアウトオブバンド・チャンネルにおいて用いられる変調（すなわち、ＱＰＳＫ変調）を加えることにより得られたものである。

また、ＣＰＵ５は、テスト信号発生のため、制御部２１を介してメモリ２３とテスト信号発生器２ＢＥＲ検出器４Ｂに接続されている。ＣＰＵ５は、上記の変調データを外部からイーサーネット６を介して受けることができ、そして制御部２１は、ＣＰＵ５からの変調データをメモリ２３に書き込むことができる。また、ＣＰＵ５は、制御部２１に対し、テスト信号発生の動作を制御する命令（例えば、発生開始命令、発生停止命令等）、テスト信号に関する設定（例えば、テスト信号のデータ・レート、信号データ・レートを伝送チャンネルの通信速度にマッチングさせるのに必要なヌル・パケットの追加、変調方式の指定、等）を供給する。制御部２１は、ＣＰＵ５からテスト信号発生動作開始命令を受けると、メモリ２３から変調データを読み出し、そしてＣＰＵ５から受けた設定にしたがって構成することによりＢＥＲテスト信号を発生する。このテスト信号は、１対のＩ信号およびＱ信号で構成されており、そして処理回路２４Ｂに供給される。

次に、この発生されたテスト信号を受けるノイズ付加器２４２は、制御部２１を介してＣＰＵ５からＣ／Ｎ比（carrier-to-noise ratio）の指定値も受け、これにより、指定されたＣ／Ｎ比となるような大きさのノイズを付加する。この付加するノイズとしては、既知のホワイトノイズ、例えば、ＰＮ符号を使用することができる。次に、ノイズ付加されたテスト信号は、次にＤ／Ａ変換器２４４でアナログ形態に変換された後、ＩＦ回路２４６でＩＦ周波数(１４０ＭＨｚ)に変換され、周波数コンバータ２４８でＲＦ周波数(７０〜１３０ＭＨｚ)に周波数変換される。このようにして生成されたテスト信号は、図２に示したデジタル放送用チューナ１のアウトオブバンド・チューナ１２の入力に供給される。

一方、テスト信号を供給されたアウトオブバンド・チューナ１２が発生するシリアルデータ出力すなわち受信ＴＳ（トランスポート・ストリーム）は、チューナ１の出力に入力が結合されたＢＥＲ検出器４Ｂが受ける。この検出器４Ｂは、受信ＴＳを基準ＴＳと比較することによって、ビット・エラーの検出を行い、そしてその検出結果をＣＰＵ５に供給する。ＣＰＵ５は、検出結果に基づき、指定された単位（例えば、ＴＳ単位、時間単位）でのビットエラーレートを演算してその演算結果を出力（例えば、表示）する。尚、ＢＥＲ検出器４Ｂの詳細については、図５を参照して詳述する。

ここで、図４を参照して、ＭＰＥＧ−２ＴＳ（トランスポート・ストリーム）の構成について説明する。ＴＳは、図示のように多数のＴＳパケットの集まりで構成されている。各ＴＳパケットは、１８８バイトの固定長パケットであり、そしてパケット・ヘッダと、およびアダプテーション・フィールドとペイロードとの一方または双方とで構成されている。パケット・ヘッダには、パケット識別子（ＰＩＤ）や種々のフラグが含まれる。特に、パケット・ヘッダには、本実施形態においては、“４７”の数値が含まれており、これがＴＳパケットであることを示す。また、ＰＩＤ識別子は、当該パケットの種類、例えばヌル・パケットであるか、有効なデータを含むパケットであるかを示す。本実施形態では、ペイロードすなわちデータ部分に、ＰＲＢＳが組み込まれる。ＴＳのその他の部分は、本発明に直接関係しないため、説明を省略するが、詳細は、ＭＰＥＧ−２規格に定められている。

次に、図５を参照して、図３に示したＢＥＲ検出器４Ｂの詳細について説明する。尚、図５においては、図１の要素と対応する要素には、同じ番号に記号“Ｂ”を付してある。図示のように、ＢＥＲ検出器４Ｂは、同期検出器４００と、ヌル・パケット除去回路４０２と、ＰＲＢＳ発生器４２０Ｂと、ＴＳフレーム化回路４２２Ｂと、データ比較器４４Ｂと、エラー・カウンタ４６Ｂとを備えている。さらに、ＰＲＢＳ発生器４２０Ｂは、ＰＲＢＳ発生回路４２００と、ＰＲＢＳ同期回路４２０２とを備えている。

詳細には、チューナ１からのシリアルデータを受ける同期検出器４００は、シフトレジスタとデコーダを含む回路で構成され、チューナ出力中のパケット・ヘッダに含まれた“４７”の検出を行い、そして“４７”を検出したときに、この“４７”で開始する１つのＴＳパケットを、１バイトずつ出力。次に、この同期検出器４００の出力を受けるヌル・パケット除去回路４０２は、シフトレジスタとデコーダを含む回路で構成され、そしてパケット識別子（ＰＩＤ）の検出を行い、そして当該ＴＳパケットがヌル・パケットであることをＰＩＤが示す場合、当該ＴＳパケットを廃棄する。これにより、ヌル・パケット除去回路４０２は、ヌル・パケット以外のＴＳパケットを含むＴＳ（トランスポート・ストリーム）を受信ＴＳとして、データ比較器４４Ｂ並びにＰＲＢＳ発生器４２０Ｂに供給する。

受信ＴＳを受けるＰＲＢＳ発生器４２０Ｂは、ＰＲＢＳ発生回路４２００により、テスト信号発生器２Ｂのメモリ２３に格納の変調データに含まれたＰＲＢＳと同じデータ生成シーケンスのＰＲＢＳを生成する。生成されたＰＲＢＳを受けるＰＲＢＳ同期回路４２０２は、シフトレジスタとデコーダを含む回路で構成され、そして受けたＰＲＢＳを、ヌル・パケット除去回路４０２からの受信ＴＳに対し同期させる。すなわち、ＰＲＢＳ発生回路４２００にＰＲＢＳをある一定のビット数だけ発生させてシフトレジスタ中に置くと共にＰＲＢＳ発生回路４２００の動作を停止させ、そしてシフトレジスタ中に置かれたビット列を入来する受信ＴＳと逐次比較し、そして双方に一定ビット数の一致部分を検出したときに、ＰＲＢＳ発生回路４２００の動作を再開させることにより、受信ＴＳ中のＰＲＢＳと同期したＰＲＢＳを発生させる。尚、ヌル・パケット除去回路４０２からの受信ＴＳにおいては、ＰＲＢＳ部分は、パケット・ヘッダ等によって分断されているため、ＰＲＢＳ同期回路４２０２は、分断される度に、同期動作を繰り返す。当該分野においては、このような動作を行うＰＲＢＳ発生器４２０Ｂは、周知であり、当業者であれば任意の既知に回路構成を使用することができる。以上にようにして発生されたＰＲＢＳを受けるＴＳフレーム化回路４２２Ｂは、このＰＲＢＳをＴＳ形態にフレーム化して、基準ＴＳを形成し、これをデータ比較器４４Ｂに供給する
次に、受信ＴＳと基準ＴＳを受けるデータ比較器４４Ｂは、シフトレジスタとデコーダを含む回路により構成され、それらＴＳをビット毎に比較し、そして不一致を検出する度に、ビット・エラー信号を出力に発生する。エラー・カウンタ４６Ｂは、データ比較器４４Ｂの出力に入力が接続され、したがって比較器から供給されるビット・エラー信号の数をカウントする。このカウント結果は、ＣＰＵ５へ供給される。ＣＰＵ５では、上述のように、カウント結果に基づき、ある単位でビットエラーレートを演算する。このようにして、本実施形態のＢＥＲ測定装置Ｂは、ＴＳフォーマットのテスト信号を使用してアウトオブバンド・チューナのＢＥＲ測定を行うことができる。

次に、図６を参照して、図３に示したテスト信号発生器２Ｂの別の実施形態であるテスト信号発生器２Ｃについて説明する。図６においては、図１または図３の要素と対応する要素には、同じ番号に記号“Ｃ”を付してある。図示のように、テスト信号発生器２Ｃは、ＰＲＢＳ発生器２０Ｃと、ＴＳフレーム化回路２２Ｃと、処理回路２４Ｃとを備えている。さらに、ＰＲＢＳ発生器２０Ｃは、クロック発生器２００Ｃと、ＰＲＢＳ発生回路２０２Ｃとを備える。また、処理回路２４Ｃは、変調器２４０Ｃと、ノイズ付加器２４２Ｃと周波数コンバータ２４８Ｃとを備えている。図６に示したテスト信号発生器２Ｃが図３のものと異なっている部分は、図６の実施形態では、図３のメモリ２３の代わりに、ＰＲＢＳ発生器２０ＣとＴＳフレーム化回路２２Ｃと２４０Ｃとを備えている点である。すなわち、図６の実施形態では、ＰＲＢＳの発生、そのフレーム化および変調に個々のハードウェアを使用し、これにより、図３の実施形態においてメモリに格納の変調データを読み出すことにより発生されるのと同じテスト信号を発生させている。その他の点は、図６では図３の回路より簡略化して示しているが、基本的に同じ構成のものであり、したがって、これ以上の説明は省略する。

以上に説明した本発明の実施形態のＢＥＲ測定装置によれば、アウトオブバンド・チューナのＢＥＲ測定を、ＴＳを使用したテスト信号を用いて行うことができるが、同じように、ＴＳを使用するテスト信号を用いてインバンド・チューナ部分のＢＥＲ測定も行うことができる。この場合、テスト信号の変調器または処理回路において、インバンド・チャンネルにおいて用いられる変調方式並びに周波数バンドに合わせた変調および周波数変換を行うようにすれば良い。あるいは、図３のメモリ２３に、このようなインバンド・チャンネルに合わせた変調を行って得たデータを格納するようにすれば良い。このようにすれば、１つのＢＥＲ測定装置によって、アウトオブバンド・チューナとインバンド・チューナ双方のＢＥＲ測定を行うようにすることもできる。

図１は、本発明の１実施形態によるビットエラーレート（ＢＥＲ）測定装置を示すブロック図。図２は、図１のＢＥＲ測定装置Ａの測定対象のデジタル放送用チューナ１を示すブロック図。図３は、図１の実施形態をより具体化した１実施形態のＢＥＲ測定装置を示すブロック図。図４は、ＭＰＥＧ−２ＴＳ（トランスポート・ストリーム）の構成を示す図。図５は、図３に示したＢＥＲ検出器の詳細を示すブロック図。図６は、図３に示したテスト信号発生器の別の実施形態を示すブロック図。

符号の説明

１デジタル放送用チューナ
２テスト信号発生器
４ＢＥＲ検出器
１０インバンド・チューナ
１２アウトオブバンド・チューナ
２Ｂテスト信号発生器
４ＢＢＥＲ検出器
２Ｃテスト信号発生器

Claims

ビットエラーレート測定方法であって、
疑似ランダム・ビット列を含むトランスポート・ストリームを使用して、アウトオブバンド・チューナのビットエラーレート測定をするためのテスト信号を発生すること、
を特徴とするビットエラーレート測定方法。
請求項１記載の方法において、
前記アウトオブバンド・チューナは、デジタル放送用チューナに含まれ、
前記デジタル放送用チューナは、インバンド・チューナも含み、
前記インバンド・チューナのビットエラーレート測定をするためのテスト信号を発生するためにも、疑似ランダム・ビット列を含む前記トランスポート・ストリームを使用すること、
を特徴とするビットエラーレート測定方法。
請求項１または２記載の方法において、
送信のためのトランスポート・ストリームを含む前記テスト信号を発生するステップであって、該テスト信号は、前記チューナに供給される、前記のステップと、
受信テスト信号からビットエラーレートを検出するステップであって、前記受信テスト信号は、前記テスト信号に応答して前記チューナが発生したものである、前記のステップと、
を含むこと、を特徴とするビットエラーレート測定方法。
請求項３記載の方法において、
前記のテスト信号を発生するステップは、
第１疑似ランダム・ビット列を発生するステップと、
前記第１疑似ランダム・ビット列をトランスポート・ストリーム形態にフレーム化することにより、前記送信トランスポート・ストリームを発生するステップと、
を含み、前記テスト信号が前記送信トランスポート・ストリームを含むこと、
を特徴とするビットエラーレート測定方法。
請求項３記載の方法において、
前記のテスト信号を発生するステップは、
前記テスト信号を発生するためのデータを格納したメモリから、前記データを読み出して前記テスト信号を発生するステップ、
を含むこと、を特徴とするビットエラーレート測定方法。
請求項３記載の方法において、
前記のビットエラーレートを検出するステップは、
前記受信テスト信号から検出した受信されたトランスポート・ストリームを、基準のトランスポート・ストリームと比較して、ビット・エラーを検出したときにビット・エラー信号を発生するステップ、
を含むこと、を特徴とするビットエラーレート測定方法。
ビットエラーレート測定装置であって、
疑似ランダム・ビット列を含むトランスポート・ストリームを使用して、アウトオブバンド・チューナのビットエラーレート測定をするためのテスト信号を発生すること、
を特徴とするビットエラーレート測定装置。
請求項７記載の装置において、
前記トランスポート・ストリーム全体において発生するビット・エラーを、ビットエラーレート測定の対象とすること、
を特徴とするビットエラーレート測定装置。
請求項７記載の装置において、
前記トランスポート・ストリームは、データ部分に前記疑似ランダム・ビット列を含むこと、
を特徴とするビットエラーレート測定装置。
請求項７から９のいずれかに記載の装置において、
前記アウトオブバンド・チューナは、デジタル放送用チューナに含まれ、
前記デジタル放送用チューナは、インバンド・チューナも含み、
前記インバンド・チューナのビットエラーレート測定をするためのテスト信号を発生するためにも、疑似ランダム・ビット列を含む前記トランスポート・ストリームを使用すること、
を特徴とするビットエラーレート測定装置。
請求項７から１０のいずれかに記載の装置において、
送信のためのトランスポート・ストリームを含む前記テスト信号を発生するビットエラーレートテスト信号発生器であって、該テスト信号は、前記チューナに供給される、前記のテスト信号発生器と、
受信テスト信号からビットエラーレートを検出するビットエラーレート検出器であって、前記受信テスト信号は、前記ビットエラーレートテスト信号発生器からの前記テスト信号に応答して前記チューナが発生したものである、前記のビットエラーレート検出器と、
を備えたこと、を特徴とするビットエラーレート測定装置。
請求項１１記載の装置において、
前記テスト信号発生器は、
第１疑似ランダム・ビット列を発生する疑似ランダム・ビット列発生器と、
前記第１疑似ランダム・ビット列をトランスポート・ストリーム形態にフレーム化することにより、前記送信トランスポート・ストリームを発生するトランスポート・ストリーム・フレーム化回路と、
を含むこと、を特徴とするビットエラーレート測定装置。
請求項１２記載の装置において、
前記テスト信号発生器は、さらに、
前記テスト信号に対し、変調およびノイズ付加の一方または双方の処理を行う処理回路、
を備えたこと、を特徴とするビットエラーレート測定装置。
請求項１１記載の装置において、
前記テスト信号発生器は、
前記テスト信号を発生するためのデータを格納したメモリと、
該メモリからの前記データを読み出して前記テスト信号を発生する制御器と、
を含むこと、を特徴とするビットエラーレート測定装置。
請求項１４記載の装置において、
前記テスト信号は、
第１疑似ランダム・ビット列を含む前記送信トランスポート・ストリームが変調されたものを含むこと、
を特徴とするビットエラーレート測定装置。
請求項１１記載の装置において、
前記テスト信号には、ノイズが付加されていること、
を特徴とするビットエラーレート測定装置。
請求項１６記載の装置において、
前記ノイズは、Ｃ／Ｎ比を形成するのに使用すること、
を特徴とするビットエラーレート測定装置。
請求項１１記載の装置において、
前記ビットエラーレート検出器は、
前記受信テスト信号から検出した受信されたトランスポート・ストリームを、基準のトランスポート・ストリームと比較して、ビット・エラーを検出したときにビット・エラー信号を発生するトランスポート・ストリーム比較器と、
前記ビット・エラー信号をカウントするエラー・カウンタと、
を備えたこと、を特徴とするビットエラーレート測定装置。
請求項１８記載の装置において、
前記送信トランスポート・ストリームは、第１疑似ランダム・ビット列を含み、
前記ビットエラーレート検出器は、さらに、
前記基準トランスポート・ストリームを発生する基準トランスポート・ストリーム発生器を含み、
該基準トランスポート・ストリーム発生器は、
第２疑似ランダム・ビット列を発生する疑似ランダム・ビット列発生器であって、前記第２疑似ランダム・ビット列は、前記送信トランスポート・ストリームに含まれた前記第１疑似ランダム・ビット列とデータ生成シーケンスが一致したものである、前記の疑似ランダム・ビット列発生器と、
前記第２疑似ランダム・ビット列をトランスポート・ストリーム形態にフレーム化して前記基準トランスポート・ストリームを発生するトランスポート・ストリーム・フレーム化回路と、
を含むこと、を特徴とするビットエラーレート測定装置。
請求項１９記載の装置において、
前記第２疑似ランダム・ビット列発生器は、
前記第２疑似ランダム・ビット列を発生する疑似ランダム・ビット列発生回路と、
前記第２疑似ランダム・ビット列を、前記受信トランスポート・ストリームに含まれた前記第１疑似ランダム・ビット列と同期させる同期回路と、
を含むこと、を特徴とするビットエラーレート測定装置。
デジタル放送用チューナのビットエラーレート測定装置であって、
デジタル放送用チューナに含まれたインバンド・チューナとアウトオブバンド・チューナ双方のビットエラーレート測定をするためのテスト信号として、疑似ランダム・ビット列を含むトランスポート・ストリームを使用すること、
を特徴とするビットエラーレート測定装置。