JP2012119813A - エラー訂正回路及びエラー訂正方法 - Google Patents
エラー訂正回路及びエラー訂正方法 Download PDFInfo
- Publication number
- JP2012119813A JP2012119813A JP2010266135A JP2010266135A JP2012119813A JP 2012119813 A JP2012119813 A JP 2012119813A JP 2010266135 A JP2010266135 A JP 2010266135A JP 2010266135 A JP2010266135 A JP 2010266135A JP 2012119813 A JP2012119813 A JP 2012119813A
- Authority
- JP
- Japan
- Prior art keywords
- error
- byte
- bit
- data
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Probability & Statistics with Applications (AREA)
Abstract
【解決手段】エラー訂正回路は、入力データに含まれるエラーの種別を判別する第1のエラー検出回路1と、エラー種別が1バイトエラーか、2バイトエラーである場合に、当該エラーが特定のバイトに固定的に発生している固定エラーであるか否かを判定する固定エラー検出回路2と、2バイトエラーに固定エラーが含まれる場合に、固定エラーが発生しているバイトの代わりとなる代替バイトを繰り返し発生するデータ発生回路4と、2バイトエラーに固定エラーが含まれる場合に、代替バイトで固定エラーが発生しているバイトを置き換えて、2バイトエラーが1バイトエラーとなるまで誤り検出を繰り返す第2のエラー検出回路3と、第2のエラー検出回路3で入力データが1バイトエラーとなったことを検出したら、当該入力データのエラー訂正を実行するエラー訂正回路5とを有する。
【選択図】図1
Description
図1は、本発明の実施の形態にかかるエラー訂正回路17を示す図である。本実施の形態にかかるエラー訂正回路17は、第1のエラー検出回路1、固定エラー検出回路2、第2のエラー検出回路3、データ発生回路4、エラー訂正回路5を有する。
次に、本発明の他の実施の形態について説明する。図4は、本発明の他の実施の形態にかかる誤り訂正回路を示す図である。上述の実施の形態においては、例えば、1バイトが8ビットの場合、データ発生回路4で発生するデータの種類は、最大256種類になる。256種類のデータを発生させ、1バイトエラーになるかどうかを照合するには、時間を要する。そこで、照合時間を短縮するために、図4のように、図1におけるデータ発生回路4及び第2のエラー検出回路3の組を複数組(第1のデータ発生回路41及び第2のエラー検出回路31乃至第1のデータ発生回路4n及び第2のエラー検出回路3n)用意し、データ発生及び照合を並列処理する。このことにより、処理時間を短縮することができる。
2 固定エラー検出回路
3 第2のエラー検出回路
4 データ発生回路
5 エラー訂正回路
11 エラー訂正符号発生回路
12 符号化回路
13 シリアル化回路
14 伝送路
15 パラレル化回路
16 復号回路
17 エラー訂正回路
Claims (10)
- 複数のビット/バイトで構成される入力データに含まれるエラーの種別を判別する第1のエラー検出部と、
エラー種別が前記入力データに1ビット/バイトのエラーが含まれる1ビット/バイトエラーである場合に、その入力データの誤りを訂正する誤り訂正部と、
エラー種別が前記1ビット/バイトエラーか、又は入力データに2ビット/バイトのエラーが含まれる2ビット/バイトエラーである場合に、当該エラーが特定のビット/バイトに固定的に発生している固定エラーであるか否かを判定する固定エラー検出部と、
前記2ビット/バイトエラーが発生し、かつ当該エラーに前記固定エラーが含まれる場合に、前記固定エラーが発生しているビット/バイトの代わりとなる代替ビット/バイトを繰り返し発生するデータ発生部と、
前記2ビット/バイトエラーが発生し、かつ当該エラーに前記固定エラーが含まれる入力データについて、前記代替ビット/バイトで前記固定エラーが発生しているビット/バイトを置き換えて、前記2ビット/バイトエラーが1ビット/バイトエラーとなるまで誤り検出を繰り返す第2のエラー検出部と、を有し、
前記誤り訂正部は、前記第2のエラー検出部で前記入力データが1ビット/バイトエラーとなったことを検出したら、当該入力データのエラー訂正を実行する、エラー訂正回路。 - 前記入力データは、N(Nは自然数)ビット/バイトのエラー訂正能力と(N+1)ビット/バイトのエラー検出能力を有するデータであり、前記エラー訂正回路は、前記固定エラーを含む(N+1)ビット/バイトのエラーを訂正が可能である、請求項1記載のエラー訂正回路。
- 前記入力データは、データ線からなる伝送路により伝送されるものであって、
前記固定エラー検出部は、ある特定のデータ線にエラーが発生していることを検出する、請求項1又は2記載のエラー訂正回路。 - 前記入力データは、バイト単位のデータであって、パラレルデータがシリアル変換され伝送される、請求項1乃至3のいずれか1項記載のエラー訂正回路。
- 前記固定エラー検出回路は、前記入力データに発生した誤りビット/バイトの履歴に基づき、前記固定エラーを検出する、請求項1乃至4のいずれか1項記載のエラー訂正回路。
- 前記データ発生部及び第2のエラー検出部の組を複数有し、複数の前記第2のエラー検出部での前記2ビット/バイトエラーが1ビット/バイトエラーとなるまで誤り検出を繰り返すデータ照合処理を並列に実行する、請求項1乃至5のいずれか1項記載のエラー訂正回路。
- 複数のビット/バイトで構成される入力データに含まれるエラーの種別を判別する第1のエラー検出工程と、
エラー種別が前記入力データに1ビット/バイトのエラーが含まれる1ビット/バイトエラーか、又は入力データに2ビット/バイトのエラーが含まれる2ビット/バイトエラーである場合に、当該エラーが特定のビット/バイトに固定的に発生している固定エラーであるか否かを判定する固定エラー検出工程と、
前記2ビット/バイトエラーが発生し、かつ当該エラーに前記固定エラーが含まれる場合に、前記固定エラーが発生しているビット/バイトの代わりとなる代替ビット/バイトを繰り返し発生するデータ発生工程と、
前記2ビット/バイトエラーが発生し、かつ当該エラーに前記固定エラーが含まれる入力データについて、前記代替ビット/バイトで前記固定エラーが発生しているビット/バイトを置き換えて、前記2ビット/バイトエラーが1ビット/バイトエラーとなるまで誤り検出を繰り返す第2のエラー検出工程と、
前記第2のエラー検出部で前記入力データが1ビット/バイトエラーとなったことを検出したら、当該入力データのエラー訂正を実行する誤り訂正工程とを有する、エラー訂正方法。 - 前記入力データは、N(Nは自然数)ビット/バイトのエラー訂正能力と(N+1)ビット/バイトのエラー検出能力を有するデータであり、前記エラー訂正回路は、前記固定エラーを含む(N+1)ビット/バイトのエラーを訂正が可能である、請求項7記載のエラー訂正方法。
- 前記入力データは、データ線からなる伝送路により伝送されるものであって、
前記固定エラー検出工程では、ある特定のデータ線にエラーが発生していることを検出する、請求項7又は8記載のエラー訂正方法。 - 前記データ発生工程及び第2のエラー検出工程では、前記2ビット/バイトエラーが1ビット/バイトエラーとなるまで、新たなデータを発生し誤り検出を繰り返すデータ照合処理を複数の回路で並列的に実行する、請求項7乃至9のいずれか1項記載のエラー訂正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010266135A JP5621554B2 (ja) | 2010-11-30 | 2010-11-30 | エラー訂正回路及びエラー訂正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010266135A JP5621554B2 (ja) | 2010-11-30 | 2010-11-30 | エラー訂正回路及びエラー訂正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012119813A true JP2012119813A (ja) | 2012-06-21 |
JP5621554B2 JP5621554B2 (ja) | 2014-11-12 |
Family
ID=46502201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010266135A Expired - Fee Related JP5621554B2 (ja) | 2010-11-30 | 2010-11-30 | エラー訂正回路及びエラー訂正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5621554B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015130668A (ja) * | 2013-12-31 | 2015-07-16 | ゼネラル・エレクトリック・カンパニイ | 送信システムエラー検出および訂正のシステムおよび方法 |
JP2016165033A (ja) * | 2015-03-06 | 2016-09-08 | 日本電気株式会社 | エラー訂正装置、エラー訂正システム及びエラー訂正方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05165736A (ja) * | 1991-12-16 | 1993-07-02 | Nec Ibaraki Ltd | 半導体記憶装置の2ビット誤り訂正回路 |
JPH05197580A (ja) * | 1992-01-21 | 1993-08-06 | Nec Ibaraki Ltd | 2ビット誤り訂正回路 |
JPH09232970A (ja) * | 1996-02-20 | 1997-09-05 | Sharp Corp | バースト誤り訂正方法及び装置 |
JP2001007893A (ja) * | 1999-06-23 | 2001-01-12 | Nec Kofu Ltd | 情報処理システム及びそれに用いる障害処理方式 |
JP2009295252A (ja) * | 2008-06-06 | 2009-12-17 | Nec Electronics Corp | 半導体記憶装置及びそのエラー訂正方法 |
-
2010
- 2010-11-30 JP JP2010266135A patent/JP5621554B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05165736A (ja) * | 1991-12-16 | 1993-07-02 | Nec Ibaraki Ltd | 半導体記憶装置の2ビット誤り訂正回路 |
JPH05197580A (ja) * | 1992-01-21 | 1993-08-06 | Nec Ibaraki Ltd | 2ビット誤り訂正回路 |
JPH09232970A (ja) * | 1996-02-20 | 1997-09-05 | Sharp Corp | バースト誤り訂正方法及び装置 |
JP2001007893A (ja) * | 1999-06-23 | 2001-01-12 | Nec Kofu Ltd | 情報処理システム及びそれに用いる障害処理方式 |
JP2009295252A (ja) * | 2008-06-06 | 2009-12-17 | Nec Electronics Corp | 半導体記憶装置及びそのエラー訂正方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015130668A (ja) * | 2013-12-31 | 2015-07-16 | ゼネラル・エレクトリック・カンパニイ | 送信システムエラー検出および訂正のシステムおよび方法 |
JP2016165033A (ja) * | 2015-03-06 | 2016-09-08 | 日本電気株式会社 | エラー訂正装置、エラー訂正システム及びエラー訂正方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5621554B2 (ja) | 2014-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9397705B2 (en) | Decoder for LDPC code and BCH code and decoding method thereof | |
JP4675913B2 (ja) | 無線通信システムにおけるバースト処理装置及び方法 | |
JPS6095640A (ja) | 誤り訂正方法及び装置 | |
JP4648255B2 (ja) | 情報処理装置および情報処理方法 | |
JP2012094132A (ja) | 不揮発性半導体メモリ装置とデータ誤り訂正方法 | |
KR101819152B1 (ko) | 오류 정정 코드를 디코딩하기 위한 방법 및 이와 관련된 디코딩 회로 | |
US9548761B2 (en) | Coding and decoding of error correcting codes | |
JP6417937B2 (ja) | 復号化装置、プログラム及び情報伝送システム | |
CN106372026B (zh) | 一种链路检测方法和接收设备 | |
JP5621554B2 (ja) | エラー訂正回路及びエラー訂正方法 | |
US20170222752A1 (en) | Decoding device, information transmission system, decoding method, and non-transitory computer readable medium | |
TW201824759A (zh) | 解碼方法與相關解碼裝置 | |
US20180131394A1 (en) | Data processing system and data processing apparatus | |
CN108270508B (zh) | 一种循环冗余校验crc实现方法、装置及网络设备 | |
JP6861611B2 (ja) | 半導体装置及びそれを備えた半導体システム | |
US8750423B2 (en) | Receiving apparatus, data transfer apparatus, data receiving method and non-transitory computer readable recording medium | |
CN110532127B (zh) | 一种差错校验位协议转换器 | |
US10447300B2 (en) | Decoding device, decoding method, and signal transmission system | |
TWI399042B (zh) | To detect the wrong position of the detection device | |
JP5906145B2 (ja) | 伝送装置、伝送システム、及びその自己診断方法 | |
KR20190062908A (ko) | 에러 정정 방법 및 칩 킬 감지 방법 | |
US20190372705A1 (en) | Message Correction and Dynamic Correction Adjustment for Communication Systems | |
JP5900850B2 (ja) | ディジタル通信の伝送路符号の送受信装置、ディジタル通信の伝送路符号の送受信方法、及びこの送受信装置又は送受信方法に用いる符号の生成方法 | |
JP2014191372A (ja) | 不揮発性記憶システム、不揮発性記憶装置、メモリコントローラ、および、プログラム | |
CN105207891B (zh) | 一种基于寿命筛选的高可靠总线消息传输方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5621554 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |