JP6861611B2 - 半導体装置及びそれを備えた半導体システム - Google Patents

半導体装置及びそれを備えた半導体システム Download PDF

Info

Publication number
JP6861611B2
JP6861611B2 JP2017214727A JP2017214727A JP6861611B2 JP 6861611 B2 JP6861611 B2 JP 6861611B2 JP 2017214727 A JP2017214727 A JP 2017214727A JP 2017214727 A JP2017214727 A JP 2017214727A JP 6861611 B2 JP6861611 B2 JP 6861611B2
Authority
JP
Japan
Prior art keywords
data
error detection
error
ecc
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017214727A
Other languages
English (en)
Other versions
JP2019087020A (ja
Inventor
徹 川西
徹 川西
整 寺沼
整 寺沼
政明 平野
政明 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017214727A priority Critical patent/JP6861611B2/ja
Priority to US16/116,650 priority patent/US10891186B2/en
Priority to EP18194548.6A priority patent/EP3480958B1/en
Priority to CN201811284034.2A priority patent/CN109753454B/zh
Priority to KR1020180133434A priority patent/KR20190051835A/ko
Publication of JP2019087020A publication Critical patent/JP2019087020A/ja
Application granted granted Critical
Publication of JP6861611B2 publication Critical patent/JP6861611B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3776—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using a re-encoding step during the decoding process
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes

Description

本発明は、半導体装置及びそれを備えた半導体システムに関し、例えば回路規模の増大を抑制しつつ、故障検出率を向上させるのに適した半導体装置及びそれを備えた半導体システムに関する。
バス間のデータの橋渡しを行うバスブリッジは、異なるバス幅を持つバス間のデータの橋渡しを行う場合、橋渡しの前後でデータのビット幅を変更する。ここで、データのビット幅が変わると、そのＥＣＣ(Error Correction Code；エラー検出コード)のビット幅も変わるため、橋渡しの前後でＥＣＣの付け替えが必要になる。しかしながら、ＥＣＣの付け替え時には、ＥＣＣを用いたデータのエラー検出を行うことができないため、このバスブリッジでは故障検出率が低下してしまうという問題があった。
このような問題に対する解決策が特許文献１に開示されている。特許文献１に開示された構成は、インターフェース回路の構成を二重化して、２つのインターフェース回路のそれぞれの出力結果を比較することにより、インターフェース時におけるデータのエラー検出を行って故障検出率を向上させている。
特開２００９−２８２８４９号公報
しかしながら、特許文献１の構成では、インターフェース回路（バスブリッジ）の構成が二重化されるため、回路規模が増大してしまうという問題があった。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、送信回路から送信されたデータのエラー検出コードを用いて、当該データにエラーが発生しているか否かを診断するＥＣＣ(Error Correction Code)デコーダと、前記データを構成する複数ビットのうちの一部のビットの値によって表される第１分割データ、の第１エラー検出コードを生成するとともに、前記データを構成する前記複数ビットのうちの残りのビットの値によって表される第２分割データ、の第２エラー検出コードを生成するＥＣＣエンコーダと、前記ＥＣＣデコーダによって前記データのエラーが検出されなかった場合に、前記データの前記第１分割データ部分と、前記ＥＣＣエンコーダにおいて前記第１エラー検出コードの生成に用いられた前記第１分割データと、を比較するとともに、前記データの前記第２分割データ部分と、前記ＥＣＣエンコーダにおいて前記第２エラー検出コードの生成に用いられた前記第２分割データと、を比較する、診断回路と、を備える。
一実施の形態によれば、半導体装置は、送信回路から送信されたデータのエラー検出コードを用いて、当該データにエラーが発生している否かを診断するＥＣＣ(Error Correction Code)デコーダと、前記データを構成する複数ビットのうちの一部のビットの値によって表される第１分割データ、の第１エラー検出コードを生成するとともに、前記データを構成する前記複数ビットのうちの残りのビットの値によって表される第２分割データ、の第２エラー検出コードを生成するＥＣＣエンコーダと、前記ＥＣＣエンコーダにおいて前記第１エラー検出コードの生成に用いられた前記第１分割データ、及び、前記ＥＣＣエンコーダにおいて前記第２エラー検出コードの生成に用いられた前記第２分割データ、のそれぞれにエラーが発生しているか否かを、前記データの前記エラー検出コードを用いて診断する診断回路と、を備える。
前記一実施の形態によれば、回路規模の増大を抑制しつつ、故障検出率を向上させることが可能な半導体装置及びそれを備えた半導体システムを提供することができる。
実施の形態１にかかる半導体システムの構成例を示す図である。 図１に示す半導体システムに設けられた半導体装置の他の具体的な構成例を示す図である。 図２に示す半導体装置の動作を示すフローチャートである。 実施の形態２にかかる半導体システムの構成例を示す図である。
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
＜実施の形態１＞
図１は、実施の形態１にかかる半導体システムＳＹＳ１の構成例を示す図である。本実施の形態にかかる半導体システムＳＹＳ１は、バスブリッジによる橋渡し前のデータＤ１にエラーが無い場合に、橋渡し前のデータＤ１と、橋渡し後の分割データＤ１１，Ｄ１２と、を比較して、橋渡し中のデータにエラーが発生しているか否かを診断する。それにより、本実施の形態にかかる半導体システムＳＹＳ１は、単にバスブリッジを二重化する場合よりも回路規模の増大を抑制しつつ、故障検出率を向上させることができる。以下、具体的に説明する。
図１に示すように、半導体システムＳＹＳ１は、送信回路１１と、受信回路１２と、バスＢ１１と、バスＢ１２と、バスブリッジ１３と、診断回路１４と、を備える。なお、バスブリッジ１３及び診断回路１４によって半導体装置１が構成されている。
送信回路１１は、データＤ１及びそのエラー検出コードＣ１を送信する回路である。送信回路１１は、例えばメモリであって、リードモードにおいて当該メモリの記憶領域に記憶されたデータＤ１及びそのエラー検出コードＣ１を出力する。データＤ１及びそのエラー検出コードＣ１は、バスＢ１１に供給される。
本実施の形態では、データＤ１のビット幅が２５６ビット、そのエラー検出コードＣ１のビット幅が１０ビットである場合を例に説明する。なお、データＤ１［ａ：ｂ］とは、データＤ１の第ａビットから第ｂビットまでの値によって表されたａ−ｂ＋１ビット幅のデータを示している（ａ≧ｂかつａ，ｂは何れも整数）。
バスブリッジ１３は、バスＢ１１，Ｂ１２間のデータの橋渡しを行う。例えば、バスブリッジ１３は、送信回路１１からバスＢ１１を介して供給された２５６ビット幅のデータＤ１を、バスＢ１２のバス幅に合わせて、１２８ビット幅のデータＤ１１，Ｄ１２に分割し、順番にバスＢ１２に出力する。また、バスブリッジ１３は、エラー検出コードＣ１を用いてデータＤ１のエラー検出（及び可能な場合には訂正）を行うとともに、１２８ビット幅のデータＤ１１，Ｄ１２のそれぞれに対して９ビット幅のエラー検出コードＣ１１，Ｃ１２を生成し、データＤ１１，Ｄ１２とともにバスＢ１２に出力する。
本実施の形態では、データＤ１１が、データＤ１の上位１２８ビットの値によって表される１２８ビット幅のデータ（即ち、データＤ１［２５５：１２８］）に対応し、データＤ１２が、データＤ１の下位１２８ビットの値によって表される１２８ビット幅のデータ（即ち、データＤ１［１２７：０］）に対応する場合を例に説明する。
具体的には、バスブリッジ１３は、ＥＣＣデコーダ１３１と、ＥＣＣエンコーダ１３２と、を有する。ＥＣＣエンコーダ１３２は、ＥＣＣエンコーダ１３２ａ及びＥＣＣエンコーダ１３２ｂを有する。なお、ＥＣＣエンコーダ１３２ａ，１３２ｂは、一つのＥＣＣエンコーダによって共用されてもよい。
ＥＣＣデコーダ１３１は、送信回路１１から送信されたデータＤ１のエラー検出コードＣ１を用いて、当該データＤ１にエラーが発生しているか否かを診断する。例えば、データＤ１にエラーが発生していない場合、ＥＣＣデコーダ１３１は、データＤ１をそのまま出力するとともに、イネーブル信号ＥＮをアクティブ（Ｈレベル）にする。それに対し、データＤ１にエラーが発生している場合、ＥＣＣデコーダ１３１は、データＤ１を訂正したうえで出力するとともに、イネーブル信号ＥＮをインアクティブ（Ｌレベル）にする。なお、データＤ１を訂正できない場合、イネーブル信号ＥＮはインアクティブに固定される。
ＥＣＣエンコーダ１３２ａは、データＤ１の上位１２８ビットの値によって表される１２８ビット幅のデータＤ１１、の９ビット幅のエラー検出コードＣ１１を生成する。ＥＣＣエンコーダ１３２ｂは、データＤ１の下位１２８ビットの値によって表される１２８ビット幅のデータＤ１２、の９ビット幅のエラー検出コードＣ１２を生成する。データＤ１１及びそのエラー検出コードＣ１１の組み合わせ、及び、データＤ１２及びそのエラー検出コードＣ１２の組み合わせは、順番に、バスＢ１２に出力される。
受信回路１２は、バスＢ１２に供給されたデータＤ１１，Ｄ１２、及び、それらのエラー検出コードＣ１１，Ｃ１２を受信する回路である。受信回路１２は、例えばＣＰＵ(Central Processing Unit)であって、送信回路１１から送信されたデータＤ１の分割データＤ１１，Ｄ１２、及び、それらのエラー検出コードＣ１１，Ｃ１２を受信する。
診断回路１４は、バスブリッジ１３による橋渡し前のデータＤ１にエラーが発生していない場合（イネーブル信号ＥＮがアクティブの場合）にのみ、バスブリッジ１３によって橋渡し中のデータにエラーが発生しているか否かを診断する。例えば、診断回路１４は、橋渡し中のデータにエラーが発生している場合、エラー検出信号ＥＲをアクティブ（Ｈレベル）にし、それ以外の場合、エラー検出信号ＥＲをインアクティブ（Ｌレベル）にする。
具体的には、診断回路１４は、コンパレータ１４１と、コンパレータ１４２と、論理和回路（以下、ＯＲ回路と称す）１４３と、を有する。
コンパレータ１４１は、イネーブル信号ＥＮがアクティブの場合にのみ駆動され、データＤ１の上位１２８ビット（即ち、データＤ１［２５５：１２８］）と、エラー検出コードＣ１１の生成に用いられた１２８ビット幅のデータＤ１１と、を比較する。例えば、コンパレータ１４１は、データＤ１［２５５：１２８］とデータＤ１１とが一致する場合、比較結果をインアクティブ（Ｌレベル）に維持し、不一致の場合、比較結果をアクティブ（Ｈレベル）にする。
コンパレータ１４２は、イネーブル信号ＥＮがアクティブの場合にのみ駆動され、データＤ１の下位１２８ビット（即ち、データＤ１［１２７：０］）と、エラー検出コードＣ１２の生成に用いられた１２８ビット幅のデータＤ１２と、を比較する。例えば、コンパレータ１４２は、データＤ１［１２７：０］とデータＤ１２とが一致する場合、比較結果をインアクティブ（Ｌレベル）に維持し、不一致の場合、比較結果をアクティブ（Ｈレベル）にする。
ＯＲ回路１４５は、コンパレータ１４１，１４２のそれぞれの比較結果の論理和を、エラー検出信号ＥＲとして出力する。例えば、ＯＲ回路１４５は、コンパレータ１４１，１４２による比較結果が何れもデータの一致を示している場合、エラー検出信号ＥＲをインアクティブ（Ｌレベル）にし、コンパレータ１４１，１４２による比較結果の何れかがデータの不一致を示している場合、エラー検出信号ＥＲをアクティブ（Ｈレベル）にする。
このように、本実施の形態にかかる半導体システムＳＹＳ１は、バスブリッジ１３による橋渡し前のデータＤ１にエラーが無い場合にのみ、橋渡し前のデータＤ１と、橋渡し後の分割データＤ１１，Ｄ１２と、を比較して、橋渡し中のデータにエラーが発生しているか否かを診断する。それにより、本実施の形態にかかる半導体システムＳＹＳ１は、単にバスブリッジを二重化する場合よりも回路規模の増大を抑制しつつ、故障検出率を向上させることができる。また、回路規模の増大を抑制することができるため、回路配置や信号配線に余裕を持たせることができ、その結果、タイミング制約を満たす設計を容易にすることができる。
本実施の形態では、バスブリッジ１３が２５６ビット幅のデータＤ１を２つの１２８ビット幅のデータＤ１１，Ｄ１２に分割する場合を例に説明したが、これに限られない。バスブリッジ１３は、データＤ１を３個以上に分割する構成に適宜変更可能である。
また、バスブリッジ１３及び診断回路１４からなる半導体装置１の構成は、図１に示す構成に限られず、趣旨を逸脱しない範囲で適宜変更可能である。以下、図２を用いて、半導体装置１の他の具体的な構成例について説明する。
（半導体装置１の他の具体的な構成例）
図２は、半導体装置１の他の具体的な構成例を半導体装置１ａとして示す図である。なお、図２には、送信回路１１及び受信回路１２も示されている。半導体装置１ａにおいて、半導体装置１と同じ構成要素については、同一の符号が付されている。
図２に示すように、半導体装置１ａは、ＥＣＣデコーダ１３１、ＥＣＣエンコーダ１３２、及び、診断回路１４に対応する診断回路１４ａに加えて、レジスタ１６１〜１６３、セレクタ１６４，１６５及びバリッド信号出力部１６６をさらに備える。なお、半導体装置１ａの構成要素のうち、診断回路１４ａ以外の構成要素によって、バスブリッジ１３ａが構成されている。
レジスタ１６１は、送信回路１１からのデータＤ１及びそのエラー検出コードＣ１をクロック信号に同期して取り込む。レジスタ１６１は、データＤ１及びエラー検出コードＣ１を正常に取り込むと、バリッド信号ＶＡをアクティブ（Ｈレベル）にする。
ＥＣＣデコーダ１３１は、レジスタ１６１によって取り込まれたエラー検出コードＣ１を用いて、レジスタ１６１によって取り込まれたデータＤ１にエラーが発生しているか否かを診断する。例えば、データＤ１にエラーが発生していない場合、ＥＣＣデコーダ１３１は、データＤ１をそのまま出力するとともに、イネーブル信号ＥＮをアクティブ（Ｈレベル）にする。それに対し、データＤ１にエラーが発生している場合、ＥＣＣデコーダ１３１は、データＤ１を訂正したうえで出力するとともに、イネーブル信号ＥＮをインアクティブ（Ｌレベル）にする。なお、データＤ１を訂正できない場合、イネーブル信号ＥＮはインアクティブに固定される。
バリッド信号出力部１６６は、例えば論理積回路（ＡＮＤ回路）であって、バリッド信号ＶＡ及びイネーブル信号ＥＮの論理積を、バリッド信号ＶＡ＿ＯＵＴとして出力する。例えば、バリッド信号出力部１６６は、バリッド信号ＶＡ及びイネーブル信号ＥＮが何れもアクティブの場合に、バリッド信号ＶＡ＿ＯＵＴをアクティブ（Ｈレベル）にし、何れか一つでもインアクティブの場合に、バリッド信号ＶＡ＿ＯＵＴをインアクティブ（Ｌレベル）にする。
なお、受信回路１２は、バリッド信号ＶＡ＿ＯＵＴがアクティブの場合、バスブリッジ１３ａから受信したデータＤ１１，Ｄ１２が有効であると判断し、バリッド信号ＶＡ＿ＯＵＴがインアクティブの場合、バスブリッジ１３ａから受信したデータＤ１１，Ｄ１２が無効であると判断する。
レジスタ１６２は、ＥＣＣデコーダ１３１から出力された訂正不要のデータＤ１又は訂正後のデータＤ１、及び、イネーブル信号ＥＮ、をクロック信号に同期して取り込む。また、このとき、レジスタ１６３は、レジスタ１６１によって取り込まれたデータＤ１をクロック信号に同期して取り込む。
セレクタ１６４は、レジスタ１６２によって取り込まれた訂正後のデータＤ１を２分割することにより生成されたデータＤ１１、データＤ１２、レジスタ１６１によって取り込まれたデータＤ１を２分割することにより生成されたデータＤ１１及びデータＤ１２の何れか、を選択的に出力する。
セレクタ１６５は、レジスタ１６３によって取り込まれたデータＤ１の上位１２８ビットのデータＤ１［２５５：１２８］、下位１２８ビットのデータＤ１［１２７：０］、レジスタ１６１によって取り込まれたデータＤ１の上位１２８ビットのデータＤ１［２５５：１２８］、及び、下位１２８ビットのデータＤ１［１２７：０］の何れか、を選択的に出力する。
ＥＣＣエンコーダ１３２は、セレクタ１６４から順番に出力される１２８ビット幅のデータＤ１１，Ｄ１２、の９ビット幅のエラー検出コードＣ１１，Ｃ１２を生成する。
診断回路１４ａは、イネーブル信号ＥＮがアクティブの場合にのみ、バスブリッジ１３ａによる橋渡し中のデータにエラーが発生しているか否かを診断する。
具体的には、診断回路１４ａは、コンパレータ１４４及び論理積回路（以下、ＡＮＤ回路と称す）１４５を有する。コンパレータ１４４は、セレクタ１６４，１６５のそれぞれ出力データを比較する。例えば、コンパレータ１４４は、セレクタ１６４，１６５のそれぞれの出力データが一致する場合、比較結果をインアクティブ（Ｌレベル）に維持し、不一致の場合、比較結果をアクティブ（Ｈレベル）にする。ＡＮＤ回路１４５は、イネーブル信号ＥＮ及びバリッド信号ＶＡ＿ＯＵＴが何れもアクティブの場合、コンパレータ１４４の比較結果をそのままエラー検出信号ＥＲとして出力し、イネーブル信号ＥＮ及びバリッド信号ＶＡ＿ＯＵＴの何れかがインアクティブの場合、コンパレータ１４４の比較結果に関わらずエラー検出信号ＥＲをインアクティブにする。
なお、受信回路１２は、バリッド信号ＶＡ＿ＯＵＴがアクティブの場合において、エラー検出信号ＥＲがインアクティブの場合にのみ、バスブリッジ１３ａから受信したデータＤ１１，Ｄ１２を正式なデータとして採用する。他方、バリッド信号ＶＡ＿ＯＵＴがアクティブであっても、エラー検出信号ＥＲがアクティブの場合である場合には、受信回路１２は、バスブリッジ１３ａから受信したデータＤ１１，Ｄ１２を正式なデータとして採用しない。
（半導体装置１ａの動作）
続いて、図３を用いて半導体装置１ａの動作について説明する。
図３は、半導体装置１ａの動作を示すフローチャートである。
まず、レジスタ１６１は、送信回路１１からのデータＤ１及びそのエラー検出コードＣ１をクロック信号に同期して取り込む（ステップＳ１０１）。レジスタ１６１は、データＤ１及びエラー検出コードＣ１を正常に取り込むと、バリッド信号ＶＡをアクティブ（Ｈレベル）にする。
セレクタ１６４は、レジスタ１６１によって取り込まれた２５６ビット幅のデータＤ１を２分割することによって生成された１２８ビット幅のデータＤ１１，Ｄ１２を順番に選択して出力する。また、このとき、セレクタ１６５は、レジスタ１６１によって取り込まれたデータＤ１の上位１２８ビットのデータＤ１［２５５：１２８］、下位１２８ビットのデータＤ１［１２７：０］を順番に選択して出力する。
ＥＣＣエンコーダ１３２は、セレクタ１６４から順番に出力された１２８ビット幅のデータＤ１１，Ｄ１２、のそれぞれの９ビット幅のエラー検出コードＣ１１，Ｃ１２を順番に生成する。
セレクタ１６４から順番に出力されたＥＣＣチェック前のデータＤ１１，Ｄ１２は、順番に受信回路１２に転送される。また、ＥＣＣエンコーダ１３２によって生成されたエラー検出コードＣ１１，Ｃ１２も、データＤ１１，Ｄ１２とともに順番に受信回路１２に転送される（ステップＳ１０２）。
なお、受信回路１２へのデータ転送と並行して、ＥＣＣデコーダ１３１は、バスブリッジ１３ａによる橋渡し前のデータＤ１の診断を行う（ステップＳ１０３）。
具体的には、ＥＣＣデコーダ１３１は、レジスタ１６１によって取り込まれたエラー検出コードＣ１を用いて、レジスタ１６１によって取り込まれたデータＤ１にエラーが発生しているか否かを診断する。例えば、データＤ１にエラーが発生していない場合、ＥＣＣデコーダ１３１は、データＤ１をそのまま出力するとともに、イネーブル信号ＥＮをアクティブ（Ｈレベル）にする。それに対し、データＤ１にエラーが発生している場合、ＥＣＣデコーダ１３１は、データＤ１を訂正したうえで出力するとともに、イネーブル信号ＥＮをインアクティブ（Ｌレベル）にする。なお、データＤ１を訂正できない場合、イネーブル信号ＥＮはインアクティブに固定される。
まず、ＥＣＣデコーダ１３１によって橋渡し前のデータＤ１にエラーが発生していると診断された場合（ステップＳ１０４のＮＯ）、即ち、ＥＣＣデコーダ１３１のイネーブル信号ＥＮがインアクティブになった場合、バリッド信号出力部１６６のバリッド信号ＶＡ＿ＯＵＴはインアクティブになる。それにより、受信回路１２は、バスブリッジ１３ａから受信したデータＤ１１，Ｄ１２が無効であると判断する（ステップＳ１０９）。
その後、セレクタ１６４は、レジスタ１６２によって取り込まれた訂正後のデータＤ１の分割データＤ１１，Ｄ１２に選択を切り替えて順番に出力する。ＥＣＣエンコーダ１３２は、セレクタ１６４から順番に出力された１２８ビット幅の訂正後のデータＤ１１，Ｄ１２、のそれぞれの９ビット幅のエラー検出コードＣ１１，Ｃ１２を順番に生成する。
セレクタ１６４から順番に出力された訂正後のデータＤ１１，Ｄ１２は、順番に受信回路１２に転送される。また、ＥＣＣエンコーダ１３２によって生成されたエラー検出コードＣ１１，Ｃ１２も、訂正後のデータＤ１１，Ｄ１２とともに順番に受信回路１２に転送される（ステップＳ１１０）。
つまり、ＥＣＣデコーダ１３１によって橋渡し前のデータＤ１にエラーが発生している診断された場合、ＥＣＣデコーダ１３１による診断と並行して行われたデータ転送は受信回路１２において無効と判断され、その後、ＥＣＣデコーダ１３１による訂正後のデータＤ１１，Ｄ１２が有効なデータとして受信回路１２に転送される。
なお、このとき、イネーブル信号ＥＮがインアクティブであることにより、バリッド信号ＶＡ＿ＯＵＴがインアクティブとなるため、診断回路１４ａは、バスブリッジ１３ａによる橋渡し中のデータの診断を行わない。それにより、診断回路１４ａのエラー検出信号ＥＲはインアクティブに維持される。
次に、ＥＣＣデコーダ１３１によって橋渡し前のデータＤ１にエラーが発生していないと診断された場合（ステップＳ１０４のＹＥＳ）、即ち、ＥＣＣデコーダ１３１のイネーブル信号ＥＮがアクティブになった場合、バリッド信号出力部１６６のバリッド信号ＶＡ＿ＯＵＴはアクティブになる。それにより、受信回路１２は、バスブリッジ１３ａから受信したデータＤ１１，Ｄ１２が有効であると判断する（ステップＳ１０５）。
ここで、イネーブル信号ＥＮがアクティブであるため、診断回路１４ａは、バスブリッジ１３ａによる橋渡し中のデータの診断を行う（ステップＳ１０６）。具体的には、診断回路１４ａは、セレクタ１６４から順番に出力されるＥＣＣチェック前のデータＤ１１，Ｄ１２と、セレクタ１６５から順番に出力されるレジスタ１６１からのデータＤ１［２５５：１２８］，Ｄ１［１２７：０］と、をそれぞれ比較することにより、バスブリッジ１３ａによる橋渡し中のデータにエラーが発生しているか否かを診断する。
例えば、診断回路１４ａによって橋渡し中のデータにエラーが発生していると診断された場合（ステップＳ１０７のＮＯ）、即ち、診断回路１４ａのエラー検出信号ＥＲがアクティブになった場合、受信回路１２は、バリッド信号ＶＡ＿ＯＵＴの値に関わらず、受信したデータＤ１１，Ｄ１２を正式なデータとして採用しない（ステップＳ１１１）。
それに対し、診断回路１４ａによって橋渡し中のデータにエラーが発生していないと診断された場合（ステップＳ１０７のＹＥＳ）、即ち、診断回路１４ａのエラー検出信号ＥＲがインアクティブになった場合、受信したデータＤ１１，Ｄ１２を正式なデータとして採用する（ステップＳ１０８）。
このように、半導体システムＳＹＳ１は、半導体装置１ａが適用された場合でも、半導体装置１が適用された場合と同様に、バスブリッジ１３ａによる橋渡し前のデータＤ１にエラーが無い場合にのみ、橋渡し前のデータＤ１と、橋渡し後の分割データＤ１１，Ｄ１２と、を比較して、橋渡し中のデータにエラーが発生しているか否かを診断する。それにより、半導体装置１ａが適用された半導体システムＳＹＳ１は、単にバスブリッジを二重化する場合と比較して、ＥＣＣデコーダ及びＥＣＣエンコーダを追加で設ける必要が無いため、回路規模の増大を抑制することができる。
また、半導体装置１ａは、ＥＣＣデコーダ１３１による橋渡し前のデータＤ１の診断と、バスブリッジ１３ａによる送信回路１１から受信回路１２へのデータの橋渡しと、を並行して行っている。そして、半導体装置１ａは、ＥＣＣデコーダ１３１によって橋渡し前のデータＤ１にエラーが発生していると診断された場合のみ、既に受信回路１２に転送されたデータを無効にしたうえで、訂正後のデータを新たに受信回路１２に転送している。それにより、半導体装置１ａは、送信回路１１から受信回路１２のデータの橋渡しを速やかに行うことができる。
＜実施の形態２＞
図４は、実施の形態２にかかる半導体システムＳＹＳ２の構成例を示す図である。本実施の形態にかかる半導体システムＳＹＳ２は、バスブリッジによる橋渡し前のデータＤ１のエラー検出コードＣ１を用いて、橋渡し後の分割データＤ１１，Ｄ１２にエラーが発生しているか否かを診断する。それにより、本実施の形態にかかる半導体システムＳＹＳ１は、単にバスブリッジを二重化する場合よりも回路規模の増大を抑止しつつ、故障検出率を向上させることができる。以下、具体的に説明する。
図４に示すように、半導体システムＳＹＳ２は、送信回路２１と、受信回路２２と、バスＢ２１，Ｂ２２と、バスブリッジ２３と、診断回路２４と、を備える。なお、バスブリッジ２３及び診断回路２４によって半導体装置２が構成されている。
送信回路２１は、２５６ビット幅のデータＤ１、及び、その１０ビット幅のエラー検出コードＣ１を送信する。送信回路２１は、例えばメモリであって、リードモードにおいて当該メモリの記憶領域に記憶されたデータＤ１及びそのエラー検出コードＣ１を出力する。データＤ１及びそのエラー検出コードＣ１は、バスＢ１１に供給される。
バスブリッジ２３は、バスＢ２１，Ｂ２２間のデータの橋渡しを行う。例えば、バスブリッジ２３は、送信回路２１からバスＢ２１を介して供給された２５６ビット幅のデータＤ１を、バスＢ２２のバス幅に合わせて、１２８ビット幅のデータＤ１１，Ｄ１２に分割し、順番にバスＢ２２に出力する。また、バスブリッジ２３は、エラー検出コードＣ１を用いてデータＤ１のエラー検出（及び可能な場合には訂正）を行うとともに、１２８ビット幅のデータＤ１１，Ｄ１２のそれぞれに対して９ビット幅のエラー検出コードＣ１１，Ｃ１２を生成し、データＤ１１，Ｄ１２とともにバスＢ２２に出力する。
本実施の形態では、データＤ１１が、データＤ１の上位１２８ビットの値によって表される１２８ビット幅のデータ（即ち、データＤ１［２５５：１２８］）に対応し、データＤ１２が、データＤ１の下位１２８ビットの値によって表される１２８ビット幅のデータ（即ち、データＤ１［１２７：０］）に対応する場合を例に説明する。
具体的には、バスブリッジ２３は、ＥＣＣデコーダ２３１と、ＥＣＣエンコーダ２３２と、を有する。ＥＣＣエンコーダ２３２は、ＥＣＣエンコーダ２３２ａ及びＥＣＣエンコーダ２３２ｂを有する。なお、ＥＣＣエンコーダ２３２ａ，２３２ｂは、一つのＥＣＣエンコーダによって共用されてもよい。
ＥＣＣデコーダ２３１は、送信回路２１から送信されたデータＤ１のエラー検出コードＣ１を用いて、当該データＤ１にエラーが発生しているか否かを診断する。例えば、データＤ１にエラーが発生していない場合、ＥＣＣデコーダ２３１は、データＤ１をそのまま出力するとともに、イネーブル信号ＥＮをアクティブ（Ｈレベル）にする。それに対し、データＤ１にエラーが発生している場合、ＥＣＣデコーダ２３１は、可能な限りデータＤ１を訂正したうえで出力するとともに、イネーブル信号ＥＮをインアクティブ（Ｌレベル）にする。
ＥＣＣエンコーダ２３２ａは、データＤ１の上位１２８ビットの値によって表される１２８ビット幅のデータＤ１１、の９ビット幅のエラー検出コードＣ１１を生成する。ＥＣＣエンコーダ２３２ｂは、データＤ１の下位１２８ビットの値によって表される１２８ビット幅のデータＤ１２、の９ビット幅のエラー検出コードＣ１２を生成する。データＤ１１及びそのエラー検出コードＣ１１の組み合わせ、及び、データＤ１２及びそのエラー検出コードＣ１２の組み合わせは、順番に、バスＢ２２に出力される。
受信回路２２は、バスＢ２２に供給されたデータＤ１１，Ｄ１２、及び、それらのエラー検出コードＣ１１，Ｃ１２を受信する回路である。受信回路１２は、例えばＣＰＵであって、送信回路２１から送信されたデータＤ１を分割したデータＤ１１，Ｄ１２、及び、それらのエラー検出コードＣ１１，Ｃ１２を受信する。
診断回路２４は、バスブリッジ２３による橋渡し前のデータＤ１にエラーが発生していない場合（イネーブル信号ＥＮがアクティブの場合）にのみ、バスブリッジ２３によって橋渡し中のデータにエラーが発生しているか否かを診断する。例えば、診断回路２４は、橋渡し中のデータにエラーが発生している場合、エラー検出信号ＥＲをアクティブ（Ｈレベル）にし、それ以外の場合、エラー検出信号ＥＲをインアクティブ（Ｌレベル）にする。
具体的には、診断回路２４は、ＥＣＣデコーダ２３１と同様の回路構成を有する。ここで、診断回路２４は、バスブリッジ２３による橋渡し前のデータＤ１のエラー検出コードＣ１を用いて、橋渡し後の分割データＤ１１，Ｄ１２にエラーが発生しているか否かを診断する。そして、診断回路２４は、データＤ１１，Ｄ１２にエラーが発生していない場合、エラー検出信号ＥＲをインアクティブ（Ｌレベル）にし、データＤ１１，Ｄ１２にエラーが発生している場合、エラー検出信号ＥＲをアクティブ（Ｈレベル）にする。
このように、本実施の形態にかかる半導体システムＳＹＳ２は、バスブリッジ２３による橋渡し前のデータＤ１のエラー検出コードＣ１を用いて、橋渡し後の分割データＤ１１，Ｄ１２にエラーが発生しているか否かを診断する。それにより、本実施の形態にかかる半導体システムＳＹＳ２は、単にバスブリッジを二重化する場合よりも回路規模の増大を抑制しつつ、故障検出率を向上させることができる。また、回路規模の増大を抑制することができるため、回路配置や信号配線に余裕を持たせることができ、その結果、タイミング制約を満たす設計を容易にすることができる。
なお、半導体システムＳＹＳ２は、半導体システムＳＹＳ１の場合と比較して、２５６ビット幅のデータ同士を比較するためのコンパレータを設ける必要がないため、回路規模をさらに縮小させることができる。一方で、半導体システムＳＹＳ１は、ＥＣＣチェックの代わりに、２５６ビット幅のデータ同士を比較しているため、より故障検出率を向上させることができる。
本実施の形態では、バスブリッジ２３が２５６ビット幅のデータＤ１を２つの１２８ビット幅のデータＤ１１，Ｄ１２に分割する場合を例に説明したが、これに限られない。バスブリッジ２３は、データＤ１を３個以上に分割する構成に適宜変更可能である。
また、バスブリッジ１３及び診断回路１４からなる半導体装置２の構成は、図４に示す構成に限られず、趣旨を逸脱しない範囲で適宜変更可能である。
以上のように、上記実施の形態１に係る半導体システムＳＹＳ１は、バスブリッジによる橋渡し前のデータＤ１にエラーが無い場合に、橋渡し前のデータＤ１と、橋渡し後の分割データＤ１１，Ｄ１２と、を比較して、橋渡し中のデータにエラーが発生しているか否かを診断する。また、上記実施の形態２に係る半導体システムＳＹＳ２は、バスブリッジによる橋渡し前のデータＤ１のエラー検出コードＣ１を用いて、橋渡し中のデータにエラーが発生しているか否かを診断する。それにより、上記実施の形態１，２に係る半導体システムＳＹＳ１，ＳＹＳ２は、単にバスブリッジを二重化する場合よりも回路規模の増大を抑制しつつ、故障検出率を向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
１ 半導体装置
１ａ 半導体装置
２ 半導体装置
１１ 送信回路
１２ 受信回路
１３ バスブリッジ
１４ 診断回路
１４ａ 診断回路
２１ 送信回路
２２ 受信回路
２３ バスブリッジ
２４ 診断回路
１３１ ＥＣＣデコーダ
１３２ ＥＣＣエンコーダ
１３２ａ ＥＣＣエンコーダ
１３２ｂ ＥＣＣエンコーダ
１４１ コンパレータ
１４２ コンパレータ
１４３ 論理和回路（ＯＲ回路）
１４４ コンパレータ
１４５ 論理積回路（ＡＮＤ回路）
１６１ レジスタ
１６２ レジスタ
１６３ レジスタ
１６４ セレクタ
１６５ セレクタ
１６６ バリッド信号出力部
２３１ ＥＣＣデコーダ
２３２ ＥＣＣエンコーダ
２３２ａ ＥＣＣエンコーダ
２３２ｂ ＥＣＣエンコーダ
ＳＹＳ１ 半導体システム
ＳＹＳ２ 半導体システム

Claims (10)

  1. 送信回路から送信されたデータのエラー検出コードを用いて、当該データにエラーが発生しているか否かを診断し、エラーが発生していない場合には前記データを出力し、エラーが発生している場合には前記データを訂正して出力するＥＣＣ(Error Correction Code)デコーダと、
    前記ＥＣＣデコーダが出力したデータを構成する複数ビットのうちの一部である第１分割データ部分のビットの値によって表される第１分割データ、の第１エラー検出コードを生成して前記第１分割データとともに出力し、且つ、前記ＥＣＣデコーダが出力したデータを構成する前記複数ビットのうちの残りの部分である第２分割データ部分のビットの値によって表される第２分割データ、の第２エラー検出コードを生成して前記第２分割データとともに出力するＥＣＣエンコーダと、
    前記ＥＣＣデコーダによって前記データのエラーが検出されなかった場合に、前記送信回路から送信されたデータの前記第１分割データ部分のデータと、前記ＥＣＣエンコーダから出力された前記第１分割データと、を比較するとともに、前記送信回路から送信されたデータの前記第２分割データ部分のデータと、前記ＥＣＣエンコーダから出力された前記第２分割データと、を比較する、診断回路と、
    を備えた、半導体装置。
  2. 前記診断回路は、前記ＥＣＣデコーダによって前記データのエラーが検出された場合には、比較を行わないように構成されている、
    請求項１に記載の半導体装置。
  3. 前記ＥＣＣエンコーダは、前記第１分割データ及び前記第１エラー検出コードの組み合わせ、及び、前記第２分割データ及び前記第２エラー検出コードの組み合わせ、のうち、何れか一方の組み合わせを出力した後に、他方の組み合わせを出力するように構成されている、
    請求項１に記載の半導体装置。
  4. 前記ＥＣＣエンコーダは、
    前記第１分割データ及び前記第１エラー検出コードを出力する第１ＥＣＣエンコーダと、
    前記第２分割データ及び前記第２エラー検出コードを出力する第２ＥＣＣエンコーダと、
    を有する、請求項１に記載の半導体装置。
  5. 前記データを送信する送信回路と、
    前記送信回路から送信された前記データを分割して前記第１及び前記第２分割データを生成するとともに、それらのエラー検出コードである前記第１及び前記第２エラー検出コードを生成する、請求項１に記載の半導体装置と、
    前記第１及び前記第２分割データと、前記第１及び前記第２エラー検出コードと、を受信する受信回路と、
    を備えた、半導体システム。
  6. 送信回路から送信されたデータのエラー検出コードを用いて、当該データにエラーが発生している否かを診断し、エラーが発生していない場合には前記データを出力し、エラーが発生している場合には前記データを訂正して出力するＥＣＣ(Error Correction Code)デコーダと、
    前記ＥＣＣデコーダが出力したデータを構成する複数ビットのうちの一部のビットの値によって表される第１分割データ、の第１エラー検出コードを生成して前記第１分割データとともに出力し、且つ、前記ＥＣＣデコーダが出力したデータを構成する前記複数ビットのうちの残りのビットの値によって表される第２分割データ、の第２エラー検出コードを生成して前記第２分割データとともに出力するＥＣＣエンコーダと、
    前記ＥＣＣエンコーダから出力された前記第１分割データ、及び、前記ＥＣＣエンコーダから出力された前記第２分割データ、のそれぞれにエラーが発生しているか否かを、前記送信回路から送信されたデータの前記エラー検出コードを用いて診断する、前記ＥＣＣデコーダと同一の回路構成を備えた診断回路と、
    を備えた、半導体装置。
  7. 前記診断回路は、前記ＥＣＣデコーダによって前記データのエラーが検出されなかった場合にのみ、診断を行うように構成されている、
    請求項６に記載の半導体装置。
  8. 前記ＥＣＣエンコーダは、前記第１分割データ及び前記第１エラー検出コードの組み合わせ、及び、前記第２分割データ及び前記第２エラー検出コードの組み合わせ、のうち、何れか一方の組み合わせを出力した後に、他方の組み合わせを出力するように構成されている、
    請求項６に記載の半導体装置。
  9. 前記ＥＣＣエンコーダは、
    前記第１分割データ及び前記第１エラー検出コードを出力する第１ＥＣＣエンコーダと、
    前記第２分割データ及び前記第２エラー検出コードを出力する第２ＥＣＣエンコーダと、
    を有する、請求項６に記載の半導体装置。
  10. 前記データを送信する送信回路と、
    前記送信回路から送信された前記データを分割して前記第１及び前記第２分割データを生成するとともに、それらのエラー検出コードである前記第１及び前記第２エラー検出コードを生成する、請求項６に記載の半導体装置と、
    前記第１及び前記第２分割データと、前記第１及び前記第２エラー検出コードと、を受信する受信回路と、
    を備えた、半導体システム。
JP2017214727A 2017-11-07 2017-11-07 半導体装置及びそれを備えた半導体システム Active JP6861611B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017214727A JP6861611B2 (ja) 2017-11-07 2017-11-07 半導体装置及びそれを備えた半導体システム
US16/116,650 US10891186B2 (en) 2017-11-07 2018-08-29 Semiconductor device and semiconductor system including the same
EP18194548.6A EP3480958B1 (en) 2017-11-07 2018-09-14 Bus bridge with improved fault detection
CN201811284034.2A CN109753454B (zh) 2017-11-07 2018-10-31 半导体装置以及包含半导体装置的半导体系统
KR1020180133434A KR20190051835A (ko) 2017-11-07 2018-11-02 반도체 장치 및 그것을 구비한 반도체 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017214727A JP6861611B2 (ja) 2017-11-07 2017-11-07 半導体装置及びそれを備えた半導体システム

Publications (2)

Publication Number Publication Date
JP2019087020A JP2019087020A (ja) 2019-06-06
JP6861611B2 true JP6861611B2 (ja) 2021-04-21

Family

ID=63708083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017214727A Active JP6861611B2 (ja) 2017-11-07 2017-11-07 半導体装置及びそれを備えた半導体システム

Country Status (5)

Country Link
US (1) US10891186B2 (ja)
EP (1) EP3480958B1 (ja)
JP (1) JP6861611B2 (ja)
KR (1) KR20190051835A (ja)
CN (1) CN109753454B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10795767B2 (en) * 2018-12-26 2020-10-06 M31 Technology Corporation Error correcting system shared by multiple memory devices
KR20210022260A (ko) 2019-08-20 2021-03-03 삼성전자주식회사 메모리 컨트롤러의 구동방법, 메모리 컨트롤러 및 스토리지 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930001190A (ko) * 1991-06-29 1993-01-16 강진구 디지탈 데이타의 에러 정정장치
JPH07129427A (ja) * 1993-11-01 1995-05-19 Fujitsu Ltd Ｅｃｃコードによるデータの比較チェック方法
JPH07129477A (ja) * 1993-11-05 1995-05-19 Oki Electric Ind Co Ltd エラー検出訂正装置
US5973601A (en) * 1995-12-06 1999-10-26 Campana, Jr.; Thomas J. Method of radio transmission between a radio transmitter and radio receiver
JP3454962B2 (ja) * 1995-03-23 2003-10-06 株式会社東芝 誤り訂正符号の符号器及び復号器
JP2002116961A (ja) 2000-10-11 2002-04-19 Nec Corp シリアル通信装置およびシリアル通信方法
CN100428633C (zh) * 2001-06-29 2008-10-22 日本胜利株式会社 数字信号的调制方法及调制装置
EP2180600A1 (en) 2002-04-22 2010-04-28 Fujitsu Limited Error detecting apparatus for decoding two layers of error detection
JP4368587B2 (ja) 2003-01-14 2009-11-18 富士通株式会社 バスブリッジ回路、バス接続システム、及びバスブリッジ回路のデータエラー通知方法
US7865809B1 (en) * 2004-03-11 2011-01-04 Super Talent Electronics, Inc. Data error detection and correction in non-volatile memory devices
JP4260688B2 (ja) * 2004-06-09 2009-04-30 富士通株式会社 データ送信装置、データ送受信システム、データ送信装置の制御方法およびデータ送受信システムの制御方法
JP4494238B2 (ja) * 2005-02-03 2010-06-30 株式会社エヌ・ティ・ティ・ドコモ Ｍｉｍｏ多重送信装置およびｍｉｍｏ多重送信方法
JP4905839B2 (ja) * 2005-10-18 2012-03-28 日本電気株式会社 Ｍｒａｍの動作方法
KR100856129B1 (ko) * 2006-12-29 2008-09-03 삼성전자주식회사 오정정 확률을 줄이는 에러 정정 회로, 그 방법 및 상기회로를 구비하는 반도체 메모리 장치
US8875004B2 (en) * 2007-07-10 2014-10-28 Mitsubishi Electric Corporation Transmitting apparatus and communication system
JP2009282849A (ja) 2008-05-23 2009-12-03 Renesas Technology Corp マイクロコンピュータ
US8495479B1 (en) * 2010-11-22 2013-07-23 Marvell International Ltd. Defect detection and correction via monitoring of syndromes and bit flips in decoder
KR20130086887A (ko) * 2012-01-26 2013-08-05 삼성전자주식회사 메모리 버퍼, 이를 포함하는 장치들 및 이의 데이터 처리 방법
JP2013222285A (ja) * 2012-04-16 2013-10-28 Fujitsu Semiconductor Ltd バス回路および半導体装置
US9258389B2 (en) * 2012-08-13 2016-02-09 Gurulogic Microsystems Oy Encoder and method
US10127101B2 (en) * 2015-08-28 2018-11-13 Intel Corporation Memory device error check and scrub mode and error transparency

Also Published As

Publication number Publication date
US10891186B2 (en) 2021-01-12
EP3480958A1 (en) 2019-05-08
JP2019087020A (ja) 2019-06-06
KR20190051835A (ko) 2019-05-15
EP3480958B1 (en) 2021-08-04
US20190138389A1 (en) 2019-05-09
CN109753454A (zh) 2019-05-14
CN109753454B (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
US20220345155A1 (en) Memory controller and method of data bus inversion using an error detection correction code
KR102399843B1 (ko) 결함 탐지를 가진 오류 정정 하드웨어
US9558054B2 (en) Apparatus and method for detecting errors on a transmission path
US10210040B2 (en) Multi-dimensional parity checker (MDPC) systems and related methods for external memories
JPH08255111A (ja) 誤り訂正検出回路と半導体記憶装置
US20160179472A1 (en) Random number generation device and method for generating random number
JP6861611B2 (ja) 半導体装置及びそれを備えた半導体システム
US20100312986A1 (en) Semiconductor integrated circuit
JP4723265B2 (ja) エラー検出訂正装置の制御方法、エラー検出訂正装置、情報処理システム、エラー検出訂正装置の制御プログラム、データ処理装置
US20180131394A1 (en) Data processing system and data processing apparatus
US20050066258A1 (en) Error decoding circuit, data bus control method and data bus system
JP2010211347A (ja) 情報処理装置及びエラー検出方法
US10340955B2 (en) Data processing circuit
JP6889138B2 (ja) 格納装置及び格納方法
US20180004608A1 (en) Memory device system
JP5621554B2 (ja) エラー訂正回路及びエラー訂正方法
US20200201712A1 (en) Method and apparatus for generating redundant bits for error detection
TWI501083B (zh) 針對快閃儲存系統以ｂｃｈ及ｌｄｐｃ引擎進行檢測與修正錯誤的方法
US11288120B2 (en) Circuit and method for soft-error protection in operation of ECC and register
JP3730877B2 (ja) エラー報告方式及びその方法
US20140372837A1 (en) Semiconductor integrated circuit and method of processing in semiconductor integrated circuit
JP6490316B1 (ja) 出力判定回路
JP2005070822A (ja) 情報処理装置
US9208040B2 (en) Repair control logic for safe memories having redundant elements
JP6194679B2 (ja) データ補正回路及びデータ補正方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210330

R150 Certificate of patent or registration of utility model

Ref document number: 6861611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150