KR20210022260A - 메모리 컨트롤러의 구동방법, 메모리 컨트롤러 및 스토리지 장치 - Google Patents

메모리 컨트롤러의 구동방법, 메모리 컨트롤러 및 스토리지 장치 Download PDF

Info

Publication number
KR20210022260A
KR20210022260A KR1020190101481A KR20190101481A KR20210022260A KR 20210022260 A KR20210022260 A KR 20210022260A KR 1020190101481 A KR1020190101481 A KR 1020190101481A KR 20190101481 A KR20190101481 A KR 20190101481A KR 20210022260 A KR20210022260 A KR 20210022260A
Authority
KR
South Korea
Prior art keywords
sub
parity
data
region
metadata
Prior art date
Application number
KR1020190101481A
Other languages
English (en)
Inventor
김보미
김동건
김수현
최기현
손필창
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190101481A priority Critical patent/KR20210022260A/ko
Priority to US16/857,358 priority patent/US11182245B2/en
Priority to EP20172057.0A priority patent/EP3783490B1/en
Priority to SG10202004986VA priority patent/SG10202004986VA/en
Priority to CN202010836240.0A priority patent/CN112416650A/zh
Publication of KR20210022260A publication Critical patent/KR20210022260A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/1052—Bypassing or disabling error detection or correction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

부팅 동작시 빠른 시간 내에 저널링 데이터를 이용하여 메타 데이터를 업데이트하고, 업데이트된 메타 데이터의 신뢰성을 유지하기 위한 메모리 컨트롤러의 구동 방법, 메모리 컨트롤러 및 스토리지 장치가 제공된다. 상기 메모리 컨트롤러의 구동 방법은, 버퍼 메모리의 제1 내지 제n(단, n은 2이상의 자연수) 서브 영역에, 메타 데이터를 로드하고, 상기 제1 내지 제n 서브 영역의 ECC(Error Correction Code) 기능을 오프한 상태에서, 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하고, 상기 제1 서브 영역에 저장된 데이터의 제1 패러티를 생성하고, 상기 제1 패러티가 생성된 후에, 상기 제1 서브 영역의 ECC 기능을 온 상태로 변경하는 것을 포함한다.

Description

메모리 컨트롤러의 구동방법, 메모리 컨트롤러 및 스토리지 장치 {Operating method of memory controller, memory controller, and storage device}
본 발명은 메모리 컨트롤러의 구동방법, 메모리 컨트롤러 및 스토리지 장치에 관한 것이다.
비휘발성 메모리로서 플래시 메모리는 전원이 차단되어도 저장하고 있는 데이터를 유지할 수 있다. 최근 eMMC(embedded Multi-Media Card), UFS(Universal Flash Storage), SSD(Solid State Drive), 및 메모리 카드 등의 플래시 메모리를 포함하는 스토리지 장치가 널리 사용되고 있으며, 스토리지 장치는 많은 양의 데이터를 저장하거나 이동시키는데 유용하게 사용되고 있다.
미국등록특허 US9,852,023 (2017.12.26. 공고)
한편, 몇몇 SSD 제품의 경우, SPO(Sudden Power Off) 발생시 오픈 타임(open time)에 대한 요구조건이 존재한다. 예를 들어, SPO가 발생하였을 때, 부팅 동작시 SSD제품은 오픈 타임 내에 메인 메모리(예를 들어, 낸드 메모리)에 저장된 메타 데이터를 버퍼 메모리(예를 들어, DRAM)에 로드하고, 저널링 데이터를 이용하여 메타 데이터를 업데이트하여야 한다.
그런데, SSD 제품의 용량이 커질수록, 메타 데이터/저널링 데이터의 사이즈도 같이 커진다. 따라서, 요구조건 내에(즉, 기설정된 오픈 타임 내에), 메타 데이터의 업데이트를 하기 어려워진다.
뿐만 아니라, 몇몇 SSD 제품은, 신뢰성 향상을 위해서 버퍼 메모리에 ECC(Error Correction Code) 기능을 제공하고 있다. ECC 기능을 사용하면, 버퍼 메모리에 라이트하는 시간이 증가한다. 따라서, 요구 조건 내에, 메타 데이터의 업데이트를 더욱 어려워진다.
본 발명이 해결하고자 하는 기술적 과제는, 부팅 동작시 빠른 시간 내에 저널링 데이터를 이용하여 메타 데이터를 업데이트하고, 업데이트된 메타 데이터의 신뢰성을 유지하기 위한 메모리 컨트롤러의 구동 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 부팅 동작시 빠른 시간 내에 저널링 데이터를 이용하여 메타 데이터를 업데이트하고, 업데이트된 메타 데이터의 신뢰성을 유지하기 위한 메모리 컨트롤러를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 상기 메모리 컨트롤러를 포함하는 스토리지 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 면(aspect)에 따른 메모리 컨트롤러의 구동 방법은, 버퍼 메모리의 제1 내지 제n(단, n은 2이상의 자연수) 서브 영역에, 메타 데이터를 로드하고, 상기 제1 내지 제n 서브 영역의 ECC(Error Correction Code) 기능을 오프한 상태에서, 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하고, 상기 제1 서브 영역에 저장된 데이터의 제1 패러티를 생성하고, 상기 제1 패러티가 생성된 후에, 상기 제1 서브 영역의 ECC 기능을 온 상태로 변경하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 면에 따른 메모리 컨트롤러의 구동 방법은, SPO(Sudden Power Off)의 오픈 타임 동안, 버퍼 메모리의 제1 내지 제n(단, n은 2이상의 자연수) 서브 영역에 메타 데이터를 로드하고, 상기 제1 내지 제n 서브 영역의 ECC(Error Correction Code) 기능을 오프한 상태에서 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하고, SPO의 오픈 타임 이후에, 백그라운드 동작으로, 상기 제1 서브 영역 내지 상기 제n 서브 영역의 순서대로, 상기 제1 내지 제n 서브 영역 각각에 저장된 데이터의 제1 내지 제n 패러티를 생성하는 것을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 면에 따른 메모리 컨트롤러는, 버퍼 메모리를 제어하는 메모리 컨트롤러로서, 상기 버퍼 메모리의 다수의 서브 영역에 메타 데이터를 로드하고, 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하는 저널 제어부; 상기 다수의 서브 영역 각각에 대해서 ECC 기능을 온/오프하는 ECC 온오프 제어부; 및 상기 다수의 서브 영역 각각에 저장된 데이터에 대해서, 패러티를 생성하는 패러티 생성부를 포함하되, 상기 저널 제어부가 상기 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하는 동안, 상기 ECC 온오프 제어부는 상기 다수의 서브 영역 모두에 대해서 ECC 기능을 오프하고, 상기 ECC 온오프 제어부는, 상기 패러티 생성부가 패러티를 생성한 서브 영역에 대해서만, ECC 기능을 온으로 변경한다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 일 면에 따른 스토리지 장치는, 메인 메모리; 다수의 서브 영역을 포함하는 버퍼 메모리; 및 SPO(Sudden Power Off) 발생 후에 상기 메인 메모리에 저장된 메타 데이터를 상기 버퍼 메모리의 다수의 서브 영역에 로드하고, 상기 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하되, 상기 다수의 서브 영역 각각에 대해서 ECC 기능을 온/오프할 수 있는 메모리 컨트롤러를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 스토리지 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 제2 메모리 장치를 구체적으로 설명하기 위한 개념도이다.
도 3은 도 1의 ECC 엔진을 구체적으로 설명하기 위한 블록도이다.
도 4는 본 발명의 제1 실시예에 따른 메모리 컨트롤러의 구동 방법을 설명하기 위한 순서도이다.
도 5는 ECC 기능을 오프한 상태에서 재생 동작을 수행하는 것을 설명하는 도면이다.
도 6은 ECC 기능을 온한 상태에서 재생 동작을 수행하는 것을 설명하는 도면이다.
도 7은 본 발명의 제2 실시예에 따른 메모리 컨트롤러의 구동 방법을 설명하기 위한 순서도이다.
도 8은 본 발명의 제3 실시예에 따른 메모리 컨트롤러의 구동 방법을 설명하기 위한 순서도이다.
도 9는 본 발명의 제4 실시예에 따른 메모리 컨트롤러의 구동방법을 설명하기 위한 도면이다.
도 10은 본 발명의 제5 실시예에 따른 메모리 컨트롤러의 구동방법을 설명하기 위한 도면이다.
도 11은 본 발명의 제6 실시예에 따른 메모리 컨트롤러의 구동방법을 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 설명하도록 한다.
도 1은 본 발명의 몇몇 실시예에 따른 스토리지 장치를 설명하기 위한 블록도이다. 도 2는 도 1의 제2 메모리 장치를 구체적으로 설명하기 위한 개념도이다. 도 3은 도 1의 ECC 엔진을 구체적으로 설명하기 위한 블록도이다.
우선, 도 1은 본 발명의 몇몇 실시예에 따른 스토리지 장치는 제1 메모리 장치(100), 제2 메모리 장치(300)와 메모리 컨트롤러(200)을 포함한다.
스토리지 장치는 스마트 카드, SD(secure digital) 카드, 멀티미디어 카드(multimedia card(MMC)), 임베디드 MMC(embedded MMC (eMMC)), 임베디드 멀티-칩 패키지 (embedded multi-chip package(eMCP)), PPN(perfect page NAND), 유니버셜 플래시 스토리지(universal flash storage(UFS)), USB 플래시 드라이브, 솔리드 스테이트 드라이브(solid state drive(SSD)), 또는 임베디드 SSD(embedded SSD(eSSD))로 구현될 수 있으나, 이에 한정되는 것은 아니다.
메모리 컨트롤러(200)는 제1 메모리 장치(100) 및 제2 메모리 장치(300)의 동작을 전반적으로 제어한다. 메모리 컨트롤러(200)는 호스트(미도시)로부터 제공되는 명령어를 해석하고, 해석결과에 따라 제1 메모리 장치(100) 및 제2 메모리 장치(300)의 동작을 제어할 수 있다.
제1 메모리 장치(100)는 메인 메모리로서, 예를 들어, 비휘발성 메모리(예를 들어, 낸드 플래시 메모리)를 기반으로 한 장치일 수 있으나, 이에 한정되지 않는다. 제1 메모리 장치(100)는 유저 데이터가 저장되는 유저 데이터 영역과, 메타 데이터 및 저널링 데이터가 저장되는 메타 데이터 영역을 포함한다.
메타 데이터는 유저 데이터와 관련된 위치 정보(논리주소, 물리주소 등), 메모리 블록에 포함되는 유효 페이지(valid page)의 개수, 메모리 블록에서 어느 페이지가 유효한지 등을 포함할 수 있으나, 이에 한정되지 않는다.
저널링 데이터는 메타 데이터의 변경내역을 적어 둔 데이터이다. 예를 들어, SPO(Sudden Power Off)와 같은 예상치 못한 문제가 발생하였을 때, 제1 메모리 장치(100)에 저장된 저널링 데이터를 재생(replay)함으로써 SPO 발생 전의 상태로 최대한 복구할 수 있다.
제2 메모리 장치(300)는 버퍼 메모리로서, 예를 들어, 휘발성 메모리(예를 들어, DRAM, SRAM)를 기반으로 한 장치일 수 있으나, 이에 한정되지 않는다. 제1 메모리 장치(100)에 데이터를 프로그램/리드하는 시간은, 호스트와의 데이터 통신 시간보다 길기 때문에, 라이트/리드 시간이 빠른 제2 메모리 장치(300)를 이용하여 데이터 처리를 고속화할 수 있다.
예를 들어, 호스트에서 유저 데이터를 저장할 것을 명령하면, 메모리 컨트롤러(200)는 상기 명령과 관련된 메타 데이터를 생성하여 제2 메모리 장치(300)의 메타 데이터 영역에 저장한다. 또는, 메모리 컨트롤러(200)는 제2 메모리 장치(300)의 메타 데이터 영역에 저장되어 있는, 상기 명령과 관련된 메타 데이터를 업데이트할 수 있다. 메모리 컨트롤러(200)는 이와 같이 메타 데이터의 변경 내역(생성/제거/업데이트 등)을 저널링 데이터로 생성한다.
저널링 데이터가 계속 생성되어, 저널링 데이터의 전체 사이즈가 기설정된 사이즈에 이르면, 메모리 컨트롤러(200)는 제1 메모리 장치(100)(즉, 제1 메모리 장치(100) 내의 메타 데이터 영역)에 저널링 데이터 전체를 옮긴다.
메모리 컨트롤러(200)는 기설정된 로직/스케줄에 따라서, 제2 메모리 장치(300)에 저장되어 있던 메타 데이터도 제1 메모리 장치(100)에 수시로 옮겨질 수 있다. 메타 데이터의 사이즈는 저널링 데이터의 사이즈에 비해서 크기 때문에, 메타 데이터 전체를 제1 메모리 장치(100)에 옮겨 저장하는 것은 장시간이 소요된다. 따라서, 예를 들어, 저널링 데이터를 제1 메모리 장치(100)에 옮겨 적을 때마다, 메타 데이터 중 일부씩을 제1 메모리 장치(100)에 옮겨 적을 수 있다. 따라서, 스토리지 장치의 런타임(runtime) 상태에서는, 제1 메모리 장치(100)에 저장된 메타 데이터의 일부는 최신 상태이고, 다른 일부는 최신 상태가 아닐 수 있다.
호스트로부터 파워 오프 신호를 제공받으면, 메모리 컨트롤러(200)는 모든 메타 데이터와 저널링 데이터를 제1 메모리 장치(100)로 옮겨서, 제1 메모리 장치(100)에 저장되어 있는 메타 데이터/저널링 데이터를 최신 상태로 만든다.
스토리지 장치가 부팅될 때, 메모리 컨트롤러(200)는 제1 메모리 장치(100)에 저장되어 있는 메타 데이터를 제2 메모리 장치(300)에 로드한다. 또한, 메모리 컨트롤러(200)는 이전 파워 사이클(Power Cycle)에서 스토리지 장치가 정상적으로 종료되지 않아 제 1 메모리 장치(100)에 저장되어 있는 메타 데이터가 최신이 아니라고 판단되는 경우, 저널링 데이터를 이용하여 메타 데이터를 업데이트한다(즉, 재생(replay)한다.).
메모리 컨트롤러(200)는 내부에 ECC 엔진(210)를 포함한다. ECC 엔진 (210)은 유저 데이터 및/또는 메타 데이터에 대해서 인코딩 동작을 수행하여 패러티(parity)를 생성한다. ECC 엔진(210)은 패러티를 이용하여 리드된 데이터의 에러 정정 동작을 수행한다.
메모리 컨트롤러(200)는 내부에 저널 제어부(220)도 포함한다. 저널 제어부(220)는 메타 데이터의 변경 내역을 적어 둔 저널링 데이터를 생성한다. 또한, 제2 메모리 장치(300)의 다수의 서브 영역(310, 320, 330)에 메타 데이터를 로드하고, 저널링 데이터를 이용하여 메타 데이터의 업데이트(재생(replay))를 수행한다.
한편, 여기서 도 2를 참조하면, 제2 메모리 장치(300)의 메타 데이터 영역은 제1 영역(310, 320, 330)과 제2 영역(390)을 포함할 수 있다.
제1 영역(310, 320, 330)은 제1 내지 제n(단, n은 2이상의 자연수) 서브 영역(310, 320, 330)을 포함한다. 제1 내지 제n 서브 영역(310, 320, 330) 각각에 대해서, ECC 기능이 온/오프될 수 있다. 즉, ECC 엔진(210)의 제어에 의해서, ECC 기능이 각 서브 영역(310, 320, 330) 별로 온 상태가 되거나, 오프 상태가 될 수 있다. 제1 영역(310, 320, 330)는 메타 데이터가 로드/저장되고, 저널링 데이터에 의해 재생(replay)되는 영역이다.
제2 영역(390)은 ECC 기능이 온 상태를 유지하는 영역이다. 제2 영역(390)은 펌웨어(firmware) 동작을 위해 할당되는 영역이거나, 메타 데이터가 로드/저장되고, 저널링 데이터에 의해 재생되는 영역일 수 있다.
여기서 도 3을 참조하면, ECC 엔진(210)은 ECC 제어부(211), ECC 범위 제어부(212), ECC 온오프 제어부(213), 패러티 생성부(214) 등을 포함한다.
ECC 제어부(211)는 에러 정정 동작과 관련된 전반적인 동작을 관리하고, ECC 범위 제어부(212), ECC 온오프 제어부(213), 패러티 생성부(214) 등을 제어한다.
ECC 범위 제어부(212)는 제2 메모리 장치(300)를 다수의 영역(310, 320, 330, 390)으로 나누어서 관리한다. 특히, ECC 범위 제어부(212)는 제2 영역(310, 320, 330)을 다수의 제1 내지 제n 서브 영역(310, 320, 330)으로 구분하여 관리한다. ECC 범위 제어부(212)는 각 서브 영역(310, 320, 330, 390)의 사이즈를 결정하거나, 각 서브 영역(310, 320, 330, 390)의 사이즈를 조정할 수 있다.
ECC 온오프 제어부(213)는 제2 메모리 장치(300)의 제1 내지 제n 서브 영역(310, 320, 330) 각각에 대해서 ECC 기능을 온/오프한다. 예를 들어, 제1 내지 제n 서브 영역(310, 320, 330) 전체의 ECC 기능을 오프하거나, 선택적으로 제1 내지 제n 서브 영역(310, 320, 330) 중 몇 개의 ECC 기능을 오프할 수 있다.
구체적으로, 부팅 동작시(특히, 저널 제어부(220)가 저널링 데이터를 이용하여 메타 데이터를 업데이트하는 동안), ECC 온오프 제어부(213)는 제1 내지 제n 서브 영역(310, 320, 330) 전체의 ECC 기능을 오프한다.
부팅 동작 이후에, ECC 온오프 제어부(213)는 선택적으로 서브 영역(310, 320, 330)의 ECC 기능을 온 상태로 변경한다. 더 구체적으로, 부팅 동작 이후에 (패러티 생성부(214)에 의해) 서브 영역(310, 320, 330) 별로 패러티가 생성되고, ECC 온오프 제어부(213)는 패러티가 생성된 서브 영역(310, 320, 330)에 대해서 ECC 기능을 온 상태로 변경한다.
한편, 필요에 따라서, 부팅 동작시(특히, 저널 제어부(220)가 저널링 데이터를 이용하여 메타 데이터를 업데이트하는 동안), 일부의 서브 영역(예를 들어, 310)에 대해서는 ECC 기능을 온하고, 나머지 서브 영역(예를 들어, 320, 330)에 대해서는 ECC 기능을 오프할 수 있다. 이러한 경우에는, 부팅 동작 후에, ECC 기능을 오프했던 서브 영역(예를 들어, 320, 330)에 대해서만 패러티를 생성할 수 있다.
패러티 생성부(214)는 제1 내지 제n 서브 영역(310, 320, 330) 각각에 저장된 데이터에 대해서, 패러티를 생성한다. 패러티 생성부(214)는 하드웨어 로직으로 구현될 수 있으나, 이에 한정되지 않는다.
패러티 생성부(214)는 기설정된 순서대로, 예를 들어, 제1 서브 영역(310), 제2 서브 영역(320), … 제n 서브 영역(330)의 순서대로, 패러티를 생성할 수 있으나, 이에 한정되지 않는다.
또는, 패러티 생성부(214)는 호스트의 서브 영역(예를 들어, 310)에 저장된 데이터의 패러티 생성 요청(또는, 서브 영역(310)에 대한 억세스 요청)에 따라서, 패러티를 생성할 수 있으나, 이에 한정되지 않는다.
구체적인 ECC기능의 온/오프 동작에 대해서는 도 4 내지 도 11을 이용하여 설명한다.
도 4는 본 발명의 제1 실시예에 따른 메모리 컨트롤러의 구동 방법을 설명하기 위한 순서도이다. 도 5는 ECC 기능을 오프한 상태에서 재생 동작을 수행하는 것을 설명하는 도면이다. 도 6은 ECC 기능을 온한 상태에서 재생 동작을 수행하는 것을 설명하는 도면이다.
우선, 도 4를 참조하면, 스토리지 장치의 부팅시에, 제2 메모리 장치(300)(즉, 버퍼 메모리)의 제1 내지 제n서브 영역(310, 320, 330)에, 메타 데이터를 로드하되(S10), 제1 내지 제n 서브 영역(310, 320, 330)의 ECC 기능을 오프한 상태에서 저널링 데이터를 이용하여 메타 데이터를 업데이트(재생(replay))한다(S20).
예를 들어 설명하면, 도 5에 도시된 것과 같이, 스토리지 장치의 부팅시에 제2 메모리 장치(300)에 메타 데이터(311~319)가 로드된다. 예를 들어, 각 메타 데이터(311~319)는 물리주소(PPN, Physical Page Number)일 수 있으나, 이에 한정되지 않는다. 예를 들어, 각 메타 데이터(311~319)의 사이즈는 6byte일 수 있으나, 이에 한정되지 않는다.
여기서, 저널링 데이터에 "메타 데이터(312)에 기재된 물리주소(PPN2)를 새로운 물리주소(PPN2N)로 변경"이 기재되어 있다면, 부팅시에 상기 저널링 데이터를 기초로 기존 물리주소(PPN2)를 새로운 물리주소(PPN2N)로 변경해야 한다. 이와 같이, 저널링 데이터에 기재된 내용을 기초로, 메타 데이터를 업데이트(또는 수정)하는 것을 재생(replay)라고 한다.
본 발명의 제1 실시예에서, 재생 동작을 할 때, ECC 기능을 오프한 상태에서, RMW(read-modification-write) 동작이 아닌 일반 라이트 동작을 이용한다. RMW 동작은, 기저장된 데이터를 리드하고, 리드된 데이터와 라이트하려는 데이터를 서로 비교하여, 리드된 데이터와 라이트하려는 데이터가 서로 다른 부분만을 라이트하는 것을 의미한다. 예를 들어, 리드된 데이터가 1000이고, 라이트하려는 데이터가 1001이라면, 가장 마지막 비트(1)만을 라이트하는 방식이다. 일반 라이트 동작은, RMW 동작과 달리, 리드/비교동작 없이 바로 라이트하려는 데이터를 라이트하는 것을 의미한다. 일반 라이트 동작은 RMW 동작에 비해 별도의 리드/비교 동작이 없이 때문에, RMW 동작에 비해 빠르다.
도 6을 참조하여, 재생 동작을 할 때, ECC 기능이 온 되어 있는 경우를 설명한다. 전술한 예와 같이, 저널링 데이터에 "메타 데이터(312)에 기재된 물리주소(PPN2)를 새로운 물리주소(PPN2N)로 변경"이 기재되어 있다면, 부팅시에 상기 저널링 데이터를 기초로 기존 물리주소(PPN2)를 새로운 물리주소(PPN2N)로 변경해야 한다.
그런데, ECC 기능이 온 되어 있는 경우에는, 메타 데이터에 대해서 패러티를 생성한다. 여기서 주목해야 하는 점은, 메타 데이터의 관리 사이즈와, 패러티를 생성하기 위한 데이터의 관리 사이즈가 다르다. 예를 들어, 전술한 것과 같이, 메타 데이터의 관리 사이즈는 6 byte인데, 패러티를 생성하기 위한 데이터의 관리 사이즈는 8 byte일 수 있다.
또한, ECC 기능이 온 되어 있는 경우에는 RMW 동작을 이용하여 재생 동작을 수행할 수 있다.
따라서, 도 6의 예에서, 새로운 물리주소(PPN2N)로 변경하려면, 2회의 라이트 동작이 필요하다. 왜냐하면, 물리주소(PPN2N)의 일부(3121)는 데이터(311a)를 변경함으로써 변경할 수 있고, 물리주소(PPN2N)의 다른 일부(3122)는 데이터(312a)를 변경함으로써 변경할 수 있다. 전술한 것과 같이, 패러티를 생성하기 위한 데이터의 관리 사이즈가 8byte라면, 물리주소(PPN1)(즉, 6byte)와 물리주소(PPN2)의 일부(즉, 2byte)를 리드하고, 변경할 부분(즉, 물리주소(PPN2)의 일부)을 물리주소(PPN2N)의 일부(3121)로 변경하고, 물리주소(PPN1)와 변경된 물리주소(PPN2N)의 일부(3121)를 이용하여 패러티를 생성한다. 마찬가지로, 물리주소(PPN2)의 다른 일부(즉, 4byte)와 물리주소(PPN3)의 일부(즉, 4byte)를 리드하고, 변경할 부분(즉, 물리주소(PPN2)의 다른 일부)를 물리주소(PPN2N)의 다른 일부(3122)로 변경하고, 물리주소(PPN2N)의 다른 일부(3122)와 물리주소(PPN3)의 일부를 이용하여 패러티를 생성한다.
따라서, ECC 기능이 온 되어 있는 경우에는, 저널링 데이터를 기초로 메타 데이터를 업데이트하는 하려면, 상당히 많은 시간이 소요된다. 즉, 부팅 시간이 과도하게 길어질 수 있다.
따라서, 제1 실시예에서, 재생 동작을 할 때, ECC 기능을 오프한 상태에서 RMW 동작이 아닌 일반 라이트 동작을 이용한다. 이와 같이 함으로써 부팅시에 재생 동작을 하면서 소요되는 시간을 최소화할 수 있다.
도 7은 본 발명의 제2 실시예에 따른 메모리 컨트롤러의 구동 방법을 설명하기 위한 순서도이다.
도 4의 재생 동작을 수행할 때 ECC 기능을 오프한 상태에서 수행되었기 때문에, 도 4의 재생 동작이 완료된 후에 패러티를 생성한다.
기설정된 순서대로, 패러티를 생성할 수 있다. 예를 들어, 제1 서브 영역(도 2의 310 참조), 제2 서브 영역(도 2의 320 참조), … 제n 서브 영역(도 2의 330 참조)의 순서대로, 패러티를 생성할 수 있다. 설명의 편의상, 도 2에서는 가장 위에 제1 서브 영역(310), 그 다음에 제2 서브 영역(320), 마지막에 제n 서브 영역(330)이 배치되어 있어서, 가장 위에서부터 아래 방향으로 패러티를 생성하는 것으로 이해될 수 있으나, 이에 한정되지 않는다.
도 7을 참조하면, 제1 서브 영역(310)에 저장된 데이터의 제1 패러티를 생성한다(S31). 이어서, 제1 서브 영역(310)의 ECC 기능을 온 상태로 변경한다(S32).
도시하지 않았으나, 제2 서브 영역(320)에 저장된 데이터의 제2 패러티를 생성한다. 제2 서브 영역(320)의 ECC 기능을 온 상태로 변경한다.
이어서, 제n 서브 영역(330)에 저장된 데이터의 제n 패러티를 생성한다(S33). 제n 서브 영역의 ECC 기능을 온 상태로 변경한다(S34).
즉, 서브 영역(310, 320, 330) 별로 패러티를 생성한 후에, 패러티가 생성된 서브 영역(310, 320, 330)에 대해서는 개별적으로 ECC 기능을 온 상태로 변경한다. 이와 같이 함으로써, 호스트가 ECC 기능이 온 상태로 변경된 서브 영역(310, 320, 330)에 대해서는 데이터 커럽션(data corruption)의 위험없이 억세스할 수 있다.
여기서, 모든 서브 영역(310, 320, 330)에 저장된 데이터의 패러티가 생성된 후 모든 서브 영역(310, 320, 330)에 대해서 ECC 기능을 온 상태로 변경하는 것을 고려해 보자. 이런 경우에는, 제1 서브 영역(310)에 저장된 데이터의 제1 패러티 생성, 제2 서브 영역(320)에 저장된 데이터의 제2 패러티 생성, 제n 서브 영역(330)에 저장된 데이터의 제n 패러티 생성을 하고, 제1 서브 영역(310) 내지 제n 서브 영역(330)의 ECC 기능을 한번에 온한다.
만약 호스트가 제2 서브 영역(320)에 억세스해야 하는 경우를 가정한다. 본 발명의 제2 실시예에 따르면, 제1 서브 영역(310) 및 제2 서브 영역(320)에 대해서 패러티를 생성한 후에, (제3 서브 영역(330)에 대해서 패러티가 생성되지 않아도) 호스트는 제2 서브 영역(320)에 억세스할 수 있다. 하지만, 비교예에서는, 모든 서브 영역(310, 320, 330)에 대해서 패러티를 생성한 후에야, 호스트는 제2 서브 영역(320)에 억세스할 수 있다. 따라서, 본 발명의 제2 실시예에 따르면, 호스트는 패러티가 생성된 서브 영역(예를 들어, 320)에 대해서 상대적으로 더 빠르게 억세스할 수 있다.
서브 영역(310, 320, 330) 별로 패러티를 생성하는 것은, 백그라운드 동작으로 수행될 수 있다.
또한, 서브 영역(310, 320, 330) 별로 패러티를 생성하는 것은 하드웨어 로직으로 수행될 수 있다. 하드웨어 로직으로 수행되면, 소프트웨어 방식으로 패러티를 생성하는 것보다 빠르고 정확하게 패러티를 생성할 수 있다.
서브 영역(310, 320, 330) 별로 패러티를 생성하고, 서브 영역(310, 320, 330)별로 ECC 기능을 온하면 다음과 같이 동작할 수도 있다.
ECC 기능이 온 상태인 서브 영역의 메타 데이터를 이용하여, ECC 기능이 오프 상태인 서브 영역의 메타 데이터의 정합성을 체크할 수 있다. 전술한 것과 같이, 메타 데이터는 위치 정보 뿐만 아니라, 유효 페이지의 개수, 어느 페이지가 유효한지 등의 정보도 포함한다. 예를 들어, ECC 기능이 온 상태인 서브 영역의 메타 데이터가 "제1 메모리 블록에 유효 페이지가 5개"라는 정보를 포함할 수 있다. 그런데 ECC 기능이 오프 상태인 서브 영역의 메타 데이터를 체크해 보니, 상기 제1 메모리 블록의 유효 페이지가 4개밖에 없다면, ECC 기능이 오프 상태인 서브 영역의 메타 데이터는 신뢰할 수 없다.
도 8은 본 발명의 제3 실시예에 따른 메모리 컨트롤러의 구동 방법을 설명하기 위한 순서도이다.
도 4의 재생 동작을 수행할 때 ECC 기능을 오프한 상태에서 수행되었기 때문에, 도 4의 재생 동작이 완료된 후에 패러티를 생성한다.
도 8을 참조하면, 호스트로부터 제2 메모리 장치(300) 중 서브 영역(310, 320, 330 중 어느 하나)에 대해서 억세스 요청이 있는지 체크한다(S40). 만약, 억세스 요청이 없으면(NO), 기설정된 순서에 따라, 다음 서브 영역에 저장된 데이터의 패러티를 생성한다(S50). 만약, 억세스 요청이 있으면(YES), 억세스 요청된 서브 영역에 저장된 데이터의 패러티를 생성한다(S60).
이어서, 패러티가 생성된 서브 영역의 ECC 기능을 온 상태로 변경한다(S70).
이어서, 모든 서브 영역에 저장된 데이터 각각의 패러티가 생성되었는지 체크한다(S80). 모든 서브 영역에 저장된 데이터 각각의 패러티가 생성되지 않았다면(NO), S40 단계로 돌아간다. 모든 서브 영역에 저장된 데이터 각각의 패러티가 생성되었다면(YES), 종료한다.
예를 들어 설명하면, 우선 제1 서브 영역(310)에 저장된 데이터의 제1 패러티를 생성하기 시작한다.
제1 패러티를 생성하는 도중에 또는 제1 패러티의 생성 완료시점까지, 호스트로부터 억세스 요청이 발생하지 않으면, 기설정된 순서에 따라 제2 서브 영역(320)에 저장된 데이터의 제2 패러티를 생성한다(S40, S50 참조).
반면, 제1 패러티를 생성하는 도중에 또는 제1 패러티의 생성 완료시점에, 호스트로부터 제n 서브 영역(330)에 대한 억세스 요청이 발생할 수 있다. 이러한 경우, 기설정된 순서와 다르게, 제2 서브 영역(320)이 아닌 제n 서브 영역(330)에 저장된 데이터의 제n 패러티를 생성한다(S40, S60 참조).
여기서, 제1 패러티를 생성하는 도중에 제n 서브 영역(330)에 대한 억세스 요청이 발생하더라도, 제1 패러티 생성작업의 완료는 보장되어야 한다. 예를 들어, 억세스 요청이 발생하더라도, 제1 패러티의 생성작업이 완료된 후에, 제n 서브 영역(330)에 저장된 데이터의 제n 패러티의 생성작업이 시작될 수 있다. 또는, 억세스 요청이 발생하면 제1 패러티의 생성작업을 중단하고, 제n 서브 영역(330)에 저장된 데이터의 제n 패러티의 생성작업을 먼저 수행한 후, 중단된 제1 패러티의 생성작업을 재개(resume)하여 완료할 수 있다.
정리하면, 기설정된 패러티 생성 순서가, 제1 서브 영역(310) 내지 제n 서브 영역(330)의 순서대로 제1 내지 제n 패러티를 생성하는 것일 수 있다. 여기서, 제m (단, m은 1 내지 n-2 사이의 자연수) 서브 영역에 저장된 데이터의 제m 패러티를 생성하던 중에, 호스트 요청을 처리하기 위해 패러티가 아직 생성되지 않은 제k (단, k는 m+2 내지 n 사이의 자연수) 서브 영역에 억세스가 필요하면, 상기 제k 서브 영역에 저장된 데이터의 상기 제k 패러티를 먼저 생성한 후에, 제m+1 서브 영역에 저장된 데이터의 제m+1 패러티를 생성할 수 있다.
예를 들어, 제2 메모리 장치가 10개의 서브 영역을 포함하고, 제1 서브 영역에서 제10 서브 영역 순서로 패러티를 생성해야 한다고 가정한다. 그러면, 제3 서브 영역에 저장된 데이터의 제3 패러티를 생성하던 중에, 아직 패러티가 생성되지 않은 제5 서브 영역으로의 억세스 요청이 있으면, (제4 패러티보다 먼저) 제5 서브 영역에 저장된 데이터의 제5 패러티를 먼저 생성한다. 제5 패러티를 생성한 후에, 순서에 따라 제4 패러티를 생성한다.
전술한 것과 같이, 아직 패러티가 생성되지 않은 제5 서브 영역으로의 억세스 요청(또는, 제5 패러티 생성 요청)이 있으면, 제3 패러티의 생성을 중단하고 제5 패러티를 먼저 생성하고, 다시 제3 패러티 생성을 재개할 수 있다. 그 후, 순서에 따라 제4 패러티를 생성할 수 있다.
또는, 아직 패러티가 생성되지 않은 제5 서브 영역으로의 억세스 요청(또는, 제5 패러티 생성 요청)이 있으면, 제3 패러티의 생성은 완성하고 제5 패러티를 생성할 수 있다. 그 후, 순서에 따라 제4 패러티를 생성할 수 있다.
도 9는 본 발명의 제4 실시예에 따른 메모리 컨트롤러의 구동방법을 설명하기 위한 도면이다.
도 9를 참조하면, 우선 스토리지 장치의 SPO(Sudden Power Off)가 발생한다.
전술한 것과 같이, 런타임(runtime) 상태에서, 제2 메모리 장치(300)(즉, 휘발성 메모리 장치)에 저장된 메타 데이터가 제1 메모리 장치(100)(즉, 비휘발성 메모리 장치)에 수시로 옮겨져 있다. 또한, 메타 데이터와 관련된 저널링 데이터도, 제1 메모리 장치(100)에 옮겨져 있다.
SPO가 발생되었기 때문에, 제1 메모리 장치(100)에 저장되어 있는 메타 데이터/저널링 데이터는 최신 상태가 아닐 수 있다.
다시 스토리지 장치가 파워 온(PWR ON)이 되면, 제2 메모리 장치(300)의 제1 서브 영역(310) 내지 제n 서브 영역(330)에 메타 데이터를 로드한다. 제1 내지 제n 서브 영역의 ECC 기능을 오프한 상태에서, 저널링 데이터를 이용하여 메타 데이터를 업데이트(즉, 재생)한다(S410). ECC 기능을 오프한 상태에서 RMW 동작이 아닌 일반 라이트 동작을 이용하여 재생 동작을 수행한다. 도면에서 N으로 표시된 부분은, 저널링 데이터를 이용하여 업데이트된 메타 데이터를 지시한다.
재생 동작이 완료되면, 메모리 컨트롤러(200)는 호스트에 레디(ready) 신호를 전송한다. 레디 신호는 준비가 완료되어 명령을 수행할 수 있음을 알리는 신호(즉, 부팅 완료 신호)이다. 파워 온 시점부터 레디 신호가 발생되는 사이의 기간을 오픈 타임(open time)이라고 한다.
몇몇 SSD 제품의 경우, SPO 발생시 오픈 타임에 대한 요구조건이 존재한다. SSD 제품의 용량이 커질수록, 메타 데이터/저널링 데이터의 사이즈도 같이 커진다. 따라서, 요구조건 내에(즉, 기설정된 오픈 타임 내에), 메타 데이터의 업데이트를 하기 어려워진다.
본 발명의 제4 실시예에서는, 재생 동작을 수행할 때 ECC 기능을 오프한 상태에서 일반 라이트 동작을 이용하기 때문에, 스토리지 장치의 용량이 커지더라도 또는 메타 데이터/저널링 데이터의 사이즈가 커지더라도, 요구조건 내에(즉, 기설정된 오픈 타임 내에), 메타 데이터의 업데이트를 용이하게 수행할 수 있다.
이후에, 기설정된 순서대로, 패러티를 생성할 수 있다.
제1 서브 영역(310)에 저장된 데이터의 제1 패러티를 생성한다. 이어서, 제1 서브 영역(310)의 ECC 기능을 온 상태로 변경한다(S420).
이어서, 제2 서브 영역(320)에 저장된 데이터의 제2 패러티를 생성한다. 제2 서브 영역(320)의 ECC 기능을 온 상태로 변경한다(S430).
이어서, 제n 서브 영역(330)에 저장된 데이터의 제n 패러티를 생성한다. 제n 서브 영역의 ECC 기능을 온 상태로 변경한다(S440).
즉, 서브 영역(310, 320, 330) 별로 패러티를 생성한 후에, 패러티가 생성된 서브 영역(310, 320, 330)에 대해서는 개별적으로 ECC 기능을 온 상태로 변경한다. 이와 같이 함으로써, 호스트는 ECC 기능이 온 상태로 변경된 서브 영역(310, 320, 330)에 대해서 데이터 커럽션(data corruption)의 위험없이 억세스할 수 있다.
도 10은 본 발명의 제5 실시예에 따른 메모리 컨트롤러의 구동방법을 설명하기 위한 도면이다. 설명의 편의상 도 9를 이용하여 설명한 것과 다른 점을 위주로 설명한다.
도 10을 참조하면, 스토리지 장치의 SPO(Sudden Power Off)가 발생한다.
다시 스토리지 장치가 파워 온(PWR ON)이 되면, 제2 메모리 장치(300)의 제1 서브 영역(310) 내지 제n 서브 영역(330)에 메타 데이터를 로드한다. 제1 내지 제n 서브 영역의 ECC 기능을 오프한 상태에서, 일반 라이트 동작을 이용하여 메타 데이터를 업데이트(즉, 재생)한다(S410).
그런데, ECC 기능을 오프한 상태에서 일반 라이트 동작을 이용하였기 때문에, 요구되는 SPO 오픈 타임에 비해 상당히 빠르게 재생 동작이 완료될 수 있다. 따라서, 일부 서브 영역(예를 들어, 제1 서브 영역(310))에 저장된 데이터의 패러티를 생성하고, 패러티가 생성된 서브 영역(310)의 ECC 기능을 온 상태로 변경하는 것(S420)은, SPO 오픈 타임 내에 수행할 수 있다.
이와 같이 하면, SPO 오픈 타임과 관련된 요구 조건을 만족하면서, 최대한 빠르게 재생 동작을 수행할 뿐만 아니라, 일부 서브 영역(예를 들어, 310)에 대해서는 데이터 커럽션(data corruption)의 위험을 줄일 수 있다.
그 후, 메모리 컨트롤러(200)는 호스트에 레디 신호를 전송한다.
나머지 서브 영역(320, 330)에 대해서는 기설정된 순서에 따라, 패러티 생성 동작을 수행한다. 즉, 제2 서브 영역(320)에 저장된 데이터의 제2 패러티를 생성한다. 제2 서브 영역(320)의 ECC 기능을 온 상태로 변경한다(S430). 이어서, 제n 서브 영역(330)에 저장된 데이터의 제n 패러티를 생성한다. 제n 서브 영역의 ECC 기능을 온 상태로 변경한다(S440).
도 11은 본 발명의 제6 실시예에 따른 메모리 컨트롤러의 구동방법을 설명하기 위한 도면이다. 설명의 편의상 도 9 및 도 10을 이용하여 설명한 것과 다른 점을 위주로 설명한다.
도 11을 참조하면, 스토리지 장치의 SPO(Sudden Power Off)가 발생한다.
다시 스토리지 장치가 파워 온(PWR ON)이 되면, 제2 메모리 장치(300)의 제1 서브 영역(310) 내지 제n 서브 영역(330)에 메타 데이터를 로드한다. 제1 내지 제n 서브 영역의 ECC 기능을 오프한 상태에서, 일반 라이트 동작을 이용하여 메타 데이터를 업데이트(즉, 재생)한다(S410).
이후에, 기설정된 순서대로, 패러티를 생성할 수 있다.
제1 서브 영역(310)에 저장된 데이터의 제1 패러티를 생성한다. 이어서, 제1 서브 영역(310)의 ECC 기능을 온 상태로 변경한다(S420).
여기서, 호스트로부터 제4 서브 영역에 대한 억세스 요청(또는, 제4 서브 영역에 저장된 데이터의 제4 패러티 생성 요청)이 있을 수 있다. 이러한 경우 (제2 패러티보다 먼저) 제4 패러티를 먼저 생성한다. 이어서, 제4 서브 영역의 ECC 기능을 온 상태로 변경한다(S431).
제4 패러티를 생성한 후에, 다시 순서에 따라 제2 서브 영역에 저장된 데이터의 제2 패러티를 생성한다. 이어서, 제n 서브 영역(330)에 저장된 데이터의 제n 패러티를 생성한다. 제n 서브 영역의 ECC 기능을 온 상태로 변경한다(S440).
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 제1 메모리 장치 200: 메모리 컨트롤러
210: ECC 엔진 211: ECC 제어부
212: ECC 범위 제어부 213: ECC 온오프 제어부
214: 패러티 생성부 220: 저널 제어부
300: 제2 메모리 장치 310: 제1 서브 영역
320: 제2 서브 영역 330: 제n 서브 영역

Claims (20)

  1. 버퍼 메모리의 제1 내지 제n(단, n은 2이상의 자연수) 서브 영역에, 메타 데이터를 로드하고,
    상기 제1 내지 제n 서브 영역의 ECC(Error Correction Code) 기능을 오프한 상태에서, 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하고,
    상기 제1 서브 영역에 저장된 데이터의 제1 패러티를 생성하고,
    상기 제1 패러티가 생성된 후에, 상기 제1 서브 영역의 ECC 기능을 온 상태로 변경하는 것을 포함하는, 메모리 컨트롤러의 구동방법.
  2. 제1 항에 있어서,
    상기 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하는 것은, SPO(Sudden Power Off)의 오픈 타임 내에 진행되고,
    상기 제1 패러티를 생성하는 것은, 상기 SPO 오픈 타임 이후에 진행되는, 메모리 컨트롤러의 구동방법.
  3. 제 1항에 있어서,
    상기 제1 패러티가 생성된 후에, 상기 제1 서브 영역과 다른 제2 서브 영역에 저장된 데이터의 제2 패러티를 생성하고,
    상기 제2 패러티가 생성된 후에, 상기 제2 서브 영역의 ECC 기능을 온 상태로 변경하는 것을 더 포함하는, 메모리 컨트롤러의 구동방법.
  4. 제 3항에 있어서,
    상기 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하는 것과 상기 제1 패러티를 생성하는 것은, 상기 SPO의 오픈 타임 내에 진행되고,
    상기 제2 패러티를 생성하는 것은, 상기 SPO의 오픈 타임 이후에 진행되는, 메모리 컨트롤러의 구동방법.
  5. 제 1항에 있어서,
    상기 제1 패러티를 생성하는 것은, 백그라운드 동작으로 수행되는, 메모리 컨트롤러의 구동방법.
  6. 제 1항에 있어서,
    상기 제1 서브 영역 내지 상기 제n 서브 영역의 순서대로, 제1 내지 제n 서브 영역 각각에 저장된 데이터의 제1 내지 제n 패러티를 생성하는, 메모리 컨트롤러의 구동방법.
  7. 제 6항에 있어서,
    상기 제m (단, m은 1 내지 n-2 사이의 자연수) 서브 영역에 저장된 데이터의 제m 패러티를 생성하던 중에, 호스트 요청을 처리하기 위해 패러티가 아직 생성되지 않은 제k (단, k는 m+2 내지 n 사이의 자연수) 서브 영역에 억세스가 필요하면,
    상기 제k 서브 영역에 저장된 데이터의 상기 제k 패러티를 먼저 생성한 후에, 상기 제m+1 서브 영역에 저장된 데이터의 제m+1 패러티를 생성하는 것을 더 포함하는, 메모리 컨트롤러의 구동방법.
  8. 제 6항에 있어서,
    상기 제1 내지 제n 패러티를 생성하는 것은, 하드웨어 로직(hardware logic)으로 수행되는, 메모리 컨트롤러의 구동방법.
  9. 제 1항에 있어서,
    상기 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하는 것은, RMW(read - modification - write) 동작이 아닌 일반 라이트 동작을 이용하는, 메모리 컨트롤러의 구동방법.
  10. SPO(Sudden Power Off)의 오픈 타임 동안, 버퍼 메모리의 제1 내지 제n(단, n은 2이상의 자연수) 서브 영역에 메타 데이터를 로드하고, 상기 제1 내지 제n 서브 영역의 ECC(Error Correction Code) 기능을 오프한 상태에서 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하고,
    SPO의 오픈 타임 이후에, 백그라운드 동작으로, 상기 제1 서브 영역 내지 상기 제n 서브 영역의 순서대로, 상기 제1 내지 제n 서브 영역 각각에 저장된 데이터의 제1 내지 제n 패러티를 생성하는 것을 포함하는, 메모리 컨트롤러의 구동방법.
  11. 제 10항에 있어서,
    상기 제m (단, m은 1 내지 n-2 사이의 자연수) 서브 영역에 저장된 데이터의 제m 패러티를 생성하던 중에, 호스트 요청을 처리하기 위해 패러티가 아직 생성되지 않은 제k (단, k는 m+2 내지 n 사이의 자연수) 서브 영역에 억세스가 필요하면,
    상기 제k 서브 영역에 저장된 데이터의 상기 제k 패러티를 먼저 생성한 후에, 상기 제m+1 서브 영역에 저장된 데이터의 제m+1 패러티를 생성하는 것을 더 포함하는, 메모리 컨트롤러의 구동방법.
  12. 제 10항에 있어서,
    상기 제1 패러티를 생성한 후에, 상기 제1 서브 영역의 ECC 기능을 온 상태로 변경하고,
    상기 제n 패러티를 생성한 후에, 상기 제n 서브 영역의 ECC 기능을 온 상태로 변경하는 것을 더 포함하는, 메모리 컨트롤러의 구동방법.
  13. 제 10항에 있어서,
    상기 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하는 것은, RMW(read - modification - write) 동작이 아닌 일반 라이트 동작을 이용하는, 메모리 컨트롤러의 구동방법.
  14. 버퍼 메모리를 제어하는 메모리 컨트롤러로서,
    상기 버퍼 메모리의 다수의 서브 영역에 메타 데이터를 로드하고, 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하는 저널 제어부;
    상기 다수의 서브 영역 각각에 대해서 ECC 기능을 온/오프하는 ECC 온오프 제어부; 및
    상기 다수의 서브 영역 각각에 저장된 데이터에 대해서, 패러티를 생성하는 패러티 생성부를 포함하되,
    상기 저널 제어부가 상기 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하는 동안, 상기 ECC 온오프 제어부는 상기 다수의 서브 영역 모두에 대해서 ECC 기능을 오프하고,
    상기 ECC 온오프 제어부는, 상기 패러티 생성부가 패러티를 생성한 서브 영역에 대해서만, ECC 기능을 온으로 변경하는, 메모리 컨트롤러.
  15. 제 14항에 있어서,
    SPO(Sudden Power Off)의 오픈 타임 동안, 상기 저널 제어부가 상기 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하고,
    상기 SPO의 오픈 타임 이후에, 상기 패러티 생성부가 다수의 서브 영역 각각에 저장된 데이터에 대해서, 패러티를 생성하는, 메모리 컨트롤러.
  16. 제 14항에 있어서,
    상기 패러티 생성부는 백그라운드 동작으로, 패러티를 생성하는, 메모리 컨트롤러.
  17. 제 14항에 있어서,
    상기 저널 제어부는, RMW(read - modification - write) 동작이 아닌 일반 라이트 동작을 이용하여, 상기 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하는, 메모리 컨트롤러.
  18. 메인 메모리;
    다수의 서브 영역을 포함하는 버퍼 메모리; 및
    SPO(Sudden Power Off) 발생 후에 상기 메인 메모리에 저장된 메타 데이터를 상기 버퍼 메모리의 다수의 서브 영역에 로드하고, 상기 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하되, 상기 다수의 서브 영역 각각에 대해서 ECC 기능을 온/오프할 수 있는 메모리 컨트롤러를 포함하는, 스토리지 장치.
  19. 제 18항에 있어서,
    상기 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하는 동안에는, 상기 다수의 서브 영역 모두에 대해서 ECC 기능을 오프하고,
    상기 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트한 후에, 상기 다수의 서브 영역 각각에 저장된 데이터의 패러티를 생성하되, 패러티가 생성이 완료된 서브 영역에 대해서만 ECC 기능을 온 상태로 변경하고,
    ECC 기능이 온 상태인 서브 영역의 메타 데이터를 이용하여, ECC 기능이 오프 상태인 서브 영역의 메타 데이터의 정합성을 체크하는, 스토리지 장치.
  20. 제 18항에 있어서,
    상기 저널링 데이터를 이용하여 상기 메타 데이터를 업데이트하는 동안에는, 상기 일부의 서브 영역들에 대해서만 ECC 기능을 온하고, 나머지 서브 영역들에 대해서는 ECC 기능을 오프하는, 스토리지 장치.
KR1020190101481A 2019-08-20 2019-08-20 메모리 컨트롤러의 구동방법, 메모리 컨트롤러 및 스토리지 장치 KR20210022260A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190101481A KR20210022260A (ko) 2019-08-20 2019-08-20 메모리 컨트롤러의 구동방법, 메모리 컨트롤러 및 스토리지 장치
US16/857,358 US11182245B2 (en) 2019-08-20 2020-04-24 Operating method of memory controller, memory controller, and storage device
EP20172057.0A EP3783490B1 (en) 2019-08-20 2020-04-29 Operating method of memory controller and storage device
SG10202004986VA SG10202004986VA (en) 2019-08-20 2020-05-28 Operating Method Of Memory Controller, Memory Controller, And Storage Device
CN202010836240.0A CN112416650A (zh) 2019-08-20 2020-08-19 存储器控制器的操作方法、存储器控制器以及存储设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190101481A KR20210022260A (ko) 2019-08-20 2019-08-20 메모리 컨트롤러의 구동방법, 메모리 컨트롤러 및 스토리지 장치

Publications (1)

Publication Number Publication Date
KR20210022260A true KR20210022260A (ko) 2021-03-03

Family

ID=70480093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190101481A KR20210022260A (ko) 2019-08-20 2019-08-20 메모리 컨트롤러의 구동방법, 메모리 컨트롤러 및 스토리지 장치

Country Status (5)

Country Link
US (1) US11182245B2 (ko)
EP (1) EP3783490B1 (ko)
KR (1) KR20210022260A (ko)
CN (1) CN112416650A (ko)
SG (1) SG10202004986VA (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11599415B2 (en) * 2021-07-09 2023-03-07 Microsoft Technology Licensing, Llc Memory tiering techniques in computing systems

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852023B2 (en) 2015-02-26 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Memory system and information processing system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212631B1 (en) 1999-01-15 2001-04-03 Dell Usa, L.P. Method and apparatus for automatic L2 cache ECC configuration in a computer system
JP2005044427A (ja) 2003-07-25 2005-02-17 Toshiba Corp 半導体記憶装置
TWI254848B (en) * 2004-11-16 2006-05-11 Via Tech Inc Method and related apparatus for performing error checking-correcting
JP4528242B2 (ja) 2005-10-20 2010-08-18 富士通セミコンダクター株式会社 メモリシステムおよびメモリシステムの動作方法
JP4247262B2 (ja) 2006-09-29 2009-04-02 株式会社東芝 集積回路装置
US8371673B2 (en) * 2007-04-24 2013-02-12 Canon Kabushiki Kaisha Printing apparatus and ink remaining amount detection method
US9037949B1 (en) 2012-06-21 2015-05-19 Rambus Inc. Error correction in a memory device
US9411717B2 (en) * 2012-10-23 2016-08-09 Seagate Technology Llc Metadata journaling with error correction redundancy
KR102233808B1 (ko) * 2014-03-14 2021-03-30 삼성전자주식회사 저장 장치 및 그것의 테이블 관리 방법
US9612904B2 (en) 2015-02-02 2017-04-04 Sandisk Technologies Llc Memory system and method for securing volatile memory during sleep mode using the same ECC module used to secure non-volatile memory during active mode
US11169871B2 (en) * 2017-02-23 2021-11-09 SK Hynix Inc. Data storage device and operating method thereof
JP6861611B2 (ja) 2017-11-07 2021-04-21 ルネサスエレクトロニクス株式会社 半導体装置及びそれを備えた半導体システム
US10997065B2 (en) * 2017-11-13 2021-05-04 SK Hynix Inc. Memory system and operating method thereof
KR20190054533A (ko) 2017-11-14 2019-05-22 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US10990463B2 (en) * 2018-03-27 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor memory module and memory system including the same
KR102553261B1 (ko) * 2018-10-10 2023-07-07 삼성전자 주식회사 메모리 컨트롤러, 상기 메모리 컨트롤러를 포함하는 스토리지 장치, 및 상기 메모리 컨트롤러의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852023B2 (en) 2015-02-26 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Memory system and information processing system

Also Published As

Publication number Publication date
EP3783490A1 (en) 2021-02-24
US20210055988A1 (en) 2021-02-25
CN112416650A (zh) 2021-02-26
US11182245B2 (en) 2021-11-23
SG10202004986VA (en) 2021-03-30
EP3783490B1 (en) 2021-10-20

Similar Documents

Publication Publication Date Title
US10866797B2 (en) Data storage device and method for reducing firmware update time and data processing system including the device
US11112997B2 (en) Storage device and operating method thereof
US10776153B2 (en) Information processing device and system capable of preventing loss of user data
KR20230003556A (ko) 순차적으로 프로그래밍하는 메모리 서브시스템에서 비동기식 전력 손실 처리
JP4037605B2 (ja) 不揮発性メモリユニットのコントローラ、同コントローラを有するメモリシステム及び不揮発性メモリユニットの制御方法
US20170228154A1 (en) Device and method for power loss protection in solid state drive
JP4828816B2 (ja) メモリカード、半導体装置、及びメモリカードの制御方法
TW202011195A (zh) 映射表更新方法
US20100070729A1 (en) System and method of managing metadata
US20130219106A1 (en) Trim token journaling
US20090327837A1 (en) NAND error management
KR20200113992A (ko) 메모리 시스템의 복구 동작 중 비휘발성 메모리 오픈 블록의 셀 디스터브를 줄이는 방법 및 장치
KR20120021210A (ko) 불휘발성 메모리로부터의 디바이스 부트업 동안 에러들의 핸들링
CN104050056A (zh) 多存储介质设备的文件系统备份
KR20200031852A (ko) 메모리 시스템 내 펌웨어를 유지하는 방법 및 장치
GB2517435A (en) Fast data back-up and restore between volatile and flash memory
KR20210001508A (ko) 메모리 시스템의 MLC(Multi Level Cell)영역에 데이터를 안전하게 저장하기 위한 장치 및 그 방법
US9959044B2 (en) Memory device including risky mapping table and controlling method thereof
TW201303584A (zh) 記憶體儲存裝置、其記憶體控制器與有效資料識別方法
US11960748B2 (en) SSD supporting read-only mode after PLP backup failure
US8527733B2 (en) Memory system
KR20210022260A (ko) 메모리 컨트롤러의 구동방법, 메모리 컨트롤러 및 스토리지 장치
US20140059291A1 (en) Method for protecting storage device data integrity in an external operating environment
US20140059293A1 (en) Method for protecting a gpt cached disks data integrity in an external operating system environment
US20240264750A1 (en) Atomic Operations Implemented using Memory Services of Data Storage Devices

Legal Events

Date Code Title Description
A201 Request for examination