KR20200031852A - 메모리 시스템 내 펌웨어를 유지하는 방법 및 장치 - Google Patents

메모리 시스템 내 펌웨어를 유지하는 방법 및 장치 Download PDF

Info

Publication number
KR20200031852A
KR20200031852A KR1020180110841A KR20180110841A KR20200031852A KR 20200031852 A KR20200031852 A KR 20200031852A KR 1020180110841 A KR1020180110841 A KR 1020180110841A KR 20180110841 A KR20180110841 A KR 20180110841A KR 20200031852 A KR20200031852 A KR 20200031852A
Authority
KR
South Korea
Prior art keywords
block
memory
firmware
test
data
Prior art date
Application number
KR1020180110841A
Other languages
English (en)
Other versions
KR102612842B1 (ko
Inventor
박진
김정애
이덕래
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180110841A priority Critical patent/KR102612842B1/ko
Priority to US16/531,700 priority patent/US11036421B2/en
Priority to CN201910862101.2A priority patent/CN110910944A/zh
Publication of KR20200031852A publication Critical patent/KR20200031852A/ko
Application granted granted Critical
Publication of KR102612842B1 publication Critical patent/KR102612842B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/142—Reconfiguring to eliminate the error
    • G06F11/143—Reconfiguring to eliminate the error with loss of software functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G06F11/1469—Backup restoration techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3604—Software analysis for verifying properties of programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3624—Software debugging by performing operations on the source code, e.g. via a compiler
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3664—Environments for testing or debugging software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G06F2003/0691—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 펌웨어를 저장한 제1블록 및 펌웨어의 사본을 저장한 적어도 하나의 제2블록을 포함하는 시스템 영역, 유저 데이터 영역 및 제2블록에 대응하는 테스트 전용 블록을 포함하는 리저브(reserved) 영역으로 구분되는 복수의 블록을 포함하는 메모리 장치, 및 테스트 전용 블록을 액세스하여 제2블록의 상태를 확인하고, 확인 결과에 따라 테스트 전용 블록과 제2블록을 갱신하는 컨트롤러를 제공한다.

Description

메모리 시스템 내 펌웨어를 유지하는 방법 및 장치{APPARATUS AND METHOD FOR RETAINING FIRMWARE IN MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 메모리 시스템 내 펌웨어를 유지, 관리하는 방법 및 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예들은, 메모리 시스템의 복잡도 및 성능 저하를 최소화하며, 메모리 장치의 사용 효율을 최대화하여, 메모리 장치로 데이터를 신속하게 안정적으로 처리할 수 있는 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법을 제공한다.
또한, 본 발명은 메모리 시스템의 메모리 장치 내 저장된 펌웨어의 신뢰성을 높일 수 있도록 펌웨어의 상태를 점검하는 과정에서 읽기 방해(Read Disturb) 및 데이터 보존(Data Retention)과 같은 비휘발성 메모리 장치의 특성을 극복할 수 있는 방법 및 장치를 제공할 수 있다.
또한, 본 발명은 메모리 시스템의 동작 환경 혹은 동작 조건이 특정한 상황에 이르러 동작 신뢰성에 영향을 미친다고 판단되면, 메모리 시스템의 동작을 위한 펌웨어의 상태를 확인하고 필요시 데이터를 복제 혹은 이동시켜, 전원 공급 중단(power-off) 혹은 재시작(restart)과 같은 이벤트가 발생하더라도 메모리 시스템의 오류를 피할 수 있는 방법 및 장치를 제공할 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명은 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법 및 동작을 확인하는 방법을 제공한다.
본 발명의 실시 예들에 따른 메모리 시스템은 펌웨어를 저장한 제1블록 및 상기 펌웨어의 사본을 저장한 적어도 하나의 제2블록을 포함하는 시스템 영역, 유저 데이터 영역 및 상기 제2블록에 대응하는 테스트 전용 블록을 포함하는 리저브(reserved) 영역으로 구분되는 복수의 블록을 포함하는 메모리 장치; 및 상기 테스트 전용 블록을 액세스하여 상기 제2블록의 상태를 결정하고, 상기 제2블록의 상태에 따라 상기 테스트 전용 블록과 상기 제2블록을 갱신하는 컨트롤러를 포함할 수 있다.
또한, 상기 메모리 장치 내 상기 유저 데이터 영역은 논리블록주소(Logical Block Address)에 대응하는 공간이지만, 상기 시스템 영역과 상기 리저브 영역은 논리블록주소(Logical Block Address)가 부여되지 않고 물리블록주소(Physical Block Address)로 액세스가 가능할 수 있다.
또한, 상기 유저 데이터 영역은 상기 메모리 시스템과 연동하는 컴퓨팅 장치가 사용하는 운영체제(OS) 혹은 사용자의 데이터를 저장할 수 있다.
또한, 상기 펌웨어는 상기 메모리 시스템의 하드웨어와 상기 운영체제 사이의 인터페이스를 제공하기 위한 코드, 명령, 혹은 엔진을 포함하며, 전원이 공급되면 실행되고, 기 설정된 이벤트를 통해 업그레이드가 가능할 수 있다.
또한, 상기 펌웨어는 상기 운영체제를 운영하는 상기 컴퓨팅 장치에 제어권을 넘기기 위한 부트로더(Boot Loader)를 포함할 수 있다.
또한, 상기 제1블록, 상기 제2블록 및 상기 테스트 전용 블록의 물리블록주소는 고정되어 있으며, 상기 제1블록 내 상기 펌웨어가 정상적으로 실행되지 않는 경우, 상기 제2블록의 상기 사본이 실행될 수 있다.
또한, 상기 테스트 전용 블록과 상기 제2블록은 삭제/쓰기 연산(E/W Cycle) 혹은 프로그램/삭제 연산(P/E Cycle)이 동일할 수 있다.
또한, 상기 컨트롤러는 상기 테스트 전용 블록을 액세스하여, 상기 테스트 전용 블록에 포함된 데이터의 보존상태(retention)을 확인하여 상기 제2블록 내 사본의 보존상태를 결정할 수 있다.
또한, 상기 컨트롤러는 상기 테스트 전용 블록에 포함된 데이터의 보존상태가 기 설정된 범위가 아닌 경우, 상기 제2블록의 상기 사본을 버퍼에 옮긴 후, 상기 제2블록을 삭제하고 상기 버퍼에 있는 상기 사본을 상기 제2블록에 다시 쓸 수 있다.
또한, 상기 컨트롤러는 상기 제2블록을 다시 쓴 후, 상기 리저브 영역 내 상기 테스트 전용 블록에 데이터를 버퍼에 옮긴 후 상기 테스트 전용 블록을 삭제하고 상기 버퍼에 있는 상기 데이터를 상기 테스트 전용 블록에 다시 쓸 수 있다.
본 발명의 다른 실시예에 따른 펌웨어 데이터 관리 장치는 컴퓨터 프로그램 명령을 포함하는 메모리 및 프로세서를 적어도 하나 포함하는 메모리 시스템에서 사용될 수 있다. 펌웨어 데이터 관리 장치의 상기 컴퓨터 프로그램 명령은 상기 프로세서를 통하여 상기 메모리 시스템이 메모리 장치의 시스템 영역 내 펌웨어의 사본을 저장한 블록에 대응하며 리저브 영역에 위치하는 테스트 전용 블록을 액세스(access)하고, 상기 테스트 전용 블록 내 데이터 유지정도(data retention)를 확인하며, 확인 결과에 대응하여 상기 펌웨어의 사본을 저장한 블록을 복구(recovery)하도록 할 수 있다.
본 발명의 다른 실시예에 따른 메모리 시스템의 동작 방법은 메모리 장치의 시스템 영역 내 펌웨어의 사본을 저장한 제2블록에 대응하며 리저브 영역에 위치하는 테스트 전용 블록을 액세스(access)하는 단계; 상기 테스트 전용 블록 내 데이터 보존상태(data retention)를 확인하는 단계; 및 확인 결과에 대응하여 상기 제2블록을 복구(recovery)하는 단계를 포함할 수 있다.
또한, 메모리 시스템의 동작 방법은 기 설정된 동작 조건의 부합 여부를 확인하는 단계를 더 포함할 수 있다.
또한, 메모리 시스템의 동작 방법은 상기 제2블록을 복구한 후, 상기 테스트 전용 블록을 복구하는 단계를 더 포함할 수 있다.
또한, 상기 메모리 장치는 상기 펌웨어를 저장한 제1블록 및 상기 사본을 저장한 적어도 하나의 상기 제2블록을 포함하는 시스템 영역, 유저 데이터 영역 및 상기 제2블록에 대응하는 테스트 전용 블록을 포함하는 리저브(reserved) 영역으로 구분되는 복수의 블록을 포함할 수 있다.
또한, 상기 메모리 장치 내 상기 유저 데이터 영역은 논리블록주소(Logical Block Address)에 대응하는 공간이지만, 상기 시스템 영역과 상기 리저브 영역은 논리블록주소(Logical Block Address)가 부여되지 않고 물리블록주소(Physical Block Address)로 액세스가 가능할 수 있다.
또한, 상기 제1블록, 상기 제2블록 및 상기 테스트 전용 블록의 물리블록주소는 고정되어 있으며, 상기 테스트 전용 블록과 상기 제2블록은 삭제/쓰기 연산(E/W Cycle) 혹은 프로그램/삭제 연산(P/E Cycle)이 동일할 수 있다.
또한, 상기 데이터 유지정도(data retention)를 확인하는 단계는 상기 테스트 전용 블록 내 데이터 보존상태(retention)을 확인하여 상기 제2블록 내 사본의 보존상태를 결정하는 단계를 포함할 수 있다.
또한, 상기 제2블록을 복구(recovery)하는 단계는 상기 테스트 전용 블록에 포함된 데이터의 보존상태가 기 설정된 범위가 아닌 경우, 상기 제2블록의 상기 사본을 버퍼에 복사하는 단계; 상기 제2블록을 삭제하는 단계; 및 상기 버퍼에 있는 상기 사본을 상기 제2블록에 다시 쓰는 단계를 포함할 수 있다.
또한, 상기 테스트 전용 블록을 복구하는 단계는 상기 리저브 영역 내 상기 테스트 전용 블록에 데이터를 버퍼에 복사하는 단계; 상기 테스트 전용 블록을 삭제하는 단계; 및 상기 버퍼에 있는 상기 데이터를 상기 테스트 전용 블록에 다시 쓰는 단계를 포함할 수 있다.
상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명에 따른 장치에 대한 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들에 따른, 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법 및 동작을 확인하는 방법은 펌웨어의 백업 블록의 상태를 간접적으로 확인하고, 필요시마다 백업 블록에 대한 복제 혹은 이동을 수행함으로써 메모리 시스템에서 동작 안정성 및 신뢰성을 높일 수 있는 장점이 있다.
또한, 본 발명은 펌웨어의 백업 블록의 상태를 리저브 영역의 테스트 블록을 통해 간접적으로 확인하여, 펌웨어의 백업 블록 및 주변 펌웨어 혹은 시스템 관련 데이터의 블록에 미치는 읽기 방해(Read Disturb) 등의 영향을 피하거나 최소화할 수 있어, 메모리 시스템의 동작에 영향을 주지 않으면서 테스트, 점검을 수행하고, 그에 따른 조치를 수행할 수 있는 방법과 장치를 제공할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템에서 펌웨어를 관리하는 장치의 예를 설명한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.
도 4는 메모리 시스템의 초기 동작의 제1예를 설명한다.
도 5는 메모리 시스템의 초기 동작의 제2예를 설명한다.
도 6은 메모리 장치의 구성을 개념적으로 설명한다.
도 7은 테스트 전용 블록의 결정 방법을 설명한다.
도 8은 펌웨어의 사본 블록과 테스트 전용 블록의 복구(recovery)의 제1예를 설명한다.
도 9는 펌웨어의 사본 블록과 테스트 전용 블록의 복구(recovery)의 제2예를 설명한다.
도 10은 메모리 시스템의 펌웨어를 통한 동작을 설명한다.
도 11은 메모리 시스템의 펌웨어 관리 방법을 설명한다.
도 12 내지 도 20은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템에서 펌웨어를 관리하는 장치의 예를 설명한다.
도 1을 참조하면, 메모리 시스템(110)은 컨트롤러(130) 및 메모리 장치(150)를 포함할 수 있다. 컨트롤러(130)는 적어도 하나의 프로세서와 적어도 하나의 메모리를 포함할 수 있다. 컨트롤러(130)와 연동하는 메모리 장치(150)는 적어도 하나의 비트에 대응하는 데이터를 저장할 수 있는 복수의 단위 메모리셀을 포함할 수 있다. 예를 들어, 메모리 장치(150)는 비휘발성 메모리일 수 있으며, 복수의 단위 메모리셀을 포함하는 복수의 블록을 포함할 수 있다.
복수의 블록을 포함하는 메모리 장치(150)는 펌웨어 블록(40_1), 펌웨어 사본 블록(40_2), 유저 데이터 블록(40_3) 및 테스트 전용 블록(40_4)을 포함할 수 있다. 펌웨어 블록(40_1)은 메모리 시스템(110)의 기본적인 동작을 지원하기 위한 명령, 프로그램, 엔진 등을 포함하는 펌웨어(firmware)를 저장하는 블록일 수 있다. 펌웨어 블록(40_1)에 저장된 펌웨어는 초기 메모리 시스템을 셋업(set-up)하는 기능을 담당할 수 있다. 예를 들어, 펌웨어는 메모리 시스템(110)의 내부 동작 제어, 메모리 시스템(110)의 초기화, 자가 진단 등의 기능을 수행할 수 있다.
구체적으로, 펌웨어(firmware)는 메모리 시스템(110)의 하드웨어(hardware)와 운영체제, 응용프로그램 레벨의 소프트웨어(software) 사이의 인터페이스를 제공하기 위한 하위 레벨의 소프트웨어로 설명할 수 있다. 메모리 장치(150)의 기 설정된 특정 위치에 저장된 펌웨어는 메모리 시스템(110)에 전원이 공급되면 컨트롤러(130)로 전달될 수 있고, 컨트롤러(130)는 펌웨어를 바탕으로 메모리 시스템(110)의 기본적인 동작들을 수행할 수 있다. 펌웨어(firmware)는 메모리 시스템(110)이 초기화되더라도 실행 가능한 상태로 남아있을 수 있다. 즉, 펌웨어 블록(40_1)은 메모리 장치(150) 내 기 설정된 위치에 고정되어 있으며, 전원이 공급되면 컨트롤러(130)의 요청 혹은 명령에 따라 기 설정된 위치의 펌웨어 블록(40_1)이 액세스(access)될 수 있다.
실시예에 따라, 펌웨어(firmware)는 부트로더(Boot Loader)를 포함할 수 있다. 부트로더는 운영체제 또는 응용프로그램이 메모리 시스템(110)과 연동하는 컴퓨팅 장치에 로딩(loading)되어 실행되면, 메모리 시스템(110)의 제어권을 컴퓨팅 장치로 넘겨주는 역할을 수행하는 프로그램 또는 명령으로 설명할 수 있다.
전술한 펌웨어는 메모리 시스템(110)의 기본적인 동작을 지원하기 위한 것으로, 펌웨어에 이상이 발생하는 경우 메모리 시스템(110)은 정상적으로 동작하기 어려울 수 있다. 이러한 경우를 피하기 위해, 메모리 장치(150)은 펌웨어의 사본을 저장하고 있는 펌웨어 사본 블록(40_2)을 포함할 수 있다. 펌웨어 사본 블록(40_2)은 실시예에 따라 복수개가 있을 수 있다.
펌웨어 사본 블록(40_2)도 펌웨어 블록(40_1)과 마찬가지로 메모리 장치(150) 내 위치가 지정 혹은 고정될 수 있다. 적어도 하나의 펌웨어 사본 블록(40_2)은 펌웨어 블록(40_1)에 저장된 펌웨어(firmware)의 동일한 것을 저장할 수 있다. 실시예에 따라, 펌웨어 사본 블록(40_2)이 복수 개인 경우, 복수의 펌웨어 사본 블록(40_2)에는 현재 버전(current version)의 펌웨어뿐만 아니라 이전 버전(previous version)의 펌웨어를 서로 다른 블록에 저장할 수 있다.
메모리 장치(150) 내 펌웨어 블록(40_1)과 펌웨어 사본 블록(40_2)은 시스템 영역(50_1)에 위치할 수 있다. 메모리 장치(150)의 복수의 영역은 도 6을 참조하여 후술한다.
메모리 장치(150) 내 복수의 블록은 비휘발성 메모리가 가지는 특징을 가지고 있다. 비휘발성 메모리가 가지는 특징 중 하나는 읽기 방해(Read disturb)일 수 있다. 읽기 방해(Read disturb)는 블록 내 단위 메모리셀을 읽는 과정에서 주변 셀들이 영향받는 현상을 포함한다. 블록의 다수의 단위 메모리셀이 행렬 형태로 배치되어 있다고 가정한다. 워드 라인에 대응하는 특정 행에 연결된 단위 메모리셀로부터 데이터가 출력되는 경우, 인가되는 전압, 전류에 의해 주변 단위 메모리셀에 저장된 데이터에 대응하는 문턱전압의 분포가 변화될 수 있다. 이로 인하여, 펌웨어 사본 블록(40_2)에 저장된 펌웨어의 사본이 정상적인 가를 확인하기 위해 펌웨어 사본 블록(40_2)에 액세스(access)하여 펌웨어의 사본을 읽는 경우, 데이터인 펌웨어의 사본에 읽기 방해로 인해 손상이 발생될 수 있다. 읽기 방해(Read disturb)의 특성을 감안하면, 컨트롤러(130)는 펌웨어의 사본이 정상적으로 유지시키기 위해 펌웨어 사본 블록(40_2)을 액세스하지 않는 것이 더욱 효과적일 수 있다.
한편, 메모리 장치(150) 내 복수의 블록이 가지는 비휘발성 메모리가 가지는 특징 중 다른 하나는 데이터의 보존상태(retention)는 영원하지 않을 수 있다는 것이다. 비휘발성 메모리의 단위 메모리셀에 저장된 데이터는 시간의 흐름에 따라 서서히 지워질 수 있다. 예를 들어, 비휘발성 메모리의 단위 메모리셀에 저장된 데이터는 게이트 구조물에 포함된 특정 층(layer)에 전하를 가두어 둠으로써 게이트 구조물의 문턱 전압의 변화를 가져오고, 변화된 문턱 전압을 통해 해당 단위 메모리셀에 저장된 데이터가 어떠한 값인지를 나타낼 수 있다. 자연 상태에서 시간이 흐를수록 특정한 범위의 문턱 전압은 그 분포가 점점 확산되어, 나중에는 문턱 전압의 범위를 특정하기 어려워질 수 있다. 이 경우, 단위 메모리셀은 데이터를 잃어버릴 수 있다. 단위 메모리셀의 보존상태(retention)는 보존 시간(retention time)이라는 메모리 장치의 성능으로 설명될 수 있다. 전술한 바와 같이, 읽기 방해(Read disturb)의 특성을 감안하여 컨트롤러(130)가 펌웨어 사본 블록(40_2)을 보존 시간(retention time)이 넘도록 액세스하지 않는 경우 펌웨어 사본 블록(40_2)에 포함된 펌웨어의 사본을 잃어버리는 지도 모를 수 있다.
펌웨어 사본 블록(40_2)에 저장된 펌웨어의 사본이 정상적인지를 확인하기 위한 장치 혹은 방법에 있어서, 읽기 방해(Read disturb)의 특성을 감안하는 경우 펌웨어 사본 블록(40_2)을 액세스하는 경우 좋지 않고, 데이터의 보존상태(retention)의 특성을 감안하는 경우 펌웨어 사본 블록(40_2)을 액세스해야 하는 상보적인 관계가 있다. 이를 위해, 메모리 장치(150)는 테스트 전용 블록(40_4)을 포함할 수 있다.
메모리 장치(150)에 포함된 테스트 전용 블록(40_4)은 펌웨어 블록(40_1), 펌웨어 사본 블록(40_2) 및 유저 데이터 블록(40_3)과 물리적으로 구분될 수 있다. 테스트 전용 블록(40_4)은 펌웨어 사본 블록(40_2)의 상태를 결정하기 위해서만 사용되며, 다른 용도로는 사용되지 않을 수 있다. 테스트 전용 블록(40_4)은 임의의 데이터를 포함할 수 있다. 실시예에 따라, 테스트 전용 블록(40_4)에는 펌웨어 사본 블록(40_2)과 동일한 데이터를 포함할 수 있으나, 특정할 수 있는 어떤 데이터가 포함되어 있어도 무방하다.
테스트 전용 블록(40_4)은 펌웨어 사본 블록(40_2)과 실질적으로 동일한 동작 상태를 가질 수 있다. 예를 들어 동작 상태는 테스트 전용 블록(40_4)과 펌웨어 사본 블록(40_2)의 수명(life time) 혹은 건강 상태(heathy status)일 수 있다. 비휘발성 메모리 장치의 단위 메모리셀은 기 설정된 수명을 가진다. 단위 메모리셀에 데이터를 쓰고, 쓰여진 데이터를 삭제하는 것을 반복하면, 단위 메모리셀에 미세한 손상을 줄 수 있다. 비휘발성 메모리에서 데이터를 쓰는 동작은 페이지 단위로 수행되지만, 데이터를 삭제하는 동작은 블록 단위로 수행된다. 따라서, 삭제/쓰기 연산(E/W Cycle) 혹은 프로그램/삭제 연산(P/E Cycle)을 바탕으로, 비휘발성 메모리 내 블록 단위로 수명(life time) 혹은 건강 상태(heathy status)를 추정할 수 있다. 실시예에 따라, 테스트 전용 블록(40_4)과 펌웨어 사본 블록(40_2)은 실질적으로 동일한 삭제/쓰기 연산(E/W Cycle) 혹은 프로그램/삭제 연산(P/E Cycle)을 가질 수 있다.
초기 설정에서, 펌웨어 사본 블록(40_2)과 실질적으로 동일한 삭제/쓰기 연산(E/W Cycle) 혹은 프로그램/삭제 연산(P/E Cycle)을 가지는 블록을 테스트 전용 블록(40_4)으로 결정하면, 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)이 함께 복구(recovery)되도록 할 수 있다. 최초 설정 이후에는 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)이 함께 복구(recovery)되면, 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)은 실질적으로 동일한 삭제/쓰기 연산(E/W Cycle) 혹은 프로그램/삭제 연산(P/E Cycle)을 유지할 수 있게 된다.
한편, 실시예에 따라, 펌웨어 블록(40_1), 펌웨어 사본 블록(40_2) 및 테스트 전용 블록(40_4)은 지정된 위치에 고정될 수 있다. 예를 들어, 메모리 시스템(110)의 사용 중에 펌웨어 블록(40_1), 펌웨어 사본 블록(40_2) 및 테스트 전용 블록(40_4)의 물리적 블록 주소(Physical Block Address)는 변하지 않을 수 있다.
메모리 시스템(110)에 전원이 공급되면, 컨트롤러(130)는 펌웨어 블록(40_1)을 액세스하여 펌웨어를 로딩할 수 있다(42). 컨트롤러(130)는 펌웨어를 로딩(42)한 후, 운영 체제(OS) 등을 메모리 시스템(110)과 연동하는 컴퓨팅 장치에 전달하기 위해 유저 데이터 블록(40_3)을 액세스할 수 있다(52). 또한, 컨트롤러(130)는 펌웨어를 관리하기 위해 테스트 전용 블록(40_4)을 액세스할 수 있다(62). 전술한 동작에 대해서는 이하에서 더욱 상세히 설명한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2를 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
실시예에 따라, 도 1에서 설명한 컨트롤러(130)의 펌웨어 블록(40_1), 유저 데이터 블록(40_3) 및 테스트 전용 블록(40_4)에 대한 액세스(access)와 그 결과에 대응하여 펌웨어 사본 블록(40_2) 및 테스트 전용 블록(40_4)의 복구 동작은 도 2에서 설명한 컨트롤러(130) 내 적어도 하나의 프로세서(134)와 적어도 하나의 메모리(144)를 통해 실현될 수 있다.
또한, 실시예에 따라, 도 1에서 설명한 컨트롤러(130)의 펌웨어 블록(40_1), 유저 데이터 블록(40_3) 및 테스트 전용 블록(40_4)에 대한 액세스(access)와 그 결과에 대응하여 펌웨어 사본 블록(40_2) 및 테스트 전용 블록(40_4)의 복구 동작을 수행하기 위한 펌웨어 데이터 관리 장치는 컴퓨터 프로그램 명령을 포함할 수 있다. 펌웨어 데이터 관리 장치는 메모리 및 프로세서를 적어도 하나 포함하는 메모리 시스템에서 사용될 수 있다. 펌웨어 데이터 관리 장치의 컴퓨터 프로그램 명령은 프로세서를 통하여 메모리 시스템이 펌웨어 사본 블록(40_2)에 대한 상태를 진단하고 진단 결과에 따라 복구하도록 할 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 2에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
실시예에 따라, 메모리(144)에는 메모리 시스템(110)에 전원이 공급되면 컨트롤러(130)가 수행하는 기본적인 동작을 지원하는 펌웨어(firmware)를 요청하기 위한 명령 혹은 프로그램이 포함된 롬(ROM)과 같은 비휘발성 메모리를 포함할 수 있다. 메모리 시스템(110)의 저장 용량이 커지고 메모리 시스템(110)이 수행하는 기본적인 동작들이 복잡해지면서, 기본적인 동작을 지원하는 펌웨어(firmware)의 크기가 커질 수 있다. 이 경우, 펌웨어를 저장하기 위해 롬(ROM)과 같은 비휘발성 메모리의 크기를 키우는 것은 메모리 시스템(110)의 집적도를 낮출 수 있다. 따라서, 롬(ROM)과 같은 비휘발성 메모리에는 전원이 공급되면 펌웨어(firmware)를 메모리 장치(150)로부터 로딩(loading)하기 위한 작은 명령 혹은 프로그램만을 포함시켜 메모리 시스템(110)의 집적도를 높일 수 있다. 또한, 펌웨어(firmware)를 롬(ROM)과 같은 비휘발성 메모리가 아닌 메모리 장치(150)에 저장하는 경우, 제조 단계 이후에도 펌웨어(firmware)를 개선하고 업그레이드할 수 있는 장점이 있다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
또한, 본 발명의 실시 예에 따른 메모리 시스템에서는, 일 예로, 컨트롤러(130)가, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 복수의 커맨드 동작들, 예컨대 복수의 라이트 커맨드들에 해당하는 복수의 프로그램 동작들, 복수의 리드 커맨드들에 해당하는 복수의 리드 동작들, 및 복수의 이레이즈 커맨드들에 해당하는 복수의 이레이즈 동작들을 메모리 장치(150)에서 수행할 경우, 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널(channel)들(또는 웨이(way)들)에서, 최상(best)의 채널들(또는 웨이들)을 결정한 후, 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 커맨드들 해당하는 메모리 다이들로 전송하며, 또한 커맨드들에 해당하는 커맨드 동작들을 수행한 메모리 다이들로부터 커맨드 동작들의 수행 결과들을, 최상의 채널들(또는 웨이들)을 통해, 수신한 후, 커맨드 동작들의 수행 결과들을 호스트(120)로 제공한다. 특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 메모리 장치(150)의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여 최상의 전송 채널들(또는 전송 웨이들)을 결정하며, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 메모리 다이들로 전송한다. 또한, 본 발명의 실시 예에 따른 메모리 시스템에서는, 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 커맨드 동작들을 메모리 장치(150)의 메모리 다이들에서 수행한 후, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)에서, 채널들(또는 웨이들)의 상태에 상응한 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들에 대한 수행 결과들을, 메모리 장치(150)의 메모리 다이들로부터 수신하며, 메모리 장치(150)의 메모리 다이들로부터 수신된 수행 결과들을, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답으로, 호스트(102)로 제공한다.
여기서, 컨트롤러(130)는, 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인, 예컨대 채널들(또는 웨이들)의 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등을 확인한 후, 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을, 해당하는 메모리 다이들로 전송, 다시 말해 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을, 해당하는 메모리 다이들로 요청한다. 또한, 컨트롤러(130)는, 최상의 전송 채널들(또는 전송 웨이들)을 통한 커맨드 동작들의 수행 요청에 상응하여, 해당하는 메모리 다이들로부터 커맨드 동작들의 수행 결과들을 수신하며, 이때 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들), 다시 말해 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들의 수행 결과들을 수신한다. 그리고, 컨트롤러(130)는, 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송되는 커맨드들의 디스크립터(descriptor)와, 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신되는 수행 결과들의 디스크립터 간을, 매칭(matching)한 후, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다.
여기서, 커맨드들의 디스크립터에는, 커맨드들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들 또는 리드 커맨드들에 해당하는 데이터의 어드레스(일 예로, 데이터의 논리적 페이지 번호) 또는 데이터가 저장된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 또한, 수행 결과들의 디스크립터에는, 수행 결과들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들에 해당하는 프로그램 동작들의 데이터 또는 리드 커맨드들에 해당하는 리드 동작들의 데이터에 대한 어드레스(일 예로, 데이터에 대한 논리적 페이지 번호) 또는 프로그램 동작들 또는 리드 동작들이 수행된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드 동작들이 요청된 채널들(또는 웨이들), 다시 말해 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 아울러, 커맨드들의 디스크립터 및 수행 결과들의 디스크립터에 포함된 정보들, 예컨대 데이터 정보, 위치 정보, 또는 채널들(또는 웨이들)의 지시 정보는, 컨텍스트(context) 형태 또는 태그(tag) 형태로, 디스크립터에 포함될 수 있다.
즉, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 호스트(102)로부터 수신되는 복수의 커맨드들, 및 커맨드들에 해당하는 복수의 커맨드 동작들의 수행 결과들을, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)에서, 최상의 채널들(또는 웨이들)을 통해, 송수신한다. 특히, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)의 상태에 상응하여, 커맨드들이 메모리 장치(150)의 메모리 다이들로 전송되는 전송 채널들(또는 전송 웨이들)과, 커맨드 동작들의 수행 결과들이 메모리 장치(150)의 메모리 다이들로부터 수신되는 수신 채널들(또는 수신 웨이들)을, 각각 독립적으로 관리한다. 예컨대, 메모리 시스템(110)에서의 컨트롤러(130)는, 복수의 채널들(또는 웨이들)의 상태에 상응하여, 복수의 채널들(또는 웨이들)에서, 제1커맨드가 전송되는 전송 채널(또는 전송 웨이)과, 제1커맨드에 해당하는 제1커맨드 동작의 수행 결과가 수신되는 수신 채널(또는 수신 웨이)을, 각각 독립적인 최상의 채널들(또는 웨이들)로 결정, 일 예로 전송 채널(또는 전송 웨이)을 제1최상의 채널(또는 웨이)로 결정하고, 수신 채널(또는 수신 웨이)을 제1최상의 채널(또는 웨이)로 결정하거나 제2최상의 채널(또는 웨이)로 결정한 후, 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 제1커맨드의 전송과, 제1커맨드 동작의 수행 결과의 수신을, 각각 수행한다.
그러므로, 본 발명의 실시 예에 따른 메모리 시스템(110)에서는, 메모리 장치(150)의 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)을 보다 효율적으로 사용하며, 특히 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 각각 송수신함으로써, 메모리 시스템(110)의 동작 성능을 보다 향상시킬 수 있다. 여기서, 후술할 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 시스템(110)의 메모리 장치(150)에 포함된 메모리 다이들에 대한 복수의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 송수신하는 경우를 일 예로 하여 설명하지만, 컨트롤러(130) 및 메모리 장치(150)를 각각 포함한 복수의 메모리 시스템들에서, 각각의 메모리 시스템들에 대한 복수의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들을 각각의 메모리 시스템들에서 수행한 이후의 수행 결과들을, 송수신하는 경우에도 동일하게 적용될 수 있다. 그리고, 본 발명의 실시 예에 따른 메모리 시스템에서 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 복수의 커맨드들의 전송, 복수의 커맨드들에 해당하는 커맨드 동작들의 수행, 및 커맨드 동작들에 대한 수행 결과들의 전송을, 처리함에 대해서는, 이하 도 5 내지 도 9에서 보다 구체적으로 설명할 것이므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.
도 3을 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스 유닛(132), 플래시 변환 계층(FTL) 유닛(40), 메모리 인터페이스 유닛(142) 및 메모리 소자(144)를 포함할 수 있다.
도 3에서 도시되지 않았지만, 실시예에 따라, 도 2에서 설명한 ECC 유닛(138)은 플래시 변환 계층(FTL) 유닛(40)에 포함될 수 있다. 실시예에 따라, ECC 유닛(138)은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.
호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 명령큐(56), 명령큐(56)로부터 전달되는 명령, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 명령, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 명령, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 명령, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 읽기 위한 명령어가 복수 개 전달되거나, 읽기 및 프로그램 명령이 교번적으로 전달될 수도 있다. 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달된 명령, 데이터 등을 명령큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 명령, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라, 호스트 인터페이스 유닛(132) 내 버퍼관리자(52)는 명령, 데이터 등을 메모리 소자(144)에 저장할 지, 플래시 변환 계층(FTL) 유닛(40)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 명령, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL) 유닛(40)에 전달할 수 있다.
실시예에 따라, 플래시 변환 계층(FTL) 유닛(40)은 이벤트규(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다.
예를 들면, 호스트 요구 관리자(HRM, 46)는 맵데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스 유닛(132)으로부터 수신된 읽기 및 프로그램 명령, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리적 주소에 해당하는 물리적 주소를 파악하기 위해 맵데이터 관리자(MM, 44)에 조회 요청을 보내고 물리적 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 읽기 요청을 전송하여 읽기 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리적-물리적 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 2 참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리적-물리적 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메몰시 소자(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스 유닛(142)에 읽기 요청을 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
실시예에 따라, 도 3에서 설명하는 블록 관리자(48), 맵 관리자(44) 혹은 상태 관리자(42) 중 적어도 하나는 도 1에서 펌웨어 블록(40_1) 혹은 펌웨어 사본 블록(40_2)으로부터 컨트롤러(130)에 로딩(loading)된 펌웨어(firmware)를 통해 구현될 수 있다.
메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
도 4는 메모리 시스템의 초기 동작의 제1예를 설명한다.
도 4를 참조하면, 메모리 시스템의 초기 동작은 컨트롤러(130)와 메모리 장치(150)에 전원이 공급되는 것(Power-on)으로 시작될 수 있다.
메모리 시스템에 전원이 공급되면, 컨트롤러(130)는 메모리 장치(150) 내 펌웨어(firmware)가 저장된 블록(원본 블록)을 액세스할 수 있다. 컨트롤러(130)에는 펌웨어 블록(40_1, 도 1참조)에 대한 정보가 저장될 수 있다. 펌웨어 블록(40_1)의 위치는 고정되어 있으므로, 컨트롤러(130)는 저장된 정보에 따라 펌웨어 블록(40_1)을 액세스하고, 메모리 장치(150)는 펌웨어 블록(40_1)에 저장된 펌웨어(firmware)를 컨트롤러(130)에 전달한다. 컨트롤러(130)가 펌웨어(firmware)를 실행하면, 메모리 시스템은 기본적인 동작을 수행할 수 있는 상태가 되었다고 간주할 수 있다.
도 5는 메모리 시스템의 초기 동작의 제2예를 설명한다.
도 5를 참조하면, 도 4에서 설명한 것과 같이, 메모리 시스템에 전원이 공급되면, 컨트롤러(130)가 메모리 장치(150) 내 펌웨어가 저장된 블록(원본 블록)을 액세스하고, 메모리 장치(150)는 원본 블록에 저장된 펌웨어(firmware)를 컨트롤러(130)에 전달한다. 여기서 원본 블록은 도 1에서 설명한 펌웨어 블록(40_1)에 대응될 수 있다.
컨트롤러(130)가 원본 블록으로부터 전달된 펌웨어(firmware)를 실행하였으나 실패하면, 메모리 시스템은 기본적인 동작을 수행할 수 있는 상태가 되지 못한다. 이 경우, 컨트롤러(130)는 펌웨어의 사본이 저장된 블록(사본 블록)을 액세스할 수 있다. 여기서, 사본 블록은 도 1에서 설명한 펌웨어 사본 블록(40_2)에 대응할 수 있다. 사본 블록에 저장된 펌웨어에 문제가 없는 경우, 컨트롤러(130)는 펌웨어를 실행하여 메모리 시스템이 기본적인 동작을 수행할 수 있는 상태로 만들 수 있다.
이후, 컨트롤러(130)는 메모리 장치(150) 내 원본 블록에 저장된 펌웨어를 복구(recovery)할 수 있다. 메모리 장치(150) 내 원본 블록에 물리적인 손상이 없는 경우, 펌웨어는 복구될 수 있다. 만약 원본 블록에 물리적인 손상이 있는 경우, 컨트롤러(130)는 사본 블록에 저장된 펌웨어의 사본을 사용할 수 있다.
도 5에서 설명한 메모리 시스템의 동작을 위해서는 펌웨어의 사본이 저장된 블록(사본 블록)에 저장된 펌웨어에 문제가 없어야 한다. 이를 위해, 도 1에서 설명한 바와 같이, 메모리 장치(150)는 테스트 전용 블록(40_4, 도 1참조)를 포함할 수 있다.
도 6은 메모리 장치의 구성을 개념적으로 설명한다. 도 6을 도 1 내지 도 5에서 설명하는 메모리 장치(150)를 물리적인 구성요소가 아닌 논리적인 저장장치의 개념으로 설명한다.
도 6을 참조하면, 메모리 장치(150)는 시스템 영역(50_1), 유저 데이터 영역(50_2) 및 리저브 영역(50_5)을 포함할 수 있다.
구체적으로, 시스템 영역(50_1)은 도 1에서 설명한 펌웨어 블록(40_1) 및 펌웨어 사본 블록(40_2) 등이 포함될 수 있는 곳이다. 시스템 영역(50_1)은 메모리 장치(150)의 물리적인 블록 주소(Physical Block Address) 등의 물리 주소(Physical Address)만으로 접근 가능한 영역(Physical Address Area)이다. 따라서, 메모리 장치(150)를 포함하는 메모리 시스템이 컴퓨팅 장치와 연동하더라도, 사용자는 컴퓨팅 장치를 통해 시스템 영역(50_1)에 접근할 수 없을 수 있다. 시스템 영역(50_1)에 접근하기 위해서는, 특수한 명령 혹은 프로그램에 의해서 제한된 용도에 한정하여 가능할 수 있다. 시스템 영역(50_1)은 메모리 시스템 혹은 메모리 장치 내 하드웨어를 인식하기 위한 기본적인 정보, 메모리 시스템의 기본적인 동작을 지원하기 위한 펌웨어 등이 포함될 수 있다.
유저 데이터 영역(50_2)은 메모리 시스템이 연동하는 컴퓨팅 장치에 전달할 사용자 데이터 등이 포함될 수 있다. 유저 데이터 영역(50_2)에 포함되는 대표적인 데이터로는 운영 체제(OS), 파일 시스템 정보, 어플리케이션 프로그램 등이 있다.
유저 데이터 영역(50_2)은 논리 블록 주소(Logical Block Address) 등을 사용할 수 있는 논리 주소(Logical Address)를 사용하여 접근 가능한 영역(Logical Address Area)이다. 예를 들어, 논리 블록 주소(Logical Block Address, LBA)는 논리 블록 주소 지정(Logical block addressing) 방법에 따른 것으로, 컴퓨팅 장치와 연동하는 저장 장치에 기록되는 데이터 블록의 위치를 지정하는데 쓰이는 형식일 수 있다. 종래의 하드 디스크의 경우, 하드 디스크에 포함된 물리적 구조인 실린더, 헤드, 섹터(Cylinder-Head-Sector, CHS)를 가리키는 주소 지정 방식을 사용했었다. 다만, 하드 디스크의 물리적 구조에 대응하는 주소 체계는 하드 디스크의 저장 용량이 커지면서 한계에 이르렀다. 이러한 대용량의 저장 장치에서는 하드 디스크의 물리적 구조에 대응하지 않고, 섹터를 일렬로 논리적인 순서로 나열하여 섹터의 번호를 부여하는 (예, 0부터 순서대로) 방식으로 주소를 지정할 수 있다. 메모리 시스템과 연동하는 컴퓨팅 장치(예, 호스트(10), 도 2 내지 도 3 참조)가 논리 블록 주소(LBA)만으로 데이터를 전달하거나 가리키는 대신, 메모리 시스템(110)에 포함된 컨트롤러(130)가 실제 데이터가 저장되는 메모리 장치(150) 내 주소인 물리적 주소와 호스트(10)가 사용하는 논리 블록 주소(LBA)를 매칭시켜 관리할 필요가 있다. 이러한 정보들은 메타 데이터에 포함될 수 있으며, 호스트(10)를 통해 저장되거나 읽어지는 유저 데이터와는 구분될 수 있다.
메모리 장치(150) 내 리저브 영역(50_5)은 메모리 시스템이 연동하는 컴퓨티 장치 혹은 다른 시스템과의 동작을 위한 정보를 저장하거나, 메모리 시스템에 실시예에 따라 추가된 구성을 위해 사용될 수 있는 영역이다. 예를 들면, 리저브 영역(50_5)에는 도 2에서 설명한 ECC 유닛(138)을 위한 에러 정정 코드(ECC: Error Correction Code) 등이 저장될 수 있다. 또한, 리저브 영역(50_5)은 도 1에서 설명한 테스트 전용 블록(40_4)을 포함할 수 있다.
리저브 영역(50_5)은 시스템 영역(50_1)과 마찬가지로 물리적인 블록 주소(Physical Block Address) 등의 물리 주소(Physical Address)만으로 접근 가능한 영역(Physical Address Area)이다. 메모리 시스템은 제조 과정, 호스트(10) 혹은 컴퓨팅 장치에 구성 혹은 탑재되는 과정, 또는 호스트(10) 혹은 컴퓨팅 장치와 연동하여 동작을 수행하는 과정에서 요구되거나 필요로 하는 여러가지 동작을 지원하기 위한 데이터를 리저브 영역(50_5)에 포함할 수 있다. 시스템 영역(50_1)이 메모리 시스템의 기본적인 동작을 지원하기 위한 것이라면, 리저브 영역(50_5)은 메모리 시스템이 지원하는 동작을 확장하기 위한 것이라고 할 수 있다.
한편, 실시예에 따라, 메모리 장치(150)는 호스트 보호 영역(50_3) 또는 장치 구성 오버레이(50_4) 중 적어도 하나를 포함할 수 있다. 참고로, 호스트 보호 영역(50_3, Host Protected Area, HPA)은 ATA(Advanced Technology Attachment)-4 표준부터 지원하는 기술이고, 장치 구성 오버레이(50_4, Device Configuration Overlay, DCO)는 ATA-6 표준부터 지원한 기술이다. 여기서, ATA는 노트북 혹은 데스크탑 등에서 사용하는 인터페이스의 표준 기술을 포함하며, IDE(Integrated Device Environment) 또는 EIDE(Enhanced IDE) 방식으로도 불릴 수 있다.
호스트 보호 영역(50_3, HPA)은 주로 바이오스 진단 유틸리티나 시스템 부팅, 시스템 복구를 위해 사용될 수 있다. 예를 들어, 호스트 보호 영역(50_3, HPA)은 호스트(10)의 바이오스(BIOS)를 통한 접근이 불가능할 수 있다. 즉, 운영체제(OS)에서는 보이지 않는 영역으로 일반 사용자에 의해 수정되지 않는 메모리 시스템의 영역일 수 있다. 호스트 보호 영역(50_3, HPA)은 CD, DVD와 같은 별도의 매체 없이 시스템 복구를 지원할 수 있다.
장치 구성 오버레이(50_4, DCO)는 메모리 시스템의 제조사가 디스크 크기를 조절하기 위해 사용할 수 있다. 예를 들어, 각 제조사는 메모리 시스템의 모델에 따라 300GB, 500GB, 750GB, 1TB등의 저장 용량이 다양할 수 있다. 모든 모델마다 제조 공정을 달리해서 만들지 않더라도, 장치 구성 오버레이(50_4, DCO)는 60GB, 100GB, 200GB, 500GB, 1TB 등 여러 사이즈로 제조한 메모리 시스템처럼 보이도록 할 수 있다. 장치 구성 오버레이(50_4, DCO)도 호스트(10)의 바이오스(BIOS)를 통한 접근이 불가능할 수 있으며, 메모리 시스템의 제조사에 따라 정의된 특별한 명령을 통해서 접근이 가능할 수 있다.
실시예에 따라, 시스템 영역(50_1)에는 펌웨어 사본 블록(40_2)이 위치하고, 리저브 영역(50_5)에는 테스트 전용 블록(40_4)이 위치할 수 있다. 도 1에서 설명한 바와 같이, 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)은 실질적으로 동일한 동작 상태(예, 동일한 삭제/쓰기 연산(E/W Cycle) 혹은 프로그램/삭제 연산(P/E Cycle))을 가질 수 있다.
도시되지 않았지만, 실시예에 따라, 메모리 장치(150)는 IDE, EIDE 방식뿐만 아니라 SCSI(Small Computer System Interface) 방식을 지원할 수도 있다. 메모리 장치(150) 내 영역들은 지원 방식에 따라 서로 다르게 배분되거나 할당될 수 있다.
도 7은 테스트 전용 블록의 결정 방법을 설명한다.
도 7을 참조하면, 컨트롤러(130)는 메모리 장치(150)에 포함된 블록들의 정보를 수신할 수 있다.
메모리 장치(150)는 복수의 다이(Die0, Die1, …)를 포함할 수 있다. 각각의 다이(Die0, Die1, …)는 복수의 블록(BLK0, BLK1, …)을 포함할 수 있다. 컨트롤러(130)는 메모리 장치(150)에 포함된 복수의 블록(BLK0, BLK1, …)에 대한 동작 정보를 수신할 수 있다. 예를 들면, 동작 정보는 삭제/쓰기 연산(E/W Cycle) 혹은 프로그램/삭제 연산(P/E Cycle)를 포함할 수 있다.
도 7에서는 컨트롤러(130)가 메모리 장치(150) 내 제1다이(Die0) 내 블록(BKL0, BKL1, …)의 정보를 수신했다고 가정한다. 메모리 장치(150) 내 제1다이(Die0) 내 제1 내지 제3 블록(BKL0, BKL1, BKL2)의 삭제/쓰기 연산(E/W Cycle)은 각각 20, 350, 1k(1000)이라고 가정할 수 있다.
컨트롤러(130)는 메모리 장치(150) 내 제1다이(Die0) 내 제1 내지 제3 블록(BKL0, BKL1, BKL2)이 리저브 영역에 포함되고, 제1 내지 제3 블록(BKL0, BKL1, BKL2) 중 펌웨어 사본 블록(40_2)과 실질적으로 동일한 삭제/쓰기 연산(E/W Cycle)을 가진 블록이 있다면, 해당 블록은 테스트 전용 블록(40_4, 도 1 참조)로 선정될 수 있다.
제조 과정 혹은 초기화 과정에서, 메모리 시스템 내 도 1에서 설명한 펌웨어 블록(40_1)과 펌웨어 사본 블록(40_2)은 테스트 전용 블록(40_4) 보다 먼저 정해질 수 있다. 전술한 바와 같이, 컨트롤러(130)는 펌웨어 사본 블록(40_2)의 삭제/쓰기 연산(E/W Cycle) 혹은 프로그램/삭제 연산(P/E Cycle)를 인지할 수 있고, 메모리 장치(150) 내 리저브 영역으로 지정된 블록에서 실질적으로 동일한 삭제/쓰기 연산(E/W Cycle) 혹은 프로그램/삭제 연산(P/E Cycle)을 가지는 블록을 찾아 테스트 전용 블록(40_4)으로 지정할 수 있다.
도 1 내지 도 7을 참조하면, 전술한 실시예에서 테스트 전용 블록(40_4)이 지정되면, 컨트롤러(130)는 테스트 전용 블록(40_4)을 액세스하여 테스트 전용 블록(40_4)에 저장된 데이터의 보존상태(detention)를 바탕으로 펌웨어 사본 블록(40_2)에 저장된 펌웨어의 사본의 보존상태(detention)를 결정한다. 도 7에서 설명한 바와 같이, 테스트 전용 블록(40_4)은 펌웨어의 사본을 저장하는 펌웨어 사본 블록(40_2)과 실질적으로 동일한 삭제/쓰기 연산(E/W Cycle) 혹은 프로그램/삭제 연산(P/E Cycle)을 가지고 있기 때문에, 두 블록의 데이터 보존 시간(data retention time) 역시 실질적으로 동일하다고 추정할 수 있다. 테스트 전용 블록(40_4)은 기 설정된 동작 조건 혹은 동작 환경에 대응하여 컨트롤러(130)가 액세스하는 반면, 펌웨어 사본 블록(40_2)은 액세스가 일어나지 않는다. 이로 인해, 펌웨어 사본 블록(40_2)은 테스트 전용 블록(40_4)에 비하여 리드 방해(Read disturb)로부터 자유로울 수 있다. 이러한 이유로, 테스트 전용 블록(40_4)에 저장된 데이터의 상태가 펌웨어 사본 블록(40_2)에 저장된 펌웨어의 사본에 비하여 보존상태가 아주 조금이라도 좋지 못할 수 있다. 따라서, 테스트 전용 블록(40_4)을 기준으로 펌웨어 사본 블록(40_2)의 보존상태를 결정하는 것은 신뢰성을 높일 수 있다.
만약 펌웨어 사본 블록(40_2)에 저장된 펌웨어의 사본의 보존상태가 기 설정된 범위 혹은 기 설정된 기준에 벗어나는 경우, 컨트롤러(130)는 펌웨어 사본 블록(40_2)에 대한 복구(recovery)를 수행할 수 있다. 펌웨어 사본 블록(40-2)에 대한 복구 후에는 테스트 전용 블록(40_4)에 대한 복구도 수행될 수 있다.
도 8은 펌웨어의 사본 블록과 테스트 전용 블록의 복구(recovery)의 제1예를 설명한다.
도 8을 참조하면, 메모리 장치(150) 내 제1다이(Die0)에 포함된 제1블록(BLK0)이 펌웨어 사본 블록(40_2)으로 지정되어 있고, 제1다이(Die0)에 포함된 제5블록(BLK4)이 테스트 전용 블록(40_4)으로 지정되어 있다고 가정한다. 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)은 동일한 다이(예, 제1다이(Die0)에 배치될 수 있다. 또한, 전술한 바와 같이, 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)의 물리적 위치는 고정될 수 있다.
펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)을 복구하기 위해서, 컨트롤러(130)는 버퍼(48)를 사용할 수 있다. 실시예에 따라, 버퍼(48)는 도 2 내지 도 3에서 설명한 메모리(144)에 대응될 수도 있다.
펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)의 복구가 필요하다고 판단되면, 컨트롤러(130)는 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)에 저장된 데이터를 버퍼(48)에 복사한다. 이후, 컨트롤러(130)는 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)에 데이터를 삭제하고, 버퍼(48)에 저장했던 데이터를 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)에 다시 프로그램할 수 있다. 이러한 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)의 복구 과정을 통해, 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)의 물리적 위치는 고정되고, 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)의 삭제/쓰기 연산(E/W Cycle) 혹은 프로그램/삭제 연산(P/E Cycle)도 실질적으로 동일하게 계속 유지될 수 있다.
도 9는 펌웨어의 사본 블록과 테스트 전용 블록의 복구(recovery)의 제2예를 설명한다.
도 9를 참조하면, 메모리 장치(150) 내 제1다이(Die0)에 포함된 제4블록(BLK3)이 펌웨어 사본 블록(40_2)으로 지정되어 있고, 제4다이(Die4)에 포함된 제9블록(BLK8)이 테스트 전용 블록(40_4)으로 지정되어 있다고 가정한다. 도 8에서 설명한 예와 달리, 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)은 서로 다른 다이에 배치될 수 있다. 전술한 바와 같이, 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)의 물리적 위치는 고정될 수 있다.
펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)을 복구하기 위해서, 컨트롤러(130)는 메모리(144)를 사용할 수 있다.
또한, 도 8에서 설명한 예와 달리, 컨트롤러(130)에는 펌웨어 블록(40_1, 도 1 참조) 혹은 펌웨어 사본 블록(40_2)으로부터 펌웨어가 이미 로딩(loading)되어 있다. 따라서, 컨트롤러(130)는 펌웨어 사본 블록(40_2)에 저장된 펌웨어의 사본을 복사할 필요없이 이미 로딩된 펌웨어를 사용할 수 있다. 예를 들어, 펌웨어 사본 블록(40_2)을 복구하고자 하는 경우, 펌웨어 사본 블록(40_2) 내 펌웨어의 사본을 복사할 필요없이 펌웨어 사본 블록(40_2) 내 데이터를 삭제하고, 이미 로딩된 펌웨어를 펌웨어 사본 블록(40_2)에 복사할 수도 있다.
한편, 펌웨어 사본 블록(40_2)과 달리, 테스트 전용 블록(40_4)에 데이터는 특정할 수 있는 임의의 데이터이므로, 컨트롤러(130)가 메모리(144)에 로딩(loading)하여 사용할 필요가 없을 수 있다. 따라서, 컨트롤러(130)는 메모리(144)에 테스트 전용 블록(40_4) 내 데이터를 복사한 후, 테스트 전용 블록(40_4)을 삭제하고, 메모리(144)에 복사해 둔 데이터를 테스트 전용 블록(40_4)에 프로그램할 수 있다.
도 9에서 설명한 실시예에서도 도 8에서 설명한 실시예와 같이, 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)의 복구 과정을 통해, 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)의 물리적 위치를 고정시킬 수 있다. 또한, 펌웨어 사본 블록(40_2)과 테스트 전용 블록(40_4)의 삭제/쓰기 연산(E/W Cycle) 혹은 프로그램/삭제 연산(P/E Cycle)도 실질적으로 동일하게 계속 유지시킬 수 있다.
도 10은 메모리 시스템의 펌웨어를 통한 동작을 설명한다. 도 10에서 설명하는 펌웨어를 통한 메모리 시스템의 동작은 하나의 예시에 불과하며, 메모리 시스템이 모바일 기기에 탑재되는 지, 노트북 혹은 테스크탑과 같은 컴퓨팅 장치에 탑재되는 지 등에 따라 달라질 수 있다.
도 10을 참조하면, 펌웨어(firmware)를 통한 메모리 시스템의 동작은 대상 플랫폼을 설정하는 단계(91), 하드웨어를 추상화하는 단계(93), 부트 이미지(bootable image)를 로드(load)하는 단계(95), 제어권을 포기하고 메모리 시스템과 연동하는 컴퓨팅 장치에 제어권을 넘기는 단계(97) 및 펌웨어 데이터 블록을 관리하는 단계(99)를 포함할 수 있다.
대상 플랫폼을 설정하는 단계(91)는 운영체제(OS)를 부팅하기 위한 환경을 준비하는 것으로, 플랫폼(platform)이 초기화되었는 지를 확인할 수 있다. 같은 실행 이미지를 다른 코어나 플랫폼 상에서 동작시킬 수 있으므로, 정확한 코어의 종류와 플랫폼을 검색할 수 있어야 한다. 예를 들어, 코어의 종류는 보통 코프로세서(Co-processor)의 0번째 레지스터에 저장될 수 있고, 플랫폼의 종류는 특정 주변장치의 존재 여부를 확인하거나 칩에 저장된 정보를 읽어내는 방법을 통해 특정할 수 있다.
또한, 실시예에 따라, 대상 플랫폼을 설정하는 단계(91)에서는 진단 소프트웨어를 사용하여 하드웨어의 불량 여부를 알아낼 수도 있다.
또한, 실시예에 따라, 대상 플랫폼을 설정하는 단계(91)에서는 디버깅 코드 등을 통해 진단 소프트웨어를 통해 알아낸 하드웨어의 문제점을 디버깅할 수도 있다.
하드웨어를 추상화하는 단계(93)는 일련의 정의된 프로그래밍 인터페이스를 통해 하드웨어를 숨겨주는 소프트웨어 레이어인 하드웨어 추상화 계층(Hardware Abstract Layer, HAL)을 통해 수행될 수 있다. 예를 들어, 하드웨어 추상화 계층(HAL)은 컨트롤러(130) 내 프로세서가 특정 하드웨어 주변장치와의 통신할 수 있도록 지원하는 소프트웨어(software) 혹은 드라이버(driver)를 포함할 수 있다.
부트 이미지(bootable image)를 로드(load)하는 단계(95)는 유저 데이터 영역에 포함된 운영체제 혹은 응용 프로그램 등을 메모리 시스템과 연동하는 호스트 혹은 컴퓨팅 장치에 전달하거나 실행하는 것을 포함할 수 있다. 운영체제 혹은 응용 프로그램 등은 여러가지 유형으로 저장될 수 있으며, 그 유형에 따라 실행되는 방법에서 차이가 발생할 수 있다. 또한, 펌웨어 기능은 부트 이미지를 저장하는 데 사용될 미디어의 유형에 따라 달라질 수 있다. 예를 들면, 운영체제 혹은 응용 프로그램 등이 저장된 유형으로는 FFS(Flashrom File System), 2진 이미지, COFF(Common Object File Format), ELF(Excutable and Linking Format)이 있을 수 있다.
제어권을 포기하고 메모리 시스템과 연동하는 컴퓨팅 장치에 제어권을 넘기는 단계(97)는 펌웨어에 포함된 부트로더(Boot Loader)에 의해 수행될 수 있다. 제어권을 넘기는 단계(97)는 펌웨어에서 운영체제 혹은 응용프로그램으로 플랫폼의 제어권을 넘기는 과정을 포함할 수 있다.
펌웨어 데이터 블록을 관리하는 단계(99)는 도 1에서 설명한 펌웨어 블록(40_1)과 펌웨어 사본 블록(40_2)의 데이터 상태를 결정하고, 펌웨어 블록(40_1)과 펌웨어 사본 블록(40_2)을 복구하는 과정을 포함할 수 있다. 예를 들어, 펌웨어 블록(40_1)을 복구하는 과정은 도 5에서 설명한 과정을 통해 이루어질 수 있으며, 펌웨어 사본 블록(40_2)을 복구하는 과정은 도 8 내지 도 9의 과정을 통해 이루어질 수 있다.
도 11은 메모리 시스템의 펌웨어 관리 방법을 설명한다.
도 11을 참조하면, 메모리 시스템의 펌웨어 관리 방법은 메모리 장치의 시스템 영역 내 펌웨어의 사본을 저장한 펌웨어 사본 블록에 대응하며 리저브 영역에 위치하는 테스트 전용 블록을 액세스(access)하는 단계(83), 테스트 전용 블록 내 데이터 보존상태(data retention)를 확인하는 단계(85), 및 확인 결과에 대응하여 펌웨어 사본 블록을 복구(recovery)하는 단계(87)를 포함할 수 있다.
또한, 메모리 시스템의 동작 방법은 기 설정된 동작 조건의 부합 여부를 확인하는 단계(81)를 더 포함할 수 있다. 실시예에 따라 펌웨어 관리는 메모리 시스템의 사용 중 언제든지 수행될 수 있으나, 펌웨어 블록 혹은 펌웨어 사본 블록에 저장된 데이터가 정상적이라고 판단되거나 추정되는 경우 펌웨어 관리를 위한 동작은 불필요할 수 있다. 따라서, 펌웨어 관리를 위한 동작은 기 설정된 주기(예, 1달 혹은 6개월 등등)마다 수행될 수 있다. 또한, 펌웨어 관리를 위한 동작은 메모리 시스템에 비정상적인 동작 혹은 이벤트가 발생할 때 수행될 수도 있다. 메모리 시스템에 비정상적인 동작 혹은 이벤트는 메모리 시스템 내부의 하드웨어 혹은 메모리 장치에 손상을 줄 수 있으므로, 이 경우 펌웨어 관리를 위한 동작을 수행하여 펌웨어 블록 혹은 펌웨어 사본 블록에 저장된 데이터의 보존 상태가 정상적인지 확인할 수도 있다.
또한, 메모리 시스템의 동작 방법은 펌웨어 사본 블록을 복구한 후, 테스트 전용 블록을 복구하는 단계(89)를 더 포함할 수도 있다. 이를 통하여, 도 8 및 도 9에서 설명한 것과 같이, 테스트 전용 블록 내 특정할 수 있는 데이터가 유실되는 것을 방지하고, 테스트 전용 블록과 펌웨어 사본 블록의 동작 상태를 실질적으로 동일하게 유지시킬 수 있다.
실시예에 따라, 복수의 블록을 포함하는 메모리 장치는 펌웨어를 저장한 펌웨어 블록 및 펌웨어의 사본을 저장한 적어도 하나의 펌웨어 사본 블록을 포함하는 시스템 영역, 유저 데이터 영역 및 펌웨어 사본 블록에 대응하는 테스트 전용 블록을 포함하는 리저브(reserved) 영역으로 구분될 수 있다. 메모리 장치 내 유저 데이터 영역은 논리블록주소(Logical Block Address)에 대응하는 공간이지만, 시스템 영역과 리저브 영역은 논리블록주소(Logical Block Address)가 부여되지 않고 물리블록주소(Physical Block Address)로 액세스가 가능할 수 있다.
도시되지 않았지만, 데이터 유지정도(data retention)를 확인하는 단계(85)는 테스트 전용 블록 내 데이터 보존상태(retention)을 확인하여 펌웨어 사본 블록 내 펌웨어의 사본의 보존상태를 결정하는 단계를 포함할 수 있다. 이는 테스트 전용 블록과 펌웨어 사본 블록에 있어서, 삭제/쓰기 연산(E/W Cycle) 혹은 프로그램/삭제 연산(P/E Cycle)과 같은 동작 상태가 실질적으로 동일하기 때문에 가능할 수 있다. 이를 위해, 펌웨어 블록, 펌웨어 사본 블록 및 테스트 전용 블록의 물리적 블록 주소는 고정될 수 있다.
도시되지 않았지만, 펌웨어 사본 블록을 복구(recovery)하는 단계(87)는 테스트 전용 블록에 포함된 데이터의 보존상태가 기 설정된 범위가 아닌 경우, 펌웨어 사본 블록에 저장된 펌웨어의 사본을 버퍼에 복사하는 단계, 펌웨어 사본 블록을 삭제하는 단계, 및 버퍼에 있는 펌웨어 사본을 펌웨어 사본 블록에 다시 쓰는 단계를 포함할 수 있다. 펌웨어 사본 블록을 복구하는 다른 실시예에서는 도 9에서 설명한 것과 같이 펌웨어 블록에서 로딩된 펌웨어를 펌웨어 사본 블록에 복사할 수도 있다.
테스트 전용 블록을 복구하는 단계(89)는 리저브 영역 내 테스트 전용 블록에 데이터를 버퍼에 복사하는 단계, 테스트 전용 블록을 삭제하는 단계, 및 버퍼에 있는 데이터를 테스트 전용 블록에 다시 쓰는 단계를 포함할 수 있다.
도 12은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 12을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1 내지 도 3에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1 내지 도 3에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 비휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 13는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 13를 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 비휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 12에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 2에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 2에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 14은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 14은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 14을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1 내지 도 3에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1 내지 도 3에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함하는 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들로 구현될 수 있으며, 도 14에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1 내지 도 3에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 15는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 15는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 15를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1 내지 도 3에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1 내지 도 3에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
전술한 바와 같이, 도 12 내지 도 15에서 설명한 메모리 컨트롤러(6120), 메모리 컨트롤러(6220), 컨트롤러(6320), 컨트롤러(6430) 각각은 적어도 하나의 프로세서와 적어도 하나의 메모리 소자를 포함하거나 프로세서 및 메모리 소자 등으로 구성된 코어를 포함하고 있다. 메모리 컨트롤러(6120), 메모리 컨트롤러(6220), 컨트롤러(6320), 컨트롤러(6430) 각각은 적어도 하나의 프로세서와 적어도 하나의 메모리 소자를 사용하여, 메모리 장치(6130), 메모리 장치(6230), 메모리 장치(6340), 메모리 장치(6440) 각각에 포함된 복수의 블록 중에 유효 데이터를 보다 용이하게 판단할 수 있고, 유효 데이터를 이동시키고 해당 블록 내 데이터를 삭제함으로서 사용가능한 프리 블록의 수를 증가시킬 수 있다.
도 16 내지 도 19은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 16 내지 도 19은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다. 도 1 내지 도 15에서 설명하는 다양한 실시예의 메모리 시스템은 도 16 내지 도 19에서 설명한 UFS(Universal Flash Storage)에 적용될 수 있다.
도 16 내지 도 19을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1 내지 도 3에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 12 내지 도 15에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 12에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 16에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(swtiching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태(예, 호스트를 중심으로 복수의 UFS 장치 혹은 카드가 직접 연결된 중앙 집중형 제어를 위한 연결 형태)로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 17에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 18에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 19에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 20은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 18는 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 20을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 메모리 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 12 내지 도 15에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다. 실시예에 따라, 스토리지 모듈(6950)은 내부 저장 용량의 확보 또는 데이터 프로그램 성능을 향상하기 위해, 유효한 데이터를 효율적으로 판단하여 탐색 시간을 줄이고, 탐색된 유효 데이터를 프리 블록으로 복사한 후, 복사된 데이터를 포함하는 블록들을 삭제하여 프리 블록의 수를 증가시키는 장치를 포함할 수 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1 내지 도 3에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 펌웨어를 저장한 제1블록 및 상기 펌웨어의 사본을 저장한 적어도 하나의 제2블록을 포함하는 시스템 영역, 유저 데이터 영역 및 상기 제2블록에 대응하는 테스트 전용 블록을 포함하는 리저브(reserved) 영역으로 구분되는 복수의 블록을 포함하는 메모리 장치; 및
    상기 테스트 전용 블록을 액세스하여 상기 제2블록의 상태를 결정하고, 상기 제2블록의 상태에 따라 상기 테스트 전용 블록과 상기 제2블록을 갱신하는 컨트롤러
    를 포함하는, 메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 장치 내 상기 유저 데이터 영역은 논리블록주소(Logical Block Address)에 대응하는 공간이지만, 상기 시스템 영역과 상기 리저브 영역은 논리블록주소(Logical Block Address)가 부여되지 않고 물리블록주소(Physical Block Address)로 액세스가 가능한, 메모리 시스템.
  3. 제2항에 있어서,
    상기 유저 데이터 영역은 상기 메모리 시스템과 연동하는 컴퓨팅 장치가 사용하는 운영체제(OS) 혹은 사용자의 데이터를 저장할 수 있는, 메모리 시스템.
  4. 제3항에 있어서,
    상기 펌웨어는 상기 메모리 시스템의 하드웨어와 상기 운영체제 사이의 인터페이스를 제공하기 위한 코드, 명령, 혹은 엔진을 포함하며, 전원이 공급되면 실행되고, 기 설정된 이벤트를 통해 업그레이드가 가능한, 메모리 시스템.
  5. 제4항에 있어서,
    상기 펌웨어는 상기 운영체제를 운영하는 상기 컴퓨팅 장치에 제어권을 넘기기 위한 부트로더(Boot Loader)를 포함하는, 메모리 시스템.
  6. 제1항에 있어서,
    상기 제1블록, 상기 제2블록 및 상기 테스트 전용 블록의 물리블록주소는 고정되어 있으며,
    상기 제1블록 내 상기 펌웨어가 정상적으로 실행되지 않는 경우, 상기 제2블록의 상기 사본이 실행되는, 메모리 시스템.
  7. 제1항에 있어서,
    상기 테스트 전용 블록과 상기 제2블록은 삭제/쓰기 연산(E/W Cycle) 혹은 프로그램/삭제 연산(P/E Cycle)이 동일한, 메모리 시스템.
  8. 제1항에 있어서,
    상기 컨트롤러는 상기 테스트 전용 블록을 액세스하여, 상기 테스트 전용 블록에 포함된 데이터의 보존상태(retention)을 확인하여 상기 제2블록 내 사본의 보존상태를 결정하는, 메모리 시스템.
  9. 제8항에 있어서,
    상기 컨트롤러는 상기 테스트 전용 블록에 포함된 데이터의 보존상태가 기 설정된 범위가 아닌 경우, 상기 제2블록의 상기 사본을 버퍼에 옮긴 후, 상기 제2블록을 삭제하고 상기 버퍼에 있는 상기 사본을 상기 제2블록에 다시 쓰는, 메모리 시스템.
  10. 제8항에 있어서,
    상기 컨트롤러는 상기 제2블록을 다시 쓴 후, 상기 리저브 영역 내 상기 테스트 전용 블록에 데이터를 버퍼에 옮긴 후 상기 테스트 전용 블록을 삭제하고 상기 버퍼에 있는 상기 데이터를 상기 테스트 전용 블록에 다시 쓰는, 메모리 시스템.
  11. 컴퓨터 프로그램 명령을 포함하는 메모리 및 프로세서를 적어도 하나 포함하는 메모리 시스템의 펌웨어 데이터 관리 장치에 있어서, 상기 컴퓨터 프로그램 명령은 상기 프로세서를 통하여 상기 메모리 시스템이 메모리 장치의 시스템 영역 내 펌웨어의 사본을 저장한 블록에 대응하며 리저브 영역에 위치하는 테스트 전용 블록을 액세스(access)하고, 상기 테스트 전용 블록 내 데이터 유지정도(data retention)를 확인하며, 확인 결과에 대응하여 상기 펌웨어의 사본을 저장한 블록을 복구(recovery)하도록 하는, 펌웨어 데이터 관리 장치.
  12. 메모리 장치의 시스템 영역 내 펌웨어의 사본을 저장한 제2블록에 대응하며 리저브 영역에 위치하는 테스트 전용 블록을 액세스(access)하는 단계;
    상기 테스트 전용 블록 내 데이터 보존상태(data retention)를 확인하는 단계; 및
    확인 결과에 대응하여 상기 제2블록을 복구(recovery)하는 단계
    를 포함하는, 메모리 시스템의 동작 방법.
  13. 제12항에 있어서,
    기 설정된 동작 조건의 부합 여부를 확인하는 단계
    를 더 포함하는, 메모리 시스템의 동작 방법.
  14. 제12항에 있어서,
    상기 제2블록을 복구한 후, 상기 테스트 전용 블록을 복구하는 단계
    를 더 포함하는, 메모리 시스템의 동작 방법.
  15. 제12항에 있어서,
    상기 메모리 장치는 상기 펌웨어를 저장한 제1블록 및 상기 사본을 저장한 적어도 하나의 상기 제2블록을 포함하는 시스템 영역, 유저 데이터 영역 및 상기 제2블록에 대응하는 테스트 전용 블록을 포함하는 리저브(reserved) 영역으로 구분되는 복수의 블록을 포함하는, 메모리 시스템의 동작 방법.
  16. 제15항에 있어서,
    상기 메모리 장치 내 상기 유저 데이터 영역은 논리블록주소(Logical Block Address)에 대응하는 공간이지만, 상기 시스템 영역과 상기 리저브 영역은 논리블록주소(Logical Block Address)가 부여되지 않고 물리블록주소(Physical Block Address)로 액세스가 가능한, 메모리 시스템의 동작 방법.
  17. 제12항에 있어서,
    상기 제1블록, 상기 제2블록 및 상기 테스트 전용 블록의 물리블록주소는 고정되어 있으며,
    상기 테스트 전용 블록과 상기 제2블록은 삭제/쓰기 연산(E/W Cycle) 혹은 프로그램/삭제 연산(P/E Cycle)이 동일한, 메모리 시스템의 동작 방법.
  18. 제12항에 있어서,
    상기 데이터 유지정도(data retention)를 확인하는 단계는
    상기 테스트 전용 블록 내 데이터 보존상태(retention)을 확인하여 상기 제2블록 내 사본의 보존상태를 결정하는 단계
    를 포함하는, 메모리 시스템의 동작 방법.
  19. 제12항에 있어서,
    상기 제2블록을 복구(recovery)하는 단계는
    상기 테스트 전용 블록에 포함된 데이터의 보존상태가 기 설정된 범위가 아닌 경우, 상기 제2블록의 상기 사본을 버퍼에 복사하는 단계;
    상기 제2블록을 삭제하는 단계; 및
    상기 버퍼에 있는 상기 사본을 상기 제2블록에 다시 쓰는 단계
    를 포함하는, 메모리 시스템의 동작 방법.
  20. 제14항에 있어서,
    상기 테스트 전용 블록을 복구하는 단계는
    상기 리저브 영역 내 상기 테스트 전용 블록에 데이터를 버퍼에 복사하는 단계;
    상기 테스트 전용 블록을 삭제하는 단계; 및
    상기 버퍼에 있는 상기 데이터를 상기 테스트 전용 블록에 다시 쓰는 단계
    를 포함하는, 메모리 시스템의 동작 방법.
KR1020180110841A 2018-09-17 2018-09-17 메모리 시스템 내 펌웨어를 유지하는 방법 및 장치 KR102612842B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180110841A KR102612842B1 (ko) 2018-09-17 2018-09-17 메모리 시스템 내 펌웨어를 유지하는 방법 및 장치
US16/531,700 US11036421B2 (en) 2018-09-17 2019-08-05 Apparatus and method for retaining firmware in memory system
CN201910862101.2A CN110910944A (zh) 2018-09-17 2019-09-12 保持存储器系统中的固件的设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180110841A KR102612842B1 (ko) 2018-09-17 2018-09-17 메모리 시스템 내 펌웨어를 유지하는 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20200031852A true KR20200031852A (ko) 2020-03-25
KR102612842B1 KR102612842B1 (ko) 2023-12-13

Family

ID=69778650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180110841A KR102612842B1 (ko) 2018-09-17 2018-09-17 메모리 시스템 내 펌웨어를 유지하는 방법 및 장치

Country Status (3)

Country Link
US (1) US11036421B2 (ko)
KR (1) KR102612842B1 (ko)
CN (1) CN110910944A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116340191A (zh) * 2023-05-31 2023-06-27 合肥康芯威存储技术有限公司 一种存储器固件的测试方法、装置、设备及介质

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200077287A (ko) * 2018-12-20 2020-06-30 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
US11194643B1 (en) * 2020-06-03 2021-12-07 Micron Technology, Inc. Access operation status signaling for memory systems
US20220043588A1 (en) * 2020-08-06 2022-02-10 Micron Technology, Inc. Localized memory traffic control for high-speed memory devices
CN112100006A (zh) * 2020-08-25 2020-12-18 新华三信息技术有限公司 一种存储控制方法、装置、设备及机器可读存储介质
JP2022044114A (ja) * 2020-09-07 2022-03-17 キオクシア株式会社 半導体集積回路およびその試験方法
WO2022204911A1 (en) * 2021-03-30 2022-10-06 Yangtze Memory Technologies Co., Ltd. Memory device with embedded firmware repairing mechanism
US20230004461A1 (en) * 2021-07-02 2023-01-05 Dell Products L.P. Systems and methods for using pattern-based bit flips for faster write and consistent error recovery
CN116932009B (zh) * 2023-09-13 2024-01-23 合肥康芯威存储技术有限公司 一种存储器件的现场固件升级方法、装置及介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060058401A (ko) * 2004-11-25 2006-05-30 삼성전자주식회사 주소 맵핑 방법 및 장치
JP2007226733A (ja) * 2006-02-27 2007-09-06 Fujitsu Ltd データベースの正常性チェック方法、正常性チェックプログラム、および正常性チェック装置
US20120042307A1 (en) * 2010-08-12 2012-02-16 Hon Hai Precision Industry Co., Ltd. System and method for creating memory interface of computing device
KR20150100075A (ko) * 2014-02-24 2015-09-02 삼성전자주식회사 메모리 및 컨트롤러를 포함하는 메모리 장치의 펌웨어를 업데이트하는 방법
KR20180030329A (ko) * 2016-09-13 2018-03-22 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
JP2018088134A (ja) * 2016-11-29 2018-06-07 富士通株式会社 マイグレーションプログラム、情報処理装置およびマイグレーション方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003233534A (ja) * 2002-02-07 2003-08-22 Hitachi Ltd メモリシステム
US7350063B2 (en) 2002-06-11 2008-03-25 Intel Corporation System and method to filter processors by health during early firmware for split recovery architecture
US8495415B2 (en) * 2006-05-12 2013-07-23 International Business Machines Corporation Method and system for maintaining backup copies of firmware
CN101494085B (zh) * 2008-01-22 2015-09-30 群联电子股份有限公司 防止非易失性存储器发生读取干扰的方法及其控制器
CN101571807A (zh) 2008-04-28 2009-11-04 鸿富锦精密工业（深圳）有限公司 具有固件的系统及其启动方法
CN102053874B (zh) * 2009-10-27 2013-01-02 英业达股份有限公司 保护备用数据的方法
US20120110562A1 (en) * 2010-10-27 2012-05-03 David Heinrich Synchronized firmware update
TW201349114A (zh) * 2012-05-22 2013-12-01 Hon Hai Prec Ind Co Ltd 嵌入式控制器的韌體管理方法及系統
KR102067029B1 (ko) * 2012-12-13 2020-01-16 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
CN103218280B (zh) * 2013-04-15 2016-12-28 飞天诚信科技股份有限公司 一种usb设备的硬件通用测试方法
WO2014175861A1 (en) * 2013-04-23 2014-10-30 Hewlett-Packard Development Company, L.P. Recovering from compromised system boot code
US20170039142A1 (en) * 2015-08-03 2017-02-09 Sandisk Technologies Llc Persistent Memory Manager
KR102517129B1 (ko) * 2015-11-19 2023-04-04 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
US10204693B2 (en) * 2016-12-31 2019-02-12 Western Digital Technologies, Inc. Retiring computer memory blocks
CN107329855A (zh) * 2017-06-23 2017-11-07 合肥联宝信息技术有限公司 还原固件信息的方法及装置
US11042383B2 (en) * 2018-02-03 2021-06-22 Insyde Software Corp. System and method for boot speed optimization using non-volatile dual in-line memory modules
US11182148B2 (en) * 2018-03-13 2021-11-23 Dell Products L.P. System and method for automated BIOS recovery after BIOS corruption
TWI676933B (zh) * 2018-07-05 2019-11-11 慧榮科技股份有限公司 韌體更新方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060058401A (ko) * 2004-11-25 2006-05-30 삼성전자주식회사 주소 맵핑 방법 및 장치
JP2007226733A (ja) * 2006-02-27 2007-09-06 Fujitsu Ltd データベースの正常性チェック方法、正常性チェックプログラム、および正常性チェック装置
US20120042307A1 (en) * 2010-08-12 2012-02-16 Hon Hai Precision Industry Co., Ltd. System and method for creating memory interface of computing device
KR20150100075A (ko) * 2014-02-24 2015-09-02 삼성전자주식회사 메모리 및 컨트롤러를 포함하는 메모리 장치의 펌웨어를 업데이트하는 방법
KR20180030329A (ko) * 2016-09-13 2018-03-22 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
JP2018088134A (ja) * 2016-11-29 2018-06-07 富士通株式会社 マイグレーションプログラム、情報処理装置およびマイグレーション方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116340191A (zh) * 2023-05-31 2023-06-27 合肥康芯威存储技术有限公司 一种存储器固件的测试方法、装置、设备及介质
CN116340191B (zh) * 2023-05-31 2023-08-08 合肥康芯威存储技术有限公司 一种存储器固件的测试方法、装置、设备及介质

Also Published As

Publication number Publication date
CN110910944A (zh) 2020-03-24
US11036421B2 (en) 2021-06-15
US20200089410A1 (en) 2020-03-19
KR102612842B1 (ko) 2023-12-13

Similar Documents

Publication Publication Date Title
KR102612842B1 (ko) 메모리 시스템 내 펌웨어를 유지하는 방법 및 장치
KR102430791B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200064499A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180076765A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102649131B1 (ko) 메모리 시스템 내 대용량 데이터 저장이 가능한 블록에서의 유효 데이터 체크 방법 및 장치
KR102605609B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180031853A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200018999A (ko) 블록의 상태에 따라 사용 여부를 결정하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200033625A (ko) 메모리 시스템에서의 유효 데이터 체크 방법 및 장치
KR102564774B1 (ko) 메모리 시스템 혹은 데이터 처리 시스템의 동작을 진단하는 장치 혹은 진단을 통해 신뢰성을 확보하는 방법
US20200042181A1 (en) Apparatus and method for searching valid data in memory system
US11782840B2 (en) Memory system, operation method thereof, and database system including the memory system
US20200034081A1 (en) Apparatus and method for processing data in memory system
KR20200113992A (ko) 메모리 시스템의 복구 동작 중 비휘발성 메모리 오픈 블록의 셀 디스터브를 줄이는 방법 및 장치
KR20180135188A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200030245A (ko) 메모리 시스템에서의 유효 데이터 관리 방법 및 장치
KR102646252B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180031851A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200016074A (ko) 데이터 처리 시스템 및 그의 동작 방법
KR20200087488A (ko) 메모리 시스템에서의 비휘발성 메모리 블록 내 데이터를 삭제하는 방법 및 장치
CN111435334B (zh) 在存储器系统中检查有效数据的设备和方法
KR20200030244A (ko) 메모리 시스템에서의 블록 상태를 관리하는 방법 및 장치
CN110806983B (zh) 存储器系统及其操作方法
KR20190005307A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180045087A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right