JP2014191372A - 不揮発性記憶システム、不揮発性記憶装置、メモリコントローラ、および、プログラム - Google Patents
不揮発性記憶システム、不揮発性記憶装置、メモリコントローラ、および、プログラム Download PDFInfo
- Publication number
- JP2014191372A JP2014191372A JP2013063391A JP2013063391A JP2014191372A JP 2014191372 A JP2014191372 A JP 2014191372A JP 2013063391 A JP2013063391 A JP 2013063391A JP 2013063391 A JP2013063391 A JP 2013063391A JP 2014191372 A JP2014191372 A JP 2014191372A
- Authority
- JP
- Japan
- Prior art keywords
- data
- authentication code
- authentication
- error correction
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】不揮発性記憶システム1000において、不揮発性メモリMEMからデータを読み出す場合、誤り訂正処理部25は、メモリインターフェース部26が取得した読み出しデータに対して、エラー訂正復号化処理を実行することで、読み出しデータに対応する認証コード化データを取得し、取得した認証コード化データから、データと、認証コードとを分離する。認証コード生成部241は、認証コード化データから分離されたデータに基づいて、認証コードを生成する。認証コード検出部242は、認証コード化データから分離することで取得された認証コードである第1認証コードと、認証コード化データから分離されたデータに基づいて生成された認証コードである第2認証コードと、を比較し、比較結果を示すフラグデータを出力する。
【選択図】図1
Description
(1)不揮発性メモリにデータを書き込む場合、
認証コード生成部は、不揮発性メモリへの書き込みデータに基づいて、認証コードを生成し、生成した認証コードを書き込みデータに付与する処理を実行することで、認証コード化データを取得し、
誤り訂正処理部は、認証コード化データに対して、エラー訂正符号化処理を実行し、
メモリインターフェース部は、誤り訂正処理部によりエラー訂正符号化処理が実行された認証コード化データを、不揮発性メモリに対する書き込みデータとして、不揮発性メモリに出力する。
(2)不揮発性メモリからデータを読み出す場合、
メモリインターフェース部は、不揮発性メモリから読み出しデータを取得し、
誤り訂正処理部は、メモリインターフェース部が取得した読み出しデータに対して、エラー訂正復号化処理を実行することで、読み出しデータに対応する認証コード化データを取得し、取得した認証コード化データから、データと、認証コードとを分離し、
認証コード生成部は、誤り訂正処理部により認証コード化データから分離されたデータに基づいて、認証コードを生成し、
認証コード検出部は、誤り訂正処理部により、認証コード化データから分離することで取得された認証コードである第1認証コードと、認証コード生成部により、認証コード化データから分離されたデータに基づいて生成された認証コードである第2認証コードと、を比較し、比較結果を示すフラグデータを出力する。
(1)不揮発性メモリにデータを書き込む場合、
認証コード生成部は、不揮発性メモリへの書き込みデータに基づいて、認証コードを生成し、生成した認証コードを書き込みデータに付与する処理を実行することで、認証コード化データを取得し、
誤り訂正処理部は、認証コード化データに対して、エラー訂正符号化処理を実行し、
メモリインターフェース部は、誤り訂正処理部によりエラー訂正符号化処理が実行された認証コード化データを、不揮発性メモリに対する書き込みデータとして、不揮発性メモリに出力する。
(2)不揮発性メモリからデータを読み出す場合、
メモリインターフェース部は、不揮発性メモリから読み出しデータを取得し、
誤り訂正処理部は、メモリインターフェース部が取得した読み出しデータに対して、エラー訂正復号化処理を実行することで、読み出しデータに対応する認証コード化データを取得し、取得した認証コード化データから、データと、認証コードとを分離し、
認証コード生成部は、誤り訂正処理部により認証コード化データから分離されたデータに基づいて、認証コードを生成し、
認証コード検出部は、誤り訂正処理部により、認証コード化データから分離することで取得された認証コードである第1認証コードと、認証コード生成部により、認証コード化データから分離されたデータに基づいて生成された認証コードである第2認証コードと、を比較し、比較結果を示すフラグデータを出力する。
(1)不揮発性メモリにデータを書き込む場合、不揮発性メモリへの書き込みデータに基づいて、一方向ハッシュ関数により算出した値を取得することで、認証コードを生成し、
(2)不揮発性メモリからデータを読み出す場合、誤り訂正処理部により認証コード化データから分離されたデータに基づいて、一方向ハッシュ関数により算出した値を取得することで、認証コードを生成する。
(1)不揮発性メモリにデータを書き込む場合、鍵情報に用いて、不揮発性メモリへの書き込みデータから、メッセージ認証コードを算出することで、認証コードを生成し、
(2)不揮発性メモリからデータを読み出す場合、鍵情報に用いて、誤り訂正処理部により認証コード化データから分離されたデータから、メッセージ認証コードを算出することで、認証コードを生成する。
不揮発性メモリへの書き込みデータに基づいて、認証コードを生成し、生成した認証コードを書き込みデータに付与する処理を実行することで、認証コード化データを取得するステップと、
認証コード化データに対して、エラー訂正符号化処理を実行するステップと、
メモリインターフェース部により、誤り訂正処理部によりエラー訂正符号化処理が実行された認証コード化データを、不揮発性メモリに対する書き込みデータとして、不揮発性メモリに出力するステップと、を備える。
メモリインターフェース部により、不揮発性メモリから読み出しデータを取得するステップと、
メモリインターフェース部が取得した読み出しデータに対して、エラー訂正復号化処理を実行することで、読み出しデータに対応する認証コード化データを取得し、取得した認証コード化データから、データと、認証コードとを分離するステップと、
誤り訂正処理部により認証コード化データから分離されたデータに基づいて、認証コードを生成するステップと、
認証コード化データから分離することで取得された認証コードである第1認証コードと、認証コード化データから分離されたデータに基づいて生成された認証コードである第2認証コードと、を比較し、比較結果を示すフラグデータを出力するステップと、を備える。
第1実施形態について、図面を参照しながら、以下、説明する。
図1は、第1実施形態に係る不揮発性記憶システム1000の概略構成図である。
以上のように構成された不揮発性記憶システム1000の動作について、図面を参照しながら、説明する。なお、以下では、データ書き込み処理と、データ読み出し処理とに分けて、図1に付した処理番号(図1中に括弧で付した番号)の順に、説明する。
まず、データ書き込み処理について、説明する。
ホスト装置1は、メモリコントローラMCに対して、書き込みコマンドと書き込みデータを送信する。
ホストIF部21は、書き込みコマンドを取得し、取得した書き込みコマンドをコマンド制御部22に出力する。
コマンド制御部22は、書き込みコマンドをデコードし、書き込み論理アドレスを取得する。そして、コマンド制御部22は、取得した書き込み論理アドレスに関する情報をアドレス変換部23に出力する。
アドレス変換部23は、論理アドレス/物理アドレス変換テーブルに基づいて、入力された書き込み論理アドレスを物理アドレスに変換して、メモリIF部26に出力する。
ホストIF部は、書き込みコマンドに付随する書き込みデータ(これをD1と表記する。)を、認証コード生成部241(例えば、ハッシュ値生成回路)に出力する。
認証コード生成部241(例えば、ハッシュ値生成回路)は、ホストIF部から出力された書き込みデータの認証コード(例えば、ハッシュ値)(これをH1と表記する。)を算出する。例えば、認証コードをハッシュ値とする場合、認証コード生成部241は、書き込みデータに対して、一方向ハッシュ関数(例えば、SHA−1,SHA−2、MD5、RIPEMD−160等)を施すことで(書き込みデータを入力(キー)として一方向ハッシュ関数を施すことで)、ハッシュ値を算出する。
誤り訂正処理部25のECC符号化部251は、処理(6)で取得した「書き込みデータ+認証コード」(例えば、「書き込みデータ+ハッシュ値」)のシンドローム(これをS1と表記する。)を算出する。そして、ECC符号化部251は、「書き込みデータ+認証コード」(例えば、「書き込みデータ+ハッシュ値」)とシンドローム値とを、不揮発性メモリMEMへの書き込みデータ(符号データ)(これをD1+H1+S1と表記する。)として、メモリIF部26に出力する。
メモリIF部26は、アドレス変換部23から出力される書き込みアドレスと、ECC符号化部251から出力される書き込みデータ(符号データ)とを不揮発性メモリMEMに出力する。そして、不揮発性メモリMEMにおいて、メモリIF部26により指定された書き込みアドレスに、当該書き込みデータが、書き込まれる。
次に、データ読み出し処理について、説明する。
ホスト装置1は、メモリコントローラMCに対して、読み出しコマンドを送信する。
ホストIF部21は、読み出しコマンドを取得し、取得した読み出しコマンドを、コマンド制御部22に出力する。
コマンド制御部22は、読み出しコマンドをデコードし、読み出し論理アドレスを取得する。そして、コマンド制御部22は、取得した読み出し論理アドレスに関する情報をアドレス変換部23に出力する。
アドレス変換部23は、論理アドレス/物理アドレス変換テーブルに基づいて、入力された読み出し論理アドレスを物理アドレスに変換して、メモリIF部26に出力する。
メモリIF部26は、アドレス変換部23から出力される読み出しアドレスを不揮発性メモリMEMに出力する。
不揮発性メモリMEMは、データ読み出し処理を開始し、読み出しデータ(符号データ)(これをD1’+H1’+S1’と表記する。)をメモリIF部26に出力する。
メモリIF部26は、不揮発性メモリMEMからの読み出しデータを取得し、取得した読み出しデータを誤り訂正処理部25のECC復号化部252に出力する。
ECC復号化部252は、読み出しデータ(符号データ)の誤り訂正処理を実行し、誤り訂正処理後の読み出しデータ(符号データに含まれるデータ部(実データ))(これをD1’と表記する。)を、認証処理部24の認証コード生成部241(例えば、ハッシュ値生成回路)に出力する。
認証コード生成部241(例えば、ハッシュ値生成回路)は、処理(16)により取得した読み出しデータ(符号データに含まれるデータ部)の認証コード(例えば、ハッシュ値)(これをH1’’と表記する。)を算出するとともに、読み出しデータ(符号データのデータ部)(D1’)をホストIF部21に出力する。
認証コード生成部241(例えば、ハッシュ値生成回路)は、処理(17)により算出された認証コード(例えば、ハッシュ値)(H1’’)を、認証コード検出部242に出力する。
ECC復号化部252は、誤り訂正処理後の読み出しデータ(符号データの認証コード(例えば、符号データのハッシュ値)(これをH1’と表記する。))を、認証コード検出部242に出力する。
認証コード検出部242は、処理(18)により取得した認証コード(例えば、ハッシュ値)(H1’’)と、処理(19)により取得した認証コード(例えば、ハッシュ値)(H1’)とを比較し、その比較結果を示すフラグデータを生成する。
ホストIF部21は、誤り訂正処理後の読み出しデータ(符号データのデータ部)と、認証コード(例えば、ハッシュ値)の比較結果を示すフラグデータとを、ホスト装置1に送信する。
次に、第2実施形態について、説明する。
図3は、第2実施形態に係る不揮発性記憶システム2000の概略構成図である。
以上のように構成された不揮発性記憶システム2000の動作について、図面を参照しながら、説明する。なお、以下では、データ書き込み処理と、データ読み出し処理とに分けて、図3に付した処理番号(図3中に括弧で付した番号)の順に、説明する。
まず、データ書き込み処理について、説明する。
ホスト装置1は、メモリコントローラMCAに対して、書き込みコマンドと書き込みデータを送信する。
ホストIF部21は、書き込みコマンドを取得し、取得した書き込みコマンドをコマンド制御部22に出力する。
コマンド制御部22は、書き込みコマンドをデコードし、書き込み論理アドレスを取得する。そして、コマンド制御部22は、取得した書き込み論理アドレスに関する情報をアドレス変換部23に出力する。
アドレス変換部23は、論理アドレス/物理アドレス変換テーブルに基づいて、入力された書き込み論理アドレスを物理アドレスに変換して、メモリIF部26に出力する。
ホストIF部は、書き込みコマンドに付随する書き込みデータ(これをD1と表記する。)を、認証コード生成部241A(例えば、ハッシュ値生成回路)に出力する。
認証コード生成部241Aは、鍵情報格納部243に格納保持されている鍵情報、つまり、共有鍵を用いて、ホストIF部から出力された書き込みデータから、認証コード(MAC値)(これをM1と表記する。)を算出する。
誤り訂正処理部25のECC符号化部251は、処理(6)で取得した「書き込みデータ+認証コード(MAC値)」のシンドローム(これをS1と表記する。)を算出する。そして、ECC符号化部251は、「書き込みデータ+認証コード(MAC値)」とシンドローム値とを、不揮発性メモリMEMへの書き込みデータ(符号データ)(これをD1+M1+S1と表記する。)として、メモリIF部26に出力する。
メモリIF部26は、アドレス変換部23から出力される書き込みアドレスと、ECC符号化部251から出力される書き込みデータ(符号データ)とを不揮発性メモリMEMに出力する。そして、不揮発性メモリMEMにおいて、メモリIF部26により指定された書き込みアドレスに、当該書き込みデータが、書き込まれる。
次に、データ読み出し処理について、説明する。
ホスト装置1は、メモリコントローラMCAに対して、読み出しコマンドを送信する。
ホストIF部21は、読み出しコマンドを取得し、取得した読み出しコマンドを、コマンド制御部22に出力する。
コマンド制御部22は、読み出しコマンドをデコードし、読み出し論理アドレスを取得する。そして、コマンド制御部22は、取得した読み出し論理アドレスに関する情報をアドレス変換部23に出力する。
アドレス変換部23は、論理アドレス/物理アドレス変換テーブルに基づいて、入力された読み出し論理アドレスを物理アドレスに変換して、メモリIF部26に出力する。
メモリIF部26は、アドレス変換部23から出力される読み出しアドレスを不揮発性メモリMEMに出力する。
不揮発性メモリMEMは、データ読み出し処理を開始し、読み出しデータ(符号データ)(これをD1’+M1’+S1’と表記する。)をメモリIF部26に出力する。
メモリIF部26は、不揮発性メモリMEMからの読み出しデータを取得し、取得した読み出しデータを誤り訂正処理部25のECC復号化部252に出力する。
ECC復号化部252は、読み出しデータ(符号データ)の誤り訂正処理を実行し、誤り訂正処理後の読み出しデータ(符号データに含まれるデータ部(実データ))(これをD1’と表記する。)を、認証処理部24Aの認証コード生成部241Aに出力する。
認証コード生成部241Aは、鍵情報格納部243の鍵情報(共有鍵)を用いて、処理(16)により取得した読み出しデータ(符号データに含まれるデータ部)の認証コード(MAC値)(これをM1’’と表記する。)を算出するとともに、読み出しデータ(符号データのデータ部)(D1’)をホストIF部21に出力する。
認証コード生成部241Aは、処理(17)により算出された認証コード(MAC値)(M1’’)を、認証コード検出部242Aに出力する。
ECC復号化部252は、誤り訂正処理後の読み出しデータ(符号データに含まれる認証コード(符号データのMAC値)(これをM1’と表記する。))を、認証コード検出部242Aに出力する。
認証コード検出部242Aは、処理(18)により取得した認証コード(MAC値M1’’)と、処理(19)により取得した認証コード(MAC値M1’)とを比較し、その比較結果を示すフラグデータを生成する。
ホストIF部21は、誤り訂正処理後の読み出しデータ(符号データのデータ部)と、認証コード(MAC値)の比較結果を示すフラグデータとを、ホスト装置1に送信する。
上記実施形態では、不揮発性記憶装置(2、2A)に、認証処理部(24、24A)を備える構成について説明したが、これに限定されることはなく、例えば、ホスト装置が認証処理部を備える構成であってもよい。この場合、不揮発性記憶装置側の認証処理部は省略することができる。また、上記の場合、ホスト装置が認証コード(例えば、ハッシュ値やMAC値)を生成し、生成した認証コードを、書き込みコマンドに含めて、不揮発性記憶装置へ送信するようにしてもよい。また、上記の場合、不揮発性記憶装置からホスト装置へ送信される読み出しデータは、符号データのデータ部と、認証コード(例えば、ハッシュ値やMAC値)とを含むデータとすることが好ましい。
1 ホスト装置
2 不揮発性記憶装置
MC、MCA メモリコントローラ
MEM 不揮発性メモリ
21 ホストIF部
24、24A 認証処理部
241、241A 認証コード生成部
242、242A 認証コード検出部
243 鍵情報格納部
25 誤り訂正処理部
251 ECC符号化部
252 ECC復号化部
26 メモリIF部
Claims (9)
- 不揮発性メモリと、
認証コード生成部と、
認証コード検出部と、
誤り訂正処理部と、
前記不揮発性メモリにデータを書き込む処理、および/または、前記不揮発性メモリからデータを読み出す処理の制御を行うメモリインターフェース部と、
を備え、
(1)前記不揮発性メモリにデータを書き込む場合、
前記認証コード生成部は、前記不揮発性メモリへの書き込みデータに基づいて、認証コードを生成し、生成した認証コードを前記書き込みデータに付与する処理を実行することで、認証コード化データを取得し、
前記誤り訂正処理部は、前記認証コード化データに対して、エラー訂正符号化処理を実行し、
前記メモリインターフェース部は、前記誤り訂正処理部により前記エラー訂正符号化処理が実行された前記認証コード化データを、前記不揮発性メモリに対する書き込みデータとして、前記不揮発性メモリに出力し、
(2)前記不揮発性メモリからデータを読み出す場合、
前記メモリインターフェース部は、前記不揮発性メモリから読み出しデータを取得し、
前記誤り訂正処理部は、前記メモリインターフェース部が取得した読み出しデータに対して、エラー訂正復号化処理を実行することで、前記読み出しデータに対応する認証コード化データを取得し、取得した前記認証コード化データから、データと、認証コードとを分離し、
前記認証コード生成部は、前記誤り訂正処理部により前記認証コード化データから分離されたデータに基づいて、認証コードを生成し、
前記認証コード検出部は、前記誤り訂正処理部により、前記認証コード化データから分離することで取得された認証コードである第1認証コードと、前記認証コード生成部により、前記認証コード化データから分離されたデータに基づいて生成された認証コードである第2認証コードと、を比較し、比較結果を示すフラグデータを出力する、
不揮発性記憶システム。 - ホスト装置と不揮発性記憶装置とを備え、前記ホスト装置と前記不揮発性記憶装置との間で、コマンドおよび/またはデータが送受信される不揮発性記憶システムであって、
前記不揮発性記憶装置は、
不揮発性メモリと、
前記不揮発性メモリを制御するメモリコントローラと、
を備え、
前記メモリコントローラは、
認証コード生成部と、
認証コード検出部と、
誤り訂正処理部と、
前記不揮発性メモリにデータを書き込む処理、および/または、前記不揮発性メモリからデータを読み出す処理の制御を行うメモリインターフェース部と、
を備え、
(1)前記不揮発性メモリにデータを書き込む場合、
前記認証コード生成部は、前記不揮発性メモリへの書き込みデータに基づいて、認証コードを生成し、生成した認証コードを前記書き込みデータに付与する処理を実行することで、認証コード化データを取得し、
前記誤り訂正処理部は、前記認証コード化データに対して、エラー訂正符号化処理を実行し、
前記メモリインターフェース部は、前記誤り訂正処理部により前記エラー訂正符号化処理が実行された前記認証コード化データを、前記不揮発性メモリに対する書き込みデータとして、前記不揮発性メモリに出力し、
(2)前記不揮発性メモリからデータを読み出す場合、
前記メモリインターフェース部は、前記不揮発性メモリから読み出しデータを取得し、
前記誤り訂正処理部は、前記メモリインターフェース部が取得した読み出しデータに対して、エラー訂正復号化処理を実行することで、前記読み出しデータに対応する認証コード化データを取得し、取得した前記認証コード化データから、データと、認証コードとを分離し、
前記認証コード生成部は、前記誤り訂正処理部により前記認証コード化データから分離されたデータに基づいて、認証コードを生成し、
前記認証コード検出部は、前記誤り訂正処理部により、前記認証コード化データから分離することで取得された認証コードである第1認証コードと、前記認証コード生成部により、前記認証コード化データから分離されたデータに基づいて生成された認証コードである第2認証コードと、を比較し、比較結果を示すフラグデータを出力する、
不揮発性記憶システム。 - 前記認証コード生成部は、改竄防止技術を用いて、前記認証コードを生成する、
請求項1または2に記載の不揮発性記憶システム。 - 前記認証コード生成部は、
(1)前記不揮発性メモリにデータを書き込む場合、
前記不揮発性メモリへの書き込みデータに基づいて、一方向ハッシュ関数により算出した値を取得することで、前記認証コードを生成し、
(2)前記不揮発性メモリからデータを読み出す場合、
前記誤り訂正処理部により前記認証コード化データから分離されたデータに基づいて、一方向ハッシュ関数により算出した値を取得することで、前記認証コードを生成する、
請求項3に記載の不揮発性記憶システム。 - 前記認証コード生成部は、なりすまし防止技術を用いて、前記認証コードを生成する、
請求項1または2に記載の不揮発性記憶システム。 - 前記認証コード生成部は、
(1)前記不揮発性メモリにデータを書き込む場合、
鍵情報に用いて、前記不揮発性メモリへの書き込みデータから、メッセージ認証コードを算出することで、前記認証コードを生成し、
(2)前記不揮発性メモリからデータを読み出す場合、
前記鍵情報に用いて、前記誤り訂正処理部により前記認証コード化データから分離されたデータから、メッセージ認証コードを算出することで、前記認証コードを生成する、
請求項5に記載の不揮発性記憶システム。 - 請求項2から6のいずれかに記載の不揮発性記憶システムに用いられる前記不揮発性記憶装置。
- 請求項2から6のいずれかに記載の不揮発性記憶システムに用いられる前記メモリコントローラ。
- 不揮発性メモリと、前記不揮発性メモリにデータを書き込む処理、および/または、前記不揮発性メモリからデータを読み出す処理の制御を行うメモリインターフェース部と、を含む不揮発性記憶システムに用いられるデータ処理方法をコンピュータで実行するためのプログラムであって、
前記データ処理方法は、
前記不揮発性メモリにデータを書き込むデータ書き込みステップと、
前記不揮発性メモリからデータを読み出すデータ読み出しステップと、
を備え、
前記データ書き込みステップは、
前記不揮発性メモリへの書き込みデータに基づいて、認証コードを生成し、生成した認証コードを前記書き込みデータに付与する処理を実行することで、認証コード化データを取得するステップと、
前記認証コード化データに対して、エラー訂正符号化処理を実行するステップと、
前記メモリインターフェース部により、前記誤り訂正処理部により前記エラー訂正符号化処理が実行された前記認証コード化データを、前記不揮発性メモリに対する書き込みデータとして、前記不揮発性メモリに出力するステップと、
を備え、
前記データ読み出しステップは、
前記メモリインターフェース部により、前記不揮発性メモリから読み出しデータを取得するステップと、
前記メモリインターフェース部が取得した読み出しデータに対して、エラー訂正復号化処理を実行することで、前記読み出しデータに対応する認証コード化データを取得し、取得した前記認証コード化データから、データと、認証コードとを分離するステップと、
前記誤り訂正処理部により前記認証コード化データから分離されたデータに基づいて、認証コードを生成するステップと、
前記認証コード化データから分離することで取得された認証コードである第1認証コードと、前記認証コード化データから分離されたデータに基づいて生成された認証コードである第2認証コードと、を比較し、比較結果を示すフラグデータを出力するステップと、
を備える
データ処理方法をコンピュータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013063391A JP2014191372A (ja) | 2013-03-26 | 2013-03-26 | 不揮発性記憶システム、不揮発性記憶装置、メモリコントローラ、および、プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013063391A JP2014191372A (ja) | 2013-03-26 | 2013-03-26 | 不揮発性記憶システム、不揮発性記憶装置、メモリコントローラ、および、プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014191372A true JP2014191372A (ja) | 2014-10-06 |
Family
ID=51837614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013063391A Pending JP2014191372A (ja) | 2013-03-26 | 2013-03-26 | 不揮発性記憶システム、不揮発性記憶装置、メモリコントローラ、および、プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014191372A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020195134A (ja) * | 2019-05-28 | 2020-12-03 | 新唐科技股▲ふん▼有限公司 | メモリエラーを訂正するためのシステム及び方法 |
JP2022523294A (ja) * | 2019-01-23 | 2022-04-22 | マイクロン テクノロジー,インク. | 暗号化構成要素を備えたメモリデバイス |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007136865A (ja) * | 2005-11-18 | 2007-06-07 | Kyocera Mita Corp | 画像形成装置 |
JP2009508272A (ja) * | 2005-09-14 | 2009-02-26 | サンディスク コーポレイション | メモリカードコントローラファームウェアのハードウェアドライバ完全性チェック |
JP2009512022A (ja) * | 2005-10-07 | 2009-03-19 | マイクロソフト コーポレーション | フラッシュメモリの管理 |
JP2009252294A (ja) * | 2008-04-07 | 2009-10-29 | Spansion Llc | メモリコントローラ、メモリシステム、及びメモリデバイスへのデータの書込方法 |
JP2012003569A (ja) * | 2010-06-18 | 2012-01-05 | Tdk Corp | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
JP2012252557A (ja) * | 2011-06-03 | 2012-12-20 | Mega Chips Corp | メモリコントローラ |
JP2013003656A (ja) * | 2011-06-13 | 2013-01-07 | Mega Chips Corp | メモリコントローラ |
-
2013
- 2013-03-26 JP JP2013063391A patent/JP2014191372A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009508272A (ja) * | 2005-09-14 | 2009-02-26 | サンディスク コーポレイション | メモリカードコントローラファームウェアのハードウェアドライバ完全性チェック |
JP2009512022A (ja) * | 2005-10-07 | 2009-03-19 | マイクロソフト コーポレーション | フラッシュメモリの管理 |
JP2007136865A (ja) * | 2005-11-18 | 2007-06-07 | Kyocera Mita Corp | 画像形成装置 |
JP2009252294A (ja) * | 2008-04-07 | 2009-10-29 | Spansion Llc | メモリコントローラ、メモリシステム、及びメモリデバイスへのデータの書込方法 |
JP2012003569A (ja) * | 2010-06-18 | 2012-01-05 | Tdk Corp | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
JP2012252557A (ja) * | 2011-06-03 | 2012-12-20 | Mega Chips Corp | メモリコントローラ |
JP2013003656A (ja) * | 2011-06-13 | 2013-01-07 | Mega Chips Corp | メモリコントローラ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022523294A (ja) * | 2019-01-23 | 2022-04-22 | マイクロン テクノロジー,インク. | 暗号化構成要素を備えたメモリデバイス |
US11514174B2 (en) | 2019-01-23 | 2022-11-29 | Micron Technology, Inc. | Memory devices with cryptographic components |
US11868488B2 (en) | 2019-01-23 | 2024-01-09 | Micron Technology, Inc. | Memory devices with cryptographic components |
JP2020195134A (ja) * | 2019-05-28 | 2020-12-03 | 新唐科技股▲ふん▼有限公司 | メモリエラーを訂正するためのシステム及び方法 |
JP7160860B2 (ja) | 2019-05-28 | 2022-10-25 | 新唐科技股▲ふん▼有限公司 | メモリエラーを訂正するためのシステム及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10467091B2 (en) | Memory module, memory system including the same, and error correcting method thereof | |
US8533557B2 (en) | Device and method for error correction and protection against data corruption | |
US8713407B2 (en) | Semiconductor memory system having ECC circuit and controlling method thereof | |
KR101919990B1 (ko) | 데이터 처리 시스템 및 그것의 에러 정정 코드 처리 방법 | |
US9946474B2 (en) | Storing and accessing data | |
JP2013137708A (ja) | メモリコントローラ、データ記憶装置およびメモリ制御方法 | |
US9952924B2 (en) | Memory device, server device, and memory control method | |
TWI690165B (zh) | 數據完整性檢查的方法與積體電路 | |
CN112867992A (zh) | 检测地址错误的系统、方法及设备 | |
US9734008B2 (en) | Error vector readout from a memory device | |
WO2016013285A1 (ja) | メモリコントローラおよびメモリコントローラの制御方法 | |
KR101819152B1 (ko) | 오류 정정 코드를 디코딩하기 위한 방법 및 이와 관련된 디코딩 회로 | |
US9431132B2 (en) | Data managing method, memory control circuit unit and memory storage apparatus | |
JPWO2007096997A1 (ja) | メモリ制御装置およびメモリ制御方法 | |
JP6568012B2 (ja) | メモリ管理システム、方法、およびコンピュータ・プログラム | |
US8738989B2 (en) | Method and apparatus for detecting free page and a method and apparatus for decoding error correction code using the method and apparatus for detecting free page | |
TWI566096B (zh) | 資料儲存系統與其相關方法 | |
JP2007200535A (ja) | ポストビタビエラー訂正方法及びポストビタビ処理器 | |
JP2014191372A (ja) | 不揮発性記憶システム、不揮発性記憶装置、メモリコントローラ、および、プログラム | |
JP2013029882A (ja) | メモリコントローラ、半導体記憶装置および復号方法 | |
JP2007207325A (ja) | 誤り訂正処理装置及び誤り訂正処理方法 | |
JP2009295252A (ja) | 半導体記憶装置及びそのエラー訂正方法 | |
KR20090129626A (ko) | 메모리 기반 저장 장치 및 그것의 블록 관리 기법 | |
US11809272B2 (en) | Error correction code offload for a serially-attached memory device | |
JP2005011386A (ja) | 誤り訂正装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170801 |