JP2022523294A - 暗号化構成要素を備えたメモリデバイス - Google Patents

暗号化構成要素を備えたメモリデバイス Download PDF

Info

Publication number
JP2022523294A
JP2022523294A JP2021542320A JP2021542320A JP2022523294A JP 2022523294 A JP2022523294 A JP 2022523294A JP 2021542320 A JP2021542320 A JP 2021542320A JP 2021542320 A JP2021542320 A JP 2021542320A JP 2022523294 A JP2022523294 A JP 2022523294A
Authority
JP
Japan
Prior art keywords
data
component
controller
error correction
encryption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2021542320A
Other languages
English (en)
Inventor
アントニノ モンデッロ
カーメロ コンデミ
フランチェスコ トマイウオロ
トマーソ ゼリッリ
Original Assignee
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2022523294A publication Critical patent/JP2022523294A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/34—Encoding or coding, e.g. Huffman coding or error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Probability & Statistics with Applications (AREA)
  • Storage Device Security (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

メモリシステム（例えば、ＮＡＮＤメモリシステム）などの装置は、第１のエラー訂正コード構成要素を備えたコントローラと、コントローラに結合されたメモリデバイス（例えば、ＮＡＮＤメモリデバイス）とを有することができる。メモリデバイスは、メモリセルのアレイと、アレイに結合され、アレイからのデータを訂正するように構成された第２のエラー訂正コード構成要素と、第２のエラー訂正コード構成要素から訂正されたデータを受信するように結合された暗号化構成要素とを有することができる。

Description

本開示は、一般に、メモリデバイスに関し、より具体的には、暗号化構成要素を備えたメモリデバイスに関する。
メモリシステムは、コンピュータ、携帯電話、ハンドヘルド電子デバイスなどといった電子システム内に実装され得る。ソリッドステートドライブ（ＳＳＤ）、組み込みマルチメディアコントローラ（ｅＭＭＣ）デバイス、ユニバーサルフラッシュストレージ（ＵＦＳ）デバイスなどのようないくつかのメモリシステムは、ホストからのホスト（例えば、ユーザ）データを記憶するための不揮発性ストレージメモリを含み得る。不揮発性ストレージメモリは、電源が入っていないときに記憶されたデータを保持することによって永続的データを提供し、数あるタイプのメモリの中でも、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、消去可能プログラマブルＲＯＭ（ＥＰＲＯＭ）、ならびに相変化ランダムアクセスメモリ（ＰＣＲＡＭ）、３次元クロスポイントメモリ（例えば、３ＤＸＰｏｉｎｔ）、抵抗ランダムアクセスメモリ（ＲＲＡＭ）、強誘電体ランダムアクセスメモリ（ＦｅＲＡＭ）、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）及びプログラム可能な導電性メモリなどの抵抗変化型メモリを含み得る。
いくつかの例では、メモリデバイスは、セキュアな情報を記憶することができ、セキュアな情報を取得すること及び／または変えることを目的とした悪意のある攻撃を受けやすい可能性がある。このような攻撃には、リプレイ攻撃が含まれる可能性がある。例えば、このリプレイ攻撃は、セキュアな情報の悪意のある、または不正な繰り返しまたは遅延を伴う可能性があり、セキュアな情報の傍受及び再送を伴う可能性がある。
本開示のいくつかの実施形態による装置の簡略ブロック図である。 本開示のいくつかの実施形態によるデータ構造を示す。 本開示のいくつかの実施形態によるメモリデバイスによって計算されたＥＣＣデータを備えたデータ構造を示す。 本開示のいくつかの実施形態による（例えば、メモリシステムの形態をとった）装置のブロック図である。 本開示のいくつかの実施形態によるセキュアなメモリパーティションを示す。 本開示のいくつかの実施形態によるセキュアなコマンドを示す。 本開示のいくつかの実施形態によるメモリアレイの一部の概略図である。
メモリシステム（例えば、ＮＡＮＤメモリシステム）などの例示的な装置は、第１のエラー訂正コード構成要素を備えたコントローラと、コントローラに結合されたメモリデバイス（例えば、ＮＡＮＤメモリデバイス）とを有することができる。メモリデバイスは、メモリセルのアレイと、アレイに結合され、アレイからのデータを訂正するように構成された第２のエラー訂正コード構成要素と、第２のエラー訂正コード構成要素から訂正されたデータを受信するように結合された暗号化構成要素とを有することができる。
メモリデバイス上に暗号化構成要素を有することにより、メモリデバイスは、以前の手法で一般的に行われているように、メモリデバイスの外部にあるコントローラにデータを送信することなく、暗号化構成要素を介して、（例えば、メモリアレイ内に記憶されたデータがセキュアであるかどうかを判定するために）メモリアレイ内に記憶されたデータに対して暗号化動作を実行することができる。
例えば、いくつかの以前の手法では、暗号化構成要素が外部コントローラ内に存在することが可能であり、データをメモリデバイスから外部コントローラに送信してデータがセキュアかどうかを判定することが可能である。しかしながら、外部コントローラにデータを送信することは、非セキュアなプロセスである可能性があり、外部コントローラに送信されるデータのセキュリティが危険にさらされる可能性がある。外部コントローラにデータを送信することはまた、時間がかかる可能性がある。さらに、外部コントローラを介して提供されるセキュリティは、セキュリティ機能を提供するサードパーティへの料金の支払いを必要とし得るため、コストがかかる可能性がある。そのため、メモリデバイス上に暗号化構成要素を有することにより、外部コントローラ内に暗号化構成要素を有するときと比較して、セキュリティを向上させることができ、暗号化動作の実行に伴う時間及びコストを低減させることができる。
ＮＡＮＤメモリデバイスなどのいくつかのメモリデバイスは、ユーザデータがメモリアレイから読み出されるときに比較的高いビットエラーレート（ＢＥＲ）を有する可能性がある。結果として、このような高いＢＥＲを有するユーザデータに対して暗号化動作を実行するときに問題が発生する可能性がある。メモリアレイから読み出されたデータを訂正するために、エラー訂正方式が採用され得る。しかしながら、以前の手法では、データエラー訂正動作は、メモリデバイスから外部コントローラに送信されるユーザデータに対して外部コントローラによって実行され得る。これは、いくつかの例では、データが訂正のために外部コントローラに送信され、訂正されたデータが暗号化動作のためにメモリデバイスに返信される場合があることを意味する。しかしながら、メモリデバイスと外部コントローラとの間でデータを送信するやりとりは、非セキュアで時間がかかるプロセスとなる可能性がある。開示される実施形態は、メモリデバイス上にエラー訂正構成要素を配置し、そのエラー訂正構成要素を使用して、メモリデバイスの暗号化構成要素による使用のためにアレイからのデータを訂正することにより、これらの問題を解決する。
図１は、本開示のいくつかの実施形態によるコンピューティングシステム１００の形態をとった装置の簡略ブロック図である。コンピューティングシステム１００は、例えば、ＳＳＤ、ＵＦＳデバイス、ｅＭＭＣデバイスなどといったストレージシステムとすることができるメモリシステム１０２の形態をとった装置を含む。いくつかの例では、メモリシステム１０２は、ＮＡＮＤメモリシステムとすることができる。しかしながら、開示される実施形態は、特定のタイプのメモリシステムに限定されない。例えば、メモリシステム１０２は、システム１００のためのメインメモリとして機能することが可能である。
図１に示したように、メモリシステム１０２は、コントローラ１０４を含むことができる。このコントローラは、コントローラ１０４が、コントローラ１０４に結合されたメモリデバイス１０６（例えば、ＮＡＮＤメモリデバイス）を制御することができるという点で、メモリシステムコントローラ（例えば、ＮＡＮＤコントローラ）と称され得る。コントローラ１０４は、メモリデバイス１０６の外部に存在することができ、したがって、外部ホストコントローラなどの、外部コントローラと称することができる。いくつかの例では、コントローラ１０４及びメモリデバイス１０６は、単一のチップ上に集積化することができる。
コントローラ１０４は、エラー訂正構成要素１０８（例えば、外部エラー訂正構成要素）を有する。メモリデバイス１０６は、アレイ１０９からのデータを訂正することができるエラー訂正構成要素１１０（例えば、内部エラー訂正構成要素）に結合されたメモリアレイ（例えば、ＮＡＮＤメモリアレイ）１０９を有する。例えば、アレイ１０９は、ページバッファとすることができるバッファ１１１（例えば、データバッファ）に結合することができる。バッファ１１１は、データパス１１２に結合することができ、このデータパスは、エラー訂正構成要素１１０に結合することができる。暗号化構成要素１１４は、訂正されたデータをエラー訂正構成要素１１０から受信するように結合することができる。本明細書でさらに論じられるように、暗号化構成要素１１４は、データがセキュアであるかどうかを判定するなどのために、訂正されたデータに対して暗号化動作を実行することができる。いくつかの例では、暗号化動作は、とりわけ、暗号化ハッシュ、メッセージ認証コード（ＭＡＣ）、ハッシュＭＡＣ（ＨＭＡＣ）などの暗号化コードを計算することを含むことができる。
アレイ１０９は、論理パーティション１１６－１～１１６－Ｎとセキュアな論理パーティション１１７とに論理的にレイアウトすることができる。例えば、論理パーティションは、それぞれがグループとして共に消去されるように構成されたメモリセルのいくつかの物理ブロックを含むことができる。セキュアなパーティション１１７は、コントローラ１０４に結合されているホスト１２０によって発行されたセキュアなコマンドによってアクセスすることができる。論理パーティション１１６－１～１１６－Ｎは、非セキュアなパーティションとすることができ、これらの非セキュアなパーティションは、ホスト１２０からの非セキュアなコマンドによってアクセスすることができる。
いくつかの例では、論理パーティション１１６－１～１１６－Ｎに対応するメモリセルは、セルあたり単一のビットを、またはセルあたり２ビット、セルあたり３ビット、セルあたり４ビットなどといった、セルあたり複数のビットを記憶するようにプログラムすることができる。しかしながら、いくつかの実施形態では、セキュアな論理パーティション１１７に対応するメモリセルは、マルチビットセルと比較して相対的に低いＢＥＲを保証するために、セルあたり単一のビットのみを記憶するようにプログラムされ得る。セルあたり単一のビットを記憶するように構成されたメモリセルは、シングルレベルセル（ＳＬＣ）と称することができ、セルあたり複数のビットを記憶するように構成されたメモリセルは、マルチレベルセル（ＭＬＣ）と称することができる。
メモリセルは、２ｍ個のデータ状態のうちの１つにプログラムすることができ、ｍは、セルあたりのビット数である。それぞれのデータ状態は、異なる閾電圧Ｖｔ分布に対応することができ、メモリセルは、Ｖｔ分布のうちの１つに対応することができるＶｔにプログラムすることができる。例えば、セルあたり２ビットの場合、メモリセルは、４つのデータ状態１１、１０、０１及び００のうちの１つに対応するＶｔにプログラムすることができ、セルあたり１ビットの場合、メモリセルは、２つのデータ状態０及び１のうちの１つに対応するＶｔにプログラムすることができる。
セキュアなコマンドは、例えば、認証を必要とする、コントローラ１０４を介してホスト１２０から受信したコマンドを指すことができる。セキュアなコマンドは、非セキュアなパーティション１１６に対応するアドレスに宛てられたコマンドとは違って、セキュアなパーティション１１７に対応するアドレスに宛てられたコマンドを指し得る。本明細書でさらに論じられるように、セキュアなコマンドは、動作コード、暗号化署名及び鮮度インジケータを含むことができる。対照的に、非セキュアなコマンドは、認証を必要としない場合があるため、署名も鮮度インジケータも含まない場合がある。
メモリデバイス１０６は、インターフェース１２１（例えば、メモリインターフェース）を介してコントローラ１０４に結合することができる。例えば、インターフェース１２１は、コントローラ１０４をメモリデバイス１０６の入力／出力（Ｉ／Ｏ）１２２に結合することができる。Ｉ／Ｏ１２２は、次にデータパス１１２に結合することができる。いくつかの例では、インターフェース１２１はデータバスを含むことができる。このデータバスは、様々な規格をサポートすること、及び／またはダブルデータレート（ＤＤＲ）、オープンＮＡＮＤフラッシュインターフェース（ＯＮＦＩ）、シリアルペリフェラルインターフェース（ＳＰＩ）などといった様々なインターフェースタイプに準拠することができる。
コントローラ１０４は、ホスト１２０からのセキュア及び非セキュアな読み出し及び書き込みコマンドなどの、セキュア及び非セキュアなコマンドを受信することができる。コントローラ１０４は、例えば、メモリアレイ１０９に書き込まれるユーザデータをホスト１２０から（例えば、ホストインターフェース１２３を介して）受信することができる。例えば、コントローラ１０４は、セキュアなデータをセキュアな論理パーティション１１７にマッピングし、非セキュアなデータを論理パーティション１１６－１～１１６－Ｎにマッピングすることができる。
ホスト１２０は、例えば、様々な数あるタイプのホストの中でも、パーソナルラップトップコンピュータ、デスクトップコンピュータ、デジタルカメラ、モバイルデバイス（例えば、携帯電話）、ネットワークサーバ、モノのインターネット（ＩｏＴ）対応デバイス、またはメモリカードリーダなどのホストシステムとすることができる。例えば、ホスト１２０は、バスを含むことができるインターフェース１２３を経由して（例えば、コントローラ１０４を介して）メモリシステム１０２にアクセスすることが可能な１つ以上のプロセッサを含むことができる。インターフェース１２３は、様々な数ある中でも、シリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）またはユニバーサルシリアルバス（ＵＳＢ）などの、規格化されたインターフェースであり得る。
図２Ａは、本開示のいくつかの実施形態によるデータ構造２２５（例えば、管理されたユニット）を示す。コントローラ１０４は、データ構造２２５をアレイ１０９に書き込む書き込み（プログラミング）動作中にデータ構造２２５をメモリデバイス１０６に送信することができる。いくつかの例では、データ構造２２５は、コードワードと称することができる。データ構造２２５は、例えば、メモリセルのブロック内のデータのページに対応することができる。
データ構造２２５は、データのセグメント２２７－１～２２７－４を含むことができ、これらのセグメントは、それぞれ、Ｆｒａｍｅ１～Ｆｒａｍｅ４とすることができる。しかしながら、本開示はそのように限定されず、データ構造２２５内には任意の数のセグメントが存在することができる。いくつかの例では、各セグメント２２７－１～２２７－４は、各サブコードワードと称することができる。
セグメント２２７－１～２２７－４は、それぞれ、ユーザデータフィールド２２８－１～２２８－４と、スペアデータＳＰＡＲＥ１～ＳＰＡＲＥ４をそれぞれ記憶することができるスペアデータフィールド２２９－１～２２９－４と、エラー訂正コード（ＥＣＣ）データＥＣＣ１～ＥＣＣ４をそれぞれ記憶することができるＥＣＣフィールド２３０－１～２３０－４とを含むことができる。いくつかの例では、ユーザデータフィールド２２８－１～２２８－４のそれぞれは、４キロバイトのユーザデータを記憶することができ、スペアデータフィールド２２９－１～２２９－４のそれぞれは、１６バイトのスペアデータを記憶することができ、エラー訂正コードフィールド２３０－１～２３０－４のそれぞれは、５１６バイトのＥＣＣデータを記憶することができる。しかしながら、本開示はそのように限定されない。
コントローラ１０４は、ホスト１２０からのユーザデータＵＳＥＲ１～ＵＳＥＲ４をユーザデータフィールド２２８－１～２２８－４内にそれぞれ置くことができる。ＥＣＣ構成要素１０８は、ユーザデータＵＳＥＲ１～ＵＳＥＲ４からＥＣＣデータＥＣＣ１～ＥＣＣ４をそれぞれ計算することができ、コントローラ１０４は、ＥＣＣデータＥＣＣ１～ＥＣＣ４をユーザデータフィールド２２８－１～２２８－４内にそれぞれ置くことができる。例えば、ＥＣＣデータＥＣＣ１～ＥＣＣ４は、それぞれ、ユーザデータＵＳＥＲ１～ＵＳＥＲ４に対応する。
データ構造２２５は、Ｂｏｓｅ－Ｃｈａｕｄｈｕｒｉ－Ｈｏｃｑｕｅｎｇｈｅｍ（ＢＣＨ）コードなどの訂正コード２３１を含むことができる。この訂正コードは、データ構造２２５全体を訂正するために使用することができる。例えば、ＥＣＣ１～ＥＣＣ４は、内部訂正コードと称することができ、訂正コード２３１は、外部訂正コードと称することができる。いくつかの例では、訂正コード２３１は、ＥＣＣ１～ＥＣＣ４のうちの１つ以上が対応するユーザデータを訂正することができないときに使用することができる。訂正コード２３１は、いくつかの例では８０バイトとすることができるが、本開示はそのように限定されない。
データ構造２２５が非セキュアであり、ユーザデータＵＳＥＲ１～ＵＳＥＲ４が非セキュアなデータであるとき、コントローラ１０４は、様々な目的のためにスペアデータフィールド２２９－１～２２９－４を使用することができる。例えば、コントローラ１０４は、スペアデータフィールド２２９－１～２２９－４内にそれぞれスペアデータＳＰＡＲＥ１～ＳＰＡＲＥ４の様々なパターンをプログラムすることができる。コントローラ１０４は、非セキュアなデータ構造２２５をバッファ１１１に送信することができ、バッファ１１１内の非セキュアなデータ構造２２５は、非セキュアなパーティション１１６に書き込むことができる。例えば、非セキュアなデータ構造２２５は、非セキュアなパーティション１１６内のＳＬＣまたはＭＬＣのグループ（例えば、ページ）内に書き込むことができる。
ユーザデータＵＳＥＲ１～ＵＳＥＲ４がセキュアなデータであるとき、コントローラ１０４は、スペアデータフィールド２２９－１～２２９－４を使用しない場合がある。例えば、コントローラ１０４は、スペアデータフィールド２２９－１～２２９－４内に全て１または全て０のパターンとしてスペアデータＳＰＡＲＥ１～ＳＰＡＲＥ４を書き込み得る。コントローラ１０４は、次いで、セキュアなデータ構造をデータバッファ１１１に送信することができる。
いくつかの例では、セキュアなユーザデータＵＳＥＲ１～ＵＳＥＲ４をＥＣＣ構成要素１１０に送信することもでき、ＥＣＣ構成要素１１０は、ユーザデータＵＳＥＲ１～ＵＳＥＲ４からＥＣＣデータを計算することができる。ＥＣＣ構成要素１１０によってユーザデータＵＳＥＲ１～ＵＳＥＲ４から計算されたＥＣＣデータは、データ構造２２５がバッファ１１１内に存在する間にスペアデータフィールド２２９－１～２２９－４内にそれぞれ記憶させることができる。例えば、スペアデータＳＰＡＲＥ１～ＳＰＡＲＥ４は、それぞれ、ユーザデータＵＳＥＲ１～ＵＳＥＲ４から計算されたＥＣＣとすることができる。いくつかの例では、各スペアデータＳＰＡＲＥ１～ＳＰＡＲＥ４の全て１または０のパターンは、ユーザデータＵＳＥＲ１～ＵＳＥＲ４から計算された各ＥＣＣを用いて上書きすることができる。
図２Ｂは、本開示のいくつかの実施形態によるセキュアなユーザデータ及びメモリデバイス１０６によって計算されたＥＣＣデータを備えたデータ構造２２５’を示す。図２Ｂでは、ＥＣＣデータＥＣＣ’１～ＥＣＣ’４は、ＥＣＣ構成要素１１０によってユーザデータＵＳＥＲ１～ＵＳＥＲ４からそれぞれ計算され、スペアデータフィールド２２９－１～２２９－４内にそれぞれ記憶される。例えば、各スペアデータＳＰＡＲＥ１～ＳＰＡＲＥ４の全て１または０のパターンは、各ＥＣＣデータＥＣＣ’１～ＥＣＣ’４を用いて上書きすることができる。セキュアなデータ構造２２５’は、バッファ１１１内に存在することができ、セキュアなパーティション１１７内に書き込むことができる。例えば、図２Ｂのセキュアなデータ構造２２５’は、セキュアなパーティション１１７内のＳＬＣのグループ内にのみプログラムすることができる。
ＥＣＣ構成要素１１０は、例えば、ＥＣＣ構成要素１０８よりも少ないＥＣＣビットを使用し得るため、「軽いＥＣＣ」構成要素と称することができる。例えば、ＥＣＣ’データは、軽いＥＣＣデータと称することができる。いくつかの例では、ＥＣＣ’は、８ビットＥＣＣとすることができ、約１０－８のＢＥＲを約１０－１５の最終目標ＢＥＲに回復させることができる。例えば、セキュアなユーザデータをパーティション１１７内に記憶するＳＬＣに関連したＢＥＲがより低いため、軽いＥＣＣで十分である可能性がある。ＥＣＣ構成要素１０８は、ＥＣＣ構成要素１０８を使用してパーティション１１６内のＭＬＣからのユーザデータを訂正することができるため、ＥＣＣ構成要素１１０よりも重いＥＣＣ構成要素である可能性がある。ＭＬＣは、ＳＬＣよりも高いＢＥＲを有する可能性があることに留意されたい。
いくつかの例では、図２Ｂに図示されたセキュアなデータ構造２２５’は、セキュアなパーティション１１７からバッファ１１１に読み出すことができる。ユーザデータＵＳＥＲ１～ＵＳＥＲ４は、ＥＣＣデータＥＣＣ’１～ＥＣＣ’４を使用してＥＣＣ構成要素１１０によってそれぞれ訂正することができる。暗号化構成要素１１４は、次いで、訂正された各ユーザデータＵＳＥＲ１～ＵＳＥＲ４から各暗号化コードを計算することができる。
図３Ａは、本開示のいくつかの実施形態によるメモリシステム１０２とすることができるメモリシステム３０２の形態をとった装置の詳細なブロック図である。本明細書の図は、最初の数字（複数可）が図面の図番号に対応し、残りの数字が図面内の要素または構成要素を識別する番号付け規則に従う。異なる図の間の類似の要素または構成要素は、類似の数字を使用することによって識別され得る。例えば、番号１１７では、数字１は図１を指し、数字１７は図１のセキュアなパーティションを識別する。同様に、番号３１７では、数字３は図３Ａ及び３Ｂを指し、数字１７は図３Ａ及び３Ｂの類似のセキュアなパーティションを識別する。
メモリシステム３０２は、インターフェース３２１によってコントローラ３０４に結合されたメモリデバイス３０６を含むことができる。例えば、コントローラ３０４は、インターフェース３２１によってＩ／Ｏ３２２に結合することができる。コントローラ３０４は、コントローラ１０４とすることができ、ＥＣＣ構成要素３０８を含むことができる。このＥＣＣ構成要素は、ＥＣＣ構成要素１０８とすることができる。コントローラ３０４は、ホストインターフェース３２３により、ホスト１２０などのホストに結合することができる。Ｉ／Ｏ３２２は、データパス３１２に結合することができる。データパス３１２は、バッファ３１１に結合することができる。このバッファは、読み出し／書き込み電子回路３３５に結合することができ、バッファ１１１とすることができる。
読み出し／書き込み電子回路３３５は、メモリアレイ３０９に結合することができる。アレイ３０９の各部（例えば、ブロックまたはブロックのグループ）は、非セキュアな論理パーティション３１６－１～３１６－Ｎならびにセキュアな論理パーティション３１７及び３１７’に対応することができる。
図３Ｂは、本開示のいくつかの実施形態によるセキュアなパーティション３１７を示す。セキュアなパーティション３１７は、いくつかのデータ構造３２５’（例えば、３２５’－１～３２５’－Ｍ）を記憶することができる。データ構造３２５’－１～３２５’－Ｍのそれぞれは、例えば、セキュアなデータ構造２２５’として構成することができる。データ構造３２５’－１～３２５’－Ｍは、それぞれ、アドレス（例えば、ページアドレス）Ａｄｄｒ－１～Ａｄｄｒ－Ｍによってアドレス指定することができる。
セキュアなパーティション３１７は、ユーザにとってアクセス不可能な可能性がある秘密領域３３２を含むことができる。例えば、秘密領域３３２は、ユーザにとってアクセス可能なアドレス空間の外側に位置することができる。秘密鍵（例えば、ルート鍵）３３３は、秘密領域３３２内に記憶させることができる。いくつかの例では、秘密鍵３３３は、メモリシステム３０２がユーザ（例えば、消費者）にリリースされる前に、製造施設にて秘密領域３３２内に記憶させることができる。あるいは、秘密鍵３３３は、本明細書でさらに論じられるように、メモリデバイス３０６によって生成することができる。
黄金基準（ｇｏｌｄｅｎ ｍｅａｓｕｒｅ）３３４などの暗号化コードは、秘密領域３３２内に記憶させることができる。例えば、黄金基準３３４は、読み出し、書き込みまたは消去動作などの任意の動作が実行される前に、データがセキュアなパーティション３１７内に最初に記憶されたときにセキュアなパーティション３１７について計算することができる。黄金基準３３４は、例えば、メモリデバイス３０６の寿命の間、変えないままにすることができる。黄金基準３３４は、データ構造３２５’－１～３２５’－Ｍ内に記憶されたユーザデータに対応することができる。黄金基準３３４は、本明細書でさらに論じられるように、ユーザデータがセキュアであるかどうかを判定するために、データ構造３２５’－１～３２５’－Ｍ内に記憶されたユーザデータからメモリデバイス３０６によって計算された暗号化基準と比較することができる。
いくつかの例では、セキュアなパーティション３１７は、セキュアなサブパーティションとすることができ、そのようなサブパーティションのいくつかにより、より大きいセキュアなパーティションを構成することができる。このような例では、それぞれのサブパーティションは、各サブパーティションアドレスによってアドレス指定することができる。それぞれの各サブパーティションは、例えば、それぞれの数のデータ構造３２５’と、それぞれの数のデータ構造内のユーザデータに対応する各黄金基準３３４とを有することができる。しかしながら、秘密鍵３３３は、パーティション全体のためのものとすることができる。例えば、秘密鍵３３３は、様々なサブパーティションに対して実行される暗号化動作において使用することができる。
パーティション３１７’は、セキュアなパーティション３１７と同じデータを記憶することができる。パーティション３１７’は、パーティション３１７に対するバックアップパーティションとすることができる。このバックアップパーティションは、本明細書でさらに論じられるように、修復プロセス中にパーティション３１７と交換することができる。例えば、パーティション３１７及び３１７’内のデータは、データが最初にパーティション３１７及び３１７’内に記憶されたときには同じである可能性がある。しかしながら、パーティション３１７’内のデータは、当該データが依然としてその初期状態にあるように、変えない（例えば、決して更新されない）ままにすることができる。例えば、データがパーティション３１７’内に記憶された後、当該データに対して読み出し、書き込みまたは消去動作などの動作が実行されない場合がある。あるいは、パーティション３１７及び３１７’内のデータは、同じパターンを有するように共に更新することができる。いくつかの例では、パーティション３１７’は、パーティション３１７’がユーザにとってアクセス不可能となるようにユーザから隠すことができる秘密のパーティションとすることができる。
読み出し／書き込み電子回路３３５は、バッファ３１１からのセキュアなデータ構造２２５’などのセキュアなデータをセキュアなパーティション３１７内に書き込むことができる。読み出し／書き込み電子回路３３５は、セキュアなデータをセキュアなパーティション３１７からバッファ３１１内に読み出すことができる。
いくつかの例では、非セキュアなユーザデータを備えたフォーマットデータ構造２２５内の非セキュアなデータ構造などの非セキュアなデータは、非セキュアな書き込み動作中にインターフェース３２１、Ｉ／Ｏ３２２及びデータパス３１２を介してコントローラ３０４からバッファ３１１に送信することができ、読み出し／書き込み電子回路３３５は、その非セキュアなデータをパーティション３１６内に書き込むことができる。
読み出し／書き込み電子回路３３５は、非セキュアなデータ構造を、非セキュアな読み出し動作中に非セキュアな論理パーティション３１６からバッファ３１１内に読み出すことができる。読み出された非セキュアなデータは、コントローラ３０４に送信することができ、ユーザデータは、ＥＣＣ構成要素３０８によって訂正することができる。
メモリデバイス３０６のデータセレクタ３３７は、データパス３１２に結合することができる。データセレクタ３３７は、ＥＣＣ構成要素１１０とすることができるＥＣＣ構成要素３１０（例えば、軽いＥＣＣ構成要素）に結合することができる。ＥＣＣ構成要素３１０は、マルチプレクサ３３９の入力に結合することができる。データパス３１２は、データバス３４１によってマルチプレクサ３３９の別の入力に（例えば、介在する構成要素なしで）直接結合することができる。
Ｉ／Ｏ３２２は、コマンドインターフェース３４２（例えば、コマンドユーザインターフェース）に結合することができる。コマンドインターフェース３４２は、メモリデバイス３０６のコントローラ３４５に結合することができる。コントローラ３４５は、マルチプレクサ３３９の別の入力に結合することができる。
コントローラ３４５は、メモリデバイス３０６の内部にあるため、コントローラ３０４がメモリデバイス３０６の外部にあるためにコントローラ３０４が外部コントローラであるのとは対照的に、内部コントローラと称することができる。いくつかの例では、コントローラ３０４は、メモリデバイス３０６を制御することができるためにメモリシステムコントローラとすることができ、コントローラ３４５は、組み込みコントローラと称することができる。
コントローラ３４５は、各制御信号を、ＥＣＣ構成要素３１０、データセレクタ３３７、データパス３１２、バッファ３１１及び読み出し／書き込み電子回路３３５に送信することができる。例えば、各制御信号は、ＥＣＣ構成要素３１０、データセレクタ３３７、データパス３１２、バッファ３１１及び読み出し／書き込み電子回路３３５をアクティブ化することができる。コントローラ３４５は、各制御信号をマルチプレクサ３３９に送信することができる。それぞれの各信号は、マルチプレクサ３３９に各入力を選択させることができる。
マルチプレクサ３３９の出力は、例えば、暗号化構成要素１１４とすることができる暗号化構成要素３１４の一部とすることができるデマルチプレクサ３５０の入力に結合することができる。暗号化構成要素３１４は、ＨＭＡＣ構成要素３５２などのメッセージ認証コード（ＭＡＣ）構成要素を含むことができる。暗号化構成要素３１４はまた、ＨＭＡＣ構成要素３５２に結合された、ＳＨＡ構成要素３５４などの暗号化ハッシュ構成要素を含むことができる。例えば、ＳＨＡ構成要素３５４は、ＳＨＡ－２５６ＨＡＳＨアルゴリズムを実装することができる。デマルチプレクサ３５０の各出力は、ＳＨＡ構成要素３５４及びＨＭＡＣ構成要素３５２にそれぞれ結合することができる。
暗号化構成要素３１４は、ＨＭＡＣ構成要素３５２及びＳＨＡ構成要素３５４に結合された制御ロジック３５６を含むことができる。制御ロジック３５６は、制御ロジック３５６をアクティブ化することができるコントローラ３４５からの制御信号を受信するように結合することができる。制御ロジック３５６は、制御信号をデマルチプレクサ３５０に出力することができる。例えば、制御信号は、デマルチプレクサ３５０に、ＨＭＡＣ構成要素３５２に結合された出力を選択させることができ、別の制御信号は、デマルチプレクサ３５０に、ＳＨＡ構成要素３５４に結合された出力を選択させることができる。いくつかの例では、制御ロジック３６５は、様々な結果及び／またはフラグを、暗号化構成要素３１４によって実行される動作に関連したコントローラ３４５及び／またはコマンドインターフェース３４２に送信することができる。
メモリデバイス３０６は、コントローラ３４５に結合された単調カウンタ３６０、及びコントローラ３４５に結合された物理複製困難関数（ＰＵＦ）構成要素３６２を含むことができる。単調カウンタ３６０は、セキュアなコマンドがコントローラ３０４からメモリデバイス３０６によって受信される度に、単調に増加するカウント（ＭＴＣ）をインクリメントすることができる。いくつかの例では、単調カウンタ３６０は、メモリデバイス３０６のリセットの電源サイクルごとにＭＴＣをインクリメントすることができる。ＭＴＣは、鮮度インジケータとすることができ、このインジケータは、セキュアなコマンドの鮮度を判定するためにセキュアなコマンドに組み込まれた対応する鮮度インジケータと比較することができる。これにより、リプレイの可能性を防ぐ（例えば、除去する）ことができる。
ＰＵＦは、温度、ノイズ、信号速度、構造的特性などといった、メモリデバイス３０６の物理的現象及び／または物理的特性に基づくことができる。ＰＵＦ構成要素３６２は、例えば、乱数を生成することができる。いくつかの例では、ＰＵＦ構成要素３６２によって生成されたＰＵＦを使用して、暗号化動作のためにＨＭＡＣ構成要素３５２によって使用することができる、秘密鍵３３３などの秘密鍵を生成することができる。
秘密鍵は、例えば、ＰＵＦとすることができる。いくつかの例では、コントローラ３４５は、マルチプレクサ３３９及びデマルチプレクサ３５０を介してＰＵＦ及びＭＴＣをＳＨＡ構成要素３５４に送信することができるため、ＳＨＡ構成要素３５４は、ＭＴＣを用いてＰＵＦをハッシュすることによって秘密鍵を生成することができる（例えば、秘密鍵＝ＨＡＳＨ（ＰＵＦ｜ＭＴＣ））。あるいは、コントローラ３４５は、ＰＵＦ、ＭＴＣ及びデータをコントローラ３０４からＳＨＡ構成要素３５４に送信することができるため、ＳＨＡ構成要素３５４は、ＭＴＣ及びデータを用いてＰＵＦをハッシュすることによって秘密鍵を生成することができる（例えば、秘密鍵＝ＨＡＳＨ（ＰＵＦ｜ＭＴＣ｜データ））。
Ｉ／Ｏ３２２は、数あるプロトコルの中でも、ＳＰＩプロトコルまたはＯＮＦＩプロトコルなどの特定のプロトコルに従ってコントローラ３０４からコマンドインターフェース３４２にコマンドをルーティングすることができる。コマンドインターフェース３４２は、非セキュアなコマンドを受信することができ、そのコマンドを評価して、そのコマンドが正しいかどうかを判定することができる。例えば、コマンドインターフェース３４２は、期待される動作コード及び期待されるコマンドパラメータをコマンドが含むかどうかを判定することによってコマンドが正しいかどうかを判定することができる。コマンドが正しいと判定したことに応答して、コマンドインターフェース３４２は、データパス３１２及びＩ／Ｏ３２２をアクティブ化してデータをルーティングするための制御信号を送信することができる。コマンドインターフェース３４２はまた、コマンドを実行するためにコントローラ３４５をアクティブ化することができる。
非セキュアな書き込みコマンドの場合、データパス３１２及びＩ／Ｏ３２２をアクティブ化すると、非セキュアな書き込みコマンドに対応するデータが、コントローラ３０４からバッファ３１１にＩ／Ｏ３２２及びデータパス３１２を介してルーティングされる。非セキュアな読み出しコマンドの場合、データパス３１２及びＩ／Ｏ３２２をアクティブ化すると、非セキュアな読み出しコマンドに対応するデータが、バッファ３１１からコントローラ３０４にデータパス３１２及びＩ／Ｏ３２２を介してルーティングされる。
図４は、本開示のいくつかの実施形態によるセキュアなコマンド４７０を示す。コマンド４７０は、動作コード（オペコード）フィールド４７１を含むことができ、このフィールドは、オペコード（例えば、１６進コード０ｘ９Ｂ）を記憶することができる。コマンド４７０は、コマンドタイプ（Ｃｍｄタイプ）フィールド４７２を含むことができ、このフィールドは、コマンドタイプとしてサブオペコードを記憶することができる。コマンド４７０は、コマンド引数フィールド４７３を含むことができる。このフィールドは、ＭＴＣまたはＮＯＮＣＥ（例えば、一度のみ使用される任意の数）などの、コマンドの鮮度を記憶することができる鮮度フィールド４７４を含むことができる。コマンド引数フィールド４７３はまた、コマンドのパラメータを記憶することができるコマンドパラメータフィールド４７５、及びコマンドの署名を記憶することができるコマンド署名フィールドを含むことができる。コマンドペイロード４７７は、例えば、オペコード、サブオペコード、鮮度及びパラメータを含むことができる。
コマンドインターフェース３４２は、セキュアなコマンド４７０をコントローラ３０４から受信することができる。コマンドインターフェース３４２は、オペコードが正しいと判定したことに応答してコントローラ３４５をアクティブ化することができる。コントローラ３４５は、次いで、コマンド４７０を認証することができる。例えば、コントローラ３４５は、サブオペコード、ペイロード４７７内のバイト数、及び鮮度が正しいかどうかを判定することができる。これらのうちのいずれかが正しくない場合、コントローラ３４５は、コマンドを中止し、コマンドインターフェース３４２及びＩ／Ｏ３２２を通じてコントローラ３０４にエラーメッセージを送信することができる。コントローラ３４５は、例えば、コマンド４７０内のＭＴＣを単調カウンタ３６０からのＭＴＣと比較することによって鮮度を判定できることに留意されたい。サブオペコード、ペイロード４７７内のバイト数、及び鮮度が正しいことに応答して、コントローラは、コマンド４７０内の署名を検証することができる。
いくつかの例では、コントローラ３４５は、その署名を、暗号化構成要素３１４によって計算されたローカルな暗号化署名と比較することによって検証することができる。例えば、暗号化構成要素３１４は、ローカルな署名を、ペイロード４７７と秘密鍵３３３などの秘密鍵ＫとのＭＡＣとして計算することができる。ペイロード４７７は、例えば、マルチプレクサ３３９及びデマルチプレクサ３５０を介してコントローラ３４５から暗号化構成要素３１４に送信することができる。
暗号化構成要素３１４は、バス３７８を介してローカルな署名をコントローラ３４５に送信することができる。コントローラ３４５は、コマンド４７０内の署名がローカルな署名と一致したことに応答してコマンド４７０を実行することができ、またはコマンド４７０内の署名がローカルな署名と一致しないことに応答してコマンド４７０を中止することができる。
いくつかの例では、ローカルな署名は、ペイロード４７７及び秘密鍵ＫからＨＭＡＣ構成要素３５２によって（例えば、ＨＭＡＣ（ペイロード，Ｋ）として）計算されたＨＭＡＣとすることができる。例えば、コントローラ３４５は、制御信号を制御ロジック３５６に送信してＨＭＡＣの計算を要求することができる。コントローラ３４５はまた、制御信号をマルチプレクサ３３９に送信することができる。これにより、マルチプレクサ３３９は、マルチプレクサ３３９からの出力のためにコントローラ３４５からの入力を選択し、その結果、マルチプレクサ３３９は、ペイロード４７７をデマルチプレクサ３５０に出力することができる。制御ロジック３５６は、制御信号をデマルチプレクサ３５０に送信することができ、これにより、デマルチプレクサ３５０は、ペイロード４７７をＨＭＡＣ構成要素３５２に送る。コントローラ３４５は、制御信号を制御ロジック３５６に送信することができ、制御ロジック３５６は、制御ロジック３５６が制御信号を受信したことに応答してＨＭＡＣ構成要素３５２にローカルな署名を計算させることができる。制御ロジック３５６は、バス３７８を経由してローカルな署名をコントローラ３４５に送信することができる。
いくつかの例では、ローカルな署名は、ＳＨＡ構成要素３５４と連携してＨＭＡＣ構成要素３５２を使用することによって計算することができる。例えば、ＨＭＡＣ構成要素３５２は、秘密鍵Ｋと内部パディング（ｉｐａｄ）とのＸＯＲをとること（例えば、Ｋ ＸＯＲ ｉｐａｄ）などにより、Ｋをｉｐａｄと組み合わせることができる。ＨＭＡＣ構成要素３５２は、ＸＯＲの結果をペイロードと組み合わせて、（Ｋ ＸＯＲ ｉｐａｄ）｜｜ペイロードを作成することができる。ＳＨＡ構成要素３５４は、次いで、（Ｋ ＸＯＲ ｉｐａｄ）｜｜ペイロードの暗号化ハッシュをＨＡＳＨ［（Ｋ ＸＯＲ ｉｐａｄ）｜｜ペイロード］として計算することができる。ＨＭＡＣ構成要素３５２は、次いで、Ｋと外側パディング（ｏｐａｄ）とのＸＯＲをとり、そのＸＯＲの結果をＨＡＳＨ［（Ｋ ＸＯＲ ｉｐａｄ）｜｜ペイロード］と組み合わせて、（Ｋ ＸＯＲ ｏｐａｄ）｜｜ＨＡＳＨ［（Ｋ ＸＯＲ ｉｐａｄ）｜｜ペイロード］を作成することができる。ＳＨＡ構成要素３５４は、次いで、（Ｋ ＸＯＲ ｏｐａｄ）｜｜ＨＡＳＨ［（Ｋ ＸＯＲ ｉｐａｄ）｜｜ペイロード］の暗号化ハッシュをＨＡＳＨ［（Ｋ ＸＯＲ ｏｐａｄ）｜｜ＨＡＳＨ［（Ｋ ＸＯＲ ｉｐａｄ）｜｜ペイロード］］として計算することができ、この暗号化ハッシュをローカルな署名とすることができる。この例では、ＳＨＡ構成要素３５４が２回使用されることに留意されたい。
いくつかの例では、暗号化動作は、コントローラ３０４からのコマンドに応答して、暗号化構成要素３１４によってコントローラ３０４からの非セキュアなユーザデータに対して実行することができる。例えば、暗号化構成要素３１４は、コントローラ３０４からのＭＡＣコマンド、またはコントローラ３０４からのＨＡＳＨコマンドに応答してコントローラ３０４から受信したユーザデータのＨＡＳＨに応答して、コントローラ３０４から受信したユーザデータと鍵とのＭＡＣ（例えば、ＭＡＣ（ユーザデータ、鍵））を計算することができる。計算されたＭＡＣまたはＨＡＳＨは、次いでコントローラ３０４に返すことができる。
いくつかの例では、コマンド（例えば、ＭＡＣまたはＨＡＳＨコマンド）は、コントローラ３０４からコマンドインターフェース３４２にて受信することができ、コマンドインターフェース３４２は、コントローラ３４５をアクティブ化することができる。コントローラ３４５は、制御信号を介して、Ｉ／Ｏ３２２及びデータパス３１２をアクティブ化することができる。その結果、コマンドに対応する、データ構造２２５などのデータ構造は、コントローラ３０４からＩ／Ｏ３２２及びデータパス３１２を介してバッファ３１１に送信することができる。
コントローラ３４５は、制御信号を介して、バッファ３１１及びデータパス３１２をアクティブ化することができる。その結果、バッファ３１１内のデータ構造内のユーザデータは、バッファ３１１から、データバス３４１に結合されたマルチプレクサ３３９の入力に送信することができる。コントローラ３４５は、マルチプレクサ３３９に、デマルチプレクサ３５０に出力するためのユーザデータを選択させることができる。
コントローラ３４５は、制御ロジック３５６を（例えば、コントローラ３５４と制御ロジック３５６との間の「ハンドシェイク」動作を介して）アクティブ化することができる。アクティブ化された制御ロジック３５６は、ＨＭＡＣ構成要素３５２をアクティブ化することができ、デマルチプレクサ３５０に、ユーザデータをＨＭＡＣ構成要素３５２に送らせることができる。コントローラ３０４が鍵を提供する例では、鍵は、コマンドと共にコントローラ３４５に送信することができ、コントローラ３４５は、バス３７８を介して制御ロジック３５６に鍵を送信することができる。
図２Ａのデータ構造２２５内のユーザデータがセキュアであるとき、データ構造２２５は、前述したように、セキュアな書き込みコマンドが認証されたことに応答してデータバッファ３１１に書き込むことができる。例えば、コントローラ３４５は、書き込みコマンドを認証したことに応答してＩ／Ｏ３２２及びデータパス３１２をアクティブ化することができる。その結果、データ構造２２５を、Ｉ／Ｏ３２２及びデータパス３１２を介してデータバッファ３１１に送信することができる。
コントローラ３４５は、制御信号を介して、バッファ３１１、データパス３１２、データセレクタ３３７及びＥＣＣ構成要素３１０をアクティブ化することができる。データ構造２２５の各フレームＦｒａｍｅ１～Ｆｒａｍｅ４は、次いで、バッファ３１１からデータセレクタ３３７に送信され得る。その結果、データセレクタ３３７は、各ユーザデータＵＳＥＲ１～ＵＳＥＲ４を選択し、各ユーザデータＵＳＥＲ１～ＵＳＥＲ４をＥＣＣ構成要素３１０に送信することができる。ＥＣＣ構成要素３１０は、各ユーザデータＵＳＥＲ１～ＵＳＥＲ４から各ＥＣＣ’１～ＥＣＣ’４を計算することができる。
ＥＣＣ構成要素３１０は、各ＥＣＣ’１～ＥＣＣ’４をバッファ３１１に返信することができる。その結果、各ＥＣＣ’１～ＥＣＣ’４を、各スペアフィールド２２９－１～２２９－４内に書き込むことができる。例えば、各スペアデータＳＰＡＲＥ１～ＳＰＡＲＥ４（例えば、全て１または０のデータパターンを有する）は、（例えば、データ構造２２５’を作成するために）各ＥＣＣ’１～ＥＣＣ’４を用いて上書きすることができる。データ構造２２５’は、コントローラ３４５が制御信号を介して読み出し／書き込み電子回路３３５をアクティブ化したことに応答して、読み出し／書き込み電子回路３３５によってバッファ３１１からセキュアなパーティション３１７内に書き込まれ得る。
セキュアなデータ構造２２５’などのセキュアなデータ構造は、前述したように、コントローラ３０４からのセキュアな読み出しコマンドが認証されたことに応答して、パーティション３１７から読み出すことができる。コントローラ３４５は、読み出しコマンドを認証したことに応答して読み出し／書き込み電子回路３３５をアクティブ化することができ、その結果、読み出し／書き込み電子回路３３５は、データ構造をデータバッファ３１１内に読み出すことができる。
コントローラ３４５は、バッファ３１１、データパス３１２及びＩ／Ｏ３２２をアクティブ化することができ、その結果、データ構造を、バッファ３１１からコントローラ３０４にルーティングすることができる。いくつかの例では、ＥＣＣ構成要素３０８は、ＥＣＣ１、ＥＣＣ２、ＥＣＣ３及びＥＣＣ４などの各ＥＣＣデータを用いて、ＵＳＥＲ１、ＵＳＥＲ２、ＵＳＥＲ３及びＵＳＥＲ４（図２Ｂ）などのユーザデータを訂正することができる。
いくつかの例では、メモリデバイス３０６は、メモリデバイス３０６が電源投入またはリセットされる度に、セキュアなパーティション３１７内のユーザデータがセキュアであるかどうかを判定することができる。例えば、コントローラ３０４は、メモリシステム３０２が電源投入またはリセットされる度に、セキュアなコマンドをメモリデバイス３０６に送信することができ、これにより、メモリデバイス３０６は、パーティション３１７内のユーザデータがセキュアであるかどうかを判定することができる。
メモリデバイス３０６は、（例えば、メモリデバイス３０６が最後に電源切断されてから）ユーザデータが変更されたかどうかを判定することによってユーザデータがセキュアであるかどうかを判定することができる。これは、セキュアなパーティション３１７内のユーザデータの暗号化基準を計算し、その暗号化基準を黄金基準３３４と比較することによって実現することができる。
いくつかの例では、暗号化基準は、パーティション３１７内の全てのユーザデータのＨＭＡＣとすることができる。ＨＭＡＣは、ローカルな署名と関連して前述したＨＭＡＣと同様のものとすることができる（例えば、ＨＭＡＣ（ユーザデータ，Ｋ））。例えば、暗号化基準は、ペイロードであるユーザデータを用いてＳＨＡ構成要素３５４と連携してＨＭＡＣ構成要素３５２によって計算されたローカルな署名ＨＡＳＨとすることができる。
セキュアなコマンドは、前述したように、コントローラ３４５によって認証することができる。コントローラ３４５は、認証されたコマンドを実行して、パーティション３１７のための暗号化基準を決定することができる。コントローラ３４５は、読み出し／書き込み電子回路３３５をアクティブ化して、データ構造３２５’－１～３２５’－Ｍをパーティション３１７からバッファ３１１内に１つずつ読み出すことができる。コントローラ３４５は、制御信号を介して、バッファ３１１、データパス３１２、データセレクタ３３７及びＥＣＣ構成要素３１０をアクティブ化することができる。ＥＣＣ構成要素３１０は、ＥＣＣ構成要素３１０によって計算された各ＥＣＣデータを用いて、データ構造３２５’－１～３２５’－Ｍのそれぞれにおける各ユーザデータを訂正することができる。ＥＣＣ構成要素３１０は、訂正されたユーザデータを暗号化構成要素３１４に送信することができ、暗号化構成要素３１４は、訂正されたユーザデータの暗号化基準を計算することができる。
コントローラ３４５は、制御信号をマルチプレクサ３３９に送信することができ、これにより、マルチプレクサ３３９は、ＥＣＣ構成要素３１０に結合された入力を選択することができ、その結果、ＥＣＣ構成要素３１０は、訂正されたユーザデータをデマルチプレクサ３５０に送信することができる。いくつかの例では、コントローラ３４５は、「ハンドシェイク」動作を介して、制御ロジック３５６をアクティブ化することができ、制御ロジック３５６は、信号をデマルチプレクサ３５０に送信することができる。これにより、デマルチプレクサ３５０は、訂正されたユーザデータをＨＭＡＣ構成要素３５２に渡す。ＨＭＡＣ構成要素３５２は（例えば、ＳＨＡ構成要素３５４と連携して）、次いで、訂正されたユーザデータから暗号化基準を計算することができる。
暗号化基準は、黄金基準３３４と比較することができる。暗号化基準が黄金基準３３４に等しい場合、パーティション内のユーザデータは変更されていないため、セキュアである。しかしながら、暗号化基準が黄金基準３３４に等しくない場合、パーティション内のユーザデータは（例えば、ハッカー攻撃によって）変更されているため、セキュアではないとみなされる。
各データ構造３２５’－１～３２５’－Ｍのそれぞれがデータ構造２２５’として構成される例の場合。各フレームＦｒａｍｅ１～Ｆｒａｍｅ４を、バッファ３１１からデータセレクタ３３７に送信することができ、その結果、データセレクタ３３７は、各ユーザデータＵＳＥＲ１～ＵＳＥＲ４及び～各ＥＣＣデータＥＣＣ’１～ＥＣＣ’４を選択し、ＵＳＥＲ１～ＵＳＥＲ４及び各ＥＣＣデータＥＣＣ’１～ＥＣＣ’４をＥＣＣ構成要素３１０に送信することができる。ＥＣＣ構成要素３１０は、各ＥＣＣ’１～ＥＣＣ’４を用いて各ユーザデータＵＳＥＲ１～ＵＳＥＲ４を訂正し、訂正されたユーザデータＵＳＥＲ１～ＵＳＥＲ４を暗号化構成要素３１４に送信することができる。このプロセスは、各データ構造３２５’－１～３２５’－Ｍのそれぞれについて繰り返すことができる。
いくつかの例では、黄金基準３３４は、暗号化基準について前述したように計算することができるが、ユーザデータがセキュアなパーティション３１７内に最初に記憶され、読み出し、書き込みまたは消去動作などの動作がパーティション３１７に対して実行されていないときにはパーティション３１７内のユーザデータ（例えば、初期ユーザデータ）の初期状態について計算することができる。例えば、黄金基準３３４は、ＨＭＡＣとすることができる。ＨＭＡＣは、ローカルな署名と関連して前述したＨＭＡＣと同様のものとすることができる（例えば、ＨＭＡＣ（初期ユーザデータ，Ｋ））。例えば、黄金基準３３４は、ペイロードである初期ユーザデータを用いてＳＨＡ構成要素３５４と連携してＨＭＡＣ構成要素３５２によって計算されたローカルな署名ＨＡＳＨとすることができる。
データ構造のフレーム内のユーザデータのエラーをＥＣＣ構成要素３１０によって訂正することができないとき、内部コントローラ３４５が、例えば、読み出し／書き込み電子回路３３５にデータ構造を再度読み出させることができ、例えば、ＥＣＣ構成要素３１０は、再度読み出されたデータ構造のそれぞれのフレーム内のユーザデータを訂正することができる。
いくつかの例では、コントローラ３０４は、ＥＣＣ構成要素３１０がデータ構造のフレーム内のユーザデータを訂正することが不可能であることに応答してバッファ３１１内のデータ構造を読み出すことができる。例えば、ＥＣＣ構成要素３０８は、ＵＳＥＲ１、ＵＳＥＲ２、ＵＳＥＲ３及びＵＳＥＲ４などの、データ構造の各フレーム内のデータを、ＥＣＣ１、ＥＣＣ２、ＥＣＣ３及びＥＣＣ４などの、ＥＣＣ構成要素３０８によって計算された対応するＥＣＣデータを用いて訂正することができる。コントローラ３０４は、次いで、訂正されたユーザデータ（例えば、外部で訂正されたユーザデータ）を備えたデータ構造をデータバッファ３１１に送信することができる。コントローラ３４５は、次いで、データセレクタ３３７に、外部で訂正されたユーザデータを選択させることができる。コントローラ３４５は、いくつかの例では、ＥＣＣ構成要素３１０をバイパスモードにすることができ、その結果、データセレクタ３３７は、ＥＣＣ構成要素３１０による訂正なしに、外部で訂正されたユーザデータを暗号化構成要素３１４に対して選択することができる。これは、例えば、暗号化基準の計算中に行うことができる。
いくつかの例では、コントローラ３０４は、パーティション３１７内のデータのいずれかが変更されたときにのみ、パーティション３１７内のデータを訂正するように使用される場合がある。あるいは、パーティション３１７内のデータのいずれかが変更されたとき、修復手順を使用することができる。パーティション３１７内のデータは、ハッカー攻撃またはメモリデバイス３０６の動作における技術的障害の結果として変更される可能性がある。修復手順はまた、暗号化基準が黄金基準３４４と一致しないことに応答して実行することができる。修復手順は、例えば、コントローラ３４５がパーティション３１７をパーティション３１７’に置き換えることを含むことができる。
秘密鍵３３３を伴う様々な前述の例では、秘密鍵３３３が直接使用された。しかしながら、いくつかの例では、秘密鍵３３３の代わりにセッション鍵を使用することができる。例えば、メモリシステム３０２のそれぞれの電源投入（例えば、リセット）時に開始することができるメモリシステム３０２のそれぞれの電源サイクル中、新しい（例えば、異なる）セッション鍵を使用することができる。セッション鍵は、例えば、暗号化構成要素３１４により、先行する電源サイクルの終了時に電源サイクルについて計算され得る。例えば、セッション鍵は、秘密鍵３３３と、先行する電源サイクルの終了時のＭＴＣとのＭＡＣとすることができる（例えば、セッション鍵＝ＭＡＣ（ＭＴＣ、秘密鍵））。あるいは、例えば、セッション鍵＝ＨＭＡＣ（ＭＴＣ、秘密鍵）である。
メモリデバイス３０６は、メモリデバイス識別子（ＩＤ）を有することができる。いくつかの例では、コントローラ３０４からのメモリデバイス認証コマンドに応答して、コントローラ３４５は、ＩＤを暗号化構成要素３１４に送信することができる。暗号化構成要素３１４は、暗号化コード（例えば、署名ＩＤ）を秘密鍵３３３とＩＤとのＭＡＣとして計算することができる（例えば、署名ＩＤ＝ＭＡＣ（秘密鍵、ＩＤ））。暗号化構成要素３１４は、署名ＩＤをコントローラ３４５に返すことができ、コントローラ３４５は、署名ＩＤをコントローラ３０４に送信することができる。コントローラ３０４は、署名ＩＤをメモリデバイス３０６の正しい署名ＩＤと比較することができ、その比較からメモリデバイスが本物であるかどうかを判定することができる。署名ＩＤが一致する場合、メモリデバイス３０６は本物である。そうでなければ、メモリデバイス３０６は本物ではなく、例えば、複製である可能性がある。
図５は、３０９のアレイ１０９（例えば、ＮＡＮＤアレイ）の一部とすることができる不揮発性メモリセルのブロック５８０（例えば、ＮＡＮＤブロック）の概略図である。いくつかの例では、ブロック５８０は、非セキュアなパーティション１１６もしくは３１６、またはセキュアなパーティション１１７もしくは３１７に対応することができる。
ブロック５８０は、直列に結合されたメモリセルのグループ（例えば、ＮＡＮＤストリング５８１－１～５８１－Ｉ）を含む。ＮＡＮＤストリング５８１－１～５８１－Ｉのそれぞれは、選択トランジスタ５８３と選択トランジスタ５８４との間に直列に結合されたメモリセル５８２－１～５８２－Ｊを含むことができる。ＮＡＮＤストリング５８１－１～５８１－Ｉは、選択トランジスタ５８４のゲートに共通に結合された選択線５８６にアクティブ化信号が印加されたことに応答して、各選択トランジスタ５８４によってデータ線５８５－１～５８５－Ｉ（例えば、ビット線）にそれぞれ選択的に結合することができる。ＮＡＮＤストリング５８１－１～５８１－Ｉは、選択トランジスタ５８３のゲートに共通に結合された選択線５８８にアクティブ化信号が印加されたことに応答して、各選択トランジスタ５８３によって共通ソース５８７に選択的に結合することができる。
アクセス線５９０－１～５９０－Ｊ（例えば、ワード線）は、それぞれ、メモリセル５８２－１～５８２－Ｊの制御ゲートに共通に結合ことができる。例えば、ＮＡＮＤストリング５８１－１～５８１－Ｎ内の共通の位置でのメモリセル５８２のグループは、各アクセス線５９０に共通に結合することができる。いくつかの例では、アクセス線に共通に結合されたメモリセルのグループは、メモリセルのページとすることができる。例えば、アクセス線５９０－１～５９０－Ｊにそれぞれ共通に結合されたＩ個のメモリセルの各グループは、メモリセルの各ページとすることができる。そのため、ブロック５８０内には、それぞれがＩ個のメモリセルを有するＪページのメモリセルが存在することができる。しかしながら、本開示は、そのように限定されず、アクセス線に共通に結合されたメモリセルの様々なグループ分けがページに対応することができる。いくつかの例では、データ構造２２５、２２５’または３２５’などのデータ構造は、ページ内に記憶させることができる。
ブロック５８０のメモリセル５８２の全ては、一般に、ブロック５８０がセキュアなパーティションまたは非セキュアなパーティションの一部であるかどうかに関係なく、消去プロセス中に消去できることに留意されたい。ブロック５８０がセキュアなパーティションの一部であるとき、ブロック５８０を、前述したように認証され得る、コントローラ３０４から受信したセキュアな消去コマンドに応答して消去することができる。ブロック５８０が非セキュアなパーティションの一部であるとき、ブロック５８０を、コントローラ３０４から受信した非セキュアな消去に応答して消去することができる。いくつかの例では、メモリセル５８２は、一度にページを書き込むか、または読み出すことができる。
メモリセル５８２のそれぞれは、とりわけフローティングゲートまたは電荷トラップ層などの電荷蓄積構造５９１、及び制御ゲート５９２を含むことができる。電荷蓄積構造３７８のプログラミングを通じたメモリセル３５８のＶｔの変化により、それぞれのセルのデータ状態を判定することができる。
メモリセル３５８は、セルあたり単一のビットを記憶することができるＳＬＣ、またはセルあたり２ビット、３レベルセル（ＴＬＣ）などのセルあたり３ビット、４レベルセル（ＱＬＣ）などのセルあたり４ビットなどといった、セルあたり複数ビットのＭＬＣとすることができる。パーティション１１７及び３１７は、ＳＬＣのブロックのみを含むことができるが、パーティション１１６または３１６は、ＳＬＣ及び／またはＭＬＣのブロックを含むことができることに留意されたい。
いくつかの例では、ブロック５８０は、三次元ＮＡＮＤメモリアレイなどの、三次元（３Ｄ）メモリアレイと称することができる積層型メモリアレイの一部とすることができる。積層型メモリアレイでは、ＮＡＮＤストリング５８１は、半導体構造（例えば、垂直方向の半導体ピラー）に隣接することができ、ＮＡＮＤストリング５８１内のメモリセル５８２は、異なるレベル（例えば、垂直方向のレベル）に存在することができる。メモリセルのページなどの、アクセス線５９０に共通に結合されたメモリセル５８２は、例えば、共通のレベルに存在することができ、メモリセルのティアと称されることが多い、メモリセルのレベルを形成し得る。
本開示の前述の詳細な説明では、本明細書の一部を構成する添付図面への参照がなされ、それらの図面では、本開示のいくつかの実施形態がどのように実施され得るかが一例として示される。これらの実施形態は、当業者が本開示の実施形態を実施することが可能となるように十分詳細に説明されており、本開示の範囲から逸脱することなく、他の実施形態が利用されてよいこと、ならびにプロセスの変更、電気的変更及び／または構造的変更がなされてよいことが理解されよう。
本明細書で使用される「いくつかの（ａ ｎｕｍｂｅｒ ｏｆ）もの」、または「多数の（ｑｕａｎｔｉｔｙ ｏｆ）もの」は、そのような１つ以上のものを指すことができる。例えば、いくつかのメモリセルまたは多数のメモリセルは、１つ以上のメモリセルを指すことができる。「複数の（ｐｌｕｒａｌｉｔｙ）もの」は、２つ以上を意図している。本明細書で使用されるように、用語「結合される（ｃｏｕｐｌｅｄ）」は、電気的に結合されること、直接結合されること、及び／または（例えば、直接の物理的接触によって）介在要素なしで直接接続されること、介在要素と間接的に結合及び／または接続されること、または無線で結合されることを含み得る。用語「結合される」は、さらに、（例えば、因果関係にあるように）相互に協働または相互作用する２つ以上の要素を含み得る。
本明細書では特定の実施形態が示され説明されたが、示される特定の実施形態は、同じ結果を達成するように意図された構成と置き換えられ得ることを、当業者は理解するであろう。本開示は、本開示のいくつかの実施形態の適合形態または変形形態を含むことを意図する。上記説明は限定的ではなく例示的に行われていることが理解されよう。上記実施形態の組み合わせ、及び本明細書で特に説明されていない他の実施形態は、上記説明を検討した当業者にとって明らかであろう。本開示のいくつかの実施形態の範囲は、上記の構造及び方法が使用される他の用途を含む。したがって、本開示のいくつかの実施形態の範囲は、添付の特許請求の範囲と、添付の特許請求の範囲に権利を与えられた内容と同等物の全範囲とを参照して、特定されるべきである。
前述の発明を実施するための形態では、本開示を簡素化する目的で、いくつかの特徴が単一の実施形態にまとめられている。本開示のこの方法は、本開示の開示された実施形態が、各請求項に明確に列挙された特徴より多くの特徴を使用する必要があるという意図を反映するものとして、解釈されるべきではない。むしろ、下記の特許請求の範囲が反映するように、発明の主題は、開示された単一の実施形態の全ての特徴よりも少ない特徴で存在する。したがって、以下の請求項は、本明細書によって発明を実施するための形態に組み込まれ、各請求項は、別個の実施形態として独立している。

Claims (23)

  1. 第１のエラー訂正コード構成要素を含むコントローラと、
    前記コントローラに結合されたメモリデバイスであって、前記メモリデバイスが、
    メモリセルのアレイと、
    前記アレイに結合され、前記アレイからのデータを訂正するように構成された第２のエラー訂正コード構成要素と、
    前記第２のエラー訂正コード構成要素に結合され、前記第２のエラー訂正コード構成要素から前記訂正されたデータを受信するように構成された暗号化構成要素と、を含む前記メモリデバイスと、
    を含む、装置。
  2. 前記第１のエラー訂正コード構成要素が、第１のエラー訂正コードを計算し、前記第１のエラー訂正コードを使用して前記アレイからの前記データを訂正するように構成され、
    前記第２のエラー訂正コード構成要素が、第２のエラー訂正コードを計算し、前記第２のエラー訂正コードを使用して前記アレイからの前記データを訂正するように構成される、請求項１に記載の装置。
  3. 前記暗号化構成要素が、前記受信したデータから第１の暗号化コードを計算するように構成され、
    前記メモリデバイスが、前記第１の暗号化コードを前記アレイ内に記憶された第２の暗号化コードと比較するように構成される、請求項１に記載の装置。
  4. 前記第１及び第２の暗号化コードが、前記アレイ内に記憶された秘密鍵に基づく、請求項３に記載の装置。
  5. 前記第１及び第２の暗号化コードが、第１及び第２の暗号化ハッシュである、請求項３に記載の装置。
  6. 前記コントローラが、前記メモリデバイスの外部にある外部コントローラであり、メモリインターフェースを介して前記メモリデバイスに結合され、ホストインターフェースを介してホストに結合され、
    前記メモリデバイスが内部コントローラを含む、請求項１～３のいずれか１項に記載の装置。
  7. 前記メモリデバイスが、前記内部コントローラに結合された単調カウンタを含み、
    前記内部コントローラが、前記単調カウンタからの単調カウントを第１のコントローラから受信したコマンドの単調カウントと比較して前記コマンドの鮮度を判定するように構成される、請求項６に記載の装置。
  8. 前記メモリデバイスが、前記内部コントローラに結合された物理複製困難関数構成要素を含む、請求項６に記載の装置。
  9. 前記暗号化構成要素が、
    ハッシュメッセージ認証コード構成要素に結合されたＳＨＡ構成要素と、
    前記ＳＨＡ構成要素及び前記ハッシュメッセージ認証コード構成要素に結合された制御ロジックと、を含む、請求項１～３のいずれか１項に記載の装置。
  10. 前記暗号化構成要素が、
    前記第２のエラー訂正コード構成要素を用いてデータを訂正せずに前記コントローラから前記データを受信し、
    前記データから暗号化コードを計算するように構成される、請求項１～３のいずれか１項に記載の装置。
  11. セキュアなパーティションに対応する部分を含むメモリセルのアレイと、
    前記アレイに結合されたバッファであって、データの複数の各セグメントを含むデータ構造を前記セキュアなパーティションから受信するように構成され、前記各セグメントのそれぞれが、各ユーザデータと、メモリデバイスの外部で計算された各第１のエラー訂正コードデータとを含む、前記バッファと、
    前記バッファに結合されたエラー訂正コード構成要素であって、前記バッファ内の前記データ構造から前記各ユーザデータを受信し、前記各ユーザデータから各第２のエラー訂正コードデータを計算し、前記各第２のエラー訂正コードデータを前記データ構造の前記各セグメントに追加するように構成された前記エラー訂正コード構成要素と、
    前記各第２のエラー訂正コードデータが前記データ構造の前記各セグメントに追加された後、前記バッファから前記セキュアなパーティションに前記データ構造を書き込むように構成されたコントローラと、
    前記第２のエラー訂正コード構成要素に結合された暗号化構成要素と、を含むメモリデバイスであって、
    前記エラー訂正コード構成要素が、前記各第２のエラー訂正コードデータを使用して前記各ユーザデータを訂正し、前記訂正された各ユーザデータを前記暗号化構成要素に送信するように構成される、
    前記メモリデバイス。
  12. 前記コントローラが、第１のコントローラであり、前記メモリデバイスが、前記第１のコントローラに結合されたコマンドユーザインターフェースをさらに含み、前記コマンドユーザインターフェースが、前記メモリデバイスの外部にある第２のコントローラからコマンドを受信したことに応答して前記第１のコントローラをアクティブ化するように構成される、請求項１１に記載のメモリデバイス。
  13. 前記第１のコントローラが、アクティブ化されたことに応答して、
    前記コマンドの鮮度を判定することと、
    前記コマンドが新しいと判定したことに応答して前記暗号化構成要素に署名を計算させることと、
    前記計算された署名を前記コマンド内の署名と比較することと、により、
    前記コマンドを認証するように構成される、請求項１２に記載のメモリデバイス。
  14. 前記計算された署名が、前記アレイ内に記憶された秘密鍵と、前記第１のコントローラから前記暗号化構成要素にて受信した前記コマンドのペイロードとに基づくハッシュメッセージ認証コードである、請求項１３に記載のメモリデバイス。
  15. 前記計算された署名が、鍵と、前記第１のコントローラから前記暗号化構成要素にて受信した前記コマンドのペイロードとに基づくハッシュメッセージ認証コードであり、
    前記鍵が、前記アレイ内に記憶された秘密鍵のメッセージ認証コード及び前記メモリデバイスの単調カウンタの単調カウントであるセッション鍵である、請求項１３に記載のメモリデバイス。
  16. メモリデバイスのメモリアレイからデータを読み出すこととであって、前記データが、ユーザデータと、前記ユーザデータから外部コントローラによって計算された第１のエラー訂正データと、前記ユーザデータから前記メモリデバイスのエラー訂正コード構成要素によって計算された第２のエラー訂正データとを含む、前記読み出すことと、
    前記エラー訂正コード構成要素により、前記第２のエラー訂正データを用いて前記ユーザデータを訂正することと、
    前記訂正されたユーザデータを前記エラー訂正コード構成要素から前記メモリデバイスの暗号化構成要素に送信することと、
    前記暗号化構成要素により、前記訂正されたユーザデータに対して暗号化動作を実行することと、
    を含む、方法。
  17. 前記ユーザデータを前記第２のエラー訂正データを用いて訂正する前に、
    前記メモリアレイから前記メモリデバイスのデータセレクタに前記データを送信することと、
    前記データセレクタにより、前記データから前記ユーザデータ及び前記第２のエラー訂正データを選択することと、
    前記ユーザデータ及び前記第２のエラー訂正データを前記データセレクタから前記エラー訂正コード構成要素に送信することと、をさらに含む、請求項１６に記載の方法。
  18. 前記暗号化構成要素により、前記訂正されたユーザデータに対して暗号化動作を実行することが、前記暗号化構成要素によって前記訂正されたデータから暗号化基準を計算することを含み、前記方法が、
    前記計算された暗号化基準を前記メモリアレイ内に記憶された黄金基準と比較することをさらに含む、請求項１６に記載の方法。
  19. 前記メモリアレイから前記データを読み出すことが、第１の論理パーティションに対応する前記メモリアレイの一部から前記データを読み出すことを含み、
    前記方法が、前記計算された暗号化基準が前記黄金基準と一致しないことに応答して、データの前記第１の論理パーティションをデータの第２の論理パーティションで置き換えることをさらに含む、請求項１８に記載の方法。
  20. 前記エラー訂正コード構成要素が、前記第２のエラー訂正データを用いて前記ユーザデータを訂正することに失敗したことに応答して、
    前記メモリデバイスの内部コントローラにより、前記メモリアレイから前記データを再度読み出すことと、
    前記エラー訂正コード構成要素により、前記再度読み出されたデータの前記ユーザデータを前記再度読み出されたデータの前記第２のエラー訂正データを用いて訂正することをさらに含む、請求項１６～１８のいずれか１項に記載の方法。
  21. 前記エラー訂正コード構成要素が、前記第２のエラー訂正データを用いて前記ユーザデータを訂正することに失敗したことに応答して、
    前記外部コントローラにより、前記アレイから前記データを読み出すことと、
    前記外部コントローラにより、前記外部コントローラによって読み出された前記データの前記ユーザデータを前記第１のエラー訂正データを用いて訂正することと、をさらに含む、請求項１６～１８のいずれか１項に記載の方法。
  22. 前記外部コントローラによって訂正された前記ユーザデータが、外部で訂正されたユーザデータであり、前記方法が、
    前記外部で訂正されたユーザデータを前記メモリデバイスの前記エラー訂正コード構成要素によって訂正せずに、前記外部で訂正されたユーザデータを前記暗号化構成要素に送信することをさらに含む、請求項２１に記載の方法。
  23. 前記外部コントローラから受信したコマンドの暗号化署名を、前記コマンドの前記暗号化署名を前記コマンド及び前記アレイ内に記憶された暗号化鍵から前記暗号化構成要素によって計算された暗号化署名と比較することによって検証することをさらに含む、請求項１６～１８のいずれか１項に記載の方法。
JP2021542320A 2019-01-23 2019-10-30 暗号化構成要素を備えたメモリデバイス Ceased JP2022523294A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/255,142 2019-01-23
US16/255,142 US11514174B2 (en) 2019-01-23 2019-01-23 Memory devices with cryptographic components
PCT/US2019/058812 WO2020154006A1 (en) 2019-01-23 2019-10-30 Memory devices with cryptographic components

Publications (1)

Publication Number Publication Date
JP2022523294A true JP2022523294A (ja) 2022-04-22

Family

ID=71608361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021542320A Ceased JP2022523294A (ja) 2019-01-23 2019-10-30 暗号化構成要素を備えたメモリデバイス

Country Status (7)

Country Link
US (2) US11514174B2 (ja)
EP (1) EP3915035A4 (ja)
JP (1) JP2022523294A (ja)
KR (1) KR20210107148A (ja)
CN (1) CN113348456B (ja)
TW (1) TWI738097B (ja)
WO (1) WO2020154006A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11514174B2 (en) * 2019-01-23 2022-11-29 Micron Technology, Inc. Memory devices with cryptographic components
US11237732B2 (en) * 2019-08-06 2022-02-01 Intel Corporation Method and apparatus to improve write bandwidth of a block-based multi-level cell nonvolatile memory
US11782610B2 (en) * 2020-01-30 2023-10-10 Seagate Technology Llc Write and compare only data storage
FR3118268B1 (fr) 2020-12-23 2024-01-12 St Microelectronics Sa Mémoire sécurisée
US20230057004A1 (en) * 2021-08-17 2023-02-23 Micron Technology, Inc. Secure Collection of Diagnostics Data about Integrated Circuit Memory Cells
US12007912B2 (en) * 2022-06-01 2024-06-11 Micron Technology, Inc. NAND page buffer based security operations

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011081776A (ja) * 2009-09-11 2011-04-21 Sony Corp 不揮発性メモリ装置、メモリコントローラ、およびメモリシステム
JP2012252557A (ja) * 2011-06-03 2012-12-20 Mega Chips Corp メモリコントローラ
JP2013545340A (ja) * 2010-10-04 2013-12-19 イントリンシツク・イー・デー・ベー・ベー 開始挙動が改善された物理的複製不可能関数
JP2014191372A (ja) * 2013-03-26 2014-10-06 Mega Chips Corp 不揮発性記憶システム、不揮発性記憶装置、メモリコントローラ、および、プログラム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU1265195A (en) 1993-12-06 1995-06-27 Telequip Corporation Secure computer memory card
AU2002229714A1 (en) 2002-01-18 2003-07-30 Mentor Graphics (Holdings) Ltd. System and method of clocking an ip core during a debugging operation
EP2506486A1 (en) 2004-02-23 2012-10-03 Lexar Media, Inc. Secure compact flash
KR100743253B1 (ko) 2006-04-11 2007-07-27 엠텍비젼 주식회사 코드 데이터 에러 정정 방법 및 장치
US7774684B2 (en) 2006-06-30 2010-08-10 Intel Corporation Reliability, availability, and serviceability in a memory device
US8184812B2 (en) 2009-06-03 2012-05-22 Freescale Semiconductor, Inc. Secure computing device with monotonic counter and method therefor
US8943313B2 (en) 2011-07-19 2015-01-27 Elwha Llc Fine-grained security in federated data sets
TWI596486B (zh) 2011-11-04 2017-08-21 群聯電子股份有限公司 記憶體儲存裝置、記憶體控制器及資料串傳送與識別方法
WO2013095387A1 (en) * 2011-12-20 2013-06-27 Intel Corporation Secure replay protected storage
CN104704768B (zh) 2012-10-04 2018-01-05 本质Id有限责任公司 用于从用作物理不可克隆功能的存储器中生成密码密钥的系统
US8996951B2 (en) 2012-11-15 2015-03-31 Elwha, Llc Error correction with non-volatile memory on an integrated circuit
US9367391B2 (en) * 2013-03-15 2016-06-14 Micron Technology, Inc. Error correction operations in a memory device
US9804979B2 (en) * 2014-12-29 2017-10-31 Sandisk Technologies Llc Ring bus architecture for use in a memory module
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
US10404478B2 (en) 2016-08-04 2019-09-03 Macronix International Co., Ltd. Physical unclonable function using divided threshold distributions in non-volatile memory
US10911229B2 (en) * 2016-08-04 2021-02-02 Macronix International Co., Ltd. Unchangeable physical unclonable function in non-volatile memory
KR102557993B1 (ko) * 2018-10-02 2023-07-20 삼성전자주식회사 메모리 이용 효율을 향상한 보안 처리기를 포함하는 시스템 온 칩, 메모리 시스템 및 시스템 온 칩의 동작방법
US11514174B2 (en) * 2019-01-23 2022-11-29 Micron Technology, Inc. Memory devices with cryptographic components

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011081776A (ja) * 2009-09-11 2011-04-21 Sony Corp 不揮発性メモリ装置、メモリコントローラ、およびメモリシステム
JP2013545340A (ja) * 2010-10-04 2013-12-19 イントリンシツク・イー・デー・ベー・ベー 開始挙動が改善された物理的複製不可能関数
JP2012252557A (ja) * 2011-06-03 2012-12-20 Mega Chips Corp メモリコントローラ
JP2014191372A (ja) * 2013-03-26 2014-10-06 Mega Chips Corp 不揮発性記憶システム、不揮発性記憶装置、メモリコントローラ、および、プログラム

Also Published As

Publication number Publication date
EP3915035A1 (en) 2021-12-01
CN113348456B (zh) 2024-10-22
US11514174B2 (en) 2022-11-29
US11868488B2 (en) 2024-01-09
TWI738097B (zh) 2021-09-01
TW202101215A (zh) 2021-01-01
CN113348456A (zh) 2021-09-03
EP3915035A4 (en) 2022-11-16
US20200233967A1 (en) 2020-07-23
US20230086754A1 (en) 2023-03-23
KR20210107148A (ko) 2021-08-31
WO2020154006A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
TWI738097B (zh) 具有密碼學組件的記憶體裝置
JP7101318B2 (ja) メモリ内のデータアテステーション
US11683155B2 (en) Validating data stored in memory using cryptographic hashes
US11669643B2 (en) Block chain based validation of memory commands
US11228443B2 (en) Using memory as a block in a block chain
WO2020197775A1 (en) Over-the-air update validation
US20220138114A1 (en) Using memory as a block in a block chain

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210917

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20230328