JP2013545340A - 開始挙動が改善された物理的複製不可能関数 - Google Patents
開始挙動が改善された物理的複製不可能関数 Download PDFInfo
- Publication number
- JP2013545340A JP2013545340A JP2013532128A JP2013532128A JP2013545340A JP 2013545340 A JP2013545340 A JP 2013545340A JP 2013532128 A JP2013532128 A JP 2013532128A JP 2013532128 A JP2013532128 A JP 2013532128A JP 2013545340 A JP2013545340 A JP 2013545340A
- Authority
- JP
- Japan
- Prior art keywords
- memory element
- puf
- electrophysical
- input
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 473
- 230000006870 function Effects 0.000 claims abstract description 85
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 230000006641 stabilisation Effects 0.000 claims abstract description 6
- 238000011105 stabilization Methods 0.000 claims abstract description 6
- 230000003712 anti-aging effect Effects 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 37
- 230000000704 physical effect Effects 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 11
- 230000001419 dependent effect Effects 0.000 claims description 6
- 238000009795 derivation Methods 0.000 claims description 5
- 230000010076 replication Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 18
- 230000002829 reductive effect Effects 0.000 abstract description 6
- 230000004044 response Effects 0.000 description 47
- 230000006399 behavior Effects 0.000 description 26
- 238000012937 correction Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 230000002441 reversible effect Effects 0.000 description 9
- 230000004913 activation Effects 0.000 description 8
- 238000001994 activation Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 230000003993 interaction Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000006880 cross-coupling reaction Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000739 chaotic effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- -1 oxide Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
- H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
- Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Software Systems (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Storage Device Security (AREA)
- Logic Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
物理的複製不可能関数(PUF)は、ある入力に対する関数の出力が、刺激として物理システムへの入力を提供すること、および刺激と物理システムとの間の相互作用の結果として生じる挙動を出力にマッピングすることによって得られるような方式で、物理システムとして実現される関数であり、ここで相互作用は予測不可能であり、物理システムへの物理的アクセスがなければ出力を得ることが不可能であって、物理システムを再生することが不可能となる程度に、物理システムの本質的にランダムな要素に依存している。好ましくは、PUFは評価もしやすい。実用のため、PUFは好ましくは製造コストが低い。
起動コードとしても知られるヘルパデータは、測定値と称されることもある、第一PUF応答、ならびに特定のデータ項目から作成されたデータであり、第一および第二PUF応答がわずかに異なっていたとしても、後に特定のデータ項目が第二PUF応答およびヘルパデータから正確に再構築されるようになっている。第一応答と比較したときの第二応答の差は「エラー」と称されてもよい。ヘルパデータは、第二応答のエラーを修正するという意味において、エラー修正データと見なされてもよい。ヘルパデータの機能は、単なるエラー修正以上のものにおよぶことができる。たとえば、第二応答のエラーの修正とともに、ヘルパデータは、たとえば鍵など、所定のデータ項目に応答をマッピングすることができる。第一応答は登録応答と称されてもよい。PUFが多入力を許容する場合には、第一および第二応答は同じ入力、すなわちチャレンジと見なされる。ヘルパデータはこのチャレンジに固有であり、このためヘルパデータを参照するときは、単一のチャレンジしかない、あるいは特定のチャレンジが選出されたと見なされる。
半導体メモリにおける応答パターンの生成は、起動信号の反復適用後の劣化に敏感であるかも知れない。この現象は、その開始値がPUF制御手段によって読み出された後に、適切なアンチエイジングパターンをメモリに書き込むことによって、遅延されるかも知れない。
レジスタをメモリ素子として使用すること、および電子PUFのPUFデータのソースとして機能することも、可能である。レジスタは、制御された書き込みを可能にするために、MUX(マルチプレクサ)を通じてそのD入力にその出力をフィードバックさせる。LD信号(ロード)がアクティブであるとき、入力は次のクロックエッジまたはラッチイネーブルにロードされ、あるいはこれはその現在の値を維持する。LD信号を非アクティブ状態に維持することによって、レジスタはPUFとして機能する。このように、D入力はフリップフロップまたはラッチのQ出力上に存在する信号をいつも受信する。クロックまたはイネーブル信号がINでの信号の値を切り替えたとしても、入力はフリップフロップまたはラッチにクロックされない。図6aおよび図6bに示されるレジスタのCLK信号を遮蔽することによって、そのPUF挙動が改善される。
110 メモリ素子
112、512 制御入力
114、514 データ入力
116、516 データ出力
118 データ線
120、220 PUF制御手段
122 ヘルパデータメモリ
124 PUF出力
126 再構築された読み出しを伝送するためのデータ線
130、530 クロック
142、542 タイマ
144 ANDゲート
146、546 制御入力線
150 アンチエイジング手段
152 アンチエイジングデータ線
154 MUX制御線
156、544 MUX
210、410、420、430 ラッチ
215 正電源電圧
230、240 NANDゲート
500 マスタスレーブ型フリップフロップ
510 第一Dラッチ
520 第二Dラッチ
540 チャレンジセレクタ
543 選択信号
700 線図
710 第一の期間
715 第一の期間の終点
720 第二の期間
725 第二の期間の終点
730 第三の期間
800 スマートカード
805 カード
810 集積回路
820 処理ユニット
822 メモリ
824 物理的複製不可能関数
826 通信素子
830 バス
900 電気物理的複製不可能関数を実行する方法
910 制御信号を受信しないように制御入力を遮蔽
920 メモリ素子に電力供給
930 メモリ素子を静定
940 メモリ素子の内容を読み出す
950 デジタル識別子を導出
960 アンチエイジングデータをメモリ素子に書き込む
Claims (19)
- メモリ素子の内容を読み出し、少なくとも部分的に前記内容からデジタル識別子を導出するためのPUF制御手段(120)に接続可能な半導体メモリ素子(110)を含む、電気物理的複製不可能関数(PUF)(100、200)であって、メモリ素子は、少なくとも2つの異なる安定状態になるように構成されているタイプのものであり、安定状態はメモリ素子の内容を表し、
メモリ素子は、
メモリ素子に電力供給し、メモリ素子を通電状態にするための電源入力と、
1つ以上の制御信号を受信するための制御入力(112)であって、制御信号はメモリ素子を少なくとも2つの異なる安定状態のうちの選択された1つに静定するように構成する、制御入力と、を含み、
メモリ素子は電源投入時に少なくとも2つの異なる安定状態のうちの1つになるよう構成されており、メモリ素子がなる特定の安定状態は、メモリ素子の少なくとも部分的にランダムな物理的特性に、少なくとも部分的に依存しており、
電源投入時にメモリ素子がなる特定の安定状態はまた、制御信号を受信する制御入力にも依存しており、
電気物理的複製不可能関数は、メモリ素子の電源投入を含んで少なくともメモリ素子の静定まで継続する期間の間、メモリ素子がなる特定の安定状態が依存する制御信号を受信しないように制御入力を遮蔽するための、遮蔽手段(142、144)をさらに含む、電気物理的複製不可能関数。 - メモリ素子が、メモリ素子が通電状態にあるときに少なくとも2つの異なる安定状態を可能にする複数の相互接続半導体ゲートを含み、メモリ素子の物理的な、少なくとも部分的にランダムな特性は、複数の相互接続半導体ゲートの少なくとも部分的にランダムな物理的特性を含む、請求項1に記載の電気物理的複製不可能関数(PUF)。
- 相互接続半導体ゲートが、交差結合ループ状に接続された少なくとも2つのゲートを含む、請求項2に記載の電気物理的複製不可能関数。
- 交差結合ループ状に接続された2つのゲートのうちの少なくとも1つが多入力ゲートである、請求項3に記載の電気物理的複製不可能関数。
- メモリ素子がラッチ、フリップフロップ、またはレジスタである、請求項4に記載の電気物理的複製不可能関数。
- 期間は少なくとも、PUF制御手段によるメモリ素子の内容の読み出しまで継続する、請求項1から5のいずれか一項に記載の電気物理的複製不可能関数(PUF)。
- デジタル識別子の導出が第一および第二タイプのデータに依存し、第一タイプのデータは事前に不揮発性メモリ(122)に確定的に記憶されており、第二タイプのデータはメモリ素子の少なくとも部分的にランダムな物理的特性に少なくとも部分的に依存しており、第二タイプのデータは遮蔽手段を有する請求項1で定義された1つ以上のメモリ素子からのみ読み出される、請求項1から6のいずれか一項に記載の電気物理的複製不可能関数。
- 遮蔽手段が制御入力を基準電圧線で接続するように構成されている、請求項1から7のいずれか一項に記載の電気物理的複製不可能関数(200)。
- メモリ素子が、設定制御入力およびリセット制御入力を有するラッチを含み、設定制御入力およびリセット制御入力は各々、電源投入時にラッチがなる安定状態への変化を防止するためにラッチが維持状態になるように、基準電圧線に接続されている、請求項8に記載の電気物理的複製不可能関数。
- 遮蔽手段がメモリ素子の電源投入とともに始まる期間にわたって遮蔽し、所定の期間に亘って継続するために、タイマを含む、請求項1から9のいずれか一項に記載の電気物理的複製不可能関数。
- 1つ以上の制御信号を受信するための制御入力がクロック入力を含み、メモリ素子の少なくとも一部はクロック入力での刻時受信時に起動され、遮蔽手段は刻時受信時からクロック入力を遮蔽するように構成されている、請求項1から10のいずれか一項に記載の電気物理的複製不可能関数。
- メモリ素子がゲートクロックを有するレジスタを含み、遮蔽手段はゲートクロックのゲート開閉を制御するように構成されている、請求項11に記載の電気物理的複製不可能関数。
- メモリ素子が2つの交差結合ループを含み、遮蔽手段は高基準電圧または低基準電圧にクロック入力を選択可能に接続することによってクロック入力を遮蔽するように構成されており、選択された電圧は2つの交差結合ループのうちの1つをさらに選択し、電源投入時にメモリ素子がなる特定の安定状態は、2つの交差結合ループのうちの選択されなかった方ではなく、2つの交差結合ループのうちの選択された方の、少なくとも部分的にランダムな物理的特性に依存する、請求項11に記載の電気物理的複製不可能関数(500)。
- 遮蔽手段が、少なくともメモリ素子の電源投入の完了まで継続する期間の間、メモリ素子がなる特定の安定状態が依存する制御信号を受信しないように制御入力を遮蔽する、ハードウェア遮蔽手段を含む、請求項1から13のいずれか一項に記載の電気物理的複製不可能関数。
- 遮蔽手段が、少なくともメモリ素子の静定からPUF制御手段によるメモリ素子の内容の読み出しまで継続する期間の間、遮蔽するためのソフトウェア遮蔽手段を含む、請求項14に記載の電気物理的複製不可能関数。
- 遮蔽手段が、メモリ素子が通電状態にある間少なくとも1つの制御信号を受信すると、メモリ素子が1つの安定状態からもう一方に変化できるようにすることによってメモリ素子への内容の書き込みを可能にするため、PUF制御手段によるメモリ素子の内容の読み出しの後にメモリ素子の遮蔽を停止するように構成されている、請求項1から15のいずれか一項に記載の電気物理的複製不可能関数。
- メモリ素子の内容の読み出しの後にアンチエイジングデータをメモリ素子に書き込むためのアンチエイジング手段を含む、請求項16に記載の電気物理的複製不可能関数。
- 遮蔽手段が、制御入力と基準電圧線との間に恒久的接続を含む、請求項8および9のいずれかに記載の電気物理的複製不可能関数。
- 半導体メモリ素子を含み、メモリ素子は少なくとも2つの異なる安定状態に構成可能なタイプのものであり、安定状態はメモリ素子の内容を表し、メモリ素子は1つ以上の制御信号を受信するための制御入力を含み、制御信号はメモリ素子を少なくとも2つの異なる安定状態のうちの選択された1つなるように構成する、電気物理的複製不可能関数(PUF)を動作する方法であって、
方法は、
メモリ素子に電力供給し、メモリ素子を通電状態にするステップであって、メモリ素子は電力供給時に少なくとも2つの異なる安定状態のうちの1つに静定され、
メモリ素子がなる特定の安定状態は、メモリ素子の少なくとも部分的にランダムな物理的特性に、少なくとも部分的に依存している、ステップと、
メモリ素子の内容を読み出すステップと、
少なくとも部分的に前記内容からデジタル識別子を導出するステップと、を含み、
電源投入時にメモリ素子がなる特定の安定状態はまた、制御信号を受信する制御入力にも依存しており、方法はさらに、
メモリ素子の電源投入を含んで少なくともメモリ素子の静定まで継続する期間の間、メモリ素子がなる特定の安定状態が依存する制御信号を受信しないように制御入力を遮蔽するステップをさらに含む、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP10186435.3 | 2010-10-04 | ||
EP10186435 | 2010-10-04 | ||
PCT/EP2011/066871 WO2012045627A1 (en) | 2010-10-04 | 2011-09-28 | Physical unclonable function with improved start-up behavior |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013545340A true JP2013545340A (ja) | 2013-12-19 |
JP5881715B2 JP5881715B2 (ja) | 2016-03-09 |
Family
ID=44719942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013532128A Active JP5881715B2 (ja) | 2010-10-04 | 2011-09-28 | 開始挙動が改善された物理的複製不可能関数 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8848477B2 (ja) |
EP (1) | EP2625640B1 (ja) |
JP (1) | JP5881715B2 (ja) |
KR (1) | KR101852115B1 (ja) |
WO (1) | WO2012045627A1 (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015525979A (ja) * | 2012-08-10 | 2015-09-07 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | セキュア・デバイスを製造する方法およびセキュア・デバイス |
EP3026672A1 (en) | 2014-11-21 | 2016-06-01 | Panasonic Intellectual Property Management Co., Ltd. | Tamper-resistant non-volatile memory device |
JP2017501637A (ja) * | 2014-01-02 | 2017-01-12 | テンセント・テクノロジー・(シェンジェン)・カンパニー・リミテッド | 署名検証方法、装置、およびシステム |
US9548113B2 (en) | 2014-11-21 | 2017-01-17 | Panasonic Intellectual Property Management Co., Ltd. | Tamper-resistant non-volatile memory device |
JP2017504267A (ja) * | 2014-01-22 | 2017-02-02 | クアルコム,インコーポレイテッド | セキュアブート中のキー抽出 |
US9653161B2 (en) | 2014-11-21 | 2017-05-16 | Panasonic Intellectual Property Management Co., Ltd. | Tamper-resistant non-volatile memory device comprising an arithmetic circuit that, in operation, calculates a binary reference value based on at least a part of the pieces of resistance value information, a read circuit that, in operation, selectively assigns, based on the binary reference value, one of two values to each of the pieces of resistance value information, and a write circuit that, in operation, performs a write operation corresponding to one of the two values among memory cells |
US9823899B2 (en) | 2015-06-18 | 2017-11-21 | Panasonic Intellectual Property Management Co., Ltd. | Random number processing device generating random numbers by using data read from non-volatile memory cells, and integrated circuit card |
JP2017228736A (ja) * | 2016-06-24 | 2017-12-28 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置、半導体装置の製造方法および固有情報の生成方法 |
US9892783B2 (en) | 2016-05-26 | 2018-02-13 | Panasonic Intellectual Property Management Co., Ltd. | Non-volatile memory device including memory cells having variable resistance values |
US9948471B2 (en) | 2015-06-18 | 2018-04-17 | Panasonic Intellectual Property Management Co., Ltd. | Tamper-resistant non-volatile memory device and integrated circuit card |
US10096359B2 (en) | 2016-05-27 | 2018-10-09 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile memory device having resistive memory cells including at least one resistive memory cell initial state |
JP2019145926A (ja) * | 2018-02-17 | 2019-08-29 | 渡辺 浩志 | チップウォレット |
US10574639B2 (en) | 2016-05-25 | 2020-02-25 | Panasonic Intellectual Property Management Co., Ltd. | Authentication apparatus utilizing physical characteristic |
KR20200050412A (ko) * | 2018-10-31 | 2020-05-11 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Puf 셀 어레이, 시스템, 및 그 제조 방법 |
JP2022523294A (ja) * | 2019-01-23 | 2022-04-22 | マイクロン テクノロジー,インク. | 暗号化構成要素を備えたメモリデバイス |
Families Citing this family (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7162035B1 (en) | 2000-05-24 | 2007-01-09 | Tracer Detection Technology Corp. | Authentication method and system |
US8171567B1 (en) | 2002-09-04 | 2012-05-01 | Tracer Detection Technology Corp. | Authentication method and system |
US7995196B1 (en) | 2008-04-23 | 2011-08-09 | Tracer Detection Technology Corp. | Authentication method and system |
ES2534403T3 (es) * | 2010-11-24 | 2015-04-22 | Intrinsic Id B.V. | Función física no clonable |
EP3118778B1 (en) * | 2011-03-31 | 2018-08-29 | ICTK Co., Ltd. | Apparatus and method for generating a digital value |
WO2013101085A1 (en) | 2011-12-29 | 2013-07-04 | Intel Corporation | Secure key storage using physically unclonable functions |
DE102012102254B4 (de) * | 2012-03-16 | 2020-09-24 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Rekonstruktion einer Bitfolge unter Vorkorrektur |
US8938069B2 (en) | 2012-06-05 | 2015-01-20 | Board Of Regents, The University Of Texas System | Physically unclonable functions based on non-linearity of sub-threshold operation |
US9742563B2 (en) * | 2012-09-28 | 2017-08-22 | Intel Corporation | Secure provisioning of secret keys during integrated circuit manufacturing |
US9279856B2 (en) * | 2012-10-22 | 2016-03-08 | Infineon Technologies Ag | Die, chip, method for driving a die or a chip and method for manufacturing a die or a chip |
JP6030925B2 (ja) * | 2012-11-12 | 2016-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及び情報処理システム |
US8938792B2 (en) | 2012-12-28 | 2015-01-20 | Intel Corporation | Device authentication using a physically unclonable functions based key generation system |
DE102013203415B4 (de) * | 2013-02-28 | 2016-02-11 | Siemens Aktiengesellschaft | Erstellen eines abgeleiteten Schlüssels aus einem kryptographischen Schlüssel mittels einer physikalisch nicht klonbaren Funktion |
US9367701B2 (en) * | 2013-03-08 | 2016-06-14 | Robert Bosch Gmbh | Systems and methods for maintaining integrity and secrecy in untrusted computing platforms |
JP6106043B2 (ja) * | 2013-07-25 | 2017-03-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US9343135B2 (en) | 2013-09-09 | 2016-05-17 | Qualcomm Incorporated | Physically unclonable function based on programming voltage of magnetoresistive random-access memory |
US9366718B2 (en) * | 2013-09-12 | 2016-06-14 | Cisco Technology Inc. | Detection of disassembly of multi-die chip assemblies |
US9992031B2 (en) * | 2013-09-27 | 2018-06-05 | Intel Corporation | Dark bits to reduce physically unclonable function error rates |
US9262256B2 (en) * | 2013-12-24 | 2016-02-16 | Intel Corporation | Using dark bits to reduce physical unclonable function (PUF) error rate without storing dark bits location |
US9577637B2 (en) | 2014-02-19 | 2017-02-21 | Altera Corporation | Stability-enhanced physically unclonable function circuitry |
US9202554B2 (en) | 2014-03-13 | 2015-12-01 | International Business Machines Corporation | Methods and circuits for generating physically unclonable function |
DE102014208210A1 (de) * | 2014-04-30 | 2015-11-19 | Siemens Aktiengesellschaft | Ableiten eines gerätespezifischen Wertes |
US10432409B2 (en) | 2014-05-05 | 2019-10-01 | Analog Devices, Inc. | Authentication system and device including physical unclonable function and threshold cryptography |
KR101593166B1 (ko) * | 2014-06-02 | 2016-02-15 | 한국전자통신연구원 | 물리적 복제 방지 함수의 오류를 방지하는 장치 및 그 방법 |
KR101566949B1 (ko) | 2014-06-30 | 2015-11-13 | 한국전자통신연구원 | 가변구조형 puf 장치 및 그의 동작 방법 |
WO2016018503A1 (en) * | 2014-07-30 | 2016-02-04 | University Of South Florida | Magnetic memory physically unclonable functions |
US9584329B1 (en) * | 2014-11-25 | 2017-02-28 | Xilinx, Inc. | Physically unclonable function and helper data indicating unstable bits |
KR102201642B1 (ko) | 2014-11-28 | 2021-01-13 | 삼성전자주식회사 | Puf 회로 및 그것의 키 등록 방법 |
US9501664B1 (en) * | 2014-12-15 | 2016-11-22 | Sandia Corporation | Method, apparatus and system to compensate for drift by physically unclonable function circuitry |
DE102015103640A1 (de) * | 2015-03-12 | 2016-09-15 | Universität Rostock | Vorrichtung umfassend logische Elemente |
US9515835B2 (en) * | 2015-03-24 | 2016-12-06 | Intel Corporation | Stable probing-resilient physically unclonable function (PUF) circuit |
US9722774B2 (en) | 2015-04-29 | 2017-08-01 | Samsung Electronics Co., Ltd. | Non-leaky helper data: extracting unique cryptographic key from noisy F-PUF fingerprint |
CN107924645B (zh) * | 2015-08-06 | 2021-06-25 | 本质Id有限责任公司 | 具有物理不可克隆功能的加密设备 |
US10325646B1 (en) * | 2015-09-15 | 2019-06-18 | Xilinx, Inc. | SRAM physically unclonable function (PUF) circuit and method |
WO2017084895A1 (en) | 2015-11-20 | 2017-05-26 | Intrinsic Id B.V. | Puf identifier assignment and testing method and device |
US10026648B2 (en) * | 2016-03-08 | 2018-07-17 | International Business Machines Corporation | FDSOI with on-chip physically unclonable function |
WO2018183572A1 (en) * | 2017-03-29 | 2018-10-04 | Board Of Regents, The University Of Texas System | Reducing amount of helper data in silicon physical unclonable functions via lossy compression without production-time error characterization |
US9947391B1 (en) | 2017-04-12 | 2018-04-17 | Nxp Usa, Inc. | SRAM based physically unclonable function and method for generating a PUF response |
US10425235B2 (en) * | 2017-06-02 | 2019-09-24 | Analog Devices, Inc. | Device and system with global tamper resistance |
US10958452B2 (en) * | 2017-06-06 | 2021-03-23 | Analog Devices, Inc. | System and device including reconfigurable physical unclonable functions and threshold cryptography |
EP3435586B1 (en) * | 2017-07-25 | 2019-08-07 | Intrinsic ID B.V. | Method to reduce aging of a cache memory |
KR102341266B1 (ko) | 2017-08-30 | 2021-12-20 | 삼성전자주식회사 | 물리적 복제방지 기능을 위한 집적 회로 및 이를 포함하는 장치 |
US10521616B2 (en) | 2017-11-08 | 2019-12-31 | Analog Devices, Inc. | Remote re-enrollment of physical unclonable functions |
US11309018B2 (en) * | 2018-01-18 | 2022-04-19 | Regents Of The University Of Minnesota | Stable memory cell identification for hardware security |
US11251959B2 (en) | 2018-07-09 | 2022-02-15 | Ares Technologies, Inc. | Method of manufacturing a secure computing hardware apparatus |
CN109283966B (zh) * | 2018-08-17 | 2020-11-10 | 维沃移动通信有限公司 | 一种时钟电路及终端 |
US11477039B2 (en) * | 2018-10-11 | 2022-10-18 | Arizona Board Of Regents On Behalf Of Northern Arizona University | Response-based cryptography using physical unclonable functions |
US10734047B1 (en) | 2019-01-29 | 2020-08-04 | Nxp Usa, Inc. | SRAM based physically unclonable function and method for generating a PUF response |
US11889001B2 (en) | 2019-03-19 | 2024-01-30 | United States Of America As Represented By The Secretary Of The Air Force | Optical interferometric-based physically unclonable function device |
US10574469B1 (en) | 2019-04-10 | 2020-02-25 | Nxp Usa, Inc. | Physically unclonable function and method for generating a digital code |
GB2613989B (en) * | 2019-05-15 | 2023-12-06 | Quantum Base Ltd | Alternative approach to the generation of a unique response to a challenge |
KR20200142337A (ko) | 2019-06-12 | 2020-12-22 | 삼성전자주식회사 | 물리적 복제 방지 기능 셀들을 포함하는 보안 장치 및 그것의 동작 방법 |
US11164648B2 (en) | 2019-06-18 | 2021-11-02 | Nxp Usa, Inc. | Glitch profiling in an integrated circuit |
US11056161B2 (en) | 2019-07-26 | 2021-07-06 | Nxp Usa, Inc. | Data processing system and method for generating a digital code with a physically unclonable function |
US11516028B2 (en) | 2019-12-24 | 2022-11-29 | CERA Licensing Limited | Temperature sensing physical unclonable function (PUF) authentication system |
GB201919297D0 (en) | 2019-12-24 | 2020-02-05 | Aronson Bill | Temperature sensing physical unclonable function (puf) authenication system |
CN114614987B (zh) * | 2020-12-03 | 2023-07-07 | 北京京东方技术开发有限公司 | 一种集成电路及其数字指纹生成电路、方法 |
US20210119812A1 (en) * | 2020-12-23 | 2021-04-22 | Intel Corporation | Time-based multi-dimensional key recreation mechanism using puf technologies |
TWI803351B (zh) * | 2022-06-14 | 2023-05-21 | 新唐科技股份有限公司 | 具有物理不可仿製功能的金鑰產生單元、金鑰產生器與電路系統 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002223155A (ja) * | 2001-01-25 | 2002-08-09 | Toshiba Corp | 半導体装置 |
WO2009128044A1 (en) * | 2008-04-17 | 2009-10-22 | Koninklijke Philips Electronics N.V. | Method of reducing the occurrence of burn-in due to negative bias temperature instability |
US20100177898A1 (en) * | 2007-06-14 | 2010-07-15 | Intrinsic Id Bv | Device and method for providing authentication |
EP2230793A2 (en) * | 2009-03-16 | 2010-09-22 | Technische Universität München | On-Chip Electric Waves: An Analog Circuit Approach to Physical Uncloneable Functions: PUF |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4279020A (en) * | 1978-08-18 | 1981-07-14 | Bell Telephone Laboratories, Incorporated | Power supply circuit for a data processor |
US5615162A (en) * | 1995-01-04 | 1997-03-25 | Texas Instruments Incorporated | Selective power to memory |
WO2004066296A1 (en) | 2003-01-24 | 2004-08-05 | Koninklijke Philips Electronics N.V. | Reliable storage medium access control method and device |
WO2006071380A2 (en) | 2004-11-12 | 2006-07-06 | Pufco, Inc. | Securely field configurable device |
EP1891770B1 (en) | 2005-06-01 | 2011-10-05 | Priv Id B.V. | Template renewal in helper data systems |
KR100763250B1 (ko) * | 2006-02-22 | 2007-10-04 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 전원전압 발생회로 |
KR100895065B1 (ko) * | 2007-03-26 | 2009-05-04 | 삼성전자주식회사 | 리페어 데이터의 신뢰성을 높일 수 있는 플래시 메모리장치 및 그것의 리페어 방법 |
US20110215829A1 (en) | 2007-08-22 | 2011-09-08 | Intrinsic Id B.V. | Identification of devices using physically unclonable functions |
-
2011
- 2011-09-28 US US13/877,656 patent/US8848477B2/en active Active
- 2011-09-28 WO PCT/EP2011/066871 patent/WO2012045627A1/en active Application Filing
- 2011-09-28 EP EP11761615.1A patent/EP2625640B1/en active Active
- 2011-09-28 KR KR1020137011721A patent/KR101852115B1/ko active IP Right Grant
- 2011-09-28 JP JP2013532128A patent/JP5881715B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002223155A (ja) * | 2001-01-25 | 2002-08-09 | Toshiba Corp | 半導体装置 |
US20100177898A1 (en) * | 2007-06-14 | 2010-07-15 | Intrinsic Id Bv | Device and method for providing authentication |
WO2009128044A1 (en) * | 2008-04-17 | 2009-10-22 | Koninklijke Philips Electronics N.V. | Method of reducing the occurrence of burn-in due to negative bias temperature instability |
EP2230793A2 (en) * | 2009-03-16 | 2010-09-22 | Technische Universität München | On-Chip Electric Waves: An Analog Circuit Approach to Physical Uncloneable Functions: PUF |
Non-Patent Citations (5)
Title |
---|
JPN6015051921; Guajardo, J. et al.: 'FPGA Intrinsic PUFs and Their Use for IP Protection' Lecture Notes in Computer Science Vol.4727, 2007, p.63-80 * |
JPN6015051922; Guajardo, J. et al.: 'Physical Unclonable Functions and Public-Key Crypto for FPGA IP Protection' . International Conference on Field Programmable Logic and Applications 2007 , 200708, p.189-195 * |
JPN6015051923; Kumar, S.S. et al.: 'Extended abstract: The butterfly PUF protecting IP on every FPGA' IEEE International Workshop on Hardware-Oriented Security and Trust 2008 , 200806, p.67-70 * |
JPN6015051925; Holcomb, D.E., Burleson, W.P. and Fu, K.: 'Power-up SRAM State as an Identifying Fingerprint and Source of True Random Numbers' IEEE Transactions on Computers Volume 58, Issue 9, 20081107, p.1198-1210 * |
JPN6015051927; Holcomb, D.E., Burleson, W.P. and Fu, K.: 'Initial SRAM state as a fingerprint and source of true random numbers for RFID tags' Proceedings of the Conference on RFID Security 2007 , 200707 * |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015525979A (ja) * | 2012-08-10 | 2015-09-07 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | セキュア・デバイスを製造する方法およびセキュア・デバイス |
JP2017501637A (ja) * | 2014-01-02 | 2017-01-12 | テンセント・テクノロジー・(シェンジェン)・カンパニー・リミテッド | 署名検証方法、装置、およびシステム |
JP2017504267A (ja) * | 2014-01-22 | 2017-02-02 | クアルコム,インコーポレイテッド | セキュアブート中のキー抽出 |
EP3026672A1 (en) | 2014-11-21 | 2016-06-01 | Panasonic Intellectual Property Management Co., Ltd. | Tamper-resistant non-volatile memory device |
US9536581B2 (en) | 2014-11-21 | 2017-01-03 | Panasonic Intellectual Property Management Co., Ltd. | Tamper-resistant non-volatile memory device |
US9548113B2 (en) | 2014-11-21 | 2017-01-17 | Panasonic Intellectual Property Management Co., Ltd. | Tamper-resistant non-volatile memory device |
US9653161B2 (en) | 2014-11-21 | 2017-05-16 | Panasonic Intellectual Property Management Co., Ltd. | Tamper-resistant non-volatile memory device comprising an arithmetic circuit that, in operation, calculates a binary reference value based on at least a part of the pieces of resistance value information, a read circuit that, in operation, selectively assigns, based on the binary reference value, one of two values to each of the pieces of resistance value information, and a write circuit that, in operation, performs a write operation corresponding to one of the two values among memory cells |
US9948471B2 (en) | 2015-06-18 | 2018-04-17 | Panasonic Intellectual Property Management Co., Ltd. | Tamper-resistant non-volatile memory device and integrated circuit card |
US9823899B2 (en) | 2015-06-18 | 2017-11-21 | Panasonic Intellectual Property Management Co., Ltd. | Random number processing device generating random numbers by using data read from non-volatile memory cells, and integrated circuit card |
US10574639B2 (en) | 2016-05-25 | 2020-02-25 | Panasonic Intellectual Property Management Co., Ltd. | Authentication apparatus utilizing physical characteristic |
US9892783B2 (en) | 2016-05-26 | 2018-02-13 | Panasonic Intellectual Property Management Co., Ltd. | Non-volatile memory device including memory cells having variable resistance values |
US10096359B2 (en) | 2016-05-27 | 2018-10-09 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile memory device having resistive memory cells including at least one resistive memory cell initial state |
US10242950B2 (en) | 2016-06-24 | 2019-03-26 | Winbond Electronics Corp. | Semiconductor device, method of manufacturing the same and generation method of unique information |
JP2017228736A (ja) * | 2016-06-24 | 2017-12-28 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置、半導体装置の製造方法および固有情報の生成方法 |
JP2019145926A (ja) * | 2018-02-17 | 2019-08-29 | 渡辺 浩志 | チップウォレット |
KR20200050412A (ko) * | 2018-10-31 | 2020-05-11 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Puf 셀 어레이, 시스템, 및 그 제조 방법 |
TWI741399B (zh) * | 2018-10-31 | 2021-10-01 | 台灣積體電路製造股份有限公司 | 物理不可複製功能單元陣列、製造其之系統及方法 |
KR102324594B1 (ko) * | 2018-10-31 | 2021-11-12 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Puf 셀 어레이, 시스템, 및 그 제조 방법 |
US11461525B2 (en) | 2018-10-31 | 2022-10-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | PUF cell array, system and method of manufacturing same |
US11727182B2 (en) | 2018-10-31 | 2023-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | PUF cell array, system and method of manufacturing same |
JP2022523294A (ja) * | 2019-01-23 | 2022-04-22 | マイクロン テクノロジー,インク. | 暗号化構成要素を備えたメモリデバイス |
US11514174B2 (en) | 2019-01-23 | 2022-11-29 | Micron Technology, Inc. | Memory devices with cryptographic components |
US11868488B2 (en) | 2019-01-23 | 2024-01-09 | Micron Technology, Inc. | Memory devices with cryptographic components |
Also Published As
Publication number | Publication date |
---|---|
EP2625640A1 (en) | 2013-08-14 |
WO2012045627A1 (en) | 2012-04-12 |
US8848477B2 (en) | 2014-09-30 |
US20130194886A1 (en) | 2013-08-01 |
JP5881715B2 (ja) | 2016-03-09 |
KR101852115B1 (ko) | 2018-04-25 |
EP2625640B1 (en) | 2018-08-01 |
KR20140002638A (ko) | 2014-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5881715B2 (ja) | 開始挙動が改善された物理的複製不可能関数 | |
Alioto | Trends in hardware security: From basics to ASICs | |
US9350330B2 (en) | Physical unclonable function | |
Garg et al. | Design of SRAM PUF with improved uniformity and reliability utilizing device aging effect | |
US11495300B2 (en) | Method and apparatus for PUF generator characterization | |
EP2191410B1 (en) | Identification of devices using physically unclonable functions | |
Eichhorn et al. | Logically reconfigurable PUFs: Memory-based secure key storage | |
Ghosh | Spintronics and security: Prospects, vulnerabilities, attack models, and preventions | |
EP3264673B1 (en) | Method for performing multiple enrollments of a physically uncloneable function | |
CN104252881B (zh) | 半导体集成电路及系统 | |
CN110892673A (zh) | 安全硬件签名以及相关方法和应用 | |
US20150143130A1 (en) | Integrated circuit provisioning using physical unclonable function | |
CN108063664B (zh) | 基于配置的密码密钥生成系统 | |
JP7005576B2 (ja) | 小型オーバーヘッドランダムプリチャージを使用してサイドチャネル攻撃を防犯する電子デバイス | |
Zalivaka et al. | Design and implementation of high-quality physical unclonable functions for hardware-oriented cryptography | |
Uddin et al. | Memristor crossbar PUF based lightweight hardware security for IoT | |
Cicek et al. | A new read–write collision-based SRAM PUF implemented on Xilinx FPGAs | |
Roelke et al. | Controlling the reliability of SRAM PUFs with directed NBTI aging and recovery | |
Mahmod et al. | Invisible bits: hiding secret messages in sram’s analog domain | |
Usmani | Applications Of Physical Unclonable Functions on ASICS and FPGAs | |
Suresh et al. | Spic-sram puf intergrated chip based software licensing model | |
Li et al. | Enhancing tpm security by integrating sram pufs technology | |
Balasubramanian | An Improved Public Unclonable Function Design for Xilinx FPGAs for Hardware Security Applications | |
Mahmod | The Art of SRAM Security: Tactics for Remanence-based Attack and Strategies for Defense | |
Zeitouni | Hardware entangled security primitives: attacks and defenses |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5881715 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |