JP7101318B2 - メモリ内のデータアテステーション - Google Patents
メモリ内のデータアテステーション Download PDFInfo
- Publication number
- JP7101318B2 JP7101318B2 JP2021557310A JP2021557310A JP7101318B2 JP 7101318 B2 JP7101318 B2 JP 7101318B2 JP 2021557310 A JP2021557310 A JP 2021557310A JP 2021557310 A JP2021557310 A JP 2021557310A JP 7101318 B2 JP7101318 B2 JP 7101318B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- power
- host
- cryptographic hash
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/062—Securing storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
- H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3247—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3263—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving certificates, e.g. public key certificate [PKC] or attribute certificate [AC]; Public key infrastructure [PKI] arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/50—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using hash chains, e.g. blockchains or hash trees
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
KL1=KDF[Fs(s),ハッシュ(「不変の情報」)]
ここで、KL1は、外部の公開キーであり、KDF(たとえば、National Institute of Standards and Technology(NIST)のSpecial Publication 800-108に規定されるKDF)はキー導出関数(たとえば、HMAC-SHA256)であり、Fs(s)は、デバイスのシークレット558である。FDS552は、以下を実施することによって判定され得る。
FDS=HMAC-SHA256[Fs(s),SHA256(「不変の情報」)]
同様に、メモリデバイス406は、矢印456によって示すように、ホスト402にデータを伝達することができる。
Claims (17)
- 装置であって、
メモリと、
回路構成であって、
前記装置の電源をオフにするコマンドを受領するか、ホストからのコマンドを受領することなく特定の期間が経過したことに応じて前記ホストがアイドリング状態であることを検出することと、
前記装置の電源をオフにする前記コマンドを受領するか、前記ホストがアイドリング状態であることを検出することに応じて、ランタイム暗号学的ハッシュを生成することと、
前記装置の電源をオフにする前記コマンドを受領するか、前記ホストがアイドリング状態であることを検出することに応じて、前記ランタイム暗号学的ハッシュをゴールデン暗号学的ハッシュと比較することであって、前記ゴールデン暗号学的ハッシュは、本物であることが証明され、再現防止プロテクトがされたコマンドを使用して生成され、前記メモリの一部に貯蔵されている、前記比較することと、
を行うように構成された、前記回路構成と、を備えている、前記装置。 - 前記回路構成が、前記メモリの前記一部に貯蔵されたデータを読み取ること、及び、前記データをハッシュ化するためにハッシュ関数を使用することにより、前記ランタイム暗号学的ハッシュを生成するように構成されている、請求項1に記載の装置。
- メモリ内のデータアテステーション方法であって、
前記メモリの電源をオフにするコマンドを受領するか、ホストからのコマンドを受領することなく特定の期間が経過したことに応じて前記ホストがアイドリング状態であることを検出することと、
前記メモリの電源をオフにする前記コマンドを受領するか、前記ホストがアイドリング状態であることを検出することに応じて、ランタイム暗号学的ハッシュを生成することと、
前記メモリの電源をオフにする前記コマンドを受領するか、前記ホストがアイドリング状態であることを検出することに応じて、前記ランタイム暗号学的ハッシュがゴールデン暗号学的ハッシュに等しいかを判定することであって、前記ゴールデン暗号学的ハッシュは、本物であることが証明され、再現防止プロテクトがされたコマンドを使用して生成され、前記メモリの一部に貯蔵されている、前記判定することと、
前記ランタイム暗号学的ハッシュと前記ゴールデン暗号学的ハッシュとが等しいことに応じて、電源オフカウンタをインクリメントすることと、を含む、前記方法。 - 前記メモリの前記一部を、前記電源オフカウンタのインクリメントに応じて、前記メモリの電源をオフにする前に、リードオンリーモードに設定することをさらに含む、請求項3に記載の方法。
- 前記メモリの電源をオンにすることをさらに含む、請求項4に記載の方法。
- 前記メモリの電源をオンにすることに応じて電源オンカウンタをインクリメントすることをさらに含む、請求項5に記載の方法。
- 前記電源オンカウンタのインクリメントに応じて、前記電源オンカウンタが前記電源オフカウンタに等しいかを判定することをさらに含む、請求項6に記載の方法。
- 前記電源オンカウンタと前記電源オフカウンタとが等しいことに応じて、前記メモリの前記一部を読取り及び書込みモードに設定することをさらに含む、請求項7に記載の方法。
- 前記電源オンカウンタと前記電源オフカウンタとが異なっていることに応じて、エラーフラグを提供することをさらに含む、請求項8に記載の方法。
- メモリ内のデータアテステーション方法であって、
ホストからのコマンドを受領することなく特定の期間が経過したことに応じて前記ホストがアイドリング状態であることを検出するか、前記メモリの電源をオフにするコマンドを受領することと、
前記ホストがアイドリング状態であることを検出するか、前記メモリの電源をオフにする前記コマンドを受領することに応じて、前記ホストに結合されたメモリの一部に貯蔵されたデータからランタイム暗号学的ハッシュを生成することと、
前記ホストがアイドリング状態であることを検出するか、前記メモリの電源をオフにする前記コマンドを受領することに応じて、前記ランタイム暗号学的ハッシュをゴールデン暗号学的ハッシュと比較することであって、前記ゴールデン暗号学的ハッシュは、本物であることが証明され、再現防止プロテクトがされたコマンドを使用して生成され、前記メモリの前記一部に貯蔵されている、前記比較することと、を含む、前記方法。 - 前記メモリの前記一部に貯蔵された前記データの前記ゴールデン暗号学的ハッシュが、SHA-256の暗号学的ハッシュを含む、請求項10に記載の方法。
- 前記ランタイム暗号学的ハッシュと前記ゴールデン暗号学的ハッシュとが等しいことに応じて、認証フラグを引き起こすことをさらに含む、請求項10に記載の方法。
- 前記メモリの電源をオンにすることをさらに含む、請求項10に記載の方法。
- 前記メモリの電源をオンにすることに応じて、前記認証フラグを消去することをさらに含む、請求項12に記載の方法。
- ホストと、
メモリと、
回路構成であって、
前記ホストからのコマンドを受領することなく特定の期間が経過したことに応じて前記ホストがアイドリング状態であることを検出するか、前記メモリの電源をオフにするコマンドを受領することと、
前記ホストがアイドリング状態であることを検出するか、前記メモリの電源をオフにする前記コマンドを受領することに応じて、前記メモリの一部に貯蔵されたデータを読み取ること、及び、前記データをハッシュ化するためにハッシュ関数を使用することにより、ランタイム暗号学的ハッシュを生成することと、
前記ランタイム暗号学的ハッシュの生成に応じて前記ランタイム暗号学的ハッシュをゴールデン暗号学的ハッシュと比較することであって、前記ゴールデン暗号学的ハッシュは、本物であることが証明され、再現防止プロテクトがされたコマンドを使用して生成され、前記メモリの前記一部に貯蔵されている、前記比較することと、
をするように構成された前記回路構成と、を備えたシステム。 - 前記回路構成は、前記ゴールデン暗号学的ハッシュと前記ランタイム暗号学的ハッシュとが等しいことに応じて、認証フラグを引き起こすように構成されている、請求項15に記載のシステム。
- 前記システムの電源をオフにする前に、前記メモリの前記一部への書込操作に応じて、前記認証フラグが除去される、請求項16に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/362,916 US11163912B2 (en) | 2019-03-25 | 2019-03-25 | Data attestation in memory |
US16/362,916 | 2019-03-25 | ||
PCT/US2020/022943 WO2020197824A1 (en) | 2019-03-25 | 2020-03-16 | Data attestation in memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022519926A JP2022519926A (ja) | 2022-03-25 |
JP7101318B2 true JP7101318B2 (ja) | 2022-07-14 |
Family
ID=72606188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021557310A Active JP7101318B2 (ja) | 2019-03-25 | 2020-03-16 | メモリ内のデータアテステーション |
Country Status (6)
Country | Link |
---|---|
US (2) | US11163912B2 (ja) |
EP (1) | EP3948551A4 (ja) |
JP (1) | JP7101318B2 (ja) |
KR (1) | KR20210132723A (ja) |
CN (1) | CN113841129A (ja) |
WO (1) | WO2020197824A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12001557B2 (en) * | 2019-12-31 | 2024-06-04 | Renesas Electronics America Inc. | Method and system for continuously verifying integrity of secure instructions during runtime |
US11782610B2 (en) * | 2020-01-30 | 2023-10-10 | Seagate Technology Llc | Write and compare only data storage |
US20210397363A1 (en) * | 2020-06-17 | 2021-12-23 | Micron Technology, Inc. | Operational monitoring for memory devices |
US20220200807A1 (en) * | 2020-12-17 | 2022-06-23 | Nxp B.V. | Device attestation |
US11455388B1 (en) * | 2021-04-26 | 2022-09-27 | Weeve.Network | System and method for end-to-end data trust management with real-time attestation |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010257340A (ja) | 2009-04-27 | 2010-11-11 | Toshiba Corp | 情報処理装置、情報処理方法及びプログラム |
US20140359239A1 (en) | 2011-12-29 | 2014-12-04 | Radhakrishna Hiremane | Apparatus for hardware accelerated runtime integrity measurement |
JP2015055898A (ja) | 2013-09-10 | 2015-03-23 | 富士通セミコンダクター株式会社 | セキュアブート方法、半導体装置、及び、セキュアブートプログラム |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6026293A (en) * | 1996-09-05 | 2000-02-15 | Ericsson Inc. | System for preventing electronic memory tampering |
US20020147918A1 (en) * | 2001-04-05 | 2002-10-10 | Osthoff Harro R. | System and method for securing information in memory |
US8112618B2 (en) | 2004-04-08 | 2012-02-07 | Texas Instruments Incorporated | Less-secure processors, integrated circuits, wireless communications apparatus, methods and processes of making |
JP5085287B2 (ja) | 2007-11-21 | 2012-11-28 | 株式会社リコー | 情報処理装置、正当性検証方法および正当性検証プログラム |
WO2010019916A1 (en) | 2008-08-14 | 2010-02-18 | The Trustees Of Princeton University | Hardware trust anchors in sp-enabled processors |
US8738932B2 (en) | 2009-01-16 | 2014-05-27 | Teleputers, Llc | System and method for processor-based security |
US8510569B2 (en) * | 2009-12-16 | 2013-08-13 | Intel Corporation | Providing integrity verification and attestation in a hidden execution environment |
TW201241618A (en) * | 2011-04-13 | 2012-10-16 | Hon Hai Prec Ind Co Ltd | Apparatus and method for testing turn on/off of hard disk array |
CN103034594A (zh) * | 2011-09-30 | 2013-04-10 | 群联电子股份有限公司 | 存储器储存装置及其存储器控制器与密码验证方法 |
US9286205B2 (en) * | 2011-12-20 | 2016-03-15 | Intel Corporation | Apparatus and method for phase change memory drift management |
US9424200B2 (en) | 2013-03-15 | 2016-08-23 | Freescale Semiconductor, Inc. | Continuous run-time integrity checking for virtual memory |
FR3006768B1 (fr) * | 2013-06-06 | 2017-05-26 | Continental Automotive France | Procede de surveillance d'un organe fonctionnel d'un vehicule automobile |
US9552384B2 (en) | 2015-06-19 | 2017-01-24 | HGST Netherlands B.V. | Apparatus and method for single pass entropy detection on data transfer |
US10108557B2 (en) * | 2015-06-25 | 2018-10-23 | Intel Corporation | Technologies for memory confidentiality, integrity, and replay protection |
US10382410B2 (en) * | 2016-01-12 | 2019-08-13 | Advanced Micro Devices, Inc. | Memory operation encryption |
US10860745B2 (en) | 2016-03-08 | 2020-12-08 | Hewlett-Packard Development Company, L.P. | Securing data |
GB2554940B (en) * | 2016-10-14 | 2020-03-04 | Imagination Tech Ltd | Out-of-bounds recovery circuit |
-
2019
- 2019-03-25 US US16/362,916 patent/US11163912B2/en active Active
-
2020
- 2020-03-16 EP EP20780016.0A patent/EP3948551A4/en not_active Withdrawn
- 2020-03-16 CN CN202080029448.XA patent/CN113841129A/zh active Pending
- 2020-03-16 KR KR1020217033938A patent/KR20210132723A/ko not_active Application Discontinuation
- 2020-03-16 WO PCT/US2020/022943 patent/WO2020197824A1/en unknown
- 2020-03-16 JP JP2021557310A patent/JP7101318B2/ja active Active
-
2021
- 2021-11-01 US US17/516,384 patent/US11960632B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010257340A (ja) | 2009-04-27 | 2010-11-11 | Toshiba Corp | 情報処理装置、情報処理方法及びプログラム |
US20140359239A1 (en) | 2011-12-29 | 2014-12-04 | Radhakrishna Hiremane | Apparatus for hardware accelerated runtime integrity measurement |
JP2015055898A (ja) | 2013-09-10 | 2015-03-23 | 富士通セミコンダクター株式会社 | セキュアブート方法、半導体装置、及び、セキュアブートプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2022519926A (ja) | 2022-03-25 |
KR20210132723A (ko) | 2021-11-04 |
WO2020197824A1 (en) | 2020-10-01 |
US20200311314A1 (en) | 2020-10-01 |
US20220058293A1 (en) | 2022-02-24 |
US11163912B2 (en) | 2021-11-02 |
CN113841129A (zh) | 2021-12-24 |
EP3948551A4 (en) | 2022-12-21 |
US11960632B2 (en) | 2024-04-16 |
EP3948551A1 (en) | 2022-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7101318B2 (ja) | メモリ内のデータアテステーション | |
US11683155B2 (en) | Validating data stored in memory using cryptographic hashes | |
CN113632084B (zh) | 运行时代码执行验证方法、设备及系统 | |
JP2022523294A (ja) | 暗号化構成要素を備えたメモリデバイス | |
US11669643B2 (en) | Block chain based validation of memory commands | |
JP2022527759A (ja) | 車両の電子制御ユニットの検証 | |
US11228443B2 (en) | Using memory as a block in a block chain | |
JP2022527904A (ja) | 無線更新の有効性確認 | |
US20220138114A1 (en) | Using memory as a block in a block chain |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211122 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211122 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20211122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7101318 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |