KR20210132723A - 메모리에서의 데이터 증명 - Google Patents

메모리에서의 데이터 증명 Download PDF

Info

Publication number
KR20210132723A
KR20210132723A KR1020217033938A KR20217033938A KR20210132723A KR 20210132723 A KR20210132723 A KR 20210132723A KR 1020217033938 A KR1020217033938 A KR 1020217033938A KR 20217033938 A KR20217033938 A KR 20217033938A KR 20210132723 A KR20210132723 A KR 20210132723A
Authority
KR
South Korea
Prior art keywords
memory
cryptographic hash
data
power
host
Prior art date
Application number
KR1020217033938A
Other languages
English (en)
Inventor
알베르토 트로이아
안토니노 몬델로
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20210132723A publication Critical patent/KR20210132723A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3247—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3263—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving certificates, e.g. public key certificate [PKC] or attribute certificate [AC]; Public key infrastructure [PKI] arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/50—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using hash chains, e.g. blockchains or hash trees
    • H04L2209/38—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 개시는 메모리에서의 데이터 증명을 위한 장치들, 방법들, 및 시스템들을 포함한다. 실시예는 메모리, 및 회로부를 포함하며, 회로부는 장치의 파워 오프를 검출하도록, 런타임 암호 해시를 생성하도록, 그리고 파워 오프를 검출하는 것에 응답하여 런타임 암호 해시를 암호 해시 - 암호 해시는 메모리의 일 부분에 저장됨 - 와 비교하도록 구성된다.

Description

메모리에서의 데이터 증명
본 개시는 일반적으로 반도체 메모리 및 방법들, 그리고 보다 구체적으로는 메모리에서의 데이터 증명에 관한 것이다.
메모리 디바이스들은 통상적으로 컴퓨터들 또는 다른 전자 디바이스들에서 내부, 반도체, 집적 회로들 및/또는 외부 이동식 디바이스들로서 제공된다. 휘발성 및 비휘발성 메모리를 포함하여 메모리의 많은 상이한 유형들이 있다. 휘발성 메모리는 자신의 데이터를 유지하는데 전력을 필요로 할 수 있고 다른 것들 중에서도, 랜덤 액세스 메모리(RAM), 동적 랜덤 액세스 메모리(DRAM), 및 동기식 동적 랜덤 액세스 메모리(SDRAM)를 포함할 수 있다. 비휘발성 메모리는 전력이 공급되지 않을 때 저장된 데이터를 유지함으로써 영구적인 데이터를 제공할 수 있고, 다른 것들 중에서도, NAND 플래시 메모리, NOR 플래시 메모리, 판독 전용 메모리(ROM), 및 저항 가변 메모리, 이를테면 상 변화 랜덤 액세스 메모리(PCRAM), 저항성 랜덤 액세스 메모리(RRAM), 및 자기 랜덤 액세스 메모리(MRAM)를 포함할 수 있다.
메모리 디바이스들은 함께 조합되어 고체 상태 드라이브(SSD), 내장형 멀티미디어카드(e.MMC), 및/또는 유니버셜 플래시 스토리지(UFS)를 형성할 수 있다. SSD, e.MMC, 및/또는 UFS 디바이스는 다양한 다른 유형들의 비휘발성 및 휘발성 메모리 중에서도, 비휘발성 메모리(예를 들어, NAND 플래시 메모리 및/또는 NOR 플래시 메모리)를 포함할 수 있고/거나, 휘발성 메모리(예를 들어, DRAM 및/또는 SRAM)를 포함할 수 있다. 비휘발성 메모리는 다른 것들 중에서도, 개인용 컴퓨터들, 휴대용 메모리 스틱들, 디지털 카메라들, 휴대 전화들, 휴대용 음악 플레이어들 이를테면 MP3 플레이어들, 영화 플레이어들과 같은 광범위한 전자 애플리케이션들에서 사용될 수 있다.
플래시 메모리 디바이스들은 예를 들어, 플로팅 게이트와 같은 전하 저장 구조체에 데이터를 저장하는 메모리 셀들을 포함할 수 있다. 플래시 메모리 디바이스들은 통상적으로 메모리 밀도를 높이고, 신뢰성을 높이며, 전력 소비를 낮출 수 있는 1-트랜지스터 메모리 셀을 사용한다. 저항 가변 메모리 디바이스들은 저장 요소(예를 들어, 가변 저항을 갖는 저항성 메모리 요소)의 전하 레벨에 기초하여 데이터를 저장할 수 있는 저항성 메모리 셀들을 포함할 수 있다.
메모리 셀들은 어레이들로 배열될 수 있고, 어레이 아키텍처에서의 메모리 셀들은 타겟(예를 들어, 요구된) 상태로 프로그래밍될 수 있다. 예를 들어, 플래시 메모리 셀을 특정 데이터 상태로 프로그래밍하기 위해 전하가 셀의 전하 저장 구조체(예를 들어, 플로팅 게이트) 상에 배치되거나 이것에서 제거될 수 있다. 셀의 전하 저장 구조체 상의 저장된 전하는 셀의 문턱 전압(Vt)을 나타낼 수 있다. 셀의 전하 저장 구조체 상의 저장된 전하(예를 들어, Vt)를 감지함으로써 플래시 메모리 셀의 상태가 결정될 수 있다.
메모리 디바이스들은 특히 파워 온될 시 특정 기능들을 수행할 수 있다. 일부 메모리 디바이스들은 예를 들어, 파워 온될 때 데이터 무결성을 검사(예를 들어, 데이터 증명)하도록 프로그래밍될 수 있다. 데이터 증명은 사용자가 디바이스를 사용하기 위해 준비하는 데 걸리는 시간을 증가시킬 수 있다. 이러한 레이턴시는 사용자의 경험에 부정적인 영향을 미칠 수 있다.
도 1은 본 개시의 실시예에 따른 다수의 물리적 블록들을 갖는 메모리 어레이의 일 부분의 도해를 도시한다.
도 2는 본 개시의 실시예에 따른 호스트 및 메모리 디바이스 형태의 장치를 포함하는 컴퓨팅 시스템의 블록도이다.
도 3은 본 개시의 실시예에 따른 예시적인 데이터 증명 프로세스의 블록도이다.
도 4는 본 개시의 실시예에 따른 호스트 및 메모리 디바이스를 포함하는 예시적인 시스템의 블록도이다.
도 5는 본 개시의 실시예에 따른 다수의 파라미터들을 결정하기 위한 예시적인 프로세스의 블록도이다.
도 6은 본 개시의 실시예에 따른 다수의 파라미터들을 결정하기 위한 예시적인 프로세스의 블록도이다.
도 7은 본 개시의 실시예에 따른 인증서를 검증하기 위한 예시적인 프로세스의 블록도이다.
도 8은 본 개시의 실시예에 따른 서명을 검증하기 위한 예시적인 프로세스의 블록도이다.
도 9는 본 개시의 실시예에 따른 예시적인 메모리 디바이스의 블록도이다.
본 개시는 메모리에서의 데이터 증명을 위한 장치들, 방법들, 및 시스템들을 포함한다. 실시예는 메모리, 및 회로부를 포함하며, 회로부는 장치의 파워 오프를 검출하도록, 런타임 암호 해시를 생성하도록, 그리고 파워 오프를 검출하는 것에 응답하여 런타임 암호 해시를 암호 해시 - 암호 해시는 메모리의 일 부분에 저장됨 - 와 비교하도록 구성된다. 일부 예들에서, 파워 오프를 검출하는 것은 이에 제한되지는 않지만, 장치를 파워 오프하기 위한 명령어(예를 들어, 커맨드)를 수신하는 것을 포함할 수 있다.
메모리(예를 들어, 메모리 디바이스)에 저장된 데이터에는 많은 위협들이 영향을 미칠 수 있다. 예를 들어, 메모리의 어레이 및/또는 회로부에서 결함들이 발생할 수 있으며, 이로 인해 데이터에 에러들을 발생시킬 수 있다. 추가적인 예로서, 해커 또는 기타 악의적인 사용자가 악의적인 목적들로 데이터를 무단으로 변경하는 활동들을 수행할 수 있다. 예를 들어, 악의적인 사용자는 다른 유형들의 해킹 활동들 중에서도, 메모리를 사용하여 수행되는 상업 거래(결제를 검증하는 코드를 건너뛰어 제공되는 서비스에 대해 결제가 이루어졌음을 허위로 표시함), 메모리에 대해 수행되는 소프트웨어 라이선스 검사(예를 들어, 라이선스를 검증하는 코드를 건너뛰어 메모리의 소프트웨어가 적절하게 라이선스됨을 허위로 표시함), 또는 메모리를 사용하여 수행되는 자동차 제어(예를 들어, 부품의 진위 검사, 환경 검사, 또는 오작동 경보 검사를 건너뜀)에 악영향을 주기 위해(예를 들어, 흐름을 전환하기 위해) 메모리에 저장된 데이터를 변경하려고 시도할 수 있다. 이러한 해킹 활동들(예를 들어, 공격들)은 상당한 재정적 손실을 야기할 수 있고/거나, 심각한 안전 및/또는 보안 이슈들을 일으킬 수 있다.
이에 따라, 보안 메모리 시스템을 보장하기 위해, 메모리에 저장된 데이터가 진짜(예를 들어, 원래 프로그래밍된 것과 동일함)이고, 해킹 활동 또는 기타 무단 변경에 의해 변경되지 않았음을 검증(예를 들어, 인증하고/거나 증명)하는 것이 중요하다. 그러나 메모리에 저장된 데이터가 진짜라는 검증은 메모리 디바이스의 시동 시 레이턴시를 초래할 수 있다. 데이터 무결성 검증은 사용자가 메모리 디바이스를 사용하기 위해 준비하는 데 걸리는 시간을 증가시킬 수 있다. 이러한 레이턴시는 사용자의 경험에 부정적인 영향을 미칠 수 있다.
본 개시의 실시예들은 디바이스가 파워 오프되어 있을 때 그리고/또는 호스트가 유휴 상태일 때 데이터 증명을 수행하여 시동 시 레이턴시를 감소시키고/거나 제거하고 메모리 디바이스의 전반적인 사용자 경험을 개선할 수 있다. 예를 들어, 본 개시의 실시예들은 파워 오프 및/또는 유휴 호스트를 검출하고, 파워 오프 및/또는 유휴 호스트를 검출한 것에 응답하여 런타임 암호 해시를 메모리의 일 부분에 저장된 암호 해시와 비교할 수 있다. 일부 예들에서, 파워 오프를 검출하는 것은 호스트로부터 파워 오프 커맨드를 수신하는 것을 포함할 수 있고, 유휴를 검출하는 것은 호스트로부터 특정 시구간 동안 커맨드를 수신하지 않는 것을 포함할 수 있다.
본 명세서에서 사용될 때, "한", "하나의", 또는 "다수의"는 하나 이상의 것을 지칭할 수 있고, "복수의"는 둘 이상의 것들을 지칭할 수 있다. 예를 들어, 메모리 디바이스는 하나 이상의 메모리 디바이스를 지칭할 수 있고, 복수의 메모리 디바이스들은 둘 이상의 메모리 디바이스들을 지칭할 수있다. 또한, 특히 도면들에서의 참조 부호들에 대하여, 본 명세서에서 사용될 때, 지정자들 "R", "B", "S", 및 "N"은 그렇게 지정된 다수의 특정 피처가 본 개시의 다수의 실시예들에 포함될 수 있음을 나타낸다. 수는 명칭들 간에 동일하거나 상이할 수 있다.
본 명세서에서의 도면들은 첫 번째 숫자 또는 숫자들이 도면 번호에 대응하고 나머지 숫자들이 도면에서의 요소 또는 구성요소를 식별하는 넘버링 규칙을 따른다. 상이한 도면들 사이의 유사한 요소들 또는 구성요소들은 유사한 숫자들의 사용에 의해 식별될 수 있다. 예를 들어, 101은 도 1에서의 요소 "01"을 참조할 수 있고, 유사한 요소는 도 2에서 201로서 참조될 수 있다.
도 1은 본 개시의 실시예에 따른 다수의 물리적 블록들을 갖는 메모리 어레이(101)의 일 부분의 도해를 도시한다. 메모리 어레이(101)는 예를 들어, NAND 플래시 메모리 어레이와 같은 플래시 메모리 어레이일 수 있다. 추가적인 예로서, 메모리 어레이(101)는 다른 것들 중에서도, PCRAM, RRAM, MMRAM, 또는 스핀 토크 전달(STT) 어레이와 같은 저항 가변 메모리 어레이일 수 있다. 그러나, 본 개시의 실시예들은 특정 유형의 메모리 어레이에 제한되지는 않는다. 나아가, 메모리 어레이(101)는 본 명세서에서 추가로 설명될 바에 따라, 보안 메모리 어레이일 수 있다. 나아가, 도 1에 도시되지 않았지만, 메모리 어레이(101)는 자신의 동작과 연관된 다양한 주변 회로부와 함께 특정 반도체 다이 상에 위치될 수 있다.
도 1에 도시된 바와 같이, 메모리 어레이(101)는 메모리 셀들의 다수의 물리적 블록들(107-0(블록 0), 107-1(블록 1), ..., 107-B(블록 B))을 가진다. 메모리 셀들은 단일 레벨 셀들 및/또는 예를 들어, 2 레벨 셀들, 삼중 레벨 셀(triple level cells, TLC)들 또는 사중 레벨 셀(quadruple level cell, QLC)들과 같은 다중 레벨 셀들일 수 있다. 예로서, 메모리 어레이(101)에서의 물리적 블록들의 수는 128 블록, 512 블록, 또는 1,024 블록일 수 있지만, 실시예들은 메모리 어레이(101)에서의 2의 특정 거듭제곱 또는 임의의 특정 수의 물리적 블록들로 제한되지 않는다.
메모리 셀들의 다수의 물리적 블록들(예를 들어, 블록들(107-0, 107-1, ..., 107-B))은 메모리 셀들의 평면에 포함될 수 있고, 메모리 셀들의 다수의 평면들은 다이 상에 포함될 수 있다. 예를 들어, 도 1에 도시된 예에서, 각 물리적 블록(107-0, 107-1, ..., 107-B)은 단일 다이의 일부일 수 있다. 즉, 도 1에 도시된 메모리 어레이(101)의 부분은 메모리 셀들의 다이일 수 있다.
도 1에 도시된 바와 같이, 각 물리적 블록(107-0, 107-1, ..., 107-B)은 액세스 라인들(예를 들어, 워드 라인들)에 커플링된 메모리 셀들의 다수의 물리적 로우들(예를 들어, 103-0, 103-1, ..., 103-R)을 포함한다. 각 물리적 블록의 로우들(예를 들어, 워드 라인들)의 수는 32일 수 있지만, 실시예들은 물리적 블록당 특정 수의 로우들(103-0, 103-1, ..., 103-R)로 제한되지 않는다. 나아가, 도 1에 도시되지 않았지만, 메모리 셀들은 감지 라인들의 컬럼들(예를 들어, 데이터 라인들 및/또는 디지트 라인들)에 커플링될 수 있다.
당업자가 이해할 바와 같이, 각 로우(103-0, 103-1, ..., 103-R)는 메모리 셀들의 다수의 페이지들(예를 들어, 물리적 페이지들)을 포함할 수 있다. 물리적 페이지는 프로그래밍 및/또는 감지의 유닛(예를 들어, 기능 그룹으로서 함께 프로그래밍 및/또는 감지되는 다수의 메모리 셀들)을 지칭한다. 도 1에 도시된 실시예에서, 각 로우(103-0, 103-1, ..., 103-R)는 메모리 셀들의 하나의 물리적 페이지를 포함한다. 그러나, 본 개시의 실시예들은 이에 제한되지 않는다. 예를 들어, 실시예에서, 각 로우는 메모리 셀들의 다수의 물리적 페이지들을 포함할 수 있다(예를 들어, 메모리 셀들의 하나 이상의 짝수 페이지는 짝수로 넘버링된 비트 라인들에 커플링되고, 메모리 셀들의 하나 이상의 홀수 페이지는 홀수로 넘버링된 데이터 라인들에 커플링된다). 또한, 다중 레벨 셀들을 포함하는 실시예들에 대해, 메모리 셀들의 물리적 페이지는 데이터의 다수의 페이지들(예를 들어, 논리적 페이지들)을 저장할 수 있다(예를 들어, 데이터의 상측 페이지 및 하측 페이지, 물리적 페이지에서의 각 셀은 데이터의 상측 페이지에 하나 이상의 비트를 그리고 데이터의 하측 페이지에 하나 이상의 비트를 저장한다).
도 1에 도시된 바와 같이, 메모리 셀들의 페이지는 다수의 물리적 섹터들(105-0, 105-1, ..., 105-S)(예를 들어, 메모리 셀들의 서브 세트들)을 포함할 수 있다. 셀들의 각 물리적 섹터(105-0, 105-1, ..., 105-S)는 데이터의 다수의 논리적 섹터들을 저장할 수 있다. 또한, 데이터의 각 논리적 섹터는 데이터의 특정 페이지의 일 부분에 대응할 수 있다. 예로서, 특정 물리적 섹터에 저장된 데이터의 제1 논리적 섹터는 데이터의 제1 페이지에 대응하는 논리적 섹터에 대응할 수 있고, 특정 물리적 섹터에 저장된 데이터의 제2 논리적 섹터는 데이터의 제2 페이지에 대응할 수 있다. 각 물리적 섹터(105-0, 105-1, ..., 105-S)는 시스템 및/또는 사용자 데이터를 저장할 수 있고/거나, 에러 정정 코드(error correction code, ECC) 데이터, 논리적 블록 어드레스(logical block address, LBA) 데이터, 및 메타데이터와 같은 오버헤드 데이터를 포함할 수 있다.
논리적 블록 어드레스 지정은 데이터의 논리적 섹터를 식별하기 위해 호스트에 의해 사용될 수 있는 기법이다. 예를 들어, 각 논리적 섹터는 고유한 논리적 블록 어드레스(LBA)에 해당할 수 있다. 또한, LBA는 메모리에서의 데이터의 논리적 섹터의 물리적 위치를 나타낼 수 있는 물리적 블록 어드레스(physical block address, PBA)와 같은 물리적 어드레스에 대응할(예를 들어, 동적으로 매핑될) 수도 있다. 데이터의 논리적 섹터는 다수의 바이트의 데이터(예를 들어, 256 바이트, 512 바이트, 1,024 바이트, 또는 4,096 바이트)일 수 있다. 그러나, 실시예들은 이들 예들에 제한되지 않는다.
물리적 블록들(107-0, 107-1, ..., 107-B), 로우들(103-0, 103-1, ..., 103-R), 섹터들(105-0, 105-1, ..., 105-S), 및 페이지들에 대한 다른 구성들이 가능하다는 점에 유념한다. 예를 들어, 물리적 블록들(107-0, 107-1, ..., 107-B)의 로우들(103-0, 103-1, ..., 103-R)은 각각 예를 들어, 512 바이트보다 많거나 적은 데이터를 포함할 수 있는 단일 논리적 섹터에 대응하는 데이터를 저장할 수 있다.
도 2는 본 개시의 실시예에 따른 호스트(202) 및 메모리 디바이스(206) 형태의 장치를 포함하는 컴퓨팅 시스템(200)의 블록도이다. 본 명세서에서 사용될 때, "장치"는 예를 들어, 회로 또는 회로들, 다이 또는 다이들, 모듈 또는 모듈들, 디바이스 또는 디바이스들, 또는 시스템 또는 시스템들과 같은 다양한 구조체들 또는 구조체들의 조합들 중 어느 하나를 지칭할 수 있지만, 이에 제한되지는 않는다. 나아가, 실시예에서, 컴퓨팅 시스템(200)은 메모리 디바이스(206)와 유사한 다수의 메모리 디바이스들을 포함할 수 있다.
도 2에 도시된 실시예에서, 메모리 디바이스(206)는 메모리 어레이(201)를 갖는 메모리(216)를 포함할 수 있다. 메모리 어레이(201)는 도 1과 관련하여 전술된 메모리 어레이(101)와 유사할 수 있다. 나아가, 메모리 어레이(201)는 본 명세서에서 추가로 설명될 바에 따라, 보안 어레이일 수 있다. 하나의 메모리 어레이(201)가 도 2에 도시되어 있지만, 메모리(216)는 메모리 어레이(201)와 유사한 임의의 수의 메모리 어레이를 포함할 수 있다.
도 2에 도시된 바와 같이, 호스트(202)는 인터페이스(204)를 통해 메모리 디바이스(206)에 커플링될 수 있다. 호스트(202) 및 메모리 디바이스(206)는 인터페이스(204)를 통해 통신(예를 들어, 커맨드들 및/또는 데이터를 송신)할 수 있다. 호스트(202) 및/또는 메모리 디바이스(206)는 다른 호스트 시스템들 중에서도, 랩톱 컴퓨터, 개인용 컴퓨터, 디지털 카메라, 디지털 레코딩 및 플레이백 디바이스, 이동 전화, PDA, 메모리 카드 판독기, 인터페이스 허브, 또는 예를 들어, 자동차(예를 들어, 차량 및/또는 운송 인프라) 사물 인터넷(Internet of Things, IoT) 가능 디바이스 또는 의료(예를 들어, 이식 가능한 및/또는 건강 모니터링) IoT 가능 디바이스와 같은 IoT 가능 디바이스, 또는 이의 일부일 수 있고, 메모리 액세스 디바이스(예를 들어, 프로세서)를 포함할 수 있다. 해당 기술분야의 통상의 기술자는 "프로세서"가 하나 이상의 프로세서, 이를테면 병렬 프로세싱 시스템, 다수의 보조 프로세서들 등을 의도할 수 있음을 이해할 것이다.
인터페이스(204)는 표준화된 물리적 인터페이스 형태일 수 있다. 예를 들어, 메모리 디바이스(206)가 컴퓨팅 시스템(200)에의 정보 저장을 위해 사용될 때, 인터페이스(204)는 다른 물리적 커넥터들 및/또는 인터페이스들 중에서도, SATA(serial advanced technology attachment) 물리적 인터페이스, PCIe(peripheral component interconnect express) 물리적 인터페이스, USB(universal serial bus) 물리적 인터페이스, 또는 SCSI(small computer system interface)일 수 있다. 그러나, 일반적으로, 인터페이스(204)는 인터페이스(204)에 대한 호환 가능한 수용기들을 갖는 호스트(예를 들어, 호스트(202))와 메모리 시스템(206) 사이에서 제어, 어드레스, 정보(예를 들어, 데이터), 및 다른 신호들을 전달하기 위한 인터페이스를 제공할 수 있다.
메모리 디바이스(206)는 호스트(202)와 그리고 메모리(216)(예를 들어, 메모리 어레이(201))와 통신하는 제어기(208)를 포함한다. 예를 들어, 제어기(208)는 다른 동작들 중에서도, 데이터를 감지(예를 들어, 판독), 프로그래밍(예를 들어, 기입), 이동, 및/또는 소거하기 위한 동작들을 포함하여, 메모리 어레이(201)에 관한 동작들을 수행하기 위한 커맨드들을 송신할 수 있다.
제어기(208)는 메모리(216)와 동일한 물리적 디바이스(예를 들어, 동일한 다이) 상에 포함될 수 있다. 대안적으로, 제어기(208)는 메모리(216)를 포함하는 물리적 디바이스에 통신 가능하게 커플링되는 별개의 물리적 디바이스 상에 포함될 수 있다. 실시예에서, 제어기(208)의 구성요소들은 분산형 제어기로서 다수의 물리적 디바이스들(예를 들어, 메모리와 동일한 다이 상의 몇몇 구성요소들, 및 상이한 다이, 모듈, 또는 기판 상의 몇몇 구성요소들)에 걸쳐 확산될 수 있다.
호스트(202)는 메모리 디바이스(206)와 통신하는 호스트 제어기(도 2에 도시되지 않음)를 포함할 수 있다. 호스트 제어기는 인터페이스(204)를 통해 메모리 디바이스(206)로 커맨드들을 송신할 수 있다. 호스트 제어기는 다른 동작들 중에서도, 데이터를 판독, 기입, 및/또는 소거하기 위해 메모리 디바이스(206)와 그리고/또는 메모리 디바이스(206)를 통해 제어기(208)와 통신할 수 있다. 나아가, 실시예에서, 호스트(202)는 IoT 통신 능력들을 갖는 본 명세서에서 전술된 바와 같은 IoT 가능 디바이스일 수 있다.
메모리 디바이스(206) 상의 제어기(208) 및/또는 호스트(202) 상의 호스트 제어기는 제어 회로부 및/또는 로직(예를 들어, 하드웨어 및 펌웨어)을 포함할 수 있다. 실시예에서, 메모리 디바이스(206) 상의 제어기(208) 및/또는 호스트(202) 상의 호스트 제어기는 물리적 인터페이스를 포함하여 인쇄 회로 기판에 커플링되는 주문형 반도체(ASIC)일 수 있다. 또한, 메모리 디바이스(206) 및/또는 호스트(202)는 하나 이상의 레지스터 및 휘발성 및/또는 비휘발성 메모리의 버퍼를 포함할 수 있다.
예를 들어, 도 2에 도시된 바와 같이, 메모리 디바이스는 회로부(210)를 포함할 수 있다. 도 2에 도시된 실시예에서, 회로부(210)는 제어기(208)에 포함된다. 그러나, 본 개시의 실시예들은 이에 제한되지 않는다. 예를 들어, 실시예에서, 회로부(210)는 (예를 들어, 제어기(208)가 아니라) 메모리(216)에(예를 들어, 동일한 다이 상에) 포함될 수 있다. 회로부(210)는 예를 들어, 하드웨어, 펌웨어, 및/또는 소프트웨어를 포함할 수 있다.
회로부(210)는 (예를 들어, 메모리 어레이(201)에서의) 메모리(216)에 저장된 데이터를 검증(예를 들어, 인증 및/또는 증명)하기 위한 런타임 암호 해시(241)를 생성할 수 있다. 본 명세서에서 사용될 때, 메모리 어레이(201)에 저장된 데이터를 검증하는 것은 데이터가 진짜(예를 들어, 원래 프로그래밍된 것과 동일함)이고, 해킹 활동 또는 기타 무단 변경에 의해 변경되지 않았음을 인증하고/거나 증명하는 것을 포함하고/거나, 이를 지칭할 수 있다. 메모리 어레이(201)에 저장된 데이터의 런타임 암호 해시(241)는 예를 들어, SHA-256 암호 해시를 포함할 수 있다. 나아가, 메모리 어레이(201)에 저장된 데이터의 런타임 암호 해시(241)는 256 바이트의 데이터를 포함할 수 있다.
메모리 어레이(201)에 저장된 데이터의 런타임 암호 해시(241)는 예를 들어, 회로부(210)에 의해 생성(예를 들어, 계산)될 수 있다. 이러한 예에서, 저장된 데이터의 런타임 암호 해시(241)는 인터페이스(204)를 통해 이동하는 외부 데이터 없이 메모리 디바이스(206)에 의해 내부적으로 생성될 수 있다. 추가적인 예로서, 데이터의 런타임 암호 해시(241)는 외부 엔티티로부터 통신될 수 있다. 예를 들어, 호스트(202)는 메모리 어레이(201)에 저장된 데이터의 런타임 암호화 해시(241)를 생성하고 생성된 런타임 암호화 해시(241)를 메모리 디바이스(206)로 송신할 수 있다(예를 들어, 회로부(210)가 호스트(202)로부터 메모리 어레이(201)에 저장된 데이터의 런타임 암호화 해시(241)를 수신할 수 있다).
런타임 암호 해시(241)는 외부 커맨드, 이를테면 호스트(202)로부터 수신되는 커맨드에 기초하여(예를 들어, 응답하여) 예를 들어, 회로부(210)에 의해 생성(예를 들어, 계산)될 수 있다. 예를 들어, 런타임 암호 해시(241)는 메모리 어레이(201)에 저장된 데이터를 판독하고 해시 함수를 사용하여 데이터를 해싱함으로써 생성될 수 있다. 추가적인 예로서, 호스트(202)가 런타임 암호화 해시(241)를 생성하고, 생성된 런타임 암호화 해시(241)를 메모리 디바이스(206)로 송신(예를 들어, 제공)할 수 있다(예를 들어, 회로부(210)가 호스트(202)로부터 런타임 암호화 해시(241)를 수신할 수 있다).
도 2에 도시된 바와 같이, 런타임 암호 해시(241)는 메모리 어레이(201)에 저장될 수 있다. 예를 들어, 런타임 암호 해시(241)는 메모리 디바이스(206)의 사용자 및/또는 호스트(202)가 액세스할 수 없는 메모리 어레이(201)의 부분(예를 들어, 메모리 어레이(201)의 "숨겨진" 영역)에 저장될 수 있다.
실시예에서, 메모리 어레이(201)(예를 들어, 어레이(201)의 서브 세트, 또는 전체 어레이(201))는 보안 어레이(예를 들어, 제어되게 유지될 메모리(216)의 영역)일 수 있다. 일부 예들에서, 사용자를 보안 어레이에 액세스(예를 들어, 기입, 판독, 또는 소거)할 수 없다. 예를 들어, 메모리 어레이(201)에 저장된 데이터는 민감한 애플리케이션들을 위해 실행될 호스트 펌웨어 및/또는 코드와 같은 민감한(예를 들어, 비사용자) 데이터를 포함할 수 있다. 이러한 실시예에서, 보안 어레이를 규정하기 위해 비휘발성 레지스터 쌍이 사용될 수 있다. 예를 들어, 도 2에 도시된 실시예에서, 회로부(210)는 보안 어레이를 규정하기 위해 사용될 수 있는 레지스터들(214-1 및 214-2)을 포함한다. 예를 들어, 레지스터(214-1)는 보안 어레이의 주소(예를 들어, 데이터의 시작 LBA)를 규정할 수 있고, 레지스터(214-2)는 보안 어레이의 크기(예를 들어, 데이터의 종료 LBA)를 규정할 수 있다. 보안 어레이가 규정되었으면, 회로부(210)는 인증되고 리플레이 방지 보호된 커맨드들을 사용하여, 보안 어레이와 연관된 암호 해시(243) - 이는 본 명세서에서 골든 해시(golden hash)(243)라고 지칭될 수 있음 - 를 생성(예를 들어, 계산)할 수 있다(예를 들어, 메모리 디바이스(206)만이 골든 해시(243)를 알고 있고, 메모리 디바이스(206)만이 이를 생성하고 업데이트할 수 있도록). 골든 해시(243)는 메모리 어레이(201)의 액세스 불가능한 부분에 저장될 수 있고, 본 명세서에서 추가로 설명될 바와 같이, 보안 어레이의 데이터를 검증하는 프로세스 동안 사용될 수 있다.
메모리 디바이스(206)(예를 들어, 회로부(210))는 메모리 어레이(201)에 저장된 데이터를 검증할 수 있다. 예를 들어, 회로부(210)는 메모리 디바이스(206)의 파워 공급(예를 들어, 파워 온 및/또는 파워 업)에 응답하여, 메모리 디바이스(206)를 파워 오프하기 전에, 그리고/또는 호스트(202)가 유휴 상태(예를 들어, 호스트(202)가 메모리 디바이스(206)에 커맨드를 송신하지 않음)일 때, 어레이(201)에 저장된 데이터를 검증할 수 있다. 이와 같이, 메모리 어레이(201)에 저장된 데이터의 검증은 메모리 디바이스(206)의 파워 공급 시, 메모리 디바이스(206)를 파워 오프하기 전에, 그리고/또는 호스트(202)가 유휴 상태일 때 (예를 들어, 자동으로) 개시될 수 있다.
추가적인 예로서, 회로부(210)는 메모리 어레이(201)에 저장된 데이터의 검증을 개시할 수 있다. 예를 들어, 호스트(202)는 메모리 어레이(201)에 저장된 데이터의 검증을 개시하기 위한 커맨드를 메모리 디바이스(206)(예를 들어, 회로부(210))에 송신할 수 있다.
메모리 어레이(201)가 보안 어레이인 실시예들에서, 본 명세서에서 전술된 골든 해시(243)가 또한 메모리 어레이(201)에 저장된 데이터를 검증하기 위해 사용될 수 있다. 예를 들어, 런타임 암호 해시(241)가 생성(예를 들어, 계산)되고 골든 해시(243)와 비교될 수 있다. 비교가 런타임 암호 해시(241)와 골든 해시(243)가 일치함(예를 들어, 동일함)을 표시한다면, 보안 어레이가 변경되지 않았고, 이에 따라 내부에 저장된 데이터가 유효하다고 결정될 수 있다. 그러나, 비교가 런타임 암호 해시(241)와 골든 해시(243)가 일치하지 않음을 표시한다면, 이는 보안 어레이에 저장된 데이터가 (예를 들어, 해커 또는 메모리에서의 결함으로 인해) 변경되었음을 나타낼 수 있고, 이는 호스트(202)에 보고될 수 있다.
런타임 암호 해시(241)는 회로부(210)가 컴퓨팅 시스템(200)의 파워 오프를 검출하는 것에 응답하여 생성되고/거나 골든 해시(243)와 비교될 수 있다. 회로부(210)는 예를 들어, 제어기(208)가 호스트(202)로부터 파워 오프 커맨드를 수신하는 것에 의해 파워 오프를 검출할 수 있다. 일부 예들에서, 런타임 암호 해시(241)는 호스트(202)가 유휴 상태임을 회로부(210)가 검출하는 것에 응답하여 생성되고/거나 골든 해시(243)와 비교될 수 있다. 일부 예들에서, 회로부(210)는 제어기(208)가 호스트(202)로부터 계류 중인 커맨드를 갖지 않을 때 호스트(202)가 유휴 상태라고 결정할 수 있다.
도 2에 도시된 바와 같이, 이에 제한되지는 않지만, 파워 오프 카운터(245) 및/또는 파워 온 카운터(247)는 메모리 어레이(201)에 저장될 수 있다. 일부 예들에서, 파워 오프 카운터(245), 파워 오프 카운터(245)에 의해 카운트되는 파워 오프 횟수, 파워 온 카운터(247), 및/또는 파워 온 카운터(247)에 의해 카운트되는 파워 온 횟수가 호스트(202) 및/또는 메모리 디바이스(206)의 사용자가 액세스할 수 없는 메모리 어레이(201)의 부분에(예를 들어, 메모리 어레이(201)의 "숨겨진" 영역에) 저장될 수 있다. 예를 들어, 파워 오프 카운터(245)에 의해 카운트되는 파워 오프 횟수 및/또는 파워 온 카운터(247)에 의해 카운트되는 파워 온 횟수는 호스트(202)가 파워 오프 카운터(245)에 의해 카운트되는 파워 오프 횟수 및/또는 파워 온 카운터(245)에 의해 카운트되는 파워 온 횟수를 수정하는 것을 방지하기 위해 메모리 어레이(201)의 숨겨진 영역에 저장될 수 있다. 일부 예들에서, 파워 오프 카운터(245) 및/또는 파워 온 카운터(247)는 단조 카운터들(monotonic counters)일 수 있다. 파워 오프 카운터(245)는 컴퓨팅 시스템(200)이 파워 오프될 때마다 증분될 수 있고, 파워 온 카운터(247)는 컴퓨팅 시스템(200)이 파워 온될 때마다 증분될 수 있다. 예를 들어, 파워 오프 카운터는 컴퓨팅 시스템(200)이 파워 오프되기 전에(예를 들어, 메모리 디바이스(206)가 호스트(202)로부터 파워 오프 커맨드를 수신할 때) 그리고/또는 런타임 암호 해시와 암호 해시가 동일한 것에 응답하여 증분될 수 있다.
일부 실시예들에서, 파워 오프 카운터(245)를 증분시킨 것에 응답하여 그리고/또는 컴퓨팅 시스템(200)을 파워 오프하기 전에 어레이(201) 및/또는 어레이(201)의 일 부분은 판독 전용 모드로 설정될 수 있다. 예를 들어, 메모리 디바이스(206)의 사용자 및/또는 호스트(202)가 액세스할 수 없는 메모리 어레이(201)의 부분(예를 들어, 메모리 어레이(201)의 "숨겨진" 영역)이 판독 전용 모드로 설정될 수 있다. 메모리 어레이(201) 및/또는 메모리 어레이(201)의 일 부분을 판독 전용으로 조정하는 것은 메모리 어레이(201) 및/또는 메모리 어레이(201)의 일 부분이 손상되는 것을 방지할 수 있다.
파워 온 카운터(247)는 컴퓨팅 시스템(200)의 파워 온에 응답하여 증분될 수 있다. 예를 들어, 파워 온 카운터(247)는 컴퓨팅 시스템(200)이 파워 온 커맨드를 수신하는 것에 응답하여 증분될 수 있다. 파워 오프 카운터(245)는 파워 온 카운터(247)를 증분시킨 것에 응답하여 그리고/또는 컴퓨팅 시스템(200)을 파워 온 시 파워 온 카운터(247)와 비교될 수 있다. 일부 예들에서, 메모리 어레이(201)는 파워 온 카운터(245)와 파워 오프 카운터(247)가 동일한 것에 응답하여 판독 및 기입 모드로 설정될 수 있다.
도 2에 도시된 바와 같이, 메모리 어레이(201)에 에러 플래그(249)가 저장될 수 있다. 예를 들어, 에러 플래그(249)는 메모리 디바이스(206)의 사용자 및/또는 호스트(202)가 액세스할 수 없는 메모리 어레이(201)의 부분(예를 들어, 메모리 어레이(201)의 "숨겨진" 영역)에 저장될 수 있다. 에러 플래그(249)는 어레이(201)의 데이터가 손상되는 것에 응답하여 제공될 수 있다. 예를 들어, 파워 온 카운터(247)와 파워 오프 카운터(245)가 동일하지 않다는 것은 어레이(201)의 데이터가 손상된 것을 표시한다. 일부 예들에서, 파워 온 카운터(247)와 파워 오프 카운터(245)가 동일하지 않은 것에 응답하여 손상된 데이터를 교체하기 위해 어레이(201)에서 데이터가 복구될 수 있다.
일부 예들에서, 메모리 어레이(201)에 검증 플래그(251)가 저장될 수 있다. 검증 플래그(251)는 메모리 디바이스(206)의 사용자 및/또는 호스트(202)가 액세스할 수 없는 메모리 어레이(201)의 부분(예를 들어, 메모리 어레이(201)의 "숨겨진" 영역)에 저장될 수 있다. 검증 플래그(251)는 어레이(201)의 데이터가 검증되었음을 표시할 수 있다. 검증 플래그(251)는 또한 어레이(201)의 데이터가 검증된 이후로 수정되지 않았고 이에 따라 어레이(201)의 데이터가 검증될 필요가 없다는 것을 표시할 수도 있다. 따라서, 검증 플래그(251)는 런타임 암호 해시(241)와 암호 해시(243)가 동일한 것에 응답하여 트리거될 수 있다. 메모리(216)를 포함하는 컴퓨팅 시스템(200)은 어레이(201)의 데이터가 검증되었음으로 인해 검증 플래그(251)가 트리거되는 것에 응답하여 파워 오프될 수 있다. 일부 예들에서, 검증 플래그(251)는 컴퓨팅 시스템(200)을 파워 오프하기 전에 어레이(201)에서의 기입 동작에 응답하여 제거될 수 있다. 컴퓨팅 시스템을 파워 오프하기 전에 어레이(201)에서의 기입 동작이 발생한다면, 어레이(201)의 데이터는 시동 시 레이턴시를 방지하기 위해 컴퓨팅 시스템(200)을 파워 오프하기 전에 검증될 필요가 있을 수 있다. 일부 예들에서, 검증 플래그(251)는 컴퓨팅 시스템(200)을 파워 오프하기 전에 어레이(201)의 데이터가 검증될 수 있도록 컴퓨팅 시스템(200)을 파워 온하는 것에 응답하여 삭제(예를 들어, 제거)될 수 있다.
도 2에 도시된 실시예는 본 개시의 실시예들을 모호하지 않게 하기 위해 도시되지 않은 추가 회로부, 로직, 및/또는 구성요소들을 포함할 수 있다. 예를 들어, 메모리 디바이스(206)는 I/O 회로부를 통해 I/O 커넥터들을 거쳐 제공되는 어드레스 신호들을 래칭하기 위한 어드레스 회로부를 포함할 수 있다. 어드레스 신호들은 메모리 어레이(201)에 액세스하기 위해, 수신되고 로우 디코더 및 컬럼 디코더에 의해 디코딩될 수 있다. 나아가, 메모리 디바이스(206)는 메모리 어레이(201)와 별개이고/거나 메모리 어레이(201)에 추가적인, 예를 들어, DRAM 또는 SDRAM과 같은 메인 메모리를 포함할 수 있다. 메모리 디바이스(206)의 추가적인 회로부, 로직, 및/또는 구성요소들을 추가로 예시하는 예는 (예를 들어, 도 9와 관련하여) 본 명세서에서 추가로 설명될 것이다.
도 3은 본 개시의 실시예에 따른 예시적인 데이터 증명 프로세스(361)의 블록도이다. 데이터 증명 프로세스(361)는 (예를 들어, 메모리 어레이(301)에서의) 메모리(316)에 저장된 데이터(363)를 검증(예를 들어, 인증 및/또는 증명)하기 위한 런타임 암호 해시(341)를 생성하는 것을 포함할 수 있다. 본 명세서에서 사용될 때, 메모리 어레이(301)에 저장된 데이터(363)를 검증하는 것은 데이터(363)가 진짜(예를 들어, 원래 프로그래밍된 것과 동일함)이고, 해킹 활동 또는 기타 무단 변경에 의해 변경되지 않았음을 인증하고/거나 증명하는 것을 포함하고/거나, 이를 지칭할 수 있다. 런타임 암호 해시(341)는 메모리 어레이(301)에 저장된 데이터(363)를 판독하고 암호 해시 함수(365)를 사용하여 데이터(363)를 해싱함으로써 생성될 수 있다. 일부 예에서, 암호 해시 함수(365)는 SHA-256 암호 해시 함수일 수 있다.
도 2에 도시된 바와 같이, 런타임 암호 해시(341)(예를 들어, 도 2의 런타임 암호 해시(241))는 메모리 어레이(301)(예를 들어, 도 2의 메모리 어레이(201))에 저장될 수 있다. 예를 들어, 런타임 암호 해시(341)는 메모리 디바이스(예를 들어, 도 2의 메모리 디바이스(206)) 및/또는 호스트(예를 들어, 도 2의 호스트(202))의 사용자가 액세스할 수 없는 메모리 어레이(301)의 부분에 저장될 수 있다.
실시예에서, 메모리 어레이(301)(예를 들어, 어레이(301)의 서브 세트, 또는 전체 어레이(301))는 보안 어레이(예를 들어, 제어되게 유지될 메모리(316)의 영역)일 수 있다. 예를 들어, 메모리 어레이(301)에 저장된 데이터는 민감한 애플리케이션들을 위해 실행될 호스트 펌웨어 및/또는 코드와 같은 민감한(예를 들어, 비사용자) 데이터를 포함할 수 있다. 이러한 실시예에서, 보안 어레이를 규정하기 위해 비휘발성 레지스터 쌍이 사용될 수 있다. 예를 들어, 도 2에 도시된 실시예에서, 회로부(210)는 보안 어레이를 규정하기 위해 사용될 수 있는 레지스터들(214-1 및 214-2)을 포함한다. 보안 어레이가 규정되었으면, 회로부는 인증되고 리플레이 방지 보호된 커맨드들을 사용하여, 보안 어레이와 연관된 암호 해시(343) - 이는 본 명세서에서 골든 해시(golden hash)(343)라고 지칭될 수 있음 - 를 생성(예를 들어, 계산)할 수 있다(예를 들어, 메모리 디바이스(206)만이 골든 해시(343)를 알고 있고, 메모리 디바이스만이 이를 생성하고 업데이트할 수 있도록). 골든 해시(343)는 메모리 어레이(301)의 액세스 불가능한 부분에 저장될 수 있고, 보안 어레이의 데이터를 검증하는 프로세스 동안 사용될 수 있다.
데이터 증명 프로세스(361)는 메모리 디바이스(예를 들어, 도 2의 메모리 디바이스(206))의 파워 공급(예를 들어, 파워 온 및/또는 파워 업)에 응답하여, 메모리 디바이스를 파워 오프하기 전에, 그리고/또는 호스트(예를 들어, 도 2의 호스트(202))가 유휴 상태일 때 시작될 수 있다. 이와 같이, 메모리 어레이(301)에 저장된 데이터(363)의 검증은 메모리 디바이스의 파워 공급 시, 메모리 디바이스를 파워 오프하기 전에, 그리고/또는 호스트가 유휴 상태일 때 (예를 들어, 자동으로) 개시될 수 있다. 추가적인 예로서, 데이터 증명 프로세스(361)는 메모리 어레이(301)에 저장된 데이터(363)의 검증을 개시하기 위한 커맨드를 호스트로부터 수신하는 것에 응답하여 개시될 수 있다.
런타임 암호 해시(341)가 생성(예를 들어, 계산)되고 골든 해시(343)와 비교될 수 있다. 비교(367)가 런타임 암호 해시(341)와 골든 해시(343)가 일치함(예를 들어, 동일함)을 표시한다면, 보안 어레이(301)가 변경되지 않았고, 이에 따라 내부에 저장된 데이터(363)가 유효(369)하다고 결정될 수 있으며, 데이터 증명 프로세스(361)는 완료될 수 있다. 일부 예들에서, 검증 플래그(예를 들어, 도 2의 검증 플래그(251))는 런타임 암호 해시(341)와 골든 해시(343)가 일치하는 것에 응답하여 트리거될 수 있다. 검증 플래그는 보안 어레이(301)의 데이터(363)가 본 명세서에서 전술된 바와 같이(예를 들어, 도 2와 관련하여), 검증되었음을 표시할 수 있다. 그러나, 비교(367)가 런타임 암호 해시(341)와 골든 해시(343)가 일치하지 않음을 표시한다면, 이는 보안 어레이(301)에 저장된 데이터(363)가 (예를 들어, 해커 또는 메모리에서의 결함으로 인해) 손상되었음(371)을 표시할 수 있다. 보안 어레이(301)의 데이터(363)의 손상은 호스트(예를 들어, 도 2의 호스트(202))에 보고될 수 있다. 일부 예들에서, 보안 어레이(301)의 데이터(363)는 복원될 수 있다.
런타임 암호 해시(341)는 컴퓨팅 시스템(예를 들어, 도 2의 컴퓨팅 시스템(200))의 파워 오프를 검출하는 것에 응답하여 생성되고/거나 골든 해시(343)와 비교될 수 있다. 일부 예에서, 런타임 암호 해시(341)는 호스트(예를 들어, 도 2의 호스트(202))가 유휴 상태인 것에 응답하여 생성되고/거나 골든 해시(343)와 비교될 수 있다. 일부 예들에서 호스트는 호스트로부터 계류 중인 커맨드가 없을 때 유휴 상태일 수 있다.
도 4는 본 개시의 실시예에 따른 호스트(402) 및 메모리 디바이스(406)를 포함하는 예시적인 시스템의 블록도이다. 호스트(402) 및 메모리 디바이스(406)는 예를 들어, 각각, 도 2와 관련하여 전술된 호스트(202) 및 메모리 디바이스(206)일 수 있다.
컴퓨팅 디바이스는 계층들 - 각 계층은 후속 계층을 인증 및 로딩하고 각 계층에서 점점 더 정교해지는 런타임 서비스들을 제공함 - 을 사용하여 단계적으로 부팅될 수 있다. 계층은 이전 계층에 의해 서빙되고 후속 계층을 서빙함으로써, 보다 하위 계층들 위에 구축되고 보다 고차의 계층들을 서빙하는 계층들의 상호 연결된 웹을 생성할 수 있다. 도 4에 도시된 바와 같이, 계층 0("L0")(451) 및 계층 1("L1")(453)은 호스트 내에 있다. 계층 0(451)는 계층 1(453)에 펌웨어 유도 시크릿(Firmware Derivative Secret, FDS) 키(452)를 제공할 수 있다. FDS 키(452)는 계층 1(453)의 코드의 신원 및 다른 보안 관련 데이터를 기술할 수 있다. 예에서, 특정 프로토콜(이를테면, 강력한 사물 인터넷(robust internet of things, RIOT) 코어 프로토콜)은 로딩되는 계층 1(453)의 코드를 검증하기 위해 FDS(452)를 사용할 수 있다. 예에서, 특정 프로토콜은 디바이스 식별 구성 엔진(device identification composition engine, DICE) 및/또는 RIOT 코어 프로토콜을 포함할 수 있다. 예로서, FDS는 계층 1 펌웨어 이미지 자체, 인증된 계층 1 펌웨어를 암호로 식별하는 매니페스트, 보안 부팅 구현 컨텍스트에서 서명된 펌웨어의 펌웨어 버전 번호, 및/또는 디바이스에 대한 보안에 중요한 구성 설정이 포함될 수 있다. 디바이스 시크릿(458)은 FDS(452)를 생성하는데 사용되고 호스트(402)의 메모리에 저장될 수 있다.
호스트는 화살표(454)로 도시된 바와 같이, 데이터를 메모리 디바이스(406)로 전송할 수 있다. 전송된 데이터는 공개된 외부 식별, 인증서(예를 들어, 외부 식별 인증서), 및/또는 외부 공개 키를 포함할 수 있다. 메모리 디바이스(406)의 계층 2("L2")(455)는 전송된 데이터를 수신하고, 데이터를 운영 체제("OS")(457)의 동작들과 제1 애플리케이션(459-1) 및 제2 애플리케이션(459-2)에서 실행할 수 있다.
예시적인 동작에서, 호스트(402)는 디바이스 시크릿(458)을 판독하고, 계층 1(453)의 신원을 해싱하며, 다음을 포함하는 계산을 수행할 수 있다:
KL1 = KDF [Fs(s), 해시("불변 정보")]
여기서 KL1은 외부 공개 키이고, KDF(예를 들어, 미국 국립 표준 기술원(National Institute of Standards and Technology, NIST) 특별 간행물 800-108에 정의된 KDF)는 키 유도 함수(예를 들어, HMAC-SHA256)이며, Fs(s)는 디바이스 시크릿(558)이다. FDS(552)는 다음을 수행함으로써 결정될 수 있다:
FDS = HMAC-SHA256 [ Fs(s), SHA256("불변 정보")]
마찬가지로, 메모리 디바이스(406)는 화살표(456)로 도시된 바와 같이, 데이터를 호스트(402)로 전송할 수 있다.
도 5는 본 개시의 실시예에 따른 다수의 파라미터들을 결정하기 위한 예시적인 프로세스의 블록도이다. 도 5는 외부 공개 식별, 외부 인증서 및 외부 공개 키를 포함하는 파라미터들의 결정의 예이며, 이는 이어서 화살표(554)로 표시된 바와 같이, 메모리 디바이스(예를 들어, 도 4의 406)의 계층 2(예를 들어, 계층 2(455))로 송신된다. 도 5의 계층 0("L0")(551)는 도 4의 계층 0(451)에 대응하고, 마찬가지로 FDS(552)는 FDS(452)에 대응하고, 계층 1(553)은 계층 1(453)에 대응하며, 화살표들(554 및 556)은 각각 화살표들(454 및 456)에 대응한다.
계층 0(551)로부터의 FDS(552)는 계층 1(553)으로 송신되고 비대칭 ID 생성기(561)에 의해 사용되어 공개 식별("IDlk 공개")(565) 및 개인 식별(567)을 생성한다. 약어 "IDlk 공개"에서, "lk"는 계층(Layer) k(이 예에서는 계층 1)를 나타내고, "공개"는 식별이 공개적으로 공유됨을 나타낸다. 공개 식별(565)은 호스트의 계층 1(553)의 우측 및 외부로 확장되는 화살표에 의해 공유되는 것으로 도시된다. 생성된 개인 식별(567)은 암호화기(573)에 대한 키 입력으로 사용된다. 암호화기(573)는 데이터를 암호화하는데 사용되는 임의의 프로세서, 컴퓨팅 디바이스 등일 수 있다.
호스트의 계층 1(553)은 비대칭 키 생성기(563)를 포함할 수 있다. 적어도 일 예에서, 난수 생성기(random number generator, RND)(536)는 선택적으로 비대칭 키 생성기(563)에 난수를 입력할 수 있다. 비대칭 키 생성기(563)는 도 4의 호스트(402)와 같은 호스트와 연관된 공개 키("KLk 공개")(569)(외부 공개 키라고 지칭됨) 및 개인 키("KLK 개인")(571)(외부 개인 키라고 지칭됨)를 생성할 수 있다. 외부 공개 키(569)는 암호화기(573)에 대한 입력("데이터"로서)일 수 있다. 암호화기(573)는 외부 개인 식별(567) 및 외부 공개 키(569)의 입력들을 사용하여 결과 K'(575)를 생성할 수 있다. 외부 개인 키(571) 및 결과 K'(575)는 추가 암호화기(577)에 입력되어, 출력 K''(579)가 될 수 있다. 출력 K''(579)는 계층 2(도 4의 455)로 전송되는 외부 인증서("IDL1 인증서")(581)이다. 외부 인증서(581)는 디바이스로부터 송신되는 데이터의 출처를 검증 및/또는 인증할 수 있는 능력을 제공할 수 있다. 예로서, 호스트로부터 송신되는 데이터는 도 7과 관련하여 추가로 설명될 바와 같이, 인증서를 입증함으로써 호스트의 식별과 연관될 수 있다. 나아가, 외부 공개 키("KL1 공개 키")(583)는 계층 2로 전송될 수 있다. 따라서, 호스트의 공개 식별(565), 인증서(581), 및 외부 공개 키(583)는 메모리 디바이스의 계층 2로 전송될 수 있다.
도 6은 본 개시의 실시예에 따른 다수의 파라미터들을 결정하기 위한 예시적인 프로세스의 블록도이다. 도 6은 디바이스 식별("IDL2 공개")(666), 디바이스 인증서("IDL2 인증서")(682), 및 디바이스 공개 키("KL2 공개 키")(684)를 생성하는 메모리 디바이스(예를 들어, 도 4의 메모리 디바이스(406))의 계층 2(655)를 도시한다.
도 5에 설명된 바와 같이, 호스트의 계층 1으로부터 메모리 디바이스의 계층 2(655)로 전송된 외부 공개 키("KL1 공개 키")(683)는 메모리 디바이스의 비대칭 ID 생성기(662)에 의해 사용되어 메모리 디바이스의 공개 식별("IDlk 공개")(666) 및 개인 식별(668)을 생성한다. 약어 "IDlk 공개"에서, "lk"는 계층(Layer) k(이 예에서는 계층 2)를 나타내고, "공개"는 식별이 공개적으로 공유됨을 나타낸다. 공개 식별(666)은 계층 2(655)의 우측 및 외부로 확장되는 화살표에 의해 공유되는 것으로 도시된다. 생성된 개인 식별(668)은 암호화기(674)에 대한 키 입력으로 사용된다.
메모리 디바이스의 계층 2(655)는 비대칭 키 생성기(664)를 포함할 수 있다. 적어도 일 예에서, 난수 생성기(random number generator, RND)(638)는 선택적으로 비대칭 키 생성기(664)에 난수를 입력할 수 있다. 비대칭 키 생성기(664)는 도 4의 메모리 디바이스(406)와 같은 메모리 디바이스와 연관된 공개 키("KLk 공개")(670)(디바이스 공개 키라고 지칭됨) 및 개인 키("KLK 개인")(672)(디바이스 개인 키라고 지칭됨)를 생성할 수 있다. 디바이스 공개 키(670)는 암호화기(674)에 대한 입력("데이터"로서)일 수 있다. 암호화기(674)는 디바이스 개인 식별(668) 및 디바이스 공개 키(670)의 입력들을 사용하여 결과 K'(676)를 생성할 수 있다. 디바이스 개인 키(672) 및 결과 K'(676)는 추가 암호화기(678)에 입력되어, 출력 K''(680)가 될 수 있다. 출력 K''(680)는 계층 1(예를 들어, 도 4의 계층 1(453))로 다시 전송되는 디바이스 인증서("IDL2 인증서")(682)이다. 디바이스 인증서(682)는 디바이스로부터 송신되는 데이터의 출처를 검증 및/또는 인증할 수 있는 능력을 제공할 수 있다. 예로서, 메모리 디바이스로부터 송신되는 데이터는 도 7과 관련하여 추가로 설명될 바와 같이, 인증서를 입증함으로써 메모리 디바이스의 식별과 연관될 수 있다. 나아가, 디바이스 공개 키("KL2 공개 키")(684)는 계층 1로 전송될 수 있다. 따라서, 메모리 디바이스의 공개 식별(666), 인증서(682), 및 디바이스 공개 키(684)는 호스트의 계층 1로 전송될 수 있다.
예에서, 호스트가 메모리 디바이스로부터 공개 키를 수신하는 것에 응답하여, 호스트는 디바이스 공개 키를 사용하여 메모리 디바이스로 송신될 데이터를 암호화할 수 있다. 반대로, 메모리 디바이스는 외부 공개 키를 사용하여 호스트로 송신될 데이터를 암호화할 수 있다. 메모리 디바이스가 디바이스 공개 키를 사용하여 암호화된 데이터를 수신하는 것에 응답하여, 메모리 디바이스는 자신의 디바이스 개인 키를 사용하여 데이터를 복호화할 수 있다. 마찬가지로, 호스트가 외부 공개 키를 사용하여 암호화된 데이터를 수신하는 것에 응답하여, 호스트는 자신의 외부 개인 키를 사용하여 데이터를 복호화할 수 있다. 디바이스 개인 키는 메모리 디바이스 외부의 또 다른 디바이스와 공유되지 않고 외부 개인 키는 호스트 외부의 또 다른 디바이스와 공유되지 않으므로, 메모리 디바이스와 호스트로 송신되는 데이터는 안전하게 유지된다.
도 7은 본 개시의 실시예에 따른 인증서를 검증하기 위한 예시적인 프로세스의 블록도이다. 도 7의 예시된 예에서, 공개 키(783), 인증서(781), 및 공개 식별(765)이 호스트로부터(예를 들어, 도 4의 호스트(402)의 계층 1(453)로부터) 제공된다. 인증서(781)의 데이터 및 외부 공개 키(783)는 복호화기(785)에 대한 입력으로서 사용될 수 있다. 복호화기(785)는 데이터를 복호화하는데 사용되는 임의의 프로세서, 컴퓨팅 디바이스 등일 수 있다. 인증서(781) 및 외부 공개 키(783)의 복호화의 결과는 공개 식별과 함께 2차 복호화기(787)에 대한 입력으로 사용될 수 있고, 결과가 출력된다. 외부 공개 키(783) 및 복호화기(787)로부터의 출력은 789에 도시된 바와 같이, 인증서가 입증되는지 여부를 나타낼 수 있으며, 출력으로서 예 또는 아니오(791)를 초래한다. 인증서가 입증되는 것에 응답하여, 입증된 디바이스로부터 수신되는 데이터는 수락, 복호화, 및 프로세싱될 수 있다. 인증서가 입증되지 않는 것에 응답하여, 입증되고 있는 디바이스로부터 수신되는 데이터는 폐기, 제거, 및 무시될 수 있다. 이러한 방식으로 부정한 데이터를 송신하는 부정한 디바이스들이 검출되고 회피될 수 있다. 예로서, 프로세싱될 데이터를 송신하는 해커가 식별되고 해킹 데이터가 프로세싱되지 않을 수 있다.
도 8은 본 개시의 실시예에 따른 서명을 검증하기 위한 예시적인 프로세스의 블록도이다. 디바이스가 후속 거절을 회피하기 위해 입증될 수 있는 데이터를 송신하고 있는 사례에서, 서명이 생성되고 데이터와 함께 송신될 수 있다. 예로서, 제1 디바이스는 제2 디바이스의 요청을 할 수 있고, 제2 디바이스가 요청을 수행하면, 제1 디바이스는 제1 디바이스가 이러한 요청을 한 적이 없음을 나타낼 수 있다. 이를테면 서명을 사용하는 거절 방지 접근법은 제1 디바이스에 의한 거절을 회피할 수 있고 제2 디바이스가 이후 어려움 없이 요청된 태스크를 수행할 수 있도록 한다.
메모리 디바이스(806)(도 2의 메모리 디바이스(206)와 같은)는 데이터(890)를 호스트(도 2의 호스트(202)와 같은)로 송신할 수 있다. 메모리 디바이스(806)는 894에서, 디바이스 개인 키(871)를 사용하여 서명(896)을 생성할 수 있다. 서명(896)은 호스트(802)로 전송될 수 있다. 호스트(802)는 898에서, 이전에 수신된 외부 공개 키(869) 및 데이터(892)를 사용하여 서명을 입증할 수 있다. 이러한 방식으로, 서명은 개인 키를 사용하여 생성되고 공개 키를 사용하여 검증된다. 이러한 방식으로, 고유한 서명을 생성하는데 사용되는 개인 키는 서명을 송신하는 디바이스에 대해 비공개로 유지될 수 있는 한편, 수신 디바이스는 입증을 위해 송신 디바이스의 공개 키를 사용하여 서명을 복호화할 수 있다. 이는 송신 디바이스에 의해 수신 디바이스의 공개 키를 사용하여 암호화되고 수신 디바이스에 의해 수신자의 개인 키를 사용하여 복호화되는 데이터의 암호화/복호화와 대조적이다. 적어도 일 예에서, 디바이스는 내부 암호화 프로세스(예를 들어, 타원형 곡선 디지털 서명(Elliptical Curve Digital signature, ECDSA) 또는 유사한 프로세스를 사용함으로써 디지털 서명을 입증할 수 있다.
도 9는 본 개시의 실시예에 따른 예시적인 메모리 디바이스(906)의 블록도이다. 메모리 디바이스(906)는 예를 들어, 도 2와 관련하여 전술된 메모리 디바이스(206)일 수 있다.
도 9에 도시된 바와 같이, 메모리 디바이스(906)는 다수의 메모리 어레이들(901-1 내지 901-7)를 포함할 수 있다. 메모리 어레이들(901-1 내지 901-7)은 도 1과 관련하여 전술된 메모리 어레이(101)와 유사할 수 있다. 나아가, 도 9에 도시된 예에서, 메모리 어레이(901-3)는 보안 어레이이고, 메모리 어레이(901-6)의 서브 세트(911)는 보안 어레이를 포함하며, 메모리 어레이(901-7)의 서브 세트들(913 및 915)은 보안 어레이를 포함한다. 서브 세트들(911, 913, 및 915)은 각각 예를 들어, 4 킬로바이트의 데이터를 포함할 수 있다. 그러나, 본 개시의 실시예들은 특정 수 또는 배열의 메모리 어레이들 또는 부동의 어레이들에 제한되지는 않는다.
도 9에 도시된 바와 같이, 메모리 디바이스(906)는 교정(예를 들어, 복구) 블록(917)을 포함할 수 있다. 교정 블록(917)은 메모리 디바이스(906)의 동작 동안 발생할 수 있는 오류들(예를 들어, 불일치)의 경우 데이터의 소스로서 사용될 수 있다. 교정 블록(917)은 호스트에 의해 어드레싱 가능한 메모리 디바이스(906)의 영역 밖에 있을 수 있다.
도 9에 도시된 바와 같이, 메모리 디바이스(906)는 직렬 주변 기기 인터페이스(serial peripheral interface, SPI)(904) 및 제어기(908)를 포함할 수 있다. 메모리 디바이스(906)는 SPI(904) 및 제어기(908)를 사용하여 (예를 들어, 도 2와 관련하여) 본 명세서에서 전술된 바와 같이, 호스트 및 메모리 어레이들(901-1 내지 901-7)과 통신할 수 있다.
도 9에 도시된 바와 같이, 메모리 디바이스(906)는 메모리 디바이스(906)의 보안을 관리하기 위한 보안 레지스터(919)를 포함할 수 있다. 예를 들어, 보안 레지스터(919)는 애플리케이션 제어기를 구성하고, 외부에서 통신할 수 있다. 나아가, 보안 레지스터(919)는 인증 커맨드에 의해 수정 가능할 수 있다.
도 9에 도시된 바와 같이, 메모리 디바이스(906)는 키(921)를 포함할 수 있다. 예를 들어, 메모리 디바이스(906)는 루트 키들, DICE-RIOT 키들, 및/또는 다른 외부 세션 키들과 같은 키들을 저장하기 위한 여덟 개의 상이한 슬롯들을 포함할 수 있다.
도 9에 도시된 바와 같이, 메모리 디바이스(906)는 전자적으로 소거 가능한 프로그래머블 판독 전용 메모리(EEPROM)(923)를 포함할 수 있다. EEPROM(923)은 호스트가 이용 가능한 보안 비휘발성 영역을 제공할 수 있으며, 여기서 데이터의 개개의 바이트들이 소거되고 프로그래밍될 수 있다.
도 9에 도시된 바와 같이, 메모리 디바이스(906)는 카운터(예를 들어, 단조 카운터)(925)를 포함할 수 있다. 카운터(925)는 호스트로부터 수신되고/거나 호스트로 송신되는 커맨드들에 대한(예를 들어, 커맨드 세트 또는 시퀀스에 서명하기 위한) 리플레이 방지 메커니즘(예를 들어, 선도 생성기)으로서 사용될 수 있다. 예를 들어, 메모리 디바이스(906)는 여섯 개의 상이한 단조 카운터들을 포함할 수 있으며, 이들 중 두 개는 인증된 커맨드들에 메모리 디바이스(906)에 의해 사용될 수 있고, 네 개는 호스트에 의해 사용될 수 있다.
도 9에 도시된 바와 같이, 메모리 디바이스(906)는 SHA-256 암호 해시 함수(927) 및/또는 HMAC-SHA256 암호 해시 함수(929)를 포함할 수 있다. SHA-256 및/또는 HMAC-SHA256 암호 해시 함수들(927 및 929)은 본 명세서에서 전술된 바와 같이 메모리 어레이들(901-1 내지 901-7)에 저장된 데이터를 검증하기 위해 사용되는 암호 해시들 및/또는 골든 해시를 생성하기 위해 메모리 디바이스(906)에 의해 사용될 수 있다. 나아가, 메모리 디바이스(906)는 DICE-RIOT(931)의 L0 및 L1을 지원할 수 있다.
본 명세서에서 구체적인 실시예들이 예시되고 설명되었지만, 해당 기술분야의 통상의 기술자들은 동일한 결과들을 달성하도록 계산된 배열이 제시된 구체적인 실시예들을 대체할 수 있다고 이해할 것이다. 본 개시는 본 개시의 다수의 실시예들의 적응 또는 변형을 커버하도록 의도된다. 상기한 설명은 제한적인 방식이 아니라, 예시적인 방식으로 이루어진 것으로 이해되어야 한다. 상기한 실시예들의 조합, 및 본 명세서에서 구체적으로 설명되지 않은 다른 실시예들이 상기한 설명을 검토시 해당 기술분야의 통상의 기술자들에게 분명할 것이다. 본 개시의 다수의 실시예들의 범위는 상기한 구조체들 및 방법들이 사용되는 다른 애플리케이션들을 포함한다. 따라서, 본 개시의 다수의 실시예들의 범위는 첨부된 청구항들을 참조하여, 이러한 청구항들이 권리를 가지는 균등물들의 전체 범위와 함께 결정되어야 한다.
앞에서의 발명을 실시하기 위한 구체적인 내용에서, 본 개시를 간략화하기 위해 몇몇 피처들이 하나의 실시예에서 함께 그룹화된다. 본 개시의 방법은 본 개시의 개시된 실시예들이 각 청구항에 명시적으로 나열된 것보다 더 많은 특징들을 사용해야 한다는 의도를 반영하는 것으로서 해석되지 않아야 한다. 더 정확히 말하면, 다음의 청구항들이 반영하는 바와 같이, 본 발명의 요지는 하나의 개시된 실시예의 모든 특징들보다 더 적은 특징들에 있다. 이에 따라, 다음의 청구항들은 이에 의해 발명을 실시하기 위한 구체적인 내용으로 통합되며, 각 청구항은 별개의 실시예로서 독립적이다.

Claims (20)

  1. 장치로서,
    메모리; 및
    회로부를 포함하며, 상기 회로부는:
    상기 장치의 파워 오프를 검출하도록;
    런타임 암호 해시를 생성하도록; 그리고
    상기 파워 오프를 검출하는 것에 응답하여 상기 런타임 암호 해시를 암호 해시 - 상기 암호 해시는 상기 메모리의 일 부분에 저장됨 - 와 비교하도록 구성된 것인, 장치.
  2. 제1항에 있어서, 상기 회로부는 상기 메모리의 상기 부분에 저장된 데이터를 판독하고 해시 함수를 사용하여 상기 데이터를 해싱함으로써 상기 런타임 암호 해시를 생성하도록 구성된 것인, 장치.
  3. 제1항에 있어서, 상기 메모리의 상기 부분은 상기 메모리의 보안 부분인 것인, 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 메모리의 상기 부분은 하나 이상의 레지스터에 의해 규정되는 것인, 장치.
  5. 제1항에 있어서, 제1 카운터 및 제2 카운터를 더 포함하는, 장치.
  6. 제5항에 있어서, 상기 제1 카운터는 상기 장치의 파워 온마다 증분되고, 상기 제2 카운터는 상기 장치의 파워 오프마다 증분되는 것인, 장치.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 카운터 및 상기 제2 카운터는 단조 카운터들(monotonic counters)인 것인, 장치.
  8. 메모리에서의 데이터 증명 방법으로서,
    상기 메모리의 파워 오프를 검출하는 단계;
    런타임 암호 해시를 생성하는 단계;
    상기 파워 오프를 검출하는 것에 응답하여 상기 런타임 암호 해시가 암호 해시 - 상기 암호 해시는 상기 메모리의 일 부분에 저장됨 - 와 동일한지를 결정하는 단계; 및
    상기 런타임 암호 해시와 상기 암호 해시가 동일한 것에 응답하여 파워 오프 카운터를 증분시키는 단계를 포함하는, 방법.
  9. 제8항에 있어서,
    상기 파워 오프 카운터를 증분시킨 것에 응답하여 그리고 상기 장치를 파워 오프하기 전에 상기 메모리의 상기 부분을 판독 전용 모드로 설정하는 단계를 더 포함하는, 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 장치를 파워 온하는 것에 응답하여 파워 온 카운터를 증분시키는 단계를 더 포함하는, 방법.
  11. 제10항에 있어서,
    상기 파워 온 카운터를 증분시킨 것에 응답하여, 상기 파워 온 카운터가 상기 파워 오프 카운터와 동일한지를 결정하는 단계를 더 포함하는, 방법.
  12. 제11항에 있어서,
    상기 파워 온 카운터 및 상기 파워 오프 카운터가 동일한 것에 응답하여 상기 메모리의 상기 부분을 판독 및 기입 모드로 설정하는 단계를 더 포함하는, 방법.
  13. 제11항 또는 제12항에 있어서,
    상기 파워 온 카운터 및 상기 파워 오프 카운터가 동일하지 않은 것에 응답하여 에러 플래그를 제공하는 단계를 더 포함하는, 방법.
  14. 메모리에서의 데이터 증명 방법으로서,
    호스트가 유휴 상태임을 검출하는 단계;
    상기 호스트에 커플링된 메모리의 일 부분에 저장된 데이터로부터 런타임 암호 해시를 생성하는 단계; 및
    상기 호스트가 유휴 상태임을 검출하는 것에 응답하여 상기 런타임 암호 해시를 암호 해시 - 상기 암호 해시는 상기 메모리의 상기 부분에 저장됨 - 와 비교하는 단계를 포함하는, 방법.
  15. 제14항에 있어서, 상기 메모리의 상기 부분에 저장된 상기 데이터의 상기 암호 해시는 SHA-256 암호 해시를 포함하는 것인, 방법.
  16. 제14항에 있어서,
    상기 런타임 암호 해시와 상기 암호 해시가 동일한 것에 응답하여 검증 플래그를 트리거하는 단계를 더 포함하는, 방법.
  17. 제14항에 있어서,
    상기 메모리를 파워 온하는 단계를 더 포함하는, 방법.
  18. 제17항에 있어서,
    상기 메모리를 파워 온하는 것에 응답하여 상기 검증 플래그를 삭제하는 단계를 더 포함하는, 방법.
  19. 시스템으로서,
    호스트;
    메모리; 및
    회로부를 포함하며, 상기 회로부는:
    상기 호스트가 유휴 상태일 때를 검출하도록;
    상기 호스트가 유휴 상태임을 검출하는 것에 응답하여 상기 메모리의 일 부분에 저장된 데이터를 판독하고 해시 함수를 사용하여 상기 데이터를 해싱함으로써 런타임 암호 해시를 생성하도록; 그리고
    상기 런타임 암호 해시를 생성하는 것에 응답하여 상기 런타임 암호 해시를 암호 해시 - 상기 암호 해시는 상기 메모리의 상기 부분에 저장됨 - 와 비교하도록 구성된 것인, 시스템.
  20. 제19항에 있어서, 검증 플래그는 상기 시스템을 파워 오프하기 전에 상기 메모리의 상기 부분에 대한 기입 동작에 응답하여 제거되는 것인, 시스템.
KR1020217033938A 2019-03-25 2020-03-16 메모리에서의 데이터 증명 KR20210132723A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/362,916 2019-03-25
US16/362,916 US11163912B2 (en) 2019-03-25 2019-03-25 Data attestation in memory
PCT/US2020/022943 WO2020197824A1 (en) 2019-03-25 2020-03-16 Data attestation in memory

Publications (1)

Publication Number Publication Date
KR20210132723A true KR20210132723A (ko) 2021-11-04

Family

ID=72606188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217033938A KR20210132723A (ko) 2019-03-25 2020-03-16 메모리에서의 데이터 증명

Country Status (6)

Country Link
US (2) US11163912B2 (ko)
EP (1) EP3948551A4 (ko)
JP (1) JP7101318B2 (ko)
KR (1) KR20210132723A (ko)
CN (1) CN113841129A (ko)
WO (1) WO2020197824A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12001557B2 (en) * 2019-12-31 2024-06-04 Renesas Electronics America Inc. Method and system for continuously verifying integrity of secure instructions during runtime
US11782610B2 (en) * 2020-01-30 2023-10-10 Seagate Technology Llc Write and compare only data storage
US20210397363A1 (en) * 2020-06-17 2021-12-23 Micron Technology, Inc. Operational monitoring for memory devices
US20220200807A1 (en) * 2020-12-17 2022-06-23 Nxp B.V. Device attestation
US11455388B1 (en) * 2021-04-26 2022-09-27 Weeve.Network System and method for end-to-end data trust management with real-time attestation

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026293A (en) * 1996-09-05 2000-02-15 Ericsson Inc. System for preventing electronic memory tampering
US20020147918A1 (en) * 2001-04-05 2002-10-10 Osthoff Harro R. System and method for securing information in memory
US8112618B2 (en) 2004-04-08 2012-02-07 Texas Instruments Incorporated Less-secure processors, integrated circuits, wireless communications apparatus, methods and processes of making
JP5085287B2 (ja) 2007-11-21 2012-11-28 株式会社リコー 情報処理装置、正当性検証方法および正当性検証プログラム
WO2010019916A1 (en) 2008-08-14 2010-02-18 The Trustees Of Princeton University Hardware trust anchors in sp-enabled processors
US8738932B2 (en) 2009-01-16 2014-05-27 Teleputers, Llc System and method for processor-based security
JP2010257340A (ja) 2009-04-27 2010-11-11 Toshiba Corp 情報処理装置、情報処理方法及びプログラム
US8510569B2 (en) * 2009-12-16 2013-08-13 Intel Corporation Providing integrity verification and attestation in a hidden execution environment
TW201241618A (en) * 2011-04-13 2012-10-16 Hon Hai Prec Ind Co Ltd Apparatus and method for testing turn on/off of hard disk array
CN103034594A (zh) * 2011-09-30 2013-04-10 群联电子股份有限公司 存储器储存装置及其存储器控制器与密码验证方法
WO2013095385A1 (en) * 2011-12-20 2013-06-27 Intel Corporation Apparatus and method for phase change memory drift management
US9361244B2 (en) 2011-12-29 2016-06-07 Intel Corporation Apparatus for hardware accelerated runtime integrity measurement
US9424200B2 (en) 2013-03-15 2016-08-23 Freescale Semiconductor, Inc. Continuous run-time integrity checking for virtual memory
FR3006768B1 (fr) * 2013-06-06 2017-05-26 Continental Automotive France Procede de surveillance d'un organe fonctionnel d'un vehicule automobile
JP6244759B2 (ja) 2013-09-10 2017-12-13 株式会社ソシオネクスト セキュアブート方法、半導体装置、及び、セキュアブートプログラム
US9552384B2 (en) 2015-06-19 2017-01-24 HGST Netherlands B.V. Apparatus and method for single pass entropy detection on data transfer
US10108557B2 (en) * 2015-06-25 2018-10-23 Intel Corporation Technologies for memory confidentiality, integrity, and replay protection
US10382410B2 (en) 2016-01-12 2019-08-13 Advanced Micro Devices, Inc. Memory operation encryption
WO2017155516A1 (en) 2016-03-08 2017-09-14 Hewlett-Packard Development Company, L.P. Securing data
GB2554940B (en) * 2016-10-14 2020-03-04 Imagination Tech Ltd Out-of-bounds recovery circuit

Also Published As

Publication number Publication date
EP3948551A4 (en) 2022-12-21
JP2022519926A (ja) 2022-03-25
US11163912B2 (en) 2021-11-02
US20200311314A1 (en) 2020-10-01
JP7101318B2 (ja) 2022-07-14
US20220058293A1 (en) 2022-02-24
WO2020197824A1 (en) 2020-10-01
EP3948551A1 (en) 2022-02-09
CN113841129A (zh) 2021-12-24
US11960632B2 (en) 2024-04-16

Similar Documents

Publication Publication Date Title
US11960632B2 (en) Data attestation in memory
US11683155B2 (en) Validating data stored in memory using cryptographic hashes
CN113632084B (zh) 运行时代码执行验证方法、设备及系统
US11669643B2 (en) Block chain based validation of memory commands
US11228443B2 (en) Using memory as a block in a block chain
KR20210134053A (ko) 오버-디-에어 업데이트 유효성 확인 방법
US20220138114A1 (en) Using memory as a block in a block chain

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal