JP4675913B2

JP4675913B2 - 無線通信システムにおけるバースト処理装置及び方法

Info

Publication number: JP4675913B2
Application number: JP2007008158A
Authority: JP
Inventors: 眞宇盧; 泰弘朴; 宰民趙; 寅權白
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2006-01-18
Filing date: 2007-01-17
Publication date: 2011-04-27
Anticipated expiration: 2027-01-17
Also published as: US7844884B2; EP1811710A2; JP2007195185A; KR20070076258A; US20070189226A1; EP1811710A3; CN101031110A; KR100981498B1; EP1811710B1; CN101031110B

Description

本発明は無線通信システムに関し、特に、バースト(burst)を処理するための装置及び方法に関する。

無線通信システムにおいて、ユーザートラフィック情報又は通信プロトコルメッセージは、複数のパケット形態からなる。パケットは、媒体接続制御(Medium Access Control、以下、「ＭＡＣ」と称する。)プロトコルで規定したプロトコルデータユニット(Protocol Data Unit、以下、「ＰＤＵ」と称する。)形態に従う。ＰＤＵは、ＰＤＵの構成方式や長さなどの情報を示すＭＡＣヘッダ部及びデータが搭載されるペイロード(payload)部に分けられる。ＭＡＣヘッダ部及びペイロード部は、受信段でエラーを検出できるように、巡回冗長検査(Cyclic Redundancy Check、以下、「ＣＲＣ」と称する。)ビットを含む。

一方、バーストは、一つ以上のＰＤＵの束である。また、フレームは、一つ以上のバーストの束である。受信段は、フレームからバースト領域を区別した後、自身に該当するＰＤＵのみを選別して処理する。

図１は、一般の無線通信システムにおける複数のＰＤＵからなるバースト構造の一例を示す図である。
図１によれば、バーストは、一例として３つのＰＤＵからなる。ＰＤＵの各々は、ＰＤＵの長さを示す長さフィールド１１０と、ＭＡＣヘッダのエラーを検査するためのヘッダ検査シーケンス(ＨＣＳ：Header Check Sequence)フィールド１２０と、ＰＤＵペイロードフィールド１３０と、ＰＤＵ全体に対するエラーを検査するためのフレームチェックシーケンス(ＦＣＳ：Frame Check Sequence)フィールド１４０とを含む。ここで、長さフィールド１１０及びＨＣＳフィールド１２０は、ＭＡＣヘッダ部に該当する。ＭＡＣヘッダ部は、長さフィールド１１０及びＨＣＳフィールド１２０の以外にも、ヘッダタイプ、連結識別子(ＣＩＤ：Connection Identifier)フィールド及び暗号化と関連したフィールドなどをさらに含む。

受信段は、前述したようなバーストを受信すると、１番目のＰＤＵ(１００)のＭＡＣヘッダの長さフィールド１１０を参照して、１番目のＰＤＵ(１００)の長さを認知し、当該ＰＤＵ(１００)のエラー検査及びデータ処理を行う。このような手順は、２番目及び３番目のＰＤＵでも同様に適用される。前述したように、受信段は、ＰＤＵのＭＡＣヘッダ内の長さフィールドを参照して長さを累積し、累積された長さが一つのバースト長さに到達すると、バースト内のＰＤＵ処理を完了する。

図２は、従来の無線通信システムにおける受信段のバースト処理過程を示すフローチャートである。
図２によれば、受信段は、段階Ｓ２０２において送信段からフレームを受信し、段階Ｓ２０４に進行する。受信段は、段階Ｓ２０４において複数のバーストのうちで自身に該当するバーストを選別して格納し、段階Ｓ２０６に進行する。受信段は、段階Ｓ２０６においてＰＤＵのＭＡＣヘッダをデコードし、段階Ｓ２０８に進行する。受信段は、段階Ｓ２０８においてＰＤＵのＨＣＳフィールドを用いてＰＤＵのＭＡＣヘッダにエラーが存在するか否かを検査する。検査の結果、ＰＤＵのＭＡＣヘッダにエラーが存在すると、段階Ｓ２１６に進行し、エラーが存在しないと、段階Ｓ２１０に進行する。

続いて、受信段は、段階Ｓ２１０においてＰＤＵのＭＡＣヘッダにエラーが存在しないため、データを正常に処理して段階Ｓ２１２に進行する。受信段は、段階Ｓ２１２においてデータを処理したＰＤＵを除いた他のＰＤＵが存在するか否かを判別する。判別の結果、他のＰＤＵが存在すると、段階Ｓ２０６から再遂行する。一方、他のＰＤＵが存在しないと、段階Ｓ２１４に進行する。受信段は、段階Ｓ２１４において処理する他のバーストが存在するか否かを判別する。判別の結果、他のバーストが存在すると段階Ｓ２０６から再遂行し、他のバーストが存在しないとバースト処理を完了する。

一方、受信段は、ＭＡＣヘッダをデコードしたＰＤＵにエラーが存在する場合、段階Ｓ２１６においてエラーが発生したＰＤＵを含むバースト全体に対する処理を中断し、次のバーストに対してデコードする。

前述したように、従来は、ＰＤＵのＭＡＣヘッダにエラーが発生した場合、もうＰＤＵ処理は不可能である。一般的に、無線通信システムにおいて伝送されるパケットのサイズを測定した結果、６４バイト未満が約５０％を占め、１２８バイト未満が約７６％を占める。これは、パケットのサイズが全般的に大きくないことを意味する。このような結果に基づいて推定すると、１２００バイトのバーストは約１２個のＰＤＵを含む。このとき、ＰＤＵでＭＡＣヘッダが占めるオーバーヘッドは６％程度である。これは、バーストにエラーが存在する場合、ＭＡＣヘッダ部分にエラーが存在する確率が高いことを意味する。すなわち、受信段は、ＰＤＵのＭＡＣヘッダで発生するエラーによりペイロード領域まで処理できず、バーストの再伝送により資源の活用度が低下され、システム全体の性能を低下させる。
米国特許第７，１２０，８５２号明細書

よって、本発明の目的は、ＰＤＵヘッダにエラーが含まれている場合、次のＰＤＵヘッダ位置を検索することで、全体的なシステムの効率を向上させることにある。

前記目的を達成するために、本発明は、少なくとも一つのプロトコルデータユニット(ＰＤＵ)を含むバーストを持つ無線通信システムにおける受信段のバースト処理方法であって、受信したバーストのうちに含まれた、ｎ番目のＰＤＵのＭＡＣヘッダである第１のＭＡＣヘッダにエラーが存在するか否かを検査するステップと、
前記第１のＭＡＣヘッダにエラーが存在する場合、前記第１のＭＡＣヘッダのアドレスと前記第１のＭＡＣヘッダに含まれた前記ｎ番目のＰＤＵの長さを示す長さフィールド値とが加算されて獲得されるアドレスを用いて、ｎ＋１番目のＰＤＵのＭＡＣヘッダである第２ＭＡＣヘッダのアドレスを推定するステップと、
前記推定された第２のＭＡＣヘッダのアドレスに対応するアドレスを有する推定された第２のＭＡＣヘッダにエラーが存在するか否かを検査し、前記検査結果に基づいて前記第１のＭＡＣヘッダの長さフィールドにエラーが存在するか否かを判断するステップと、
前記推定された第２のＭＡＣヘッダにエラーが存在しない場合、前記第１のＭＡＣヘッダの長さフィールドにエラーが存在しないと判断し、前記推定された第２のＭＡＣヘッダの情報をデコーディングし、前記デコーディングした第２のＭＡＣヘッダの情報に相応するように前記ｎ＋１番目のＰＤＵを処理するステップと、
前記推定された第２のＭＡＣヘッダにエラーが存在する場合、前記第１のＭＡＣヘッダの長さフィールドにエラーが存在すると判断し、前記第１のＭＡＣヘッダの次のアドレスに対してエラーが存在するか否かを検査することによって、前記第２のＭＡＣヘッダを検出し、前記検出した第２のＭＡＣヘッダの情報を用いて、前記ｎ＋１番目のＰＤＵを処理するステップとを含むことを特徴とする。

また、本発明は、少なくとも一つのプロトコルデータユニット(ＰＤＵ)を含むバーストを持つ無線通信システムにおけるバーストを処理する受信段装置であって、前記受信したバーストに含まれたｎ番目のＰＤＵのＭＡＣヘッダである第１のＭＡＣヘッダ又はｎ＋１番目のＰＤＵのＭＡＣヘッダである第２のＭＡＣヘッダにエラーが存在するか否かを検査するヘッダエラー検査器と、前記ヘッダエラー検査器を制御して、前記第１のＭＡＣヘッダにエラーが存在するか否かを検査し、前記第１のＭＡＣヘッダにエラーが存在する場合、前記第１のＭＡＣヘッダのアドレスと前記第１のＭＡＣヘッダに含まれた長さフィールド値とが加算されて獲得されるアドレスを用いて、前記第２のＭＡＣヘッダのアドレスを推定し、前記推定された第２のＭＡＣヘッダのアドレスに対応するアドレスを有する推定された第２のＭＡＣヘッダにエラーが存在するか否かを検査し、前記検査結果に基づいて前記第１のＭＡＣヘッダの長さフィールドにエラーが存在するか否かを判断し、前記推定された第２のＭＡＣヘッダにエラーが存在しない場合、第１のＭＡＣヘッダの長さフィールドにエラーが存在しないと判断し、前記推定された第２のＭＡＣヘッダの情報をデコーディングし、前記デコーディングした第２のＭＡＣヘッダの情報に相応するように前記ｎ＋１番目のＰＤＵを処理し、前記推定された第２のＭＡＣヘッダにエラーが存在する場合、前記第１のＭＡＣヘッダの長さフィールドにエラーが存在すると判断し、前記第１のＭＡＣヘッダの次のアドレスに対してエラーが存在するか否かを検査して、前記第２のＭＡＣヘッダを検出し、前記検出した第２のＭＡＣヘッダの情報を用いて前記ｎ＋１番目のＰＤＵを処理する制御器と、を含むことを特徴とする。

本発明によれば、無線通信システムにおいて、ＰＤＵのＭＡＣヘッダにエラーが発生した場合にも、次のＰＤＵのＭＡＣヘッダの開始を成功的に検索できるため、従来のＭＡＣヘッダのエラー発生時の当該バーストに対するエラー処理に比べて、ＰＤＵ処理性能を向上させることができる。

以下、本発明の好適な実施形態について添付図面を参照しながら詳細に説明する。なお、下記の説明において、本発明の要旨のみを明瞭にするために、公知の機能や構成についての具体的な説明は適宜省略する。

本発明は、無線通信システムにおいて、ＰＤＵのＭＡＣヘッダにエラーが発生した場合にも、全体のバーストを処理できるようにする方法を提案する。

ＰＤＵのＭＡＣヘッダで長さフィールドが占める比率は、相対的に低い。例えば、ＯＦＤＭＡシステムの場合、ＰＤＵのＭＡＣヘッダの全体サイズは４８ビットであり、このうちで長さフィールドは１１ビットを占める。仮に、ＰＤＵのＭＡＣヘッダにエラーが発生した場合、長さフィールドでエラーが発生する確率は約２３％である。

一方、本発明による受信段が受信したバーストのうち、ＰＤＵのＭＡＣヘッダに対してＣＲＣを行うと、図３のような３つの場合が発生し得る。

図３は、本発明の実施形態による無線通信システムにおけるバースト処理時に発生し得るシナリオを図式化した図である。
図３によれば、バースト処理時に発生し得るシナリオは、次のような３つの場合があり得る。

第一に、１番目のＰＤＵのＭＡＣヘッダが正常な場合であって、受信段は、正常的にデータを処理し、以後のＰＤＵのＭＡＣヘッダに対してデコードを行う。

第二に、１番目のＰＤＵのＭＡＣヘッダのうちで、長さフィールドを除いた他のフィールドでエラーが発生した場合であって、受信段は、前述したように、長さフィールドにエラーが発生しないと見なし、長さフィールドに明示された値だけジャンプして、２番目のＰＤＵのＭＡＣヘッダに対してＣＲＣを行う。このとき、前述した仮定によれば、１番目のＰＤＵのＭＡＣヘッダの長さフィールドが正常なので、２番目のＰＤＵのＭＡＣヘッダに対してＣＲＣ又はデータ処理を行うことが可能になる。

第三に、１番目のＰＤＵのＭＡＣヘッダのうちで、長さフィールドで実際のエラーが発生した場合であって、受信段は、前述したように、長さフィールドにエラーが発生しないと見なし、長さフィールドに明示された値だけジャンプして、２度目のＰＤＵのＭＡＣヘッダに対してＣＲＣを行う。このとき、ＰＤＵのＭＡＣヘッダの長さフィールドにエラーが発生したので、長さフィールドに明示された値だけジャンプした所が、ＰＤＵのＭＡＣヘッダである確率は非常に低い。

したがって、第二の場合において、受信段は、１番目のＰＤＵに対するデータ処理は不可能であるが、２度目のＰＤＵからはＭＡＣヘッダにエラーが存在しない限りデータ処理が可能になる。

また、第三番の場合において、受信段は、１番目のＰＤＵのデータ処理が不可能であるが、２度目のＰＤＵのデータ処理も不可能である。したがって、この場合、ＣＲＣ検査器(図示せず)は、再度１番目のＰＤＵのＭＡＣヘッダ領域の以後に存在するペイロード区間から読出しアドレス値を増加させながら、ＣＲＣエラーが発生しないまでＣＲＣを行う。このような検査を行う途中、エラーが検出されないと、受信段は、エラーが検出されないアドレスは２度目のＰＤＵのＭＡＣヘッダであることを認知し、２度目のＰＤＵのＭＡＣヘッダに対してＣＲＣを行う。

図４は、本発明の実施形態による無線通信システムにおける受信段のバースト処理過程を示すフローチャートである。
図４によれば、受信段は、段階Ｓ４０２において送信段からフレームを受信し、段階Ｓ４０４に進行する。受信段は、段階Ｓ４０４において複数のバーストのうちで自身に該当するバーストを選別して格納し、段階Ｓ４０６に進行する。受信段は、段階Ｓ４０６においてｎ番目のＰＤＵのＭＡＣヘッダをデコードし、段階Ｓ４０８に進行する。受信段は、段階Ｓ４０８においてｎ番目のＰＤＵのＨＣＳフィールドを用いて、ＰＤＵのＭＡＣヘッダにエラーが存在するか否かを検査する。検査の結果、ＭＡＣヘッダにエラーが存在すると段階Ｓ４１０に進行し、エラーが存在しないと段階Ｓ４２６に進行する。

受信段は、段階Ｓ４１０において、ｎ番目のＰＤＵのＭＡＣヘッダのアドレスとＭＡＣヘッダ内の長さフィールドとを加算した値に該当する(ｎ＋１)番目と推定される次のＰＤＵの開始アドレスにジャンプし、段階Ｓ４１２においてＭＡＣヘッダにエラーが存在するか否かを検査する。検査の結果、ｎ＋１番目のＰＤＵのＭＡＣヘッダでもエラーが存在すると段階Ｓ４１４に進行し、エラーが存在しないと段階Ｓ４２６に進行する。一方、受信段は、段階Ｓ４１２においてｎ番目のＰＤＵのＭＡＣヘッダでエラーが発生したが、長さフィールドにはエラーが発生しないこともでき、ｎ番目のＰＤＵのＭＡＣヘッダで発生したエラーが長さフィールドで発生したエラーであることもできる。これは、図３において第二及び第三の場合について説明したようである。したがって、段階Ｓ４０８においてｎ番目のＰＤＵのＭＡＣヘッダの長さフィールドでエラーが発生しない場合、受信段は、段階Ｓ４１２においてｎ＋１番目のＰＤＵのＭＡＣヘッダでエラーを検出しない。しかしながら、ｎ番目のＰＤＵのＭＡＣヘッダの長さフィールドでエラーが発生した場合、受信段は、段階Ｓ４１２においてｎ＋１番目のＰＤＵのＭＡＣヘッダでエラーを検出する。

したがって、受信段は、段階Ｓ４１４において、ｎ番目のＰＤＵのＭＡＣヘッダの次のアドレスでエラー検査を再度行うためにアドレス移動を行い、段階Ｓ４１６に進行する。受信段は、段階Ｓ４１６においてＰＤＵのＭＡＣヘッダの長さに該当するデータに対してＣＲＣ計算を行った後、段階Ｓ４１８に進行する。エラー検査は、直列式又は並列式に行われるが、これについては図５を参照して詳細に説明する。

受信段は、段階Ｓ４１８において検出したアドレスに対してエラーが存在するか否かを判断する。判断の結果、エラーが存在すると段階Ｓ４２０に進行し、エラーが存在しないと段階Ｓ４２６に進行してデータ処理を行う。受信段は、段階Ｓ４２０においてアドレス値を１ずつ増加させ、段階Ｓ４２２に進行する。ここで、アドレス値の単位はバイトになり得る。受信段は、段階Ｓ４２２において１ずつ増加させたアドレス値が、バーストの最後のアドレス値を超過するか否かを判断する。判断の結果、増加させたアドレス値がバーストの最後のアドレス値を超過すると、当該バーストは処理不可能なエラーとして処理し、段階Ｓ４３０に進行する。一方、増加させたアドレス値がバーストの最後のアドレス値を超過しないと、段階Ｓ４１６から再遂行する。ここで、受信段は、全体バーストの長さを認知しているものとする。

ここで、段階Ｓ４１２〜段階Ｓ４１６については、例を上げて詳細に説明する。１番目の(ｎ＝１)ＰＤＵのＭＡＣヘッダでエラーが発生した場合、ＭＡＣヘッダの長さフィールドが０ｘ１００アドレスを示していると、受信段は、０ｘ１００アドレスにジャンプして、２番目すなわちｎ＋１番目のＰＤＵのＭＡＣヘッダ６バイトをデコードする。すなわち、０ｘ１００はｎ番目のＰＤＵのＭＡＣヘッダの開始アドレスを意味し、受信段は、０ｘ１００アドレスから６バイトに該当するＭＡＣヘッダをデコードして、段階Ｓ４１２と同様にエラーが存在するか否かを検査する。検査の結果、受信段は、エラーが存在するとｎ番目のＰＤＵのＭＡＣヘッダの長さフィールドにエラーが発生したことを認知し、段階Ｓ４１４と同様に、ｎ番目のＰＤＵのＭＡＣヘッダの次のアドレスに戻ってｎ＋１番目のＰＤＵのＭＡＣヘッダの次の開始アドレスからＣＲＣを行う。

一方、受信段は、段階Ｓ４２６において正常にデータ処理を行い、段階Ｓ４２８に進行する。受信段は、段階Ｓ４２８において他のＰＤＵが存在するか否かを判断する。判断の結果、他のＰＤＵが存在すると段階Ｓ４０６に戻り、他のＰＤＵが存在しないと段階Ｓ４３０に進行する。受信段は、段階Ｓ４３０において他のバーストが存在するか否かを判断する。判断の結果、他のバーストが存在すると段階Ｓ４０６に戻り、他のバーストが存在しないとバースト処理を終了する。

図５は、本発明の実施形態による受信したバーストを処理する受信段の装置構造を示す図である。
図５によれば、受信段は、受信するバーストを受信バーストバッファ５０２に格納する。受信段は、格納されたバーストのうちで１番目のＰＤＵのＭＡＣヘッダに該当する６バイトを読出し、読み出されたバーストはＭＡＣヘッダエラー検査器であるＣＲＣ−８(５０４)に入力される。ＣＲＣ−８(５０４)は、入力したバーストに対してエラー検査を行い、その結果をＯＲゲート５２０に出力する。このとき、ＣＲＣ−８(５０４)の駆動は、受信段制御器５２２により制御される。すなわち、受信段制御器５２２は、読出しアドレス生成器５２４を制御してアドレス値を増加させ、６バイトに該当するＭＡＣヘッダを読み出す。

エラー検査の結果がエラー無しである場合、ＯＲゲート５２０の出力は“成功”になる。“成功”である場合、ＭＡＣヘッダフィールド抽出器５２６は、ＰＤＵの長さと、ＰＤＵに含まれたデータと、その他の情報とを抽出して、受信段ＰＤＵ処理器５２８に出力する。一方、ＯＲゲート５２０の出力が“失敗”である場合、受信段制御器５２２は、次のＰＤＵのＭＡＣヘッダの開始アドレスにジャンプするために、読出しアドレス生成器５２４を制御する。以後、２番目のＰＤＵのＭＡＣヘッダの開始アドレスに該当するバーストは、再度ＣＲＣ−８(５０４)に入力される。ＣＲＣ−８(５０４)は、当該バーストに対してエラー検査を行う。検査の結果、エラーである場合、１番目のＰＤＵのＭＡＣヘッダの長さフィールドでエラーが発生したものなので、受信段制御器５２２は、１番目のＰＤＵのＭＡＣヘッダのすぐ次のアドレスから６バイトずつバーストを読み出す。

以後、読み出される６バイト単位のバーストは、ＣＲＣ−８(５０４)〜ＣＲＣ−８(５１８)に並列式に入力され、受信段は、ＣＲＣ−８(５０４)〜ＣＲＣ−８(５１８)のエラー検査の結果が“成功”である場合、２度目のＰＤＵのＭＡＣヘッダの開始点を検査することができる。

一方、前述したバースト処理動作は、バースト長さが、処理済みＰＤＵの累積された長さよりもＰＤＵ最小長さである６バイトを超過すると、ＰＤＵ処理を継続的に進行し、６バイト以下であると、当該バーストの処理動作を終了する。

なお、本発明の詳細な説明では具体的な実施形態について説明したが、本発明の要旨から逸脱しない範囲内で多様に変形できる。よって、本発明の範囲は、前述の実施形態に限定されるものではなく、特許請求の範囲の記載及びこれと均等なものに基づいて定められるべきである。

一般の無線通信システムにおける複数のＰＤＵからなるバースト構造の一例を示す図である。従来の無線通信システムにおける受信段のバースト処理過程を示すフローチャートである。本発明の実施形態による無線通信システムにおけるバースト処理時に発生し得るシナリオを図式化した図である。本発明の実施形態による無線通信システムにおける受信段のバースト処理過程を示すフローチャートである。本発明の実施形態による受信したバーストを処理する受信段装置の構造を示す図である。

符号の説明

５０２受信バーストバッファ
５０４〜５１８ＭＡＣヘッダエラー検査器（ＣＲＣ−８）
５２０ＯＲゲート
５２２受信段制御器
５２４読出しアドレス生成器
５２６ＭＡＣヘッダフィールド抽出器
５２８受信段ＰＤＵ処理器

Claims

少なくとも一つのプロトコルデータユニット(ＰＤＵ)を含むバーストを持つ無線通信システムにおける受信段のバースト処理方法であって、
受信したバーストのうちに含まれた、ｎ番目のＰＤＵのＭＡＣヘッダである第１のＭＡＣヘッダにエラーが存在するか否かを検査するステップと、
前記第１のＭＡＣヘッダにエラーが存在する場合、前記第１のＭＡＣヘッダのアドレスと前記第１のＭＡＣヘッダに含まれた前記ｎ番目のＰＤＵの長さを示す長さフィールド値とが加算されて獲得されるアドレスを用いて、ｎ＋１番目のＰＤＵのＭＡＣヘッダである第２ＭＡＣヘッダのアドレスを推定するステップと、
前記推定された第２のＭＡＣヘッダのアドレスに対応するアドレスを有する推定された第２のＭＡＣヘッダにエラーが存在するか否かを検査し、前記検査結果に基づいて前記第１のＭＡＣヘッダの長さフィールドにエラーが存在するか否かを判断するステップと、
前記推定された第２のＭＡＣヘッダにエラーが存在しない場合、前記第１のＭＡＣヘッダの長さフィールドにエラーが存在しないと判断し、前記推定された第２のＭＡＣヘッダの情報をデコーディングし、前記デコーディングした第２のＭＡＣヘッダの情報に相応するように前記ｎ＋１番目のＰＤＵを処理するステップと、
前記推定された第２のＭＡＣヘッダにエラーが存在する場合、前記第１のＭＡＣヘッダの長さフィールドにエラーが存在すると判断し、前記第１のＭＡＣヘッダの次のアドレスに対してエラーが存在するか否かを検査することによって、前記第２のＭＡＣヘッダを検出し、前記検出した第２のＭＡＣヘッダの情報を用いて、前記ｎ＋１番目のＰＤＵを処理するステップとを含むことを特徴とする、受信段のバースト処理方法。
前記第１のＭＡＣに含まれた長さフィールド値を参照して、ｎ＋２番目のＰＤＵヘッダである第３のＭＡＣの開始アドレスを認知することを特徴とする、請求項１に記載の受信段のバースト処理方法。
前記第１のＭＡＣヘッダにエラーが存在しない場合、前記第１のＭＡＣヘッダをデコードするステップと、
前記デコードした第１のＭＡＣヘッダの情報に相応するように、前記ｎ番目のＰＤＵを処理するステップと、
をさらに含むことを特徴とする、請求項１に記載の受信段のバースト処理方法。
前記第１のＭＡＣヘッダの次のアドレスに対して、エラーが存在するか否かを検査するステップは、
前記第１のＭＡＣヘッダの次のアドレスに対して順次的にエラーが存在するか否かを検査するか、あるいは、前記第１のＭＡＣヘッダの次のアドレスに対して並列にエラーが存在するか否かを検査するステップを含むことを特徴とする、請求項１に記載の受信段のバースト処理方法。
前記第１のＭＡＣヘッダの次のアドレスに対して順次的にエラーが存在するか否かを検査するステップは、
前記第１のＭＡＣヘッダのアドレスを１ずつ増加させて、前記増加させたアドレスが前記受信したバーストの最後のアドレスを超過するか否かを判断するステップと、
前記増加させたアドレスが前記受信したバーストの最後のアドレスを超過しない場合、前記増加させたアドレスに対応するデータにエラーが存在するか否かを判断するステップと、を含むことを特徴とする、請求項４に記載の受信段のバースト処理方法。
前記第２のＭＡＣヘッダを検出するステップは、
前記推定された第２のＭＡＣヘッダにエラーが存在する場合、第１のＭＡＣヘッダの長さフィールドにエラーが存在すると判断し、前記第１のＭＡＣヘッダの次のアドレスのうちエラーが存在しないアドレスを前記第２のＭＡＣヘッダのアドレスと判断することによって、前記第２のＭＡＣヘッダを検出するステップを含むことを特徴とする、請求項１に記載の受信段のバースト処理方法。
少なくとも一つのプロトコルデータユニット(ＰＤＵ)を含むバーストを持つ無線通信システムにおけるバーストを処理する受信段装置であって、
前記受信したバーストに含まれたｎ番目のＰＤＵのＭＡＣヘッダである第１のＭＡＣヘッダ又はｎ＋１番目のＰＤＵのＭＡＣヘッダである第２のＭＡＣヘッダにエラーが存在するか否かを検査するヘッダエラー検査器と、
前記ヘッダエラー検査器を制御して、前記第１のＭＡＣヘッダにエラーが存在するか否かを検査し、前記第１のＭＡＣヘッダにエラーが存在する場合、前記第１のＭＡＣヘッダのアドレスと前記第１のＭＡＣヘッダに含まれた長さフィールド値とが加算されて獲得されるアドレスを用いて、前記第２のＭＡＣヘッダのアドレスを推定し、前記推定された第２のＭＡＣヘッダのアドレスに対応するアドレスを有する推定された第２のＭＡＣヘッダにエラーが存在するか否かを検査し、前記検査結果に基づいて前記第１のＭＡＣヘッダの長さフィールドにエラーが存在するか否かを判断し、前記推定された第２のＭＡＣヘッダにエラーが存在しない場合、第１のＭＡＣヘッダの長さフィールドにエラーが存在しないと判断し、前記推定された第２のＭＡＣヘッダの情報をデコーディングし、前記デコーディングした第２のＭＡＣヘッダの情報に相応するように前記ｎ＋１番目のＰＤＵを処理し、前記推定された第２のＭＡＣヘッダにエラーが存在する場合、前記第１のＭＡＣヘッダの長さフィールドにエラーが存在すると判断し、前記第１のＭＡＣヘッダの次のアドレスに対してエラーが存在するか否かを検査して、前記第２のＭＡＣヘッダを検出し、前記検出した第２のＭＡＣヘッダの情報を用いて前記ｎ＋１番目のＰＤＵを処理する制御器と、を含むことを特徴とする、バーストを処理する受信段装置。
前記制御器の制御によって前記第１のＭＡＣヘッダ及び第２のＭＡＣヘッダのアドレスに相応する読出しアドレス値を生成する読出しアドレス生成器をさらに含むことを特徴とする、請求項７に記載のバーストを処理する受信段装置。
前記ヘッダエラー検査器は、前記制御器の制御によって、前記第１のＭＡＣヘッダの次のアドレスに対して順次的にエラーが存在するか否かを検査するか、あるいは、前記第１のＭＡＣヘッダの次のアドレスに対して並列にエラーが存在するか否かを検査することを特徴とする、請求項７に記載のバーストを処理する受信段装置。
前記制御器は、前記ヘッダエラー検査器を制御して、前記第１のＭＡＣヘッダの次のアドレスに対して順次的にエラーが存在するか否かを検査する場合、前記第１のＭＡＣヘッダのアドレスを１ずつ増加させて、前記増加させたアドレスが前記受信したバーストの最後のアドレスを超過するか否かを判断し、前記増加させたアドレスが前記受信したバーストの最後のアドレスを超過しない場合、前記増加させたアドレスに対応するデータにエラーが存在するか否かを判断することを特徴とする、請求項９に記載の受信段装置。
前記制御器は、前記第２のＭＡＣヘッダに含まれた長さフィールド値を参照して、ｎ＋２番目のＰＤＵのＭＡＣヘッダである第３のＭＡＣヘッダの開始アドレスを認知することを特徴とする、請求項７に記載の受信段装置。
前記制御器は、前記第１のＭＡＣヘッダにエラーが存在しない場合、前記第１のＭＡＣヘッダをデコーディングし、前記デコーティングした第１のＭＡＣヘッダの情報に相応するように、前記ｎ番目のＰＤＵを処理することを特徴とする、請求項７に記載の受信段装置。
前記制御器は、推定された第２のＭＡＣヘッダにエラーが存在する場合、前記第１のＭＡＣヘッダの長さフィールドにエラーが存在すると判断し、前記第１のＭＡＣヘッダの次のアドレスのうちエラーが存在しないアドレスを前記第２のＭＡＣヘッダのアドレスと判断することによって、前記第２のＭＡＣヘッダを検出することを特徴とする、請求項７に記載の受信段装置。