JP2012059790A - 半導体発光素子及びその製造方法 - Google Patents

Abstract

【課題】高輝度化の半導体発光素子及びその製造方法を提供する。
【解決手段】半導体発光素子は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、第１電極層と、第２電極層と、を備える。第１電極層は、第２半導体層の第１半導体層とは反対側に設けられ、第２半導体層と接する金属部と、第１半導体層から第２半導体層に向かう方向に沿って金属部を貫通し前記方向に沿って見たときの形状の円相当直径が１０ナノメートル以上５マイクロメートル以下である複数の開口部と、を有する。第２電極層は、第１半導体層と導通する。第２半導体層は、金属部に接する凸部と、開口部の底部において凸部よりも前記方向に沿って後退した凹部と、を有する。
【選択図】図１

Description

本発明の実施形態は、半導体発光素子及びその製造方法に関する。

半導体発光素子の高輝度化を図るためには、半導体発光素子の内部量子効率の向上と共に、光取り出し効率の向上及びチップサイズの大型化が重要である。大型のチップにおいて効率よく電流注入を行う方法として、電極層に導電性酸化物などの透明電極を用いる方法や、金属膜に微細な開口を形成した電極層を用いる方法が考えられている。半導体発光素子において、さらなる高輝度化のために改良の余地がある。

特開２００９−２３１６８９号公報

本発明の実施形態は、高輝度の半導体発光素子及びその製造方法を提供する。

実施形態に係る半導体発光素子は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、第１電極層と、第２電極層と、を備える。
第１電極層は、第２半導体層の第１半導体層とは反対側に設けられ、第２半導体層と接する金属部と、第１半導体層から第２半導体層に向かう方向に沿って金属部を貫通し前記方向に沿って見たときの形状の円相当直径が１０ナノメートル以上５マイクロメートル以下である複数の開口部と、を有する。
第２電極層は、第１半導体層と導通する。
第２半導体層は、金属部に接する凸部と、開口部の底部において凸部よりも前記方向に後退した凹部と、を有する。

また、他の実施形態に係る半導体発光素子は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、第１半導体層と第２半導体層との間に設けられた発光層と、第１電極層と、第２電極層と、を備える。
第２半導体層は、第２半導体層の第１半導体層とは反対側に設けられた凹部と、第１半導体層から第２半導体層に向かう方向に沿って凹部よりも突出し、前記方向から見たときの形状の円相当直径が１０ナノメートル以上５マイクロメートル以下の凸部と、を有する。
第１電極層は、凹部に埋め込まれた金属部を有する。
第２電極層は、第１半導体層と導通する。

また、他の実施形態に係る半導体発光素子の製造方法は、第１導電形の第１半導体層を形成し、前記第１半導体層の上に発光層を形成し、前記発光層の上に第２導電形の第２半導体層を形成し、前記第２半導体層の上に金属層を形成する工程と、前記金属層の上にマスクパターンを形成する工程と、前記マスクパターンをマスクにして前記金属層をエッチングして、円相当直径が１０ナノメートル以上、５マイクロメートル以下の複数の開口部を有する電極層を形成し、前記電極層をマスクにして前記第２半導体層をエッチングして、前記複数の開口部の底部から後退した凹部を形成する工程と、を備える。

また、他の実施形態に係る半導体発光素子の製造方法は、第１導電形の第１半導体層を形成し、前記第１半導体層の上に発光層を形成し、前記発光層の上に第２導電形の第２半導体層を形成する工程と、前記第２半導体層の上にマスクパターンを形成する工程と、前記マスクパターンをマスクにして前記第２半導体層をエッチングして、前記第２半導体層に凹部を形成し、第１半導体層から第２半導体層に向かう方向に沿って前記凹部よりも突出し、前記前記方向から見たときの形状の円相当直径が１０ナノメートル以上５マイクロメートル以下の凸部を形成する工程と、前記凹部に金属層を埋め込む工程と、を備える。

第１の実施形態に係る半導体発光素子を示す模式図である。 シミュレーション結果を示す図である。 第２の実施形態に係る半導体発光素子を示す模式図である。 半導体発光素子の製造方法を示すフローチャートである。 マスクパターンの製造方法を示すフローチャートである。 マスクパターンの製造方法を示すフローチャートである。 マスクパターンの製造方法を示すフローチャートである。 半導体発光素子の製造方法を示す模式的断面図である。 半導体発光素子の製造方法を示す模式的断面図である。 半導体発光素子の製造方法を示す模式的断面図である。 半導体発光素子の製造方法を示す模式的断面図である。 半導体発光素子の製造方法を示す模式的断面図である。 半導体発光素子の製造方法を示す模式的断面図である。 半導体発光素子の製造方法を示す模式的断面図である。

以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１は、第１の実施形態に係る半導体発光素子の構成を例示する模式図である。
図１（ｂ）は第１の実施形態に係る半導体発光素子の模式的平面図である。図１（ａ）は第１の実施形態に係る半導体発光素子の模式的断面図であり、図１（ｂ）のＡ１−Ａ２線断面図である。
第１の実施形態に係る半導体発光素子１１０は、第１半導体層５１、第２半導体層５２、発光層５３、第１電極層２０及び第２電極層３０、を備える。

第１半導体層５１は第１導電形である。第２半導体層５２は第２導電形である。発光層５３は、第１半導体層５１と第２半導体層５２との間に設けられる。このように、第１半導体層５１、第２半導体層５２及び発光層５３は積層される。第１半導体層５１、第２半導体層５２及び発光層５３を構造体１００ということにする。
以下では、例えば、第１導電形はｎ形であり、第２導電形はｐ形である。または、第１導電形はｐ形であり、第２導電形はｎ形でも良い。以下では、第１導電形がｎ形であり、第２導電形がｐ形である場合として説明する。

第１半導体層５１は、例えばｎ形のＩｎＡｌＰによるクラッド層５１ｂを含む。クラッド層５１ｂは、例えばｎ形ＧａＡｓの基板５１ａの上に形成される。実施形態では、便宜上、基板５１ａは第１半導体層５１に含まれるものとする。

第２半導体層５２は、後述する金属部２３と接する凸部５２１と、後述する複数の開口部２１の底部において凸部５２１よりもＺ方向に沿って後退した凹部５２２と、を有する。
第２半導体層５２は、例えばｐ形のＩｎＡｌＰによるクラッド層５２ａを含む。また、クラッド層５２ａの上には、例えばｐ形のＩｎＧａＡｌＰによる電流拡散層５２ｂが設けられる。なお、電流拡散層５２ｂの上には、必要に応じてコンタクト層が設けられていてもよい。実施形態では、便宜上、電流拡散層５２ｂ及び必要に応じて設けられたコンタクト層は第２半導体層５２に含まれるものとする。

半導体発光素子１１０では、例えば、第１半導体層５１のクラッド層５１ｂと、発光層５３と、第２半導体層５２のクラッド層５２ａと、によってヘテロ構造が構成される。

第１電極層２０は、第２半導体層５２の第１半導体層５１とは反対側に設けられる。すなわち、第１電極層２０と第１半導体層５１との間に第２半導体層５２が配置される。
なお、実施形態では、説明の便宜上、構造体１００の第２半導体層５２の側を表面側または上側とし、構造体１００の第１半導体層５１の側を裏面側または下側とする。また、第１半導体層５１から第２半導体層５２に向かう方向をＺ方向とする。

第１電極層２０は、第２半導体層５２と接する金属部２３と、Ｚ方向に沿って金属部２３を貫通する複数の開口部２１と、を有する。複数の開口部２１のそれぞれの円相当直径は、１０ｎｍ以上、５μｍ以下である。

ここで、円相当直径は、次の第１式で定義される。

円相当直径＝２×（面積／π）^１／２ （第１式）

ここで、面積は、開口部２１の、Ｚ方向からみたときの形状の面積である。

開口部２１は、必ずしも円形とは限らない。したがって、実施形態では、上記の円相当直径の定義を用いて開口部２１を特定する。

第１電極層２０上には、パッド電極２５が設けられている。パッド電極２５には、例えばボンディングワイヤ（図示せず）が接続され、ボンディングワイヤからパッド電極２５を介して第１電極層２０に電流が供給される。

第２電極層３０は、第１半導体層５１と導通している。この例では、第２電極層３０は、構造体１００の裏面側に設けられている。すなわち、第２電極層３０と発光層５３との間に第１半導体層５１が配置される。第２電極層３０には、例えばＡｕが用いられる。

半導体発光素子１１０において、発光層５３から放出された光（発光光）は、電流拡散層である第２半導体層５２の第１電極層２０が設けられた面（上面）から外部に取り出される。すなわち、第２半導体層５２の第１電極層２０が設けられた面が、光取り出し面となる。

実施形態に係る半導体発光素子１１０では、第２半導体層５２の金属部２３と接する凸部５２１のＺ方向に沿った第１の厚さｔ１と、第２半導体層５２の複数の開口部２１に対応する凹部５２２のＺ方向に沿った第２の厚さｔ２と、が異なっている。

図１に表した半導体発光素子１１０では、第１の厚さｔ１が、第２の厚さｔ２よりも厚い。
すなわち、第２半導体層５２の第１電極層２０の側の部分は、凹凸形状を有している。この凹凸形状の凸部に後述する金属部２３が設けられる。凹部５２２は、複数の開口部２１と連通している。

第２半導体層５２にこのような凹凸形状が設けられることで、凹凸形状が設けられていない場合に比べて発光層５３から放出された光の外部への取り出し効率が高まる。
すなわち、後述するように、金属部２３と開口部２１とを有する第１電極層２０は、例えば第２半導体層５２の上に金属部２３となる金属膜を形成した後に、開口部２１となる部分を除去して、開口部２１と金属部２３とを形成することにより形成される。
発明者の種々の実験によると、第２半導体層５２の表面に金属膜を形成すると、第２半導体層５２の金属膜と接する部分に光透過率の低い部分（低透過率部、すなわち、光吸収層）が形成されることが判明した。特に、第２半導体層５２と金属膜とのオーミック接触を得るためのアニール時に、接触界面に低透過率部（光吸収層）が形成される。

第２半導体層５２の上に金属膜を形成した後に、開口部２１となる部分の金属膜を除去し、金属膜と接していた低透過率部を除去しない場合は、低透過率部が残存するため、半導体発光素子の光取り出し効率が低下することが判明した。

実施形態は、このような新たに見出された課題に着目したものである。そして、発明者の実験によると、第２半導体層５２の上に金属膜を形成し、開口部２１となる部分の金属膜を除去した後に、開口部２１から露出した第２半導体層５２をエッチバックし、第２半導体層５２の低透過率部を除去することで、半導体発光素子の光取り出し効率が向上することが分かった。

実施形態の構成は、この実験に基づくものである。
すなわち、実施形態に係る半導体発光素子１１０においては、第２半導体層５２の金属部２３と接する凸部５２１のＺ方向に沿った第１の厚さｔ１よりも、第２半導体層５２の複数の開口部に対応する凹部５２２のＺ方向に沿った第２の厚さｔ２が小さい。すなわち、凹部５２２において、上記の低透過率部が除去されており、この除去された厚さだけ、第２の厚さｔ２が第１の厚さｔ１よりも小さくなっている。

このように、凹部５２２には金属部２３が接触しておらず、光吸収層が凹部５２２には設けられていない。これにより、凹部５２２では、発光層５３から放出された光が光吸収層で吸収されずに外部へ出射していく。これにより、高い光取り出し効率が得られる。

さらに、半導体発光素子１１０では、第２半導体層５２に凸部５２１及び凹部５２２による凹凸形状が設けられることから、第１電極層２０を覆う封止樹脂（図示せず）がこの凹凸形状に入り込み、封止樹脂の密着性を高めることができる。

半導体発光素子１１０の具体的な一例を説明する。
半導体発光素子１１０は、例えばｎ形ＧａＡｓによる基板５１ａを備え、この基板５１ａの上に、例えばｎ形のＩｎＡｌＰによるクラッド層５１ｂと、ＩｎＧａＰによる発光層５３と、ｐ形のＩｎＡｌＰによるクラッド層５２ａと、を含むヘテロ構造が形成される。ここで、基板５１ａには、ＧａＡｓのほか、サファイア、Ｓｉ、ＳｉＮ、ＳｉＣ、ＺｎＯなどが用いられる。

発光層５３は、例えば障壁層および井戸層が交互に繰り返し設けられたＭＱＷ（Multiple Quantum Well）構成であってもよい。また、発光層５３は、井戸層を挟む障壁層の組みが１組み設けられたＳＱＷ（Single Quantum Well）構成を含むものであってもよい。また、発光層５３は、ダブルへテロ構造であってもよい。

そして、この発光層５３の上に、例えばｐ形のＩｎＧａＡｌＰによる電流拡散層５２ｂが形成されている。これにより、発光層５３の全体に電流を広げることができ、効率が向上する。ただし、実施形態はこれに限らず、電流拡散層５２ｂは必要に応じて設けられ、場合によっては省略しても良い。
なお、これらの半導体の層構成は一例であり、実施形態はこれに限定されない。

電流拡散層５２ｂの上には、必要に応じてコンタクト層が形成される。これにより、第２半導体層５２と第１電極層２０との間のオーミックコンタクト性が向上する。特に、電流拡散層５２ｂが多元素、例えばＩｎＧａＡｌＰ、ＡｌＧａＡｓのような３元以上の元素からなる層である場合、このようなコンタクト層を設けることで、第１電極層２０と電流拡散層５２ｂとの間の良好なオーミック接触が得られる。

ここで、コンタクト層には、例えばＧａＡｓ及びＧａＰを用いることができる。ただし、実施形態はこれに限らず、コンタクト層に用いられる材料は、例えば、コンタクト層に隣接する電流拡散層５２ｂの材料、及び、第１電極層２０に用いられる材料に基づいて適切に選択される。

なお、第１半導体層５１、発光層５３及び第２半導体層５２には、上記のほかに、例えばＧａＰ、ＩｎＧａＡｌＰ、ＡｌＧａＡｓ、およびＧａＡｓＰなど、ならびに窒化物半導体が用いられる。また、第１半導体層５１、発光層５３及び第２半導体層５２の製造方法には、例えば、有機化学金属気相成長（ＭＯＣＶＤ）法、分子線エピタキシ（ＭＢＥ）法、気相エピタキシ（ＶＰＥ）法、及び液相エピタキシ（ＬＰＥ）法などが用いられる。

次に、第１電極層２０の一具体例について説明する。
第１電極層２０には、ｐ側の電極として、例えばＡｕとＡｕ−Ｚｎとの多層金属膜が用いられる。第１電極層２０には、金属部２３をＺ方向に貫通する複数の開口部２１が設けられている。開口部２１のそれぞれの大きさ及び配置は、規則的であっても、不規則的であってもよい。

複数の開口部２１の大きさは、光透過性のほか、素子全面での電流広がりや放熱性等の観点から設定される。すなわち、開口部２１が必要以上に大きくなると第１電極層２０の光透過性は向上するものの、電気抵抗が高くなり第１電極層２０の全体に電流が拡がりにくくなる。また、十分な放熱性によって輝度の向上や動作電圧の低下を図るうえでも、金属部２３の面積は適切に設定される。すなわち、金属部２３の面積は、過度には小さく設定されない。

電流を流す半導体層のドーピング濃度等にも依存するが、シミュレーション等の計算で得られる電流の流れる範囲は、第１電極層２０の端から約５μｍまでの範囲である。開口部２１の直径が約５μｍ以上であると開口部２１中において電流が流れない範囲が生じて、直列抵抗が十分に下がらず、順方向電圧を十分に下がらない場合がある。そのため、開口部２１の円相当直径の上限は５μｍ以下である。開口部２１の円相当直径は、１μｍ以下であることが望ましい。

また、実施形態においては、第１電極層２０に上記の円相当直径を有する複数の開口部２１を設けることで、輝度の向上を図ることができる。すなわち、複数の開口部２１を有する第１電極層２０は、金属で構成される。このため、電流拡散層を構成する半導体やＩＴＯ（Indium Tin Oxide）などの酸化物透明電極と比較して、導電率が１桁から２桁以上高い。また、第１電極層２０は、半導体や酸化物透明電極と比較して熱伝導性も高い。このため、第１電極層２０を用いることで、ＩＴＯを用いた場合に比べて半導体発光素子の順方向電圧（Ｖｆ）が低くなる。この結果、発光層５３への電流集中が緩和され、より均一に発光するとともに、輝度が向上する。

第１電極層２０における光透過率（発光光の外部への透過率）が、開口率（第１電極層２０の面積に対する開口部の面積）を上回る効果を得るためには、円相当直径を、発光層５３で発生する光の中心波長の１／２以下程度が望ましい。例えば、可視光の場合には、開口部２１の円相当直径は、３００ｎｍ以下がよい。

一方、開口部２１の円相当直径の下限に関しては、抵抗値の観点からは制約は無い。製造の容易性から、開口部２１の円相当直径は、１０ｎｍ以上であることが好ましい。３０ｎｍ以上であることがさらに望ましい。

なお、第１電極層２０の金属部２３（開口部２１が設けられていない部分）の任意の２点間は、少なくともパッド電極２５などの電流供給源から連続している。これにより、通電性を確保し抵抗値を低く保つことができる。
なお、複数の電流供給源が設けられている場合には、各電流供給源のそれぞれに対応して第１電極層２０の金属部２３が連続していればよい。

また、半導体発光素子１１０の発光面から均一に発光させるためにも、金属部２３が連続していることが望ましい。第１電極層２０の抵抗値の観点からは、第１電極層２０のシート抵抗が１０Ω／□以下であることが好ましく、５Ω／□以下であることがより好ましい。シート抵抗が小さいほど半導体発光素子１１０の発熱は少ない。また、均一な発光、輝度の向上が顕著になる。

第１電極層２０の厚さは、上記シート抵抗の観点から１０ｎｍ以上である。一方、第１電極層２０の厚さが厚いほどシート抵抗は下がる。発光層５３で発生した光の透過率を確保する観点から、第１電極層２０の厚さの上限は、５０ｎｍ以下であることが好ましい。

第１電極層２０の金属部２３には、第２半導体層５２との十分なオーミック接触を得られる材料を用いることが望ましい。金属部２３には、十分な導電性および熱伝導性を有している材料を用いることが望ましい。金属部２３には、吸収損失の観点からＡｇ及びＡｕの少なくともいずれかをベース金属とする材料を用いることが好ましい。さらに、金属部２３には密着性及び耐熱性確保の点からＡｌ、Ｚｎ、Ｚｒ、Ｓｉ、Ｇｅ、Ｐｔ、Ｒｈ、Ｎｉ、Ｐｄ、Ｃｕ、Ｓｎ、Ｃ、Ｍｇ、Ｃｒ、Ｔｅ、Ｓｅ及びＴｉからなる群から選択された少なくとも１つのまたはその群から選択された少なくとも２つを含む合金（または化合物）を用いることが望ましい。ただし、実施形態はこれに限らず、金属部２３には、一般的に電極として用いられる任意の金属を用いることができる。

基板５１ａの裏面側には、例えばＡｕからなるｎ側の第２電極層３０が形成されている。第２電極層３０は、第１半導体層５１と導通している。

次に、第２半導体層５２の凸部５２１の形状について説明する。
すなわち、凸部５２１の形状には、円柱形状が用いられる。また、凸部５２１の形状には、Ｚ方向で屈折率に勾配を持たせるために、側面に斜面を有する円錐、テーパ及び逆テーパのいずれかの形状を用いることができる。このような形状にすることにより、光が発光層５３から外部に取り出される際に、半導体発光素子１１０の表面から外部媒質にかけて屈折率が不連続に変化することなく連続的に変化することになる。これにより、半導体発光素子１１０の表面と外部媒質との界面での光の反射を防ぎ、光を効率よく外部へ取り出すことが可能となる。

また、凹部５２２に対応した複数の開口部２１のうち隣接する２つの開口部２１の距離を次のようにすることが望ましい。
すなわち、複数の開口部２１のうちで互いに隣り合う２つの開口部２１の距離をｄとし、複数の開口部２１のそれぞれにおける距離ｄの平均をＡｄとし、発光層５３から放出された光の波長をλとし、第２半導体層５２の発光光に対する屈折率をｎ２とし、第２半導体層５２に対して外側の媒質の発光光に対する屈折率をｎ０とした場合、以下の第２式が満たされる。

Ａｄ≦λ×（２／（ｎ２＋ｎ０）） （第２式）

ここで、複数の開口部２１に対応して第２半導体層５２の凹部５２２が形成されている場合の厳密結合波解析（ＲＣＷＡ）法による光学シミュレーションの結果を示す。

この計算においては、半導体発光素子１１０の外部媒質を空気（屈折率ｎ０＝１．０）とし、発光層５３による光の発光波長を６３０ｎｍとし、開口部２１を有する第１電極層２０の厚さを３０ｎｍとし、金属部２３をＡｕとした。また、電流拡散層５２ｂ（第２半導体層５２）の屈折率ｎ２を３．３とし、凸部５２１の第１の厚さｔ１と凹部５２２の第２の厚さｔ２との差を３００ｎｍとした。
この条件において、平均Ａｄを、（ａ）１５０ｎｍ、（ｂ）３００ｎｍ、（ｃ）６００ｎｍ、として計算を行った。平均Ａｄが１５０ｎｍのときは、上記の第２式が満たされる。平均Ａｄが３００ｎｍの場合及び６００ｎｍのときは、上記の第２式が満たされない。

図２は、シミュレーション結果を示す図である。
図２（ａ）は平均Ａｄを１５０ｎｍにした場合を示し、同図（ｂ）は平均Ａｄを３００ｎｍにした場合を示し、図２（ｃ）は平均Ａｄを６００ｎｍにした場合を示す。
いずれの図においても、横軸は光の入射角を示し、縦軸は光の透過率を示している。ここで、図２（ｄ）に表したように、入射角は、発光層５３から第２半導体層５２に向かう光のＺ方向に対する角度である。また、いずれの図も、凹部５２２を有する半導体発光素子１１０と、凹部を有しない半導体発光素子１９０（参考例）と、のシミュレーション結果を示している。

図２（ａ）に表したように、平均Ａｄが１５０ｎｍとなるように半導体発光素子１１０の凹部５２２を形成することで、凹部５２２を形成しない半導体発光素子１９０よりも臨界角内（０°〜２０°）での透過率が向上する。これは、平均Ａｄが１５０ｎｍの場合には、低次（０〜２次）での回折の発生により、臨界角内での透過率が向上したためである。

図２（ｂ）に表した平均Ａｄが３００ｎｍの場合及び図２（ｃ）に表した平均Ａｄが６００ｎｍの場合においては、回折次数が３次以上となり、発光層５３から放出された光が凹部５２２により全反射する。全反射した光は臨界角外方向に回折されるため、結果的に素子外部へ透過しにくくなる。

このシミュレーション結果から、Ａｄ≦λ×（２／（ｎ２＋ｎ０））であることが好ましいことが分かる。
また、凸部５２１の第１の厚さｔ１と凹部５２２の第２の厚さｔ２との差は、発光層５３から放出された光の波長以下であることが望ましい。これにより、回折効率を高くすることが可能になる。さらに、第１の厚さｔ１と第２の厚さｔ２との差は、発光波長と同程度（例えば発光波長のプラスマイナス５０％以内）がさらに望ましい。これにより、回折効率をさらに高くすることが可能になる。

（第２の実施形態）
図３は、第２の実施形態に係る半導体発光素子の構成を例示する模式図である。
図３（ｂ）は第２の実施形態に係る半導体発光素子の模式的平面図である。図３（ａ）は第２の実施形態に係る半導体発光素子の模式的断面図であり、図３（ｂ）のＢ１−Ｂ２線断面図である。
同図（ａ）は第２の実施形態に係る半導体発光素子の模式的断面図、同図（ｂ）は第２の実施形態に係る半導体発光素子の模式的平面図である。
第２の実施形態に係る半導体発光素子１１０では、第２半導体層５２が、第２半導体層５２の第１半導体層５１とは反対側に設けられた凸部５２１と、凹部５２２と、を有する。
凸部５２１は、凹部５２２よりもＺ方向に沿って突出している。
凸部５２１では、Ｚ方向から見たときの形状の円相当直径が１０ナノメートル以上５マイクロメートル以下である。
凹部５２２には、第１電極層２０の金属部２３が埋め込まれている。
これにより、第１電極層２０の金属部２３が設けられていない部分では、Ｚ方向からみたときの形状が１０ナノメートル以上５マイクロメートル以下となる。この部分は、第１電極層２０において開口部２１になる。

第２の実施形態に係る半導体発光素子１２０においても、第１の実施形態に係る半導体発光素子１１０と同様に、第２半導体層５２に凹凸形状が設けられていない場合に比べて発光層５３で放出された光の外部への取り出し効率が高まる。
すなわち、既に説明したように、第２半導体層５２の表面に金属膜を形成すると、第２半導体層５２の金属膜と接する部分に光透過率の低い部分（低透過率部、すなわち、光吸収層）が形成される。特に、第２半導体層５２と金属部２３とのオーミック接触を得るためのアニール時に、接触界面に低透過率部（光吸収層）が形成される。

実施形態においては、第２半導体層５２の凹部５２２金属部２３を形成する。そして、第２半導体層５２の凸部５２１には、金属部２３を形成しない。これにより、凸部５２１には、低透過率部が形成されない。

すなわち、発明者の実験によると、第２半導体層５２の一部に金属膜を形成し、第２半導体層５２の別の一部に金属膜を形成しない場合には、金属膜を形成しない部分には、低透過率部が形成されないため、半導体発光素子の光取り出し効率が向上することが分かった。すなわち、後述するように、第２半導体層５２の凸部５２１をマスク材などで覆った状態で、第２半導体層５２の凹部５２２に金属部２３を形成することで、選択的に凹部５２２に金属部２３を形成できる。そして、凸部５２１は金属部２３と接触しない状態が実現できる。

実施形態の構成は、この実験に基づくものである。
すなわち、実施形態に係る半導体発光素子１１０においては、第２半導体層５２の金属部２３と接する凹部５２２のＺ方向に沿った第２の厚さｔ２よりも、第２半導体層５２の凸部５２１のＺ方向に沿った第１の厚さｔ１が大きい。このような構成により、凸部５２１において、上記の低透過率部が形成されない。

このように、凸部５２１には金属部２３が接触しておらず、凸部５２１では、発光層５３からで放出された光が光吸収層で吸収されずに外部へ出射する。これにより、高い光取り出し効率が得られる。

また、実施形態に係る半導体発光素子１２０では、第２半導体層５２に凸部５２１及び凹部５２２による凹凸形状が設けられることから、第１電極層２０を覆う封止樹脂（図示せず）がこの凹凸形状に入り込み、封止樹脂の密着性を高めることができる。

なお、第２の実施形態に係る半導体発光素子１２０においても、第２式を満たすことが好ましい。

（第３の実施形態）
第３の実施形態は、例えば半導体発光素子１１０の製造方法である。
図４（ａ）は、第３の実施形態に係る半導体発光素子の製造方法を例示するフローチャートである。
すなわち、本製造方法は、第１半導体層５１を形成し、第１半導体層５１の上に発光層５３を形成し、発光層５３の上に第２半導体層５２を形成し、第２半導体層５２の上に金属層を形成する工程（ステップＳ１０）と、金属層の上にマスク材を形成し、マスク材に複数の開口を設けたマスクパターンを形成する工程（ステップＳ２０）と、マスクパターンをマスクにして金属層をエッチングして、円相当直径が１０ナノメートル以上、５マイクロメートル以下の複数の開口部２１を有する電極層（第１電極層２０）を形成し、残存するマスク材をマスクにして第２半導体層５２をエッチングして、複数の開口部２１に対応する位置に凹部５２２を形成する工程（ステップＳ３０）と、を備える。

この半導体発光素子の製造方法によれば、第１電極層２０の複数の開口部２１を形成する処理から連続して、第２半導体層５２に凹部５２２を形成することが可能となる。

（第４の実施形態）
第４の実施形態は、例えば半導体発光素子１２０の製造方法である。
図４（ｂ）は、第４の実施形態に係る半導体発光素子の製造方法を例示するフローチャートである。

本製造方法は、第１半導体層５１を形成し、第１半導体層５１の上に発光層５３を形成し、発光層５３の上に第２半導体層５２を形成する工程（ステップＳ１１）と、第２半導体層５２の上にマスク材を形成し、マスク材に複数のピラーを設けたマスクパターンを形成する工程（ステップＳ２１）と、マスクパターンをマスクにして第２半導体層５２をエッチングして、第２半導体層５２に凹部５２２を形成し、Ｚ方向に沿って凹部５２２よりも突出し、Ｚ方向から見たときの形状の円相当直径が１０ナノメートル以上５マイクロメートル以下の凸部５２１を形成する工程（ステップＳ３１）と、凹部５２２に金属層を埋め込む工程（ステップＳ４１）と、を備える。

この製造方法によれば、第２半導体層５２に凹凸部を形成してから第１電極層２０を形成するため、凸部５２１に金属層が形成されていない状態で、金属層と第２半導体層５２とのオーミック接触のためのアニールを行うことができる。

第３及び第４の実施形態に係る製造方法によっても、第２半導体層５２の金属層が設けられていない部分には光吸収層が設けられず、発光層５３から放出された光の外部への取り出し放出効率を向上した半導体発光素子を製造することができる。

なお、上記の製造方法は、第１半導体層５１と導通する第２電極層３０を形成する工程が含むことができる。第２電極層３０は、構造体１００の裏面側に設けられていても、構造体１００の表面側に設けられていてもよい。

また、第３の実施形態に係る半導体発光素子の製造方法において、凹部５２２を形成する工程では、第１電極層２０の複数の開口部２１を形成する処理から連続的に行っているが、開口部２１と凹部５２２の形成とを別工程で行ってもよい。

ここで、上記マスクパターンを形成する工程には、次の（Ａ）〜（Ｃ）の方法が挙げられる。

（Ａ）微粒子のマスクを利用する方法
マスクパターンの製造方法のひとつは、シリカ等の微粒子の例えば単粒子層をマスクとして利用するものである。その方法は、次の工程を備える。
すなわち、当該製造方法は、マスク材の上に有機組成層を形成し、有機組成層に微粒子の単粒子層のパターンを形成し、単粒子層のパターンをマスク材に転写して複数の開口を形成する。

図５は、微粒子のマスクを利用したマスクパターンの製造方法を例示するフローチャートである。
当該製造方法の具体的な一例は、先ず、金属層の上にレジスト組成物を塗布し、加熱して熱硬化反応させる。これによりレジスト層を形成する（ステップＳ１０１）。次に、このレジスト層の表面をＲＩＥ（Reactive Ion Etching）処理する。この処理により、レジスト層の表面が親水化され、以後の分散液塗布時の濡れ性を改善させることができる。表面が親水化された層は、この後の工程でシリカ粒子を捕捉するためのトラップ層として機能する。このようなトラップ層は、レジスト層の表面に有機ポリマーを塗布することなどにより形成させることもできる。

次に、例えば粒子径が２００ｎｍであるシリカ微粒子を含む分散液を、レジスト層の上に塗布して、分散液層を形成する。そして、加熱処理することで、シリカ微粒子の最下層の粒子が親水化処理したレジスト層に沈み込む。その後、室温冷却することでレジスト層が再度硬化し、微粒子最下層が基板表面に捕捉される（ステップＳ１０２）。ここでは、微粒子としてシリカ微粒子を用いたが、後述するようなエッチングの速度差を達成できるものであれば、無機または有機の任意の微粒子を用いることができる。また、微粒子の大きさは目的とする金属電極層の形状に応じて選択されるが、一般的には１００ｎｍ〜５μｍのものが選択される。

次に、シリカ微粒子単粒子膜に対して、エッチングを行う（ステップＳ１０３）。このプロセスでシリカ微粒子がエッチングされ、粒子の半径が小さくなることで、隣接していた粒子間に隙間が生じる。このエッチングには、下地のレジスト層がほとんどエッチングされない条件を選択する。エッチングに速度差があることで、シリカ微粒子をエッチングして、粒子の間に隙間を形成させることができる。

次に、残ったシリカ微粒子をエッチングマスクとして利用し、下地のレジスト層をエッチングする（ステップＳ１０４）。これにより、初期にシリカ微粒子があった部位に、アスペクト比の高い柱状のレジストパターンが得られる。

次に、ＳＯＧ（spin on glass）の溶液を、当該柱状レジストパターン上に塗布し、加熱する（ステップＳ１０５）。これによりレジストパターンがＳＯＧに埋め込まれる。

次に、柱状レジストパターン上のＳＯＧおよびシリカ微粒子をエッチングにより除去し、柱状レジストパターンとその隙間にＳＯＧが充填された構造を形成する（ステップＳ１０６）。

次に、残った柱状のレジストパターンをエッチングする（ステップＳ１０７）。この工程によって、当該柱状レジストパターンを反転した構造のＳＯＧのマスクパターンが形成される。

（Ｂ）ブロックコポリマーの自己組織化を利用する方法
マスクパターンの製造方法の別なひとつは、ブロックコポリマーの自己組織化による相分離を利用するものである。その方法は、次の工程を備える。
すなわち、当該製造方法は、マスク材の上にブロックコポリマーを含む組成物によりブロックコポリマー膜を形成し、ブロックコポリマー膜を相分離させてミクロ相分離パターンを形成する。このミクロ相分離パターンが上記マスクパターンとなる。

図６は、ブロックコポリマーの自己組織化を利用したマスクパターンの製造方法を例示するフローチャートである。
当該製造方法の具体的な一例は、先ず、金属層の上に、レジスト組成物を塗布し、加熱して熱硬化反応させる。これによりレジスト層を形成する（ステップＳ２０１）。なお、レジスト以外に、カーボン膜を用いることもできる。次に、ＳＯＧ溶液を、レジスト層上に塗布したのち、加熱によりＳＯＧ層を形成する（ステップＳ２０２）。なお、ＳＯＧ以外に、ＳｉＯ_２やＳｉＮを用いることもできる。

次に、ポリスチレン（ＰＳ）−ポリメチルメタクリレート（ＰＭＭＡ）のジブロックコポリマーを含む樹脂組成物の溶液を準備する。この溶液を当該ＳＯＧ層の上に塗布してブロックコポリマー層を形成する（ステップＳ２０３）。さらに加熱することにより、ジブロックコポリマーを相分離させ、ＰＳのマトリクス中にＰＭＭＡのドット状のミクロドメインが形成されたモルフォロジーを得る（ステップＳ２０４）。なお、ＰＳ−ＰＭＭＡのほかのブロックコポリマーには、芳香環ポリマーとアクリルポリマーとの組み合わせから構成されるものが望ましい。その理由として、この２種のポリマーの間には、適当なガス種を用いたドライエッチング速度の違いがあるからである。

芳香環ポリマーには、例えばＰＳ、ポリビニルナフタレン、ポリヒドロキシスチレン、これらの誘導体が挙げられる。アクリルポリマーには、例えばポリメチルメタクレレート、ポリブチルメタクリレート、ポリヘキシルメタクリレートなどのアルキルメタクリレート、ポリフェニルメタクリレート、ポリシクロヘキシルメタクリレートが挙げられ、これらの誘導体が含まれる。また、これらのメタクリレートの代わりに、アクリレートを用いても同様の性質を示す。これらの中では、ＰＳ−ＰＭＭＡのブロックコポリマーを用いることが好ましい。すなわち、ＰＳ−ＰＭＭＡのブロックコポリマーでは、合成が容易である。また、ＰＳ−ＰＭＭＡのブロックコポリマーでは、各ポリマーの分子量の制御が容易である。

次に、ジブロックコポリマー層をエッチングして、ブロックコポリマーのＰＭＭＡのドット状のミクロドメインを選択的に除去する（ステップＳ２０５）。このとき、ＰＳのマトリクス部はエッチングされない条件を選択する。この処理により除去されたＰＭＭＡのドット部分にＳＯＧ層が露出する。

次に、残ったＰＳをマスクに用いてＳＯＧ層をエッチングする（ステップＳ２０６）。このエッチングにより、露出したＳＯＧ層が選択的にエッチングされ、ＰＳのマトリクスがＳＯＧ層に転写されて、ブロックコポリマーの相分離に応じたＳＯＧのメッシュパターンが形成される。

次いで、このＳＯＧメッシュパターンをマスクとして、下地のレジスト層をエッチングして、ＳＯＧ／レジストのメッシュパターンを形成する（ステップＳ２０７）。

なお、ここでは、ブロックコポリマーの相分離パターンを中間マスク層としてのＳＯＧ層およびレジスト層に転写することによりメッシュ状のマスクを形成する方法を例として示したが、ブロックコポリマーのパターンをマスクとして直接金属層に転写する方法も可能である。また、中間マスク層としてほかの材料の組み合わせを用いることもできる。ただし、エッチング選択比の観点から、ブロックコポリマーをマスクとして直接金属電極層を加工するよりも、中間マスクを設けたほうが選択比が高いため、より好ましい。

（Ｃ）スタンパを利用する方法
マスクパターンの製造方法のさらに別のひとつは、スタンパを利用するものである。その方法は、次の工程を備える。
すなわち、当該製造方法は、マスク材に凹凸パターンを有するスタンパの凹凸パターンを押し付けて、マスク材に凹凸パターンを転写し、複数の開口を形成する。

図７は、スタンパを利用したマスクパターンの製造方法を例示するフローチャートである。
当該製造方法の具体的な一例は、先ず、金属層の上にレジスト組成物を塗布し、加熱して熱硬化反応させる。これによりレジスト層を形成する（ステップＳ３０１）。

次に、このレジスト層に、鋳型であるスタンパを用いて複数の開口部２１の開口形状に対応した凹凸パターンをレジスト層に転写する（ステップＳ３０２）。
スタンパは、例えば石英上に電子線リソグラフィにて所望の構造を形成させることにより製造することができる。なお、スタンパの材料及びスタンパの凹凸パターンの形成手法はこれに限定されない。例えば、スタンパを前述した微粒子を用いた方法や、ブロックコポリマーを用いた方法により形成することも可能である。

次に、レジスト層にスタンパの凹凸パターンを必要に応じて加熱しながら押し付け、放熱後、離型する（ステップＳ３０３）。これにより、レジスト層にスタンパの凹凸パターンの逆パターンが転写させる。これにより、複数の開口を有するレジストのマスクパターンが形成される。

なお、上記（Ａ）〜（Ｃ）の各製造方法は一例であり、これらに限定されるものではない。

次に、実施例の説明を行う。なお、以下の実施例で示される材料、数値、製造条件等は一例であり、本発明はこれに限定されるものではない。

（第１の実施例）
図８は、第１の実施例に係る半導体発光素子の製造方法を説明する模式的断面図である。
第１の実施例では、上記（Ａ）の微粒子のマスクを利用して、第１の実施形態に係る半導体発光素子１１０−１を形成した。半導体発光素子１１０−１の発光波長は６３０ｎｍである。

先ず、図８（ａ）に表したように、基板５１ａであるｎ形ＧａＡｓ基板４０１上に、クラッド層５１ｂであるｎ形ＩｎＧａＡｌＰ層４０２を形成し、その上に発光層５３であるＩｎＧａＡｌＰ層４０３を形成する。そして、ＩｎＧａＡｌＰ層４０３の上にクラッド層５２ａであるｐ形ＩｎＧａＡｌＰ層４０４及び電流拡散層５２ｂであるｐ形ＧａＰ層４０５を順次成膜して、半導体多層膜４０６を形成する。

次いで、ｐ形ＧａＰ層４０５の上に、第１電極層２０となる金属多層膜４０７を真空蒸着法により形成する。金属多層膜４０７は、厚さ１０ｎｍのＡｕ膜と、厚さ３０ｎｍのＡｕ−Ｚｎ合金膜と、を含む。Ａｕ膜は、半導体多層膜４０６の上に形成され、Ａｕ−Ｚｎ合金膜は、Ａｕ膜の上に形成される。

さらに、ｎ形ＧａＡｓ基板４０１の裏面に第２電極層３０となる電極層４０８を真空蒸着法により形成する。電極層４０８は、厚さ１５０ｎｍのＡｕ−Ｇｅ合金を含む。

その後、窒素雰囲気下で４５０℃、３０分の条件によりシンタリングする。これにより、ｎ形ＧａＡｓ基板４０１と電極層４０８との間、及びｐ形ＧａＰ層４０５（電流拡散層）と金属多層膜４０７と間にオーミック接触を形成する。

次いで、金属多層膜４０７上に、ｉ線用ポジ型熱硬化性レジストの溶液を塗布する。この溶液は、ｉ線用ポジ型熱硬化性レジスト（ＴＨＭＲ ＩＰ３２５０（商品名）、東京応化工業株式会社製）を乳酸エチルで１：１に希釈したものである。溶液は、２０００ｒｐｍ（rotation per minute）で回転塗布される。

その後、溶液をホットプレート上で加熱する。加熱条件は、１１０℃、９０秒間である。その後、無酸化オーブンにて、窒素雰囲気下で加熱する。加熱条件は、２７０℃、１時間である。これにより、レジストの溶液を熱硬化反応させた。図８（ｂ）に表したように、得られたレジスト層４０９の膜厚はおよそ２４０ｎｍであった。

次に、ＲＩＥ装置によりレジスト層４０９の表面の親水化処理を行った。ＲＩＥの処理条件において、Ｏ_２の流量は３０ｓｃｃｍ、圧力は１３．３Ｐａ、ＲＦパワーは１００Ｗである。

次に、粒子径が４００ｎｍであるシリカ微粒子を含む分散液を、アクリルポリマーを含む組成物にて５重量パーセント（ｗｔ％）に希釈し、１μｍメッシュのフィルタでフィルタリングを行って、塗布用のシリカ微粒子分散液を得る。

このシリカ微粒子分散液を、レジスト層４０９上に回転塗布したのち、無酸化オーブンにて窒素雰囲気下で加熱する。加熱条件は、１５０℃、１時間である。その後、室温冷却することで、図８（ｃ）に表したように、当該親水化処理したレジスト層４０９の上にシリカ微粒子４１０の規則配列単粒子層が得られる。

次に、図８（ｄ）に表したように、シリカ微粒子の規則配列単粒子層に対して、ＲＩＥ処理を行った。ＲＩＥの処理条件において、ＣＦ_４の流量は３０ｓｃｃｍ、圧力は１．３Ｐａ、ＲＦパワーは１００Ｗである。このＲＩＥ処理によって、シリカ粒子のシュリンク（収縮）が行われる。この工程の後、電子顕微鏡にて観測したところ、シリカ微粒子４１０の粒子径はおよそ１２０ｎｍ、粒子間の隙間はおよそ２８０ｎｍであった。

さらに、図８（ｅ）に表したように、シリカ微粒子４１０をエッチングマスクとして、下地のレジスト層４０９をＲＩＥ処理する。ＲＩＥの処理条件として、Ｏ_２の流量は３０ｓｃｃｍ、圧力は０．３Ｐａ、ＲＦパワーは１００Ｗである。これにより、アスペクト比の高い柱状のレジストパターン４０９Ａが得られた。

次に、図８（ｆ）に表したように、ＳＯＧ（ＯＣＤ−１２０００Ｔ（商品名）、東京応化工業株式会社製）に対して０．２μｍメッシュのフィルタによるフィルタリングを行って、回転塗布を行った。これによりレジストパターン４０９Ａ及びシリカ微粒子４１０がＳＯＧ層４１１により充填される。

この後、ＳＯＧ層４１１をホットプレート上で加熱する。加熱条件は、１１０℃、９０秒間である。さらに、無酸化オーブンにて窒素雰囲気下で加熱する。加熱条件は、２５０℃、１時間である。

次に、当該工程によって形成されたＳＯＧ層４１１およびＳＯＧ層４１１で覆われたシリカ微粒子４１０をＲＩＥ処理する。ＲＩＥの処理条件として、ＣＦ_４は３０ｓｃｃｍ、圧力は１．３Ｐａ、ＲＦパワーは１００Ｗである。この処理によって柱状のレジストパターン４０９Ａ上のＳＯＧ層４１１及びシリカ微粒子４１０を除去する。これにより、図８（ｇ）に表したように、柱状のレジストパターン４０９Ａとその隙間にＳＯＧマスク４１１Ａが充填された構造が形成される。

次に、残った柱状のレジストパターン４０９ＡをＲＩＥ処理する。ＲＩＥの処理条件として、Ｏ_２の流量は３０ｓｃｃｍ、圧力は０．３Ｐａ、ＲＦパワーは１００Ｗである。この工程によって、図８（ｈ）に表したように、柱状のレジストパターン４０９Ａを反転した構造のＳＯＧマスク４１１Ａを金属多層膜４０７上に作成する。

次に、ＳＯＧマスク４１１Ａをマスクとして、イオンミリング（加速電圧５００Ｖ、イオン電流４０ｍＡ、入射角０°）することで、金属多層膜４０７に開口部を形成する。図８（ｉ）に表したように、金属多層膜４０７に開口部を形成することで、電極層４０７Ａが完成する。そして、さらにイオンミリングを続けることでｐ形ＧａＰ層４０５（電流拡散層）に凹部４１２を形成する。

このとき金属多層膜４０７に形成された隣接する凹部４１２の間の平均距離は４００ｎｍであった。また、ｐ形ＧａＰ層４０５（電流拡散層）に形成された凹部４１２の深さは１００ｎｍであった。

次いで、残ったＳＯＧマスク４０９Ａを希フッ酸（５ｗｔ％）処理により除去し、さらに電極層４０７Ａの一部にＡｕからなる丸型のパッド電極（図示せず）を形成する。これにより、第１の実施例に係る半導体発光素子１１０−１が完成する。

比較例１−１として、第１の実施例と同様の半導体発光素子であるが、開口部を有する電極層４０７Ａ及びｐ形ＧａＰ層４０５（電流拡散層）の凹部４１２が形成されておらず、丸型のパッド電極のみを有する半導体発光素子を製造する。

また、比較例１−２として、第１の実施例と同様の半導体発光素子であるが、ｐ形ＧａＰ層４０５（電流拡散層）に凹部４１２が形成されていない半導体発光素子を製造する。

第１の実施例に係る半導体発光素子１１０−１、比較例１−１及び１−２に係る半導体発光素子をチップサイズ１ｍｍ×１ｍｍにダイシング加工し、ベアチップの状態でチップテスタにより輝度測定を行った。

各半導体発光素子を最大輝度で比較した。比較例１−１に係る半導体発光素子の最大輝度を１とした場合、比較例１−２に係る半導体発光素子の最大輝度は１．２、第１の実施例に係る半導体発光素子１１０−１の最大輝度は１．４倍であった。また、１００ｍＡにおける順方向電圧を比較した場合、比較例１−２に係る半導体発光素子及び第１の実施例に係る半導体発光素子１１０−１の順方向電圧は、比較例１−１に係る半導体発光素子と比較して、ともに０．３Ｖ低い値を示した。

（第２の実施例）
図９は、第２の実施例に係る半導体発光素子の製造方法を説明する模式的断面図である。
第２の実施例では、上記（Ｂ）のブロックコポリマーの自己組織化を利用する方法によって、第１の実施形態に係る半導体発光素子１１０−２を形成する。半導体発光素子１１０−２の発光波長は６３０ｎｍである。

先ず、図９（ａ）に表したように、第１の実施例と同様に、ｎ形ＧａＡｓ基板５０１、ｎ形ＩｎＧａＡｌＰ層５０２、ＩｎＧａＡｌＰ層５０３、ｐ形ＩｎＧａＡｌＰ層５０４及びｐ形ＧａＰ層５０５を順次成膜して、半導体多層膜５０６を形成する。さらに、第１の実施例と同様、半導体多層膜５０６の上に金属多層膜５０７を形成し、ｎ形ＧａＡｓ基板５０１の裏面に電極層５０８を形成する

その後、窒素雰囲気下４５０℃、３０分の条件によりシンタリングする。これにより、ｎ形ＧａＡｓ基板５０１と電極層５０８と間、及びｐ形ＧａＰ層５０５と金属多層膜５０７との間にオーミック接触を形成する。

次いで、金属多層膜５０７の上に、ｉ線用ポジ型熱硬化性レジストの溶液を塗布する。この溶液は、ｉ線用ポジ型熱硬化性レジスト（ＴＨＭＲ ＩＰ３２５０（商品名）、東京応化工業株式会社製）を乳酸エチルで１：１に希釈したものである。溶液は、３０００ｒｐｍで回転塗布される。

その後、溶液をホットプレート上で加熱する。加熱条件は、１１０℃、９０秒間である。その後、無酸化オーブンにて、窒素雰囲気下で加熱する。加熱条件は、２５０℃、１時間である。これにより、レジストの溶液を熱硬化反応させた。図９（ｂ）に表したように、得られたレジスト層５０９の膜厚はおよそ１７０ｎｍであった。

次に、レジスト層５０９の上に、ＳＯＧ溶液（ＯＣＤ−５５００Ｔ（商品名）、東京応化工業株式会社製）を乳酸エチルで１：３に希釈した溶液を塗布する。溶液は、３０００ｒｐｍで回転塗布される。その後、溶液をホットプレート上で加熱する。加熱条件は、１１０℃、９０秒である。その後、無酸化オーブンにて、窒素雰囲気下で加熱する。加熱条件は、２５０℃、１時間である。この加熱によって、厚さ３０ｎｍのＳＯＧ層５１０が形成される。

次に、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）を溶媒として、ＰＳ−ＰＭＭＡのジブロックコポリマー（Ｐ６０００（商品名）、ＰＳ分子量２６０、０００、ＰＭＭＡ分子量６５、３００、ポリマーソース社製）が２ｗｔ％になるように調製する。また、ＰＧＭＥＡを溶媒として、ＰＳのホモポリマー（分子量２０００）が、２ｗｔ％になるように調製する。

次に、ブロックコポリマー溶液とＰＳホモポリマー溶液を重量比８：２になるように混合させることでブロックコポリマーを含有する樹脂組成物の溶液を準備する。

次いで、この溶液をＳＯＧ層５１０の上に２５００ｒｐｍで塗布してブロックコポリマー層を形成する。そして、ホットプレート上で加熱する。加熱条件は、１１０℃、９０秒である。さらに、無酸化オーブンにて窒素雰囲気下で加熱する。加熱条件は、１８０℃、８時間である。これにより、図９（ｃ）に表したように、ジブロックコポリマーを相分離させ、ＰＳのマトリクス５１１Ａ中にＰＭＭＡのドット状のミクロドメイン５１１Ｂが形成されたモルフォロジーを得た。

次に、ジブロックコポリマー層をＲＩＥ処理する。ＲＩＥの処理条件において、Ｏ_２の流量は５ｓｃｃｍ、Ａｒの流量は２５ｓｃｃｍ、圧力は１３．３Ｐａ、ＲＦパワーは１００Ｗである。これにより、図９（ｄ）に表したように、ブロックコポリマーのＰＭＭＡのドット状のミクロドメイン５１１Ｂを選択的に除去する。

次に、残ったＰＳをマスクにして、ＳＯＧ層５１０にＲＩＥ処理を行った。ＲＩＥには、ＣＦ_４とＣＨＦ_３との混合ガスを用いた。ＲＩＥの処理条件において、ＣＦ_４の流量は１０ｓｃｃｍ、ＣＨＦ_３の流量は２０ｓｃｃｍ、圧力は０．７Ｐａ、ＲＦパワーは１００Ｗである。これにより、ＳＯＧのメッシュパターンを形成する。

さらに、下地のレジスト層５０９をＲＩＥ処理する。ＲＩＥの処理条件として、Ｏ_２の流量は３０ｓｃｃｍ、圧力は０．３Ｐａ、ＲＦパワーは１００Ｗである。このエッチングにより、図９（ｅ）に表したように、ＳＯＧ／レジストのメッシュパターン５１１を形成する。

次に、形成されたＳＯＧ／レジストのメッシュパターン５１１をマスクとして、第１の実施例と同様に下層の金属多層膜５０７をミリングして金属多層膜５０７に開口部を形成する。図９（ｆ）に表したように、金属多層膜５０７に開口部を形成することで、電極層５０７Ａが完成する。そして、ミリングを続けることでｐ形ＧａＰ層５０５に凹部５１２を形成する。

このとき金属多層膜５０７に形成された隣接する開口部の間の平均距離は１００ｎｍであった。また、ｐ形ＧａＰ層５０５に形成された凹部５１２の深さは１００ｎｍであった。

次いで、残ったＳＯＧ層５１０を希フッ酸（５ｗｔ％）により除去し、さらにアッシング処理によりレジスト層５０９を除去する。

さらに、電極層５０７Ａの一部にＡｕからなる丸型のパッド電極（図示せず）を形成する。これにより、第２の実施例に係る半導体発光素子１１０−２が完成する。

比較例２−１として、第２の実施例と同様の半導体発光素子であるが、開口部を有する電極層５０７Ａ及びｐ形ＧａＰ層５０５の凹部５１２が形成されておらず、丸型のパッド電極のみを有する半導体発光素子を製造する。

第２の実施例に係る半導体発光素子１１０−２、比較例１−１及び２−１に係る半導体発光素子をチップサイズ１ｍｍ×１ｍｍにダイシング加工し、ベアチップの状態でチップテスタにより輝度測定を行った。

各半導体発光素子を最大輝度で比較した。比較例１−１に係る半導体発光素子の最大輝度を１とした場合、比較例２−１に係る半導体発光素子の最大輝度は１．２、第２の実施例に係る半導体発光素子１１０−２の最大輝度は１．６倍であった。

第２の実施例に係る半導体発光素子１１０−２では、電極層の開口部間の距離は第１の実施例よりも狭い。このため、第２の実施例に係る半導体発光素子１１０−２では、第１の実施例に係る半導体発光素子１１０−１に比べて低次の回折効果による光の取り出し効率が向上した。これにより、輝度が向上した。

（第３の実施例）
図１０は、第３の実施例に係る半導体発光素子の製造方法を説明する模式的断面図である。
第３の実施例では、上記（Ｃ）のスタンパを利用する方法を用いて、第１の実施形態に係る半導体発光素子１１０−３を製造する。半導体発光素子１１０−３の発光波長は６３０ｎｍである。

先ず、図１０（ａ）に表したように、第１の実施例と同様に、ｎ形ＧａＡｓ基板６０１上に、ｎ形ＩｎＧａＡｌＰ層６０２、ＩｎＧａＡｌＰ層６０３、ｐ形ＩｎＧａＡｌＰ層６０４及びｐ形ＧａＰ層６０５を順次成膜して、半導体多層膜６０６を形成する。さらに、第１の実施例と同様に、金属多層膜６０７及び電極層６０８を形成する。

次いで、金属多層膜６０７の上に、ｉ線用ポジ型熱硬化性レジストの溶液を塗布する。この溶液は、ｉ線用ポジ型熱硬化性レジスト（ＴＨＭＲ ＩＰ３２５０（商品名）、東京応化工業株式会社製）を乳酸エチルで１：１に希釈したものである。溶液は、３０００ｒｐｍで回転塗布される。その後、溶液をホットプレート上で加熱する。加熱条件は、１１０℃、９０秒間である。これにより、レジストの溶液を熱硬化反応させた。図１０（ｂ）に表したように、得られたレジスト層６０９の膜厚はおよそ１７０ｎｍであった。

次に、鋳型である石英のスタンパ６１０を準備する。スタンパ６１０の凹凸パターンは電子線リソグラフィによりパターニングして形成する。凹凸パターンには、高さ１２０ｎｍ、直径６０ｎｍのピラーが１００ｎｍ周期の最密充填配列で並べられている。このとき、スタンパ６１０の表面にパーフルオロポリエーテル等のフッ素系離型剤のコーティングを施し、スタンパ６１０の表面エネルギーを低くするようにしてもよい。このコーティング処理によりスタンパ６１０の離型性が向上する。

次いで、図１０（ｃ）に表したように、レジスト層６０９にスタンパ６１０の凹凸パターンを押し付ける。スタンパ６１０は、ヒータプレートプレス（Ｎ４００５−００型（商品名、エヌピーエー製）を用いてレジスト層６０９に押し付けられる。プレス条件として、加熱温度は１２８℃、圧力は６０ｋＮ、加圧時間は１時間である。その後、スタンパ６１０を室温に戻し、垂直に離型する。これにより、レジスト層６０９にスタンパ６１０の凹凸パターンの反転パターンを形成する。図１０（ｄ）に表したように、反転パターンは、周期的な開口が配列されたレジストパターン６０９Ａになる。

次いで、図１０（ｅ）に表したように、このレジストパターン６０９Ａをエッチングマスクとして、第１の実施例と同様に、金属多層膜６０７及びｐ形ＧａＰ層６０５のミリングを行った。金属多層膜６０７に開口部を形成することで、電極層６０７Ａが完成する。そして、図１０（ｆ）に表したように、ミリングを続けることでｐ形ＧａＰ層６０５に凹部６１２を形成する。

このとき、金属多層膜６０７に形成された隣接する開口部の間の平均距離は１００ｎｍであった。また、ｐ形ＧａＰ層６０５に形成された凹部６１２の深さは３００ｎｍであった。

次いで、残ったレジストパターン６０９Ａをアッシング処理により除去する。さらに電極層５０７Ａの一部にＡｕからなる丸型のパッド電極（図示せず）を形成する。これにより、第３の実施例に係る半導体発光素子１１０−３が完成する。

比較例３−１として、第３の実施例と同様の開口部を有する電極層６０７Ａを具備するが、ｐ形ＧａＰ層６０５に凹部６１２が形成されてない半導体発光素子を製造する。

第３の実施例に係る半導体発光素子１１０−３、比較例３−１及び比較例１−１に係る半導体発光素子をチップサイズ１ｍｍ×１ｍｍにダイシング加工し、ベアチップの状態でチップテスタにより輝度測定を行った。

各半導体発光素子を最大輝度で比較した。比較例１−１に係る半導体発光素子の最大輝度を１とした場合、比較例３−１に係る半導体発光素子の最大輝度は１．２、第３の実施例に係る半導体発光素子１１０−３の最大輝度は１．７倍であった。

第３の実施例に係る半導体発光素子１１０−３では、電極層の開口部間の距離は第２の実施例と同程度であるが、凹部６１２の深さが第２の実施例に係る半導体発光素子１１０−２の凹部５１２の深さと比較して深い。そのため、より回折効果が強められ、輝度が向上した。

（第４の実施例）
図１１は、第４の実施例に係る半導体発光素子の製造方法を説明する模式的断面図である。
第４の実施例では、上記（Ａ）の微粒子のマスクを利用して、第２の実施形態に係る半導体発光素子１２０−４を形成する。半導体発光素子１２０−４の発光波長は６３０ｎｍである。

先ず、図１１（ａ）に表したように、基板５１ａであるｎ形ＧａＡｓ基板７０１の上に、クラッド層５１ｂであるｎ形ＩｎＧａＡｌＰ層７０２を形成し、その上に発光層５３であるＩｎＧａＡｌＰ層７０３を形成する。そして、ＩｎＧａＡｌＰ層７０３の上にクラッド層５２ａであるｐ形ＩｎＧａＡｌＰ層７０４及び電流拡散層５２ｂであるｐ形ＧａＰ層７０５を順次成膜して、半導体多層膜７０６を形成する。

次いで、ｎ形ＧａＡｓ基板７０１の裏面に、第２電極層３０となる電極層７０７を真空蒸着法により形成する。電極層７０７は、厚さ１５０ｎｍのＡｕ−Ｇｅ合金を含む。

次に、ｐ形ＧａＰ層７０５の上にレジスト層７０８を形成する。レジスト層７０８の膜厚は２４０ｎｍである。その後、ＲＩＥ処理によってレジスト層７０８の表面の親水化処理を行った。

次いで、図１１（ｂ）に表したように、第１の実施例と同様な粒子径が４００ｎｍのシリカ微粒子を含む分散液をレジスト層７０８の上に回転塗布する。その後、分散液を無酸化オーブンにて、窒素雰囲気下で加熱する。加熱条件は、１５０℃、１時間である。

その後、分散液を室温冷却することで、図１１（ｃ）に表したように、親水化処理したレジスト層７０８の上にシリカ微粒子の規則配列単粒子層を得る。

次に、図１１（ｄ）に表したように、第１の実施例と同様に、シリカ単粒子膜に対して、ＣＦ_４によるＲＩＥを行うことによりシリカ粒子のシュリンク処理を行う。シリカ微粒子７０９の粒子径はおよそ１２０ｎｍ、粒子間の隙間はおよそ２８０ｎｍである。

続いて、シリカ微粒子７０９をエッチングマスクに用いて、下地のレジスト層７０８をＯ_２によるＲＩＥ処理する。これにより、図１１（ｅ）に表したように、アスペクト比の高い柱状のレジストパターン７０８Ａを得る。

次に、図１１（ｆ）に表したように、誘導結合プラズマ（ＩＣＰ）−ＲＩＥ装置により、残存するシリカ粒子７０９とレジストパターン７０８Ａとをマスクとして、ｐ形ＧａＰ層７０５のエッチングを行う。エッチング条件として、Ｃｌ_２の流量は５ｓｃｃｍ、Ａｒの流量は１５ｓｃｃｍ、圧力は０．７Ｐａ、バイアスは１００Ｗ、ＩＣＰは３０Ｗである。このエッチングにより、ｐ形ＧａＰ層７０５に凹部７１０を形成する。

次いで、図１１（ｇ）に表したように、ｐ形ＧａＰ層７０５の凹部７１０に、金属多層膜７１１を真空蒸着法により形成する。金属多層膜７１１は、厚さ１０ｎｍのＡｕ膜と、厚さ３０ｎｍのＡｕ−Ｚｎ合金膜と、を含む。金属多層膜７１１は、ｐ形ＧａＰ層７０５の凸部には設けられない。金属多層膜７１１は、凸部に対応して開口部が設けられた電極層７１１Ａとなる。

続いて、残ったレジストパターン７０８Ａをアッシング処理により除去することで、図１１（ｈ）に表したように、電極層７１１Ａの開口部を、ｐ形ＧａＰ層７０５の凸部が貫通した形状が構成される。

このとき、電極層７１１Ａに形成された隣接する開口部の間の平均距離は４００ｎｍ、ｐ形ＧａＰ層７０５に形成された凸部の高さは１００ｎｍであった。

その後、窒素雰囲気下で４５０℃、３０分の条件によりシンタリングする。これにより、ｎ形ＧａＡｓ基板７０１と電極層７０７との間、ｐ形ＧａＰ層７０５と電極層７１１Ａとの間にオーミック接触を形成する。

さらに電極層７１１Ａの一部にＡｕからなる丸型のパッド電極（図示せず）を形成する。これにより、第４の実施例に係る半導体発光素子１２０−４が完成する。

第４の実施例に係る半導体発光素子１２０−４、比較例１−１及び１−２に係る半導体発光素子をチップサイズ１ｍｍ×１ｍｍにダイシング加工し、ベアチップの状態でチップテスタにより輝度測定を行った。

各半導体発光素子を最大輝度で比較した。比較例１−１に係る半導体発光素子の最大輝度を１とした場合、比較例１−２に係る半導体発光素子の最大輝度は１．２、第４の実施例に係る半導体発光素子１２０−４の最大輝度は１．３倍であった。

（第５の実施例）
図１２は、第５の実施例に係る半導体発光素子の製造方法を説明する模式的断面図である。
第５の実施例では、上記（Ｂ）のブロックコポリマーの自己組織化を利用する方法によって、第２の実施形態に係る半導体発光素子１２０−５を形成する。半導体発光素子１２０−５の発光波長は６３０ｎｍである。

先ず、図１２（ａ）に表したように、第４の実施例と同様に、ｎ形ＧａＡｓ基板８０１の上に、ｎ形ＩｎＧａＡｌＰ層８０２、ＩｎＧａＡｌＰ層８０３、ｐ形ＩｎＧａＡｌＰ層８０４及びｐ形ＧａＰ層８０５を順次成膜して、半導体多層膜８０６を形成する。

また、ｎ形ＧａＡｓ基板８０１の裏面に第２電極層３０となる電極層８０７を真空蒸着法により形成する。電極層８０７は、厚さ１５０ｎｍのＡｕ−Ｇｅ合金を含む。

次いで、ｐ形ＧａＰ層８０５の上にレジスト層８０８を形成する。レジスト層８０８の厚さは１７０ｎｍである。さらに、その上にＳＯＧ層８０９を形成する。図１２（ｂ）に表したように、ＳＯＧ層８０９の厚さは３０ｎｍである。

次に、ＰＳ−ＰＭＭＡブロックコポリマー（ＰＳ分子量：２６５，０００、ＰＭＭＡ分子量：６３０，０００）をＰＧＭＥＡで４．０ｗｔ％の濃度に希釈した溶液と、ＰＭＭＡホモポリマー（分子量＝２０００）及びＰＳホモポリマー（Ｍｎ＝分子量）をそれぞれＰＧＭＥＡで４．０ｗｔ％の濃度に希釈する。

次に、各溶液を０．２μｍメッシュを用いてろ過し、さらに重量比４（ＰＳ−ＰＭＭＡ）：６（ＰＭＭＡ）：１（ＰＳ）になるよう秤量することでブロックコポリマーを含有する樹脂組成物溶液を調製する。

次に、この溶液をＳＯＧ層上８０９上に３０００ｒｐｍで回転塗布する。そして、ホットプレート上で加熱する。加熱条件は、１１０℃、９０秒間である。その後、オーブンに入れ、窒素雰囲気下で２５０℃、８時間の条件で相分離アニールを行う。図１２（ｃ）に表したように、得られた相分離パターンは、ＰＭＭＡのマトリクス８１０Ｂ中にＰＳにドット状のミクロドメイン８１０Ａが存在するモルフォロジーであった。

次に、第２の実施例と同様に、得られたジブロックコポリマー層を酸素とアルゴンの混合ガスを用いたＲＩＥ処理する。これにより、図１２（ｄ）に表したように、ＰＭＭＡマトリクス８１０Ｂを除去し、ＰＳドット８１０Ｃを露出させる。

その後、ＰＳドット８１０Ｃをマスクに用いてＳＯＧ層８０９にＲＩＥ処理を行った。ＲＩＥには、ＣＦ_４とＣＨＦ_３との混合ガスを用いた。これにより、図１２（ｅ）に表したように、ＳＯＧの円柱パターンを形成し、さらに下地のレジスト層８０８を酸素を用いたＲＩＥ処理でエッチングして、ＳＯＧ／レジストのピラーパターンを形成する。

次に、図１２（ｆ）に表したように、形成されたＳＯＧ／レジストのピラーをマスクとして、第４の実施例と同様に下層のｐ形ＧａＰ層８０５をＩＣＰ−ＲＩＥ処理し、ｐ形ＧａＰ層８０５に凹部８１１を形成する。

その後、エッチングされたｐ形ＧａＰ層８０５の凹部８１１に、金属多層膜８１２を真空蒸着法により形成する。図１２（ｇ）に表したように、金属多層膜８１２は、厚さ１０ｎｍのＡｕ膜と、厚さ３０ｎｍのＡｕ−Ｚｎ合金膜と、を含む。金属多層膜８１２は、ｐ形ＧａＰ層８０５の凸部には設けられない。金属多層膜８１２は、凸部に対応して開口部が設けられた電極層８１２Ａとなる。

続いて、残ったＳＯＧマスクを希フッ酸により除去する。また、レジストマスクをアッシング処理により除去する。これにより、図１２（ｈ）に表したように、電極層８１２Ａの開口部を、ｐ形ＧａＰ層８０５の凸部が貫通した形状が構成される。

このとき、電極層８１２Ａに形成された開口部の径は５０ｎｍ、隣接する開口部の間の平均距離は１５０ｎｍであった。また、ｐ形ＧａＰ層８０５に形成された凸部の高さは１００ｎｍであった。

その後、窒素雰囲気下で４５０℃、３０分の条件によりシンタリングする。これにより、ｎ形ＧａＡｓ基板８０１と電極層８０７と間、ｐ形ＧａＰ層８０５と電極層８１２Ａとの間にオーミック接触を形成する。

さらに電極層８１２Ａの一部にＡｕからなる丸型のパッド電極（図示せず）を形成する。これにより、第５の実施例に係る半導体発光素子１２０−５が完成する。

比較例５−１として、第５の実施例と同様の開口部を有する電極層８１２Ａを有するが、ｐ形ＧａＰ８０５には凸部が形成されていない半導体発光素子を製造する。

第５の実施例に係る半導体発光素子１２０−５、比較例１−１及び５−１に係る半導体発光素子をチップサイズ１ｍｍ×１ｍｍにダイシング加工し、ベアチップの状態でチップテスタにより輝度測定を行った。

各半導体発光素子を最大輝度で比較した。比較例１−１に係る半導体発光素子の最大輝度を１とした場合、比較例５−１に係る半導体発光素子の最大輝度は１．２、第５の実施例に係る半導体発光素子１２０−５の最大輝度は１．４倍であった。

（第６の実施例）
図１３は、第６の実施例に係る半導体発光素子の製造方法を説明する模式的断面図である。
第６の実施例では、上記（Ｃ）のスタンパを利用する方法を用いて、第２の実施形態に係る半導体発光素子１２０−６を製造する。半導体発光素子１２０−６の発光波長は６３０ｎｍである。

先ず、図１３（ａ）に表したように、第４の実施例と同様に、ｎ形ＧａＡｓ基板９０１上に、ｎ形ＩｎＧａＡｌＰ層９０２、ＩｎＧａＡｌＰ層９０３、ｐ形ＩｎＧａＡｌＰ層９０４及びｐ形ＧａＰ層９０５を順次成膜して、半導体多層膜９０６を形成する。また、第４の実施例と同様に、ｎ形ＧａＡｓ基板９０１の裏面に第２電極層３０となる電極層９０７を真空蒸着法により形成する。

次いで、図１３（ｂ）に表したように、ｐ形ＧａＰ層９０５上に、第３の実施例と同様なレジスト層９０８を形成する。レジスト層９０８の膜厚はおよそ１７０ｎｍであった。さらに、図１３（ｃ）に表したように、レジスト層９０８に、鋳型である石英のスタンパ９０９の凹凸パターンを押し付ける。スタンパ９０９は、ヒータープレートプレスを用いてレジスト層９０８に押し付けられる。これにより、図１３（ｄ）に表したように、レジスト層９０８にスタンパ９０９の凹凸パターンを転写し、レジストのピラーパターン９０８Ａを形成する。

ここで、スタンパ９０９の凹凸パターンは電子線リソグラフィによりパターニングして形成する。凹凸パターンには、深さ１２０ｎｍ、直径５０ｎｍの凹部が１５０ｎｍ周期の最密充填配列で並べられている。

次に、凹凸パターンが転写されたレジストのピラーパターン９０８Ａをエッチングマスクとして、第４の実施例と同様に、ｐ形ＧａＰ層９０５にＩＣＰ−ＲＩＥ処理を施す。これにより、図１３（ｅ）に表したように、ｐ形ＧａＰ層９０５に凹部９１０を形成する。

その後、エッチングされたｐ形ＧａＰ層９０５の凹部９１０に、金属多層膜９１１を真空蒸着法により形成する。図１３（ｆ）に表したように、金属多層膜９１１は、厚さ１０ｎｍのＡｕ膜と、厚さ３０ｎｍのＡｕ−Ｚｎ合金膜と、を含む。金属多層膜９１１は、ｐ形ＧａＰ層９０５の凸部には設けられない。金属多層膜９１１は、凸部に対応して開口部が設けられた電極層９１１Ａとなる。

続いて、残ったレジストマスクをアッシング処理により除去する。これにより、電極層９１１Ａことで、金属電極層の開口部を、ｐ形ＧａＰ層９０５の凸部が貫通した形状が構成される。

このとき、電極層９１１Ａに形成された開口部の径は５０ｎｍ、隣接する開口部の間の平均距離は１５０ｎｍであった。また、ｐ形ＧａＰ層９０５に形成された凸部の高さは３００ｎｍであった。

その後、窒素雰囲気下で４５０℃、３０分の条件によりシンタリングする。これにより、ｎ形ＧａＡｓ基板９０１と電極層９０７と間、ｐ形ＧａＰ層９０５と電極層９１１Ａとの間にオーミック接触を形成する。

さらに電極層９１１Ａの一部にＡｕからなる丸型のパッド電極（図示せず）を形成する。これにより、第６の実施例に係る半導体発光素子１２０−６が完成する。

第６の実施例に係る半導体発光素子１２０−６、比較例１−１及び３−１に係る半導体発光素子をチップサイズ１ｍｍ×１ｍｍにダイシング加工し、ベアチップの状態でチップテスタにより輝度測定を行った。

各半導体発光素子を最大輝度で比較した。比較例１−１に係る半導体発光素子の最大輝度を１とした場合、比較例３−１に係る半導体発光素子の最大輝度は１．２、第６の実施例に係る半導体発光素子１２０−６の最大輝度は１．５倍であった。

（第７の実施例）
第７の実施例では、第３の実施例と同様な製造方法により、発光波長の異なる半導体発光素子１１０−７を製造する。第７の実施例に係る半導体発光素子１１０−７の発光波長は４４０ｎｍである。

第７の実施例に係る半導体発光素子１１０−７では、第３の実施例に係る半導体発光素子１１０−３と半導体多層膜の材質及び構成が異なる。
すなわち、半導体発光素子１１０−７で適用される半導体多層膜は、ｎ形ＧａＮ基板の上に、ＭＯＣＶＤ法によりバッファ層であるｎ形ＧａＮ層、クラッド層であるｎ形ＧａＮ層、発光層であるＩｎＧａＮ／ＧａＮからなるＭＱＷ層、クラッド層であるｐ形ＡｌＧａＮ層、及びコンタクト層であるｐ形ＧａＮ層が順次形成された構成になっている。
続いて、真空蒸着法によりｐ形コンタクト層の上に、Ｎｉ（厚さ５ｎｍ）／Ａｕ（厚さ３０ｎｍ）を含むｐ側電極層を形成する。

また、ｎ形ＧａＮ基板の裏面にはＴｉ（厚さ１０ｎｍ）／Ａｕ（厚さ１００ｎｍ）を含むｎ側電極層を形成させ、所望の形状に加工する。最後に熱処理を行うことで、各電極層と半導体層との接触面にオーミック接触を形成する。

次に、ｐ側電極層の上に第３の実施例と同様なレジスト層を形成する。その後、レジスト層に鋳型である石英スタンパを用いて凹凸パターンを転写する。スタンパの凹凸パターンは電子線リソグラフィによりパターニングして形成する。スタンパに形成された凹凸パターンには、高さ１２０ｎｍ、直径６０ｎｍのピラーが１００ｎｍ周期の最密充填配列で並べられている。

スタンパにより形成されたレジストのパターンをエッチングマスクとして、図１の実施例と同様に、当該ｐ側電極層およびコンタクト層であるｐ形ＧａＮ層のミリングを行った。

このときｐ側電極層に形成された隣接する開口部の間の平均距離は１００ｎｍであった。また、コンタクト層であるｐ形ＧａＮ層の凹部深さは３０ｎｍであった。

次いで、残ったレジストマスクをアッシング処理により除去する。さらにｐ側電極層の一部にＴｉ／Ａｕからなる丸型のパッド電極を形成する。これにより、第７の実施例に係る半導体発光素子１１０−７が完成する。

比較例７−１として、第７の実施例と同様な半導体発光素子であるが、開口部を有するｐ側電極層及びコンタクト層の凹部が形成されておらず、コンタクト層上に丸型のパッド電極のみを有する半導体発光素子を製造する。

また比較例７−２として、第７の実施例と同様の半導体発光素子であるが、コンタクト層上に凹部が形成されていない半導体発光素子を製造する。

第７の実施例に係る半導体発光素子１１０−７、比較例７−１及び７−２に係る半導体発光素子をチップサイズ３００μｍ角にダイシング加工し、ベアチップの状態でチップテスタにより輝度測定を行った。

各半導体発光素子を最大輝度で比較した。比較例７−１に係る半導体発光素子の最大輝度を１とした場合、比較例７−２に係る半導体発光素子の最大輝度は１．１、第７の実施例に係る半導体発光素子１１０−７の最大輝度は１．３倍であった。

（第８の実施例）
図１４は、第８の実施例に係る半導体発光素子の製造方法を説明する模式的断面図である。
第８の実施例では、上記（Ｃ）のスタンパを利用する方法を用いて、第１の実施形態に係る半導体発光素子１１０−８を製造する。半導体発光素子１２０−６の発光波長は４４０ｎｍである。また、半導体発光素子１１０−８では、第２電極層３０が第１電極層２０と同じ上側に設けられている。

先ず、図１４（ａ）に表したように、サファイア基板１００１の上に、バッファ層としてのｎ形ＧａＮ層１００２を形成する。次に、ｎ形ＧａＮ層１００２の上に、ｎ形ＧａＮ層１００３、ＩｎＧａＮ／ＧａＮからなるＭＱＷ層１００４、ｐ形ＡｌＧａＮ層１００５、ｐ形ＧａＮ層１００６を順に成膜して、半導体多層膜１００７を形成する。

続いて、ｐ形ＧａＮ層の上に、真空蒸着法により金属多層膜１００８を形成する。金属多層膜１００８は、厚さ５ｎｍのＮｉと、厚さ３０ｎｍのＡｇと、を含む（図１０（ａ）参照）。

次に、図１４（ｂ）に表したように、第３の実施例と同様に、スタンパを利用して金属多層膜１００８の上にレジストパターン１００９を形成する。続いて、第１の実施例と同様にして、イオンミリングにより金属多層膜１００８に開口部１０１０を形成する。開口部１０１０が形成された金属多層膜１００８は、ｐ側電極１００８Ａになる。図１４（ｃ）に表したように、さらにイオンミリングを続けてｐ形ＧａＮ層１００６に凹部を形成する。このとき形成された開口部１０１０の径は１２０ｎｍ、隣接する開口部の間の平均距離は２００ｎｍであった。また、凹部の深さは１００ｎｍであった。

次に、図１４（ｄ）に表したように、リソグラフィ法により金属多層膜１００８の一部の面にレジスト層１０１１を形成した後、ＩＣＰ−ＲＩＥによりｎ形ＧａＮ層１００３が露出するまでエッチングを行う。その後、図１４（ｅ）に表したように、残存するレジスト層１０１１をアッシングにより除去する。

続いて、ｎ形ＧａＮ層１００３の露出した一部の面にｎ側電極１０１２を形成する。また、ｐ側電極１００８Ａの一部の面にパッド電極１０１３を形成する。
最後に、急速高温アニールを行い、電極層と半導体との間にオーミック接触を形成する。これにより、図１４（ｆ）に表したように、第８の実施例に係る半導体発光素子１１０−８が完成する。

比較例８−１として、第８の実施例と同様の半導体発光素子であるが、開口部を有したｐ側電極およびｐ形ＧａＮ層に凹部が形成されず、ｐ形ＧａＮ層上に丸型のパッド電極のみを有する半導体発光素子を作製する。

また、比較例８−２として、第８の実施例と同様の半導体発光素子であるが、ｐ形ＧａＮコンタクト層に開口部１０１０（凹部）が形成されていない半導体発光素子を製造する。

第８の実施例に係る半導体発光素子１１０−８、比較例８−１及び８−２に係る半導体発光素子をチップサイズ５００μｍ角にダイシング加工し、ベアチップの状態でチップテスタにより輝度測定を行った。

各半導体発光素子を最大輝度で比較した。比較例８−１に係る半導体発光素子の最大輝度を１とした場合、比較例８−２に係る半導体発光素子の最大輝度は１．３、第８の実施例に係る半導体発光素子１１０−８の最大輝度は１．５倍であった。

なお、上記に実施形態及び実施例について説明したが、本発明はこれらの例に限定されるものではない。例えば、第１の導電形をｎ形、第２の導電形をｐ形として説明したが、第１の導電形をｐ形、第２の導電形をｎ形としても実施可能である。

以上説明したように、実施形態に係る半導体発光素子およびその製造方法によれば、高輝度の半導体発光素子が得られる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２０…第１電極層、 ２１…開口部、 ２３…金属部、 ３０…第２電極層、 ５１…第１半導体層、 ５２…第２半導体層、 ５２ｂ…電流拡散層、 ５３…発光層、 １００…構造体、１１０、１２０、１９０…半導体発光素子、

Claims (14)

1. 第１導電形の第１半導体層と、
   第２導電形の第２半導体層と、
   前記第１半導体層と前記第２半導体層との間に設けられた発光層と、
   前記第２半導体層の前記第１半導体層とは反対側に設けられ、前記第２半導体層と接する金属部と、前記第１半導体層から第２半導体層に向かう方向に沿って前記金属部を貫通し前記方向に沿って見たときの形状の円相当直径が１０ナノメートル以上５マイクロメートル以下である複数の開口部と、を有する第１電極層と、
   前記第１半導体層と導通する第２電極層と、
   を備え、
   前記第２半導体層は、前記金属部に接する凸部と、前記開口部の底部において前記凸部よりも前記方向に沿って後退した凹部と、を有することを特徴とする半導体発光素子。
2. 第１導電形の第１半導体層と、
   第２導電形の第２半導体層であって、前記第２半導体層の前記第１半導体層とは反対側に設けられた凹部と、前記第１半導体層から前記第２半導体層に向かう方向に沿って前記凹部よりも突出し、前記方向から見たときの形状の円相当直径が１０ナノメートル以上５マイクロメートル以下の凸部と、を有する第２半導体層と、
   前記第１半導体層と前記第２半導体層との間に設けられた発光層と、
   前記凹部に埋め込まれた金属部を有する第１電極層と、
   前記第１半導体層と導通する第２電極層と、
   を備えたことを特徴とする半導体発光素子。
3. 前記複数の開口部のうちで隣接する２つの前記開口部の距離をｄ、
   前記複数の開口部における前記距離ｄの平均をＡｄ、
   前記発光層から放出される光の波長をλ、
   前記第２半導体層の前記光に対する屈折率をｎ２、
   前記第２半導体層に対して外側の媒質の前記光に対する屈折率をｎ０、としたとき、
   Ａｄ≦λ×（２／（ｎ２＋ｎ０））
   であることを特徴とする請求項１または２記載の半導体発光素子。
4. 前記凸部の前記方向に沿った厚さと、前記凹部の前記方向に沿った厚さと、の差は、前記発光層から放出される光の波長以下であることを特徴とする請求項１〜３のいずれか１つに記載の半導体発光素子。
5. 前記金属部の前記方向に沿った厚さは１０ナノメートル以上５０ナノメートル以下であることを特徴とする請求項１〜４のいずれか１つに記載の半導体発光素子。
6. 前記第１電極層は、Ａｇ、Ａｕ、Ａｌ、Ｚｎ、Ｚｒ、Ｓｉ、Ｇｅ、Ｐｔ、Ｒｈ、Ｎｉ、Ｐｄ、Ｃｕ、Ｓｎ、Ｃ、Ｍｇ、Ｃｒ、Ｔｅ、Ｓｅ及びＴｉのうち少なくとも１つを含むことを特徴とする請求項１〜５のいずれか１つに記載の半導体発光素子。
7. 前記第１電極層と前記第２半導体層とがオーミック接触していることを特徴とする請求項１〜６のいずれか１つに記載の半導体発光素子。
8. 前記第１電極層のシート抵抗は、１０オーム／□以下であることを特徴とする請求項１〜７のいずれか１つに記載の半導体発光素子。
9. 前記凸部の側壁は、前記方向に対して傾斜していることを特徴とする請求項１〜８のいずれか１つに記載の半導体発光素子。
10. 第１導電形の第１半導体層を形成し、前記第１半導体層の上に発光層を形成し、前記発光層の上に第２導電形の第２半導体層を形成し、前記第２半導体層の上に金属層を形成する工程と、
    前記金属層の上にマスクパターンを形成する工程と、
    前記マスクパターンをマスクにして前記金属層をエッチングして、円相当直径が１０ナノメートル以上、５マイクロメートル以下の複数の開口部を有する電極層を形成し、前記電極層をマスクにして前記第２半導体層をエッチングして、前記複数の開口部の底部から後退した凹部を形成する工程と、
    を備えたことを特徴とする半導体発光素子の製造方法。
11. 第１導電形の第１半導体層を形成し、前記第１半導体層の上に発光層を形成し、前記発光層の上に第２導電形の第２半導体層を形成する工程と、
    前記第２半導体層の上にマスクパターンを形成する工程と、
    前記マスクパターンをマスクにして前記第２半導体層をエッチングして、前記第２半導体層に凹部を形成し、前記第１半導体層から前記第２半導体層に向かう方向に沿って前記凹部よりも突出し、前記方向から見たときの形状の円相当直径が１０ナノメートル以上５マイクロメートル以下の凸部を形成する工程と、
    前記凹部に金属層を埋め込む工程と、
    を備えたことを特徴とする半導体発光素子の製造方法。
12. 前記マスクパターンを形成する工程では、
    前記マスク材に凹凸パターンを有するスタンパの前記凹凸パターンを押し付けて、前記マスク材に前記凹凸パターンを転写することを特徴とする請求項１０または１１に記載の半導体発光素子の製造方法。
13. 前記マスクパターンを形成する工程では、
    前記マスク材の上にブロックコポリマーを含む組成物によりブロックコポリマー膜を形成し、前記ブロックコポリマー膜を相分離させてミクロ相分離パターンを形成し、前記ミクロ相分離パターンを前記マスク材に転写することを特徴とする請求項１０または１１に記載の半導体発光素子の製造方法。
14. 前記マスクパターンを形成する工程では、
    前記マスク材の上に有機組成層を形成し、前記有機組成層に微粒子の層のパターンを形成し、前記単粒子層のパターンを前記マスク材に転写することを特徴とする請求項１０または１１に記載の半導体発光素子の製造方法。

Images