JP2012055154A - バッテリーパックの監視及び制御のためのフレキシブルなバス構造 - Google Patents

バッテリーパックの監視及び制御のためのフレキシブルなバス構造 Download PDF

Info

Publication number
JP2012055154A
JP2012055154A JP2011158776A JP2011158776A JP2012055154A JP 2012055154 A JP2012055154 A JP 2012055154A JP 2011158776 A JP2011158776 A JP 2011158776A JP 2011158776 A JP2011158776 A JP 2011158776A JP 2012055154 A JP2012055154 A JP 2012055154A
Authority
JP
Japan
Prior art keywords
processors
diagnostic
processor
bus
central unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011158776A
Other languages
English (en)
Other versions
JP5514775B2 (ja
Inventor
Guoxing Li
グオシン・リ
Zeng Xiaojun
シャオジュン・ゼン
Chao Anquan
アンクァン・シャオ
Xiachua Hou
シャオフア・ホウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
O2Micro Inc
Original Assignee
O2Micro Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by O2Micro Inc filed Critical O2Micro Inc
Publication of JP2012055154A publication Critical patent/JP2012055154A/ja
Application granted granted Critical
Publication of JP5514775B2 publication Critical patent/JP5514775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0047—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with monitoring or indicating devices or circuits
    • H02J7/0048—Detection of remaining charge capacity or state of charge [SOC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Abstract

【課題】複数のバッテリーパックからなる積層型バッテリーに使用される制御システムを提供する。
【解決手段】各バッテリーパックは直列接続された複数のバッテリーセルからなる。制御システムは、複数のプロセッサと、複数の制御部と、監視部とを具備し、積層型バッテリーでのバッテリーパック間通信の再構成機能を有する。プロセッサはバッテリーパックに接続される。複数のプロセッサのうちの隣接する２つは第１バスを介して互いに通信可能である。制御部はバッテリーパックに接続される。複数の制御部のうちの隣接する２つは第２バスを介して互いに通信可能である。プロセッサは第３バスを介して制御部と通信可能である。監視部はプロセッサ間通信及び制御部間通信の監視に使用される。監視部は第１バス及び／又は第２バス上の通信障害の検出機能を有する。監視部はプロセッサ間の通信経路及び制御部間の通信経路の再構成機能を有する。
【選択図】図１

Description

本発明は、広くは、再構成可能なバス構造に関し、より詳細には、バッテリー用の再構成可能なバス構造に関する。
バッテリーの管理においては、アナログフロントエンド（ＡＦＥ）装置又はアナログ−デジタル変換器により、各セルの電圧、パックの電圧、及び各セルの周囲温度などのバッテリーの状態を監視することが常に求められる。アナログフロントエンド装置は、バッテリーに接続される。デジタルデータは、ＯＣＶ（Open Circuit Voltage，開路電圧）、セルインピーダンスのトラッキング、ＳＯＣ（State of Charge，充電状態）、ＳＯＨ（State of Health，（回路）健康状態）、セルバランス、クーロンのカウント、又は、ＯＶ（Over Voltage，過電圧）／ＵＶ（Under Voltage，電圧低下）、ＯＴ（Over Temperature，過熱）／ＵＴ（Under Temperature，温度低下）、又はＯＣ（Over Current，過電流）／ＳＣ（Short Circuit，短絡）に対する保護など、さまざまな目的のためにマイクロプロセッサへ転送される。
積層型バッテリーのセル数の増加につれて、積層型バッテリーの電圧は、ますます高くなっている。さらに、アナログフロントエンド装置の電圧キャパシティは、自身のピン数又は物理プロセス破壊電圧による制限を受ける。この場合、ただ１つのアナログフロントエンド装置では、積層型バッテリー全体の監視を行うには十分ではない。積層型バッテリーの状態を監視するためには、複数のアナログフロントエンド装置が必要とされる。結果として、これらアナログフロントエンド装置の動作及び積層型バッテリーとの対話は、より複雑なものとなる。これらの装置は、いくつかの別個のバスを介して互いに通信を行い、かつこれら装置の効率的な管理は、積層型バッテリーの効率の問題となる。
したがって、アナログフロントエンド装置の効率的な管理を可能とする、積層型バッテリーに使用可能なフレキシブルなバス構造が必要とされている。
一態様において、本発明は、複数のバッテリーパックからなる積層型バッテリーに使用される制御システムを提供する。各バッテリーパックは、直列に接続された複数のバッテリーセルからなる。制御システムは、積層型バッテリー中の各バッテリーパック間の通信を再構成する機能を有し、複数のプロセッサと、複数の制御部と、監視部とを具備する。複数のプロセッサは、複数のバッテリーパックに接続される。複数のプロセッサのうちの隣接する２つのプロセッサは、第１バスを介して互いに通信可能である。複数の制御部は、複数のバッテリーパックに接続される。複数の制御部のうちの隣接する２つの制御部は、第２バスを介して互いに通信可能である。複数のプロセッサは、第３バスを介して複数の制御部と通信可能である。監視部は、複数のプロセッサ間の通信及び複数の制御部間の通信の監視に使用される。監視部は、第１バス及び／又は第２バス上の通信の問題を検出する機能を有する。監視部は、複数のプロセッサ間の通信経路及び複数の制御部間の通信経路を再構成する機能をさらに有する。
したがって、本システム及び方法は、異常情報アクセス挙動の識別を可能にするという利点を有する。本発明のその他の利点及び特徴は、添付の図面、発明の詳細な説明、及び特許請求の範囲の記載の参照によって明らかとなる。
本発明の一実施形態による制御システムを示した図である。 本発明の一実施形態によるループバックを介した自己診断方法を示した図である。 本発明の別の実施形態による制御システムの再構成方法を示した図である。 本発明の別の実施形態による２組の等化部を備えた制御システムを示した図である。 本発明の別の実施形態による１組の等化部を備えた制御システムを示した図である。 本発明の別の実施形態による１組の等化部を備えた制御システムを示した図である。 本発明の別の実施形態によるスター接続された複数の等化部を備えた制御システムを示した図である。 本発明の別の実施形態による２組の等化部を備えた制御システムを示した図である。 本発明の別の実施形態によるスター接続された複数の等化部を備えた制御システムを示した図である。 本発明の別の実施形態による２組の等化部を備えた制御システムを示した図である。 本発明の別の実施形態によるスター接続された複数の等化部を備えた制御システムを示した図である。
本発明の各実施形態の特徴及び利点は、以下の詳細な説明及び各図面の参照によって明らかとなる。図中で、同一の符号は、同一の要素を指す。
図１は、本発明の一実施形態による積層型バッテリー１０２のための制御システム１００のフレキシブルなバス構造を示す。積層型バッテリー１０２は、複数のバッテリーモジュール又はパック１０２ａ，…，１０２（ｋ−１），１０２ｋからなる。これらのバッテリーパックは、電気自動車（ＥＶ）又はハイブリッド電気自動車（ＨＥＶ）のインバータ／電気モータなどの電気装置に対して高い電圧を有した電力を提供するために、直列に積層される。バッテリーパック中のバッテリーセルは、リチウム−イオンバッテリー、ニッケル水素（ＮｉＭＨ）バッテリー、鉛酸バッテリー、燃料セル、又はスーパーコンデンサなどであってよい。
複数のプロセッサ（Ｐ３）１０４ａ，…，１０４（ｋ−１），１０４ｋは、複数のバッテリーパック１０２ａ，…，１０２（ｋ−１），１０２ｋにそれぞれ接続される。複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋのそれぞれは、アナログ−デジタル変換部（Analog-to-Digital Converter；ＡＤＣ）（図示せず）を具備する。これらのＡＤＣは、複数のバッテリーパック１０２ａ，…，１０２（ｋ−１），１０２ｋ中の各バッテリーセルに接続される。複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋは、各ＡＤＣを介して、複数のバッテリーパック１０２ａ，…，１０２（ｋ−１），１０２ｋ中の各バッテリーセルの電圧及び温度を監視できる。
複数の能動平衡化制御部（Active Balancing Controller；ＡＢＣ）１０６ａ，…，１０６（ｋ−１），１０６ｋは、複数のバッテリーパック１０２ａ，…，１０２（ｋ−１），１０２ｋにそれぞれ接続される。動作の間、特に、放電動作の間、複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋは、インダクタを使用して、１つ以上のセルからのエネルギーをより小さなエネルギーへと変換する。複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋのそれぞれは、各自の水平バス（ＬＢｕｓ）１１０ａ，…，１１０（ｋ−１），１１０ｋをさらに具備する。複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋのそれぞれは、各自の水平バス（ＬＢｕｓ）１０８ａ，…，１０８（ｋ−１），１０８ｋを具備する。互いに通信を行うために、複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの各水平バス１１０ａ，…，１１０（ｋ−１），１１０ｋは、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの各水平バス１０８ａ，…，１０８（ｋ−１），１０８ｋにそれぞれ接続される。複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの各水平バス１１０ａ，…，１１０（ｋ−１），１１０ｋと複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの各水平バス１０８ａ，…，１０８（ｋ−１），１０８ｋとは、ＣＯＭＳロジック回路であってよく、プルアップ抵抗（図示せず）によるＩＯロジックロー及びＩＯロジックハイ駆動を行うために、オープン−ドレイントポロジとして構成される。
複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋのそれぞれは、各自の垂直下端バス（ＶＢｕｓ＿Ｂ）１１４ａ，…，１１４（ｋ−１），１１４ｋと、各自の垂直上端バス（ＶＢｕｓ＿Ｔ）１１８ａ，…，１１８（ｋ−１），１１８ｋとを具備する。隣り合う２つのプロセッサにおいては、互いに通信を行うために、下位のプロセッサの垂直上端バスが、上位のプロセッサの垂直下端バスに接続されている。プロセッサ１０４（ｋ−１）とプロセッサ１０４ｋとを例に挙げると、プロセッサ１０４（ｋ−１）、すなわち、下位プロセッサ、の垂直上端バス１１８（ｋ−１）は、プロセッサ１０４ｋ、すなわち、上位プロセッサ、の垂直下端バス１１４ｋに接続される。
複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋのそれぞれは、各自の垂直下端バス（ＶＢｕｓ＿Ｂ）１１６ａ，…，１１６（ｋ−１），１１６ｋと、各自の垂直上端バス（ＶＢｕｓ＿Ｔ）１２０ａ，…，１２０（ｋ−１），１２０ｋとを具備する。隣り合う２つの能動平衡化制御部においては、互いに通信を行うために、下位の能動平衡化制御部の垂直上端バスが、上位の能動平衡化制御部の垂直下端バスに接続される。能動平衡化制御部１０６（ｋ−１）と能動平衡化制御部１０６ｋとを例に挙げると、能動平衡化制御部１０６（ｋ−１）、すなわち、下位プロセッサ、の垂直上端バス１２０（ｋ−１）は、能動平衡化制御部１０６ｋ、すなわち、上位プロセッサ、の垂直下端バス１１６ｋに接続される。
制御システム１００は、中央電子制御ユニット（Central Electronic Control Unit；ＣＥＣＵ）１５０をさらに具備する。中央電子制御ユニット１５０は、共通バス１５２を介して、制御システム１００中の最下位プロセッサ１０４ａの垂直下端バス１１４ａ及び制御システム１００中の最下位能動平衡化制御部１０６ａの垂直下端バス１１６ａと通信を行う。
この構成では、動作の間、中央電子制御ユニット１５０は、複数の垂直バスを介して、複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋのいずれにもアクセスできる。中央電子制御ユニット１５０は、特定の能動平衡化制御部、例えば、能動平衡化制御部１０６（ｋ−１）にアクセスする必要があるとき、共通バス１５２及び垂直下端バス１１６ａを介して、最下位能動平衡化制御部１１６ａに命令信号を送信する。命令信号は、能動平衡化制御部１０６ａの内部レベルシフタ及び制御ロジック（図示せず）を介して、垂直上端バス１２０ａへと渡される。次いで、命令信号は、上位能動平衡化制御部の垂直下端バスに転送される。同様の転送手法により、中央電子制御ユニット１５０は、すべての能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋにアクセスできる。複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋが命令信号を受信するとき、中央電子制御ユニット１５０から命令信号に応答するための２つのモードが存在する。一方のモードでは、中央電子制御ユニット１５０は、複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋのすべてに問い合わせを行って、命令信号に応答する。他方のモードでは、中央電子制御ユニット１５０は、１つの能動平衡化制御部を指定するために命令信号中に特定のアドレスを提供して、命令信号に応答する。
同様に、中央電子制御ユニット１５０は、複数の垂直バスを介して、すべてのプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋにもアクセスできる。また、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの電圧又は温度の監視結果は、同様の手法又は経路によって、中央電子制御ユニット１５０に送信される。
複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの各水平バス１１０ａ，…，１１０（ｋ−１），１１０ｋと複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの各水平バス１０８ａ，…，１０８（ｋ−１），１０８ｋとは、通常、待機状態にある。待機状態では、データ待ち受け状態（スレーブ状態）を意味する。複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの各水平バス１１０ａ，…，１１０（ｋ−１），１１０ｋと複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの各水平バス１０８ａ，…，１０８（ｋ−１），１０８ｋとのうちのいずれか１つは、中央電子制御ユニット１５０からの命令を受信したとき、複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの各水平バス１１０ａ，…，１１０（ｋ−１），１１０ｋと複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの各水平バス１０８ａ，…，１０８（ｋ−１），１０８ｋとのうちの１つが垂直バスを介して対応するスレーブ装置に命令又はデータを送信可能となるように、マスター状態として構成される。例えば、中央電子制御ユニット１５０がプロセッサ１０４ａを起動するか又はプロセッサ１０４ａに命令して水平バス１０８ａ及び水平バス１１０ａを介して能動平衡化制御部１０６ａにデータを送信するためにプロセッサ１０４ａに命令を送信するとき、プロセッサ１０４ａは、水平バス１０８ａをマスター状態に構成すると同時に、能動平衡化制御部１０６ａへのデータ転送を開始する。あるいは、能動平衡化制御部１０６ａが、水平バス１１０ａをマスター状態に構成し、次いで、プロセッサ１０４ａへのデータ転送を開始する。
あるいは、いずれかのプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋ又はいずれかの能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋが何らかのエラー状態を検出した場合、対応するいずれかの水平バス１１０ａ，…，１１０（ｋ−１），１１０ｋ又は対応するいずれかの水平バス１０８ａ，…，１０８（ｋ−１），１０８ｋが有効化される。エラー状態には、これらに限定しないが、監視タイマ（ウォッチドッグタイマ）のタイムアウト、通常よりも少ない数のバスラインしか有効化されていない、内部レベルシフトフィードバック異常、バスデータ完全性チェックエラーなどがある。例えば、通常よりも少ない数のバスラインしか有効化されていない状態では、バスラインがクロックラインやデータラインを含む場合に、１つのラインだけが切り換えられ、他のラインはいつまでの一方に固定されたままとなるおそれがある。さらに、先に記載の通り、垂直下端バスによって受信された信号は、内部レベルシフタ及び制御ロジックを介して、垂直上端バスにマッピングされる。レベルシフトが適切に実行されない場合、そのような状態は、対応する水平バスを有効化することとなる。さらに、バスデータ完全性チェックエラーは、例えば、パケットエラーチェック（Packet Error Checkｌ；ＰＥＣ）エラー、又は、エラーチェック・訂正（Error Checking and Correcting；ＥＣＣ）エラーである。
本発明の別の実施形態によれば、制御システム１００は、垂直上端及び下端バスを介して、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋ及び複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋのすべてにアクセスできる。複数の垂直バスのうちのいずれか１つにエラーが生じたとき、対応する水平バスが有効化され、かつ、制御システム１００が、垂直上端及び下端バス及び水平バスを介して、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋ及び複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋのうちのいずれか１つにアクセスする。例えば、プロセッサ１０４（ｋ−１）の垂直上端バス１１８（ｋ−１）にエラーが生じた場合、中央電子制御ユニット１５０は、プロセッサ１０４（ｋ−１）の垂直上端バス１１８（ｋ−１）及びプロセッサ１０４ｋの垂直下端バス１１４ｋを介して、プロセッサ１０４ｋアクセスすることができない。能動平衡化制御部１０６ｋの水平バス１１０ｋと、プロセッサ１０４ｋの水平バス１０８ｋとが有効化される。この場合、中央電子制御ユニット１５０は、能動平衡化制御部１０６ｋの水平バス１１０ｋ及びプロセッサ１０４ｋの水平バス１０８ｋを介して、プロセッサ１０４ｋにアクセスできる。換言すれば、中央電子制御ユニット１５０とプロセッサ１０４ｋとは、能動平衡化制御部１０６ｋを順に介して、互いに通信可能となる。この構成下では、本発明の一実施形態による制御システム１００は、Ｈ型バスとして形成され、冗長性を有した通信を提供する。
先に記載の通り、本発明の一実施形態による制御システム１００は、強い冗長性を提供する。バス経路に複数の不連続点が存在しても、通信は適切な働きを保ち続ける。
また、この構成下では、制御システム１００は、垂直又は水平バスのエラーを検出する自己診断機能を提供する。図２には、本発明の一実施形態によるループバックを介した自己診断の方法２００が示されている。自己診断方法２００のステップ２０２では、中央電子制御ユニット１５０から、各プロセッサ１０４ａ，…，１０４（ｋ−１）を介して、上位プロセッサ１０４ｋに情報が送信される。ステップ２０４では、情報は、２つの上位水平バス１０８ｋ，１１０ｋを介して、上位プロセッサ１０４ｋから上位能動平衡化制御部１０６ｋへ転送される。ステップ２０６では、情報は、２つの上位水平バス１０８ｋ，１１０ｋを介して上位能動平衡化制御部１０６ｋから上位プロセッサ１０４ｋへと、次いで、すべてのプロセッサ１０４（ｋ−１），…，１０４ａ、すなわち、プロセッサ１０４（ｋ−１）から下端のプロセッサ１０４ａまで、を介して、中央電子制御ユニット１５０へとループバックされる。ステップ２０８では、情報は、中央電子制御ユニット１５０から送信され、中央電子制御ユニット１５０の受信した情報と比較される。受信した情報が送信した情報と異なっていた場合、ステップ２１０へ進み、そうでない場合、ステップ２１２へ進む。ステップ２１２では、制御システム１００は適切に動作しているとの判断がなされる。ステップ２１０では、情報は、中央電子制御ユニット１５０から、先のプロセッサよりも１レベル下位のプロセッサである診断プロセッサへと、複数のプロセッサを介して送信される。ステップ２１４では、情報は、ステップ２１０の診断プロセッサから、診断プロセッサと同一のレベルの能動平衡化制御部である診断能動平衡化制御部へと、対応する水平バスを介して転送される。ステップ２１６では、情報は、診断能動平衡化制御部から中央電子制御ユニット１５０へと、複数の能動平衡化制御部を介して転送される。ステップ２１８では、中央電子制御ユニット１５０から送信した情報と中央電子制御ユニット１５０で受信した情報との比較が行われる。受信した情報が送信した情報と異なっていた場合、再びステップ２１０へ進み、そうでない場合、ステップ２２０へ進む。ステップ２２０では、診断プロセッサ及び診断能動平衡化制御部より下位に存在する通信バス、プロセッサ、及び能動平衡化制御部は動作状態にあるとの判断がなされる。
本発明の別の実施形態によれば、プロセッサ又は能動平衡化制御部の任意のバスが動作状態にあるか否かを判断するために、自己診断方法２００として記載したものと同様のプロセス又はステップが、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋ及び複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋのうちのいずれか１つを除外するために実行されてよい。
さらにまた、制御システム１００の構造は、その柔軟性をさらに拡張するように提供される。２次保護回路などの任意の回路又はＩＣが同様の水平バスを具備し、同一の水平バスプロトコルに従う場合、それらは、プロセスに接続されて、中央電子制御ユニット１５０との通信を行うことができる。
また、この構成下では、制御システム１００は、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋ及び複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋと通信を行うための再構成機能を提供する。図３には、本発明の一実施形態による制御システム１００を再構成するための方法３００が示されている。ステップ３０２では、制御システム１００の中央電子制御ユニット１５０は、複数の垂直上端バス１１８ａ，…，１１８（ｋ−２），１１８ｋ（ｋ−１）のうちのいずれか又はいくつかと、複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋのうちのいずれか又はいくつかとを介して、プロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋとの通信を行う。ステップ３０４では、中央電子制御ユニット１５０は、複数の垂直上端バス１２０ａ，…，１２０（ｋ−２），１２０ｋ（ｋ−１）のうちのいずれか又はいくつかと、複数の垂直下端バス１１６ａ，…，１１６（ｋ−１），１１６ｋのうちのいずれか又はいくつかとを介して、能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋとの通信を行う。ステップ３０６では、中央電子制御ユニット１５０は、任意の垂直上端又は下端バスにエラーが生じたか否かの検出及び判断を行う。中央電子制御ユニット１５０が能動平衡化制御部又はプロセッサとの通信の問題を検出するための利用可能な手法としては、中央電子制御ユニット１５０が、特定のプロセッサから、電圧や温度などのバッテリー情報を受信していない場合などがある。中央電子制御ユニット１５０が能動平衡化制御部との通信の問題を検出するための別の利用可能な手法としては、中央電子制御ユニット１５０により送信された命令の意に反して、特定のバッテリーパックが自身の負荷を調整できない場合などがある。
問題がなければ、制御システム１００は、ステップ３０２へ戻り、そうでない場合、ステップ３０８へ進む。ステップ３０８では、制御システム１００は、通信を再構成するために、エラー垂直バスに対応する２つの水平バスを有効化する。垂直上端バスにエラーが生じた場合、エラーの生じた垂直上端バスと同一レベルの水平バスと、エラーの生じた垂直上端バスよりも少なくとも１つレベルの高い水平バスとが有効化される。垂直下端バスにエラーが生じた場合、エラーの生じた垂直下端バスと同一レベルの水平バスと、エラーの生じた垂直上端バスよりも少なくとも１つレベルの低い水平バスとが有効化される。
図４には、本発明の一実施形態による制御システム４００が示されている。図４に示された制御システム４００は、図１に示された制御システム１００と類似しており、類似した要素は、同一の参照符号で示される。制御システム４００は、複数の等化部４０２ａ，…，４０２（ｋ−１），４０２ｋの第１セットと、複数の等化部４０４ａ，…，４０４（ｋ−１），４０４ｋの第２セットとを具備する。第１セット等化部４０２ａ，…，４０２（ｋ−１），４０２ｋは、お互いに直列又はカスケード接続されており、レベルシフタ及び電圧等化器（図示せず）を具備する。複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋは、第１セット等化部４０２ａ，…，４０２（ｋ−１），４０２ｋに接続される。図４に示した通り、中央電子制御ユニット１５０は、複数の等化部４０２ａ，…，４０２（ｋ−１），４０２ｋ及び複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋを介して、すべてのプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋにアクセスできる。同様に、第２セット等化部４０４ａ，…，４０４（ｋ−１），４０４ｋは、お互いに直列接続されており、レベルシフタ及び電圧等化器（図示せず）を具備する。複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ａ，…，１１６（ｋ−１），１１６ｋは、第２セット等化部４０４ａ，…，４０４（ｋ−１），４０４ｋに接続される。図４に示した通り、中央電子制御ユニット１５０は、複数の等化部４０４ａ，…，４０４（ｋ−１），４０４ｋ及び複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ａ，…，１１６（ｋ−１），１１６ｋを介して、すべての能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋにアクセスできる。また、本発明の一実施形態による制御システム４００は、Ｈ型バスとして形成され、冗長性を有した通信を提供する。
図５及び図６には、本発明の一実施形態による制御システム５００及び制御システム６００が示されている。図５及び図６に示された制御システム５００及び制御システム６００は、図４に示された制御システム４００と類似しており、類似した要素は、同一の参照符号で示される。図５の制御システム５００は、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋに接続された複数の等化部５０２ａ，…，５０２（ｋ−１），５０２ｋの１セットだけを具備する。図５に示した通り、中央電子制御ユニット１５０は、複数の等化部５０２ａ，…，５０２（ｋ−１），５０２ｋ及び複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋを介して、すべてのプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋにアクセスできる。図６の制御システム６００は、複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ａ，…，１１６（ｋ−１），１１６ｋに接続された複数の等化部６０４ａ，…，６０４（ｋ−１），６０４ｋの１セットだけを具備する。図６に示した通り、中央電子制御ユニット１５０は、複数の等化部６０４ａ，…，６０４（ｋ−１），６０４ｋ及び複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ａ，…，１１６（ｋ−１），１１６ｋを介して、すべての能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋにアクセスできる。また、本発明の実施形態による制御システム５００及び制御システム６００は、Ｈ型バスとして形成され、冗長性を有した通信を提供する。
図７にには、本発明の別の実施形態による制御システム７００が示されている。図７に示された制御システム７００は、図１に示された制御システム１００と類似しており、類似した要素は、同一の参照符号で示される。図７の制御システム７００は、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋに接続された複数の等化部７０２ａ，…，７０２（ｋ−２），７０２（ｋ−１）の１セットを具備する。複数の等化部７０２ａ，…，７０２（ｋ−２），７０２（ｋ−１）と中央電子制御ユニット１５０とは、お互いにスター接続されており、これは、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋのそれぞれがバスを介して中央電子制御ユニット１５０に直接接続されていることを意味する。複数の等化部７０２ａ，…，７０２（ｋ−２），７０２（ｋ−１）は、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋからの信号の電圧差のために必要とされる。図７に示した通り、中央電子制御ユニット１５０は、複数の等化部７０２ａ，…，７０２（ｋ−２），７０２（ｋ−１）及び複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋを介して、すべてのプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋにアクセスできる。中央電子制御ユニット１５０と複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋとの間の通信は、複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス（ＶＢｕｓ＿Ｂ）１１６ａ，…，１１６（ｋ−１），１１６ｋ及び複数の垂直上端バス（ＶＢｕｓ＿Ｔ）１２０ａ，…，１２０（ｋ−１），１２０ｋを介して行われる。ある能動平衡化制御部１０６（ｉ）と隣接する能動平衡化制御部１０６（ｉ＋１）との間の通信が途絶えた場合、情報は、ある能動平衡化制御部１０６（ｉ）から対応するプロセッサ１０４（ｉ）へと再経路付けされ、次のプロセッサ１０４（ｉ＋１）へ、次いで、能動平衡化制御部１０６（ｉ＋１）へと返される。また、本発明の実施形態による制御システム７００は、Ｈ型バスとして形成され、冗長性を有した通信を提供する。
図８には、本発明の別の実施形態による制御システム８００が示されている。図８に示された制御システム８００は、図７に示された制御システム７００と類似しており、類似した要素は、同一の参照符号で示される。図８の制御システム８００は、複数のプロセッサ１０４ｂ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ｂ，…，１１４（ｋ−１），１１４ｋに接続された複数の等化部８０２ａ，…，８０２（ｋ−２），８０２（ｋ−１）の第１セットと、複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ａ，…，１１６（ｋ−１），１１６ｋに接続された複数の等化部８０４ａ，…，８０４（ｋ−１），８０４ｋの第２セットとを具備する。第１セット等化部８０２ａ，…，８０２（ｋ−２），８０２（ｋ−１）は、お互いにスター接続されている。第２セット等化部８０４ａ，…，８０４（ｋ−１），８０４ｋは、お互いにカスケード接続されている。図８に示した通り、中央電子制御ユニット１５０は、複数の等化部８０２ａ，…，８０２（ｋ−２），８０２（ｋ−１）及び複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋを介して、すべてのプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋにアクセスできる。同様に、中央電子制御ユニット１５０と複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋとの間の通信は、第２セット等化部８０４ａ，…，８０４（ｋ−１），８０４ｋ及び複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス（ＶＢｕｓ＿Ｂ）１１６ａ，…，１１６（ｋ−１），１１６ｋを介して行われる。ある能動平衡化制御部１０６（ｉ）と隣接する能動平衡化制御部１０６（ｉ＋１）との間、又は、ある等化部８０４（ｉ）と隣接する等化部８０４（ｉ＋１）との間の通信が途絶えた場合、情報は、ある能動平衡化制御部１０６（ｉ）を介してある等化部８０４（ｉ）から対応するプロセッサ１０４（ｉ）へと再経路付けされ、次のプロセッサ１０４（ｉ＋１）へ、次いで、能動平衡化制御部１０６（ｉ＋１）へと返される。また、本発明の実施形態による制御システム８００は、Ｈ型バスとして形成され、冗長性を有した通信を提供する。
図９には、本発明の別の実施形態による制御システム９００が示されている。図９に示された制御システム９００は、図７に示された制御システム７００と類似しており、類似した要素は、同一の参照符号で示される。図９の制御システム９００は、複数の能動平衡化制御部１０６ｂ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ｂ，…，１１６（ｋ−１），１１６ｋに接続された複数の等化部９０２ａ，…，９０２（ｋ−２），９０２（ｋ−１）の１セットを具備する。複数の等化部９０２ａ，…，９０２（ｋ−２），９０２（ｋ−１）と中央電子制御ユニット１５０とは、お互いにスター接続されている。図９に示した通り、中央電子制御ユニット１５０は、複数の等化部９０２ａ，…，９０２（ｋ−２），９０２（ｋ−１）及び複数の能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ａ，…，１１６（ｋ−１），１１６ｋを介して、すべての能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋにアクセスできる。また、本発明の実施形態による制御システム９００は、Ｈ型バスとして形成され、冗長性を有した通信を提供する。
図１０には、本発明の別の実施形態による制御システム１０００が示されている。図１０に示された制御システム１０００は、図８に示された制御システム８００と類似しており、類似した要素は、同一の参照符号で示される。図１０の制御システム１０００は、複数の能動平衡化制御部１０６ｂ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ｂ，…，１１６（ｋ−１），１１６ｋに接続された複数の等化部１００２ａ，…，１００２（ｋ−２），１００２（ｋ−１）の第１セットと、複数のプロセッサ１０４ａ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ａ，…，１１４（ｋ−１），１１４ｋに接続された複数の等化部１００４ａ，…，１００４（ｋ−１），１００４ｋの第２セットとを具備する。第１セット等化部１００２ａ，…，１００２（ｋ−２），１００２（ｋ−１）は、お互いにスター接続されている。第２セット等化部１００４ａ，…，１００４（ｋ−１），１００４ｋは、お互いにカスケード接続されている。図１０に示した通り、中央電子制御ユニット１５０は、複数の等化部１００２ａ，…，１００２（ｋ−２），１００２（ｋ−１）及び複数の能動平衡化制御部１０６ｂ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ｂ，…，１１６（ｋ−１），１１６ｋを介して、すべての能動平衡化制御部１０６ａ，…，１０６（ｋ−１），１０６ｋにアクセスできる。また、本発明の実施形態による制御システム１０００は、Ｈ型バスとして形成され、冗長性を有した通信を提供する。
図１１には、本発明の別の実施形態による制御システム１１００が示されている。図１１に示された制御システム１１００は、図８に示された制御システム８００と類似しており、類似した要素は、同一の参照符号で示される。図１１の制御システム１１００は、複数のプロセッサ１０４ｂ，…，１０４（ｋ−１），１０４ｋの複数の垂直下端バス１１４ｂ，…，１１４（ｋ−１），１１４ｋに接続された複数の等化部１１０２ａ，…，１１０２（ｋ−２），１１０２（ｋ−１）の第１セットと、複数の能動平衡化制御部１０６ｂ，…，１０６（ｋ−１），１０６ｋの複数の垂直下端バス１１６ｂ，…，１１６（ｋ−１），１１６ｋに接続された複数の等化部１１０４ａ，…，１１０４（ｋ−２），１１０４（ｋ−１）の第２セットとを具備する。第１セット等化部１１０２ａ，…，１１０２（ｋ−２），１１０２（ｋ−１）は、お互いにスター接続され、かつ第２セット等化部１１０４ａ，…，１１０４（ｋ−２），１１０４（ｋ−１）は、お互いにスター接続されている。また、本発明の実施形態による制御システム１１００は、Ｈ型バスとして形成され、冗長性を有した通信を提供する。
本発明がその好適な実施形態を参照しつつ図示及び説明されたが、添付の特許請求の範囲に記載の本発明の精神及び範囲から逸脱することなく、その形式及び細部にさまざまな変更を加えることができるということを、当業者は理解する。さらに、発明を構成する要素が単数として記載又は特許請求の範囲で定義されていたとしても、単数への限定を明示している場合を除き、そのような要素が複数存在することも意図している。
１００，４００ 積層型バッテリーの制御システム
１０２ 積層型バッテリー
１０２ａ，１０２（ｋ−１），１０２ｋ バッテリーパック
１０４ａ，１０４（ｋ−１），１０４ｋ プロセッサ
１０６ａ，１０６（ｋ−１），１０６ｋ 能動平衡化制御部
１０８ａ，１０８（ｋ−１），１０８ｋ プロセッサの水平バス
１１０ａ，１１０（ｋ−１），１１０ｋ 能動平衡化制御部の水平バス
１１４ａ，１１４（ｋ−１），１１４ｋ プロセッサの垂直下端バス
１１６ａ，１１６（ｋ−１），１１６ｋ 能動平衡化制御部の垂直下端バス
１１８ａ，１１８（ｋ−１），１１８ｋ プロセッサの垂直上端バス
１２０ａ，１２０（ｋ−１），１２０ｋ 能動平衡化制御部の垂直上端バス
１５０ 中央電子制御ユニット
１５２ 共通バス
４０２ａ，４０２（ｋ−１），４０２ｋ，４０４ａ，４０４（ｋ−１），４０４ｋ 等化部

Claims (20)

  1. 積層型バッテリー中の各バッテリーパック間の通信を再構成する機能を有した、複数のバッテリーパックからなる積層型バッテリーのための制御システムであって、
    前記複数のバッテリーパックに接続された複数のプロセッサと、
    前記複数のバッテリーパックに接続された複数の制御部と、
    前記複数のプロセッサ間の通信及び前記複数の制御部間の通信を監視する監視部と
    を具備し、
    各バッテリーパックは、直列に接続された複数のバッテリーセルからなり、
    前記複数のプロセッサのうちの隣り合う２つのプロセッサは、第１バスを介して互いに通信可能であり、
    前記複数の制御部のうちの隣り合う２つの制御部は、第２バスを介して互いに通信可能であり、
    前記複数のプロセッサは、第３バスを介して前記複数の制御部と通信する機能を有し、
    前記監視部は、前記第１バス上の通信の問題を検出する機能を有し、
    前記監視部は、前記複数のプロセッサ間の通信経路及び前記複数の制御部間の通信経路を再構成する機能をさらに有することを特徴とする制御システム。
  2. 前記複数のプロセッサ及び前記複数の制御部をコントロールするために、前記複数のプロセッサのうちの最下段のプロセッサと前記複数の制御部のうちの最下段の制御部とに接続された中央電子制御ユニットをさらに具備することを特徴とする請求項１に記載の制御システム。
  3. 前記複数のプロセッサが、前記複数のバッテリーパックの状態を監視するために、前記複数のバッテリーパックに接続されたアナログ−デジタル変換部をそれぞれ具備することを特徴とする請求項１に記載の制御システム。
  4. 前記複数の制御部が、複数の能動平衡化制御部であり、
    前記複数の能動平衡化制御部のそれぞれが、前記複数のバッテリーパックのうちの１つのバッテリーパック内の前記複数のバッテリーセルの負荷を平衡化するために使用されることを特徴とする請求項１に記載の制御システム。
  5. 前記複数のプロセッサに接続された複数の等化部の第１セットをさらに具備し、
    前記複数のプロセッサのうちの隣り合う２つのプロセッサが、前記複数の等化部の第１セットのうちの１つの等化部を介して互いに通信可能であることを特徴とする請求項１に記載の制御システム。
  6. 前記複数の制御部に接続された複数の等化部の第２セットをさらに具備し、
    前記複数の制御部のうちの隣り合う２つの制御部が、前記複数の等化部の第２セットのうちの１つの等化部を介して互いに通信可能であることを特徴とする請求項５に記載の制御システム。
  7. 前記複数の等化部の第１セットが、スター接続によって接続されていることを特徴とする請求項５に記載の制御システム。
  8. 前記複数の等化部の第１セットが、カスケード接続によって接続されていることを特徴とする請求項５に記載の制御システム。
  9. 前記複数のプロセッサが、上端バスと、下端バスとをそれぞれ具備し、
    前記隣り合う２つのプロセッサのうちの上側のプロセッサが、１つの下端バスを具備し、
    前記隣り合う２つのプロセッサのうちの下側のプロセッサが、１つの上端バスを具備し、
    前記１つの下端バスと前記１つの上端バスとが、互いに接続されて前記第１バスを形成することを特徴とする請求項１に記載の制御システム。
  10. 前記複数の制御部が、上端バスと、下端バスとをそれぞれ具備し、
    前記隣り合う２つの制御部のうちの上側の制御部が、１つの下端バスを具備し、
    前記隣り合う２つの制御部のうちの下側の制御部が、１つの上端バスを具備し、
    前記１つの下端バスと前記１つの上端バスとが、互いに接続されて前記第３バスを形成することを特徴とする請求項１に記載の制御システム。
  11. 通信システムの自己診断方法であって、
    中央ユニットから、直列に接続された複数のプロセッサへ情報を送信する段階と、
    上端のプロセッサから下端のプロセッサへと前記複数のプロセッサを介して、前記複数のプロセッサのうちの上端プロセッサから前記中央ユニットへ前記情報を転送する段階と、
    前記中央ユニットから送信した情報と前記中央ユニットの受信した情報とを比較する段階と、
    前記中央ユニットから送信した情報が前記中央ユニットの受信した情報と異なっていた場合、通信に問題があることを示す段階と
    を有することを特徴とする方法。
  12. 通信に問題があることを示す場合に、
    前記中央ユニットから前記複数のプロセッサのうちの診断プロセッサへ診断情報を送信する段階と、
    前記複数のプロセッサのうちの前記診断プロセッサから、前記診断プロセッサの下側にある前記中央ユニットへ前記診断情報を転送する段階と、
    前記中央ユニットから送信した診断情報と前記中央ユニットの受信した診断情報とを比較する段階と、
    前記中央ユニットから送信した診断情報が前記中央ユニットの受信した診断情報と異なっていなかった場合、前記診断プロセッサの下側の前記通信システムは動作状態にあると判断する段階と
    をさらに有することを特徴とする請求項１１に記載の方法。
  13. 前記中央ユニットから送信した診断情報が前記中央ユニットの受信した診断情報と異なっていた場合、前記診断プロセッサと該診断プロセッサの１段上側のプロセッサとの間の通信が動作状態にないと判断する段階をさらに有することを特徴とする請求項１２に記載の方法。
  14. 前記通信システムを再構成して、問題のあった通信経路をバイパスする段階をさらに有することを特徴とする請求項１３に記載の方法。
  15. 直列に接続された複数のプロセッサとの通信機能を有した複数の第１経路と、直列に接続された複数の制御部との通信機能を有した複数の第２経路と、前記複数のプロセッサのうちの１つのプロセッサと前記複数の制御部のうちの１つの制御部との通信機能を有した複数の第３経路とからなる通信システムの再構成方法であって、
    前記通信システムを診断する段階と、
    前記複数の第１経路と前記複数の第２経路とのうちの１つの経路が動作状態にないことを通知する段階と、
    前記通信システムを再構成する段階と、
    前記複数の第３経路のうちの２つの第３経路を有効化する段階と
    を有し、
    前記２つの第３経路は、前記１つの経路の両端を接続する経路であることを特徴とする方法。
  16. 前記通信システムを診断する前記段階が、
    前記複数の第１経路を介して、中央ユニットから前記複数のプロセッサへ情報を送信する段階と、
    前記複数の第３経路のうちの１つの第３経路を介して、前記複数のプロセッサのうちの上端プロセッサから前記複数の制御部のうちの上端制御部へ前記情報を転送する段階と、
    前記複数の第２経路を介して、前記上端制御部から前記中央ユニットへ前記情報を転送する段階と、
    前記中央ユニットから送信した情報と前記中央ユニットの受信した情報とを比較する段階と、
    前記中央ユニットから送信した情報が前記中央ユニットの受信した情報と異なっていた場合、通信に問題があることを示す段階と
    を含むことを特徴とする請求項１５に記載の方法。
  17. 通信に問題があることを示す場合に、
    前記通信システムを診断する前記段階が、
    前記複数の第１経路を介して、前記中央ユニットから前記複数のプロセッサのうちの診断プロセッサへ診断情報を送信する段階と、
    前記複数の第３経路のうちの１つの第３経路を介して、前記複数のプロセッサのうちの前記診断プロセッサから前記複数の制御部のうちの診断制御部へ前記診断情報を転送する段階と、
    前記複数の第２経路を介して、前記診断制御部から前記中央ユニットへ前記診断情報を転送する段階と、
    前記中央ユニットから送信した診断情報と前記中央ユニットの受信した診断情報とを比較する段階と、
    前記中央ユニットから送信した診断情報が前記中央ユニットの受信した診断情報と異なっていなかった場合、前記診断プロセッサ及び前記診断制御部の下側の前記通信システムは動作状態にあると判断する段階と
    をさらに含むことを特徴とする請求項１６に記載の方法。
  18. 通信に問題があることを示す場合に、
    通知を行う前記段階が、
    前記中央ユニットから送信した診断情報が前記中央ユニットの受信した診断情報と異なっていた場合、前記診断プロセッサと該診断プロセッサの一段上側のプロセッサとの間、又は、前記診断制御部と該診断制御部の一段上側の制御部との間の経路が動作状態にないことを通知する段階を含むことを特徴とする請求項１７に記載の方法。
  19. 通信に問題があることを示す場合に、
    有効化を行う前記段階において、前記２つの第３経路のうちの一方の第３経路が、前記診断プロセッサ及び前記診断制御部と通信を行う第３経路であることを特徴とする請求項１８に記載の方法。
  20. 通信に問題があることを示す場合に、
    有効化を行う前記段階において、前記２つの第３経路のうちの他方の第３経路が、前記診断プロセッサの一段上側の前記プロセッサ及び前記診断制御部の１段上側の前記制御部と通信を行う第３経路であることを特徴とする請求項１９に記載の方法。
JP2011158776A 2010-08-31 2011-07-20 バッテリーパックの監視及び制御のためのフレキシブルなバス構造 Active JP5514775B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/872,432 2010-08-31
US12/872,432 US8015452B2 (en) 2010-08-31 2010-08-31 Flexible bus architecture for monitoring and control of battery pack

Publications (2)

Publication Number Publication Date
JP2012055154A true JP2012055154A (ja) 2012-03-15
JP5514775B2 JP5514775B2 (ja) 2014-06-04

Family

ID=44144264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011158776A Active JP5514775B2 (ja) 2010-08-31 2011-07-20 バッテリーパックの監視及び制御のためのフレキシブルなバス構造

Country Status (5)

Country Link
US (3) US8015452B2 (ja)
EP (1) EP2424068B1 (ja)
JP (1) JP5514775B2 (ja)
CN (1) CN102386642B (ja)
TW (1) TWI463305B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017138125A1 (ja) * 2016-02-10 2017-08-17 株式会社東芝 電池モジュール及び蓄電池システム

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102255978B (zh) 2010-05-20 2014-08-13 凹凸电子（武汉）有限公司 地址配置装置、方法以及系统
US8525477B2 (en) * 2010-07-15 2013-09-03 O2Micro, Inc. Assigning addresses to multiple cascade battery modules in electric or electric hybrid vehicles
US20130175861A1 (en) * 2012-01-06 2013-07-11 Analog Devices, Inc. Control option combining a power-down signal with an analog input signal
JP5910129B2 (ja) 2012-02-06 2016-04-27 ソニー株式会社 電力貯蔵装置、電力システムおよび電動車両
TWI501508B (zh) * 2012-07-13 2015-09-21 Fu Sheng Tsai 藉助於可插入機制來進行電池平衡控制之方法與裝置
TWI456231B (zh) * 2012-12-27 2014-10-11 E One Moli Energy Corp 電池管理光纖傳輸系統及其電池管理方法
US20150104673A1 (en) * 2013-10-10 2015-04-16 Datang Nxp Semiconductors Co., Ltd. Daisy-chain communication bus and protocol
KR102170879B1 (ko) 2014-04-18 2020-10-29 삼성전자주식회사 이미지 센서와 이를 포함하는 이미지 처리 시스템
CN104659870B (zh) * 2014-10-29 2017-02-15 无锡中星微电子有限公司 电池平衡管理电路及系统
CN207039214U (zh) * 2017-05-18 2018-02-23 宁德时代新能源科技股份有限公司 均衡保护电路和电池均衡系统
JP6989221B2 (ja) * 2017-06-23 2022-01-05 ラピスセミコンダクタ株式会社 電池監視システム、信号伝送方法及び半導体装置
EP3657571A1 (de) * 2018-11-26 2020-05-27 Aptiv Technologies Limited Batteriemodul
CN110967641B (zh) * 2019-02-26 2021-02-19 宁德时代新能源科技股份有限公司 蓄电池监控系统及方法
WO2023055618A1 (en) * 2021-10-01 2023-04-06 Chaojiong Zhang Hybrid serial battery testing system
CN115084685B (zh) * 2022-08-22 2022-12-13 新能动力(北京)智慧能源科技有限公司 一种对电池包进行动态调整的方法、装置以及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676824A (en) * 1979-11-28 1981-06-24 Nec Corp Network interface system
JPS6143040A (ja) * 1984-07-28 1986-03-01 フィリップス　エレクトロニクス　ネムローゼ　フェンノートシャップ データ伝送装置
JP2000040039A (ja) * 1998-07-23 2000-02-08 Nec Kofu Ltd デイジーチェーン障害回避方式
US7020076B1 (en) * 1999-10-26 2006-03-28 California Institute Of Technology Fault-tolerant communication channel structures
JP2010161918A (ja) * 2009-01-06 2010-07-22 O2 Micro Inc 電池管理システム

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716354A (en) 1985-11-12 1987-12-29 Norand Corporation Automatic voltage regulator means providing a dual low power responsive and output-voltage-controlling regulator signal particularly for a plural source battery powered system
FR2543767B1 (fr) * 1983-03-29 1985-06-14 Cit Alcatel Dispositif d'echange de messages codes entre stations
US4773005A (en) * 1984-09-07 1988-09-20 Tektronix, Inc. Dynamic address assignment system
US4962378A (en) * 1987-11-09 1990-10-09 Ncr Corporation Multi-user serial bus system
US5282193A (en) 1990-11-24 1994-01-25 Fujitsu Limited Maintenance signal transmission system
US5423050A (en) * 1991-11-27 1995-06-06 Ncr Corporation Intermodule test across system bus utilizing serial test bus
US5424657A (en) 1993-03-19 1995-06-13 Apple Computer, Inc. Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode
TW269727B (en) * 1995-04-03 1996-02-01 Electrosource Inc Battery management system
US5504413A (en) * 1995-07-25 1996-04-02 Motorola, Inc. Battery charging system with power management of plural peripheral devices
US5841996A (en) * 1995-10-13 1998-11-24 Microchip Technology Incorporated Serial communication interface system having programmable microcontroller for use in a battery pack
US6094053A (en) * 1995-11-06 2000-07-25 Ford Global Technologies, Inc. Method and apparatus for identifying electronic circuits in a distributed electronic system
US5710503A (en) 1996-02-01 1998-01-20 Aims Systems, Inc. On-line battery monitoring system with defective cell detection capability
US5850351A (en) * 1996-04-25 1998-12-15 General Motors Corporation Distributed management apparatus for battery pack
US6133709A (en) * 1997-01-21 2000-10-17 Metrixx Limited Signalling system
US5974475A (en) * 1997-06-24 1999-10-26 Microchip Technology Incorporated Method for flexible multiple access on a serial bus by a plurality of boards
JPH11206025A (ja) 1998-01-19 1999-07-30 Matsushita Electric Ind Co Ltd 電池管理装置及びそれを用いた電池パック
JPH11234916A (ja) 1998-02-16 1999-08-27 Rohm Co Ltd リチウムイオン電池パック
US6237124B1 (en) * 1998-03-16 2001-05-22 Actel Corporation Methods for errors checking the configuration SRAM and user assignable SRAM data in a field programmable gate array
DE69940909D1 (de) 1998-07-21 2009-07-02 Metrixx Ltd Signalisierungssystem
CA2242497A1 (en) 1998-08-19 2000-02-19 Enersafe Technologies, Inc. Method and apparatus for the continuous performance monitoring of a lead acid battery system
JP4146548B2 (ja) * 1998-09-11 2008-09-10 松下電器産業株式会社 電池電圧の検出装置
US6172479B1 (en) * 1999-03-04 2001-01-09 Baxter International Inc. Battery control circuit
US6281684B1 (en) * 1999-12-27 2001-08-28 Plug Power Inc. Technique and apparatus to measure cell voltages of a fuel cell stack using different ground references
JP2001307782A (ja) 2000-04-19 2001-11-02 Tokyo R & D Co Ltd 電池特性データ伝達方法および電池管理システム
JP3721502B2 (ja) * 2000-06-12 2005-11-30 沖電気工業株式会社 シリアルバスデータ転送制御装置
US7023845B1 (en) 2000-06-13 2006-04-04 Ciena Corporation Network device including multiple mid-planes
WO2002080332A1 (en) * 2001-03-30 2002-10-10 Designline Limited Battery management unit, system and method
US7615966B2 (en) * 2001-05-25 2009-11-10 Texas Instruments Northern Virginia Incorporated Method and apparatus for managing energy in plural energy storage units
JP4605952B2 (ja) * 2001-08-29 2011-01-05 株式会社日立製作所 蓄電装置及びその制御方法
US6690140B2 (en) * 2001-08-30 2004-02-10 International Truck Intellectual Property Company, Llc Vehicle electrical system
JP3656046B2 (ja) * 2001-09-28 2005-06-02 長野日本無線株式会社 蓄電素子の電圧検出回路
FR2852149B1 (fr) 2003-03-04 2005-04-08 Cit Alcatel Dispositif et procede perfectionnes de controle de tension de generateurs electrochimiques de batterie rechargeable
JP4000098B2 (ja) 2003-07-09 2007-10-31 三洋電機株式会社 電池の保護回路を備える電源装置
JP4092580B2 (ja) * 2004-04-30 2008-05-28 新神戸電機株式会社 多直列電池制御システム
US7071730B2 (en) 2004-06-09 2006-07-04 Micron Technology, Inc. Voltage level translator circuitry
WO2006000020A1 (en) 2004-06-29 2006-01-05 European Nickel Plc Improved leaching of base metals
KR100602204B1 (ko) * 2004-07-28 2006-07-19 삼성전자주식회사 메인 제어부와 부 제어부로 구성된 제어 시스템 및 버스연결 방법
US7514815B2 (en) 2004-09-28 2009-04-07 American Power Conversion Corporation System and method for allocating power to loads
CA2591789C (en) 2004-12-24 2010-02-16 Lg Chem, Ltd. System for controlling voltage balancing in a plurality of litium-ion cell battery packs and method thereof
US7759902B2 (en) * 2005-01-19 2010-07-20 Atmel Corporation Single chip microcontroller including battery management and protection
CN100495805C (zh) * 2005-04-18 2009-06-03 万向电动汽车有限公司 一种电动汽车电池管理系统构成方法及其系统
JP4708176B2 (ja) 2005-12-08 2011-06-22 エルピーダメモリ株式会社 半導体装置
EP1806592B1 (en) * 2005-12-29 2017-01-18 Semiconductor Components Industries, LLC Method and system for monitoring battery stacks
JP2007252175A (ja) 2006-02-16 2007-09-27 Matsushita Electric Ind Co Ltd 蓄電装置
JP4614922B2 (ja) * 2006-06-19 2011-01-19 敦俊 井上 電池パック使用の電源供給装置
US7466104B2 (en) * 2006-10-13 2008-12-16 O2 Micro International Limited System and method for balancing cells in a battery pack with selective bypass paths
GB0624858D0 (en) 2006-12-13 2007-01-24 Ami Semiconductor Belgium Bvba Battery Monitoring
EP1936777B1 (en) * 2006-12-18 2017-11-01 Nissan Motor Ltd. Abnormality Diagnostic Device
US7565470B2 (en) * 2007-12-04 2009-07-21 Holylite Microelectronics Corp. Serial bus device with address assignment by master device
US8227944B2 (en) 2009-01-06 2012-07-24 O2Micro Inc Vertical bus circuits
WO2010109956A1 (ja) 2009-03-27 2010-09-30 株式会社日立製作所 蓄電装置
US8089248B2 (en) * 2009-04-09 2012-01-03 Ford Global Technologies, Llc Battery monitoring and control system and method of use including redundant secondary communication interface
US7859292B1 (en) * 2009-07-14 2010-12-28 United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Methods and circuitry for reconfigurable SEU/SET tolerance
CN102255978B (zh) 2010-05-20 2014-08-13 凹凸电子（武汉）有限公司 地址配置装置、方法以及系统
US8427107B2 (en) 2010-06-22 2013-04-23 A 123 Systems, Inc. System and method for extending the usable capacity of a battery pack via controlling battery current through different current paths
US9172120B2 (en) * 2010-07-14 2015-10-27 Sinoelectric Powertrain Corporation Battery pack fault communication and handling
US8525477B2 (en) * 2010-07-15 2013-09-03 O2Micro, Inc. Assigning addresses to multiple cascade battery modules in electric or electric hybrid vehicles

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676824A (en) * 1979-11-28 1981-06-24 Nec Corp Network interface system
JPS6143040A (ja) * 1984-07-28 1986-03-01 フィリップス　エレクトロニクス　ネムローゼ　フェンノートシャップ データ伝送装置
JP2000040039A (ja) * 1998-07-23 2000-02-08 Nec Kofu Ltd デイジーチェーン障害回避方式
US7020076B1 (en) * 1999-10-26 2006-03-28 California Institute Of Technology Fault-tolerant communication channel structures
JP2010161918A (ja) * 2009-01-06 2010-07-22 O2 Micro Inc 電池管理システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017138125A1 (ja) * 2016-02-10 2017-08-17 株式会社東芝 電池モジュール及び蓄電池システム
JPWO2017138125A1 (ja) * 2016-02-10 2018-06-21 株式会社東芝 電池モジュール及び蓄電池システム
JP2019071783A (ja) * 2016-02-10 2019-05-09 株式会社東芝 蓄電池システム

Also Published As

Publication number Publication date
US20120303997A1 (en) 2012-11-29
EP2424068B1 (en) 2014-09-03
TW201209574A (en) 2012-03-01
US8438426B2 (en) 2013-05-07
TWI463305B (zh) 2014-12-01
US8015452B2 (en) 2011-09-06
CN102386642A (zh) 2012-03-21
US8261129B2 (en) 2012-09-04
US20110145629A1 (en) 2011-06-16
EP2424068A1 (en) 2012-02-29
CN102386642B (zh) 2014-12-10
US20110239053A1 (en) 2011-09-29
JP5514775B2 (ja) 2014-06-04

Similar Documents

Publication Publication Date Title
JP5514775B2 (ja) バッテリーパックの監視及び制御のためのフレキシブルなバス構造
JP4196122B2 (ja) 電池パック
JP6884965B2 (ja) マスターバッテリー管理ユニット及びこれを含むバッテリーパック
EP3557687B1 (en) Battery management unit and battery pack including same
JP5914551B2 (ja) エネルギー貯蔵システム内のセルの監視
EP2629391B1 (en) Method and system for setting up sequential ids for multiple slaves of a battery pack
US20140129164A1 (en) System and method to reduce data handling on lithium ion battery monitors
US20100052428A1 (en) Multi-cell battery system, and management number numbering method
JP2013545424A (ja) 少なくとも１つのバッテリを監視するための方法および構成、このような構成を備えたバッテリ、および、対応するバッテリを備えた車両
JP2014107979A (ja) 電池監視装置
EP2990812B1 (en) Battery monitoring device and battery system using same
JP7127248B2 (ja) バッテリー管理システム、バッテリー管理方法、バッテリーパック及び電気車両
JP6915207B2 (ja) 通信異常を診断するための装置及び方法
US20220314832A1 (en) Battery control system, battery pack, electric vehicle, and id setting method for the battery control system
JP2012083123A (ja) 電池システム
Erdoğan et al. An improved and fast balancing algorithm for electric heavy commercial vehicles
JP7315142B2 (ja) 並列バッテリーリレー診断装置及び方法
JP6310640B2 (ja) 蓄電素子監視回路、充電システム、及び集積回路
JP2022534486A (ja) 絶縁抵抗測定回路診断装置及び方法
JP2014106145A (ja) 電池監視装置
US20230261482A1 (en) Cell balancing circuitry
CN117497885A (zh) 电动汽车电池管理系统芯片
CN116846005A (zh) 双链路电池管理系统、数据采集方法、装置、设备及介质
CN115566757A (zh) 充电方法、装置、电池系统、用电设备及存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140331

R150 Certificate of patent or registration of utility model

Ref document number: 5514775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250