JP2012052855A - サンプリング装置および試験装置 - Google Patents

Abstract

【課題】対象信号の波形を小規模で低い動作周波数の回路によりサンプリングする。
【解決手段】同一波形を繰り返すアナログの対象信号における、複数の位相のそれぞれでサンプリングしてデジタル値に変換して出力するサンプリング装置であって、デジタル値の一部のビットを上位側から順次に対象ビットとして指定する指定部と、対象ビットの指定毎に、複数の位相のそれぞれについて、デジタル値における対象ビットより上位側に位置する決定済みのビットの値に基づき対象ビットの値を決定するための閾値を生成する生成部と、対象ビットの指定毎に複数の位相のそれぞれにおいて対象信号と閾値に応じたアナログの比較信号とを比較して、複数の位相のそれぞれのデジタル値の対象ビットの値を決定する変換部と、を備えるサンプリング装置を提供する。
【選択図】図１

Description

本発明は、サンプリング装置および試験装置に関する。

サンプリングデジタイザおよびサンプリングオシロスコープ等の信号の波形をサンプリングする装置が知られている。このような装置のアナログ部は、広帯域のトラックアンドホールド回路およびアナログ／デジタルコンバータを備える。しかし、このようなサンプリング装置は、分解能およびサンプリング周波数を高くしたサンプリングをするためには、例えば高速および高分解能のアナログ部を備えたり、回路規模を大きくしたりしなければならなかった。

特許文献１および特許文献２には、繰り返し信号を入力し、繰り返し信号の特定の位相点のレベルをアナログ／デジタル変換する方法が記載されている。より詳しくは、この方法では、繰り返し信号の特定の位相点であって絶対時間の異なる複数の位置のそれぞれにおいて、繰り返し信号と参照信号とを逐次比較することにより、繰り返し信号の特定の位相点のレベルをアナログ／デジタル変換する。このような方法によれば、高速および高分解能のアナログ部を備えたり、回路規模を大きくしたりせずに、分解能およびサンプリング周波数を高くしたアナログ／デジタル変換を行うことができる。
特許文献１ 米国特許５５７８９３５号明細書
特許文献２ 特開２００５−２４９６９０号

しかし、このようなアナログ／デジタル変換方法では、繰り返し信号の複数の位相点のレベルをアナログ／デジタル変換する場合、変換時間が長くなってしまっていた。例えば、繰り返し信号の周期をＭ、サンプリングする複数の位相点の数をＰ、デジタル値の分解能をＮとした場合、合計の変換時間は、少なくともＭ×Ｐ×Ｎかかってしまっていた。

上記課題を解決するために、本発明の第１の態様においては、同一波形を繰り返すアナログの対象信号における、複数の位相のそれぞれでサンプリングしてデジタル値に変換して出力するサンプリング装置であって、前記デジタル値の一部のビットを上位側から順次に対象ビットとして指定する指定部と、前記対象ビットの指定毎に、前記複数の位相のそれぞれについて、前記デジタル値における前記対象ビットより上位側に位置する決定済みのビットの値に基づき前記対象ビットの値を決定するための閾値を生成する生成部と、前記対象ビットの指定毎に前記複数の位相のそれぞれにおいて前記対象信号と前記閾値に応じたアナログの比較信号とを比較して、前記複数の位相のそれぞれのデジタル値の前記対象ビットの値を決定する変換部と、を備えるサンプリング装置、および、このサンプリング装置を備える試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係るサンプリング装置１０の構成を示す。 本実施形態に係るサンプリング装置１０の処理フローを示す。 図２のステップＳ１５の処理フローを示す。 対象信号の波形、Ｎビット目（ＭＳＢ）の変換処理における比較信号および変換結果の一例を示す。 対象信号の波形、Ｎ−１ビット目の変換処理における比較信号および変換結果の一例を示す。 対象信号の波形、１ビット目（ＬＳＢ）の変換処理における比較信号および変換結果の一例を示す。 本実施形態に係るサンプリング装置１０において、対象信号の１周期分の波形を対象信号の複数の周期の変換期間でサンプリングする場合の、対象信号およびサンプリングクロックの一例を示す。 本実施形態の変形例に係るサンプリング装置１０の構成を示す。 変形例に係るサンプリング装置１０により変換される、対象信号の各位相におけるデジタル値のＮビット目（ＭＳＢ）の複数の候補値および決定された値の一例を示す。 本実施形態に係る試験装置６０の構成を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係るサンプリング装置１０の構成を示す。サンプリング装置１０は、同一波形を繰り返すアナログの対象信号を入力する。そして、サンプリング装置１０は、対象信号を複数の位相のそれぞれでサンプリングしてデジタル値に変換して出力する。

サンプリング装置１０は、格納部１２と、位相特定部１４と、指定部１６と、生成部１８と、変換部２０と、更新部２２とを備える。格納部１２は、対象信号における複数の位相のそれぞれのデジタル値を格納する。

ここで、格納部１２に格納されるデジタル値は、変換の初期段階においては精度が低く、変換が進むにつれて順次に精度が高くなる。例えば、格納部１２に格納されるデジタル値は、変換の初期段階においては１ビット精度のデータであり、変換が進むにつれて精度が１ビットずつ高くなる。そして、格納部１２には、変換が完了した段階で、目標の精度のデジタル値が格納される。

位相特定部１４は、対象信号の位相を順次に特定する。位相特定部１４は、一例として、対象信号をサンプリングする位相のタイミングを示すサンプリングクロック毎に、対象信号の位相を特定する。

より具体的には、位相特定部１４は、サンプリングクロックをカウントして、それぞれのサンプリングクロックに対応する位相を特定する。例えば、位相特定部１４は、予め設定された位相数でカウント値が巡回するように、サンプリングクロックをカウントする。位相特定部１４は、一例として、サンプリングクロックのカウント値を予め設定された位相数で除算した剰余を、位相を特定する値として出力する。これにより、位相特定部１４は、サンプリングクロックの各タイミングにおける対象信号の位相を特定することができる。

指定部１６は、デジタル値の一部のビットを上位側から順次に対象ビットとして指定する。指定部１６は、一例として、デジタル値の最上位ビットから最下位ビットまでを、１ビットずつ順次に対象ビットとして指定する。指定部１６は、一例として、位相特定部１４が対象信号の１周期分の位相を特定する毎に、対象ビットを更新する。

生成部１８は、対象ビットの指定毎に、複数の位相のそれぞれについて、デジタル値における対象ビットより上位側に位置する決定済みのビットの値に基づき、デジタル値における対象ビットの値を決定するための閾値を生成する。生成部１８は、一例として、位相特定部１４により特定された位相における、デジタル値の対象ビットより上位側の既に決定されたビットの値を格納部１２から読み出して、位相特定部１４により特定された位相における閾値を生成する。また、生成部１８は、一例として、対象ビットがデジタル値の最上位ビットの場合、予め定められた閾値（例えば外部から設定された初期値）を生成する。

変換部２０は、対象ビットの指定毎に複数の位相のそれぞれにおいて対象信号と閾値に応じたアナログの比較信号とを比較して、複数の位相のそれぞれのデジタル値の対象ビットの値を決定する。より具体的には、変換部２０は、サンプリングクロックのタイミング毎に対象信号と比較信号とを比較する。そして、変換部２０は、比較結果に基づき、位相特定部１４により特定された位相におけるデジタル値の対象ビットの値を決定する。

変換部２０は、一例として、ＤＡコンバータ３２と、コンパレータ３４と、保持部３６と、決定部３８とを有する。ＤＡコンバータ３２は、サンプリングクロック毎に、生成部１８により生成された閾値に応じたアナログの比較信号を出力する。コンパレータ３４は、サンプリングクロック毎に、対象信号のレベルとＤＡコンバータ３２から出力された比較信号とのレベルとを比較する。即ち、コンパレータ３４は、対象信号のレベルが比較信号のレベルより大きいか否かを示す比較結果を出力する。

保持部３６は、コンパレータ３４から出力された比較結果を一時的に保持する。決定部３８は、保持部３６により保持された比較結果に基づき、位相特定部１４により特定された位相におけるデジタル値の対象ビットの値を決定する。決定部３８は、一例として、対象信号のレベルが比較信号のレベルよりも大きい場合には対象ビットの値を１、対象信号のレベルが比較信号のレベルよりも大きくない場合には対象ビットの値を０と決定する。このような変換部２０は、位相特定部１４により特定された位相における、対象信号のデジタル値の対象ビットの値を決定することができる。

更新部２２は、複数の位相のそれぞれについて、位相特定部１４により特定された位相における格納部１２に格納された対象信号のデジタル値を、変換部２０により決定された対象ビットの値に基づき更新する。更新部２２は、一例として、対象ビットより上位側の各ビットの値および対象ビットの値に基づくデジタル値を、格納部１２における位相特定部１４により特定された位相に対応するアドレスに書き込む。

図２は、本実施形態に係るサンプリング装置１０の処理フローを示す。同一波形を繰り返す対象信号が入力されたことに応じて、サンプリング装置１０は、ステップＳ１１からステップＳ１９までの処理を実行する。

まず、ステップＳ１１において、サンプリング装置１０は、対象ビットを指定する変数ｋに、当該サンプリング装置１０のレベル方向の分解能を表わす値であるＮを代入する。これにより、サンプリング装置１０は、対象ビットとしてＮビット目（最上位ビット（ＭＳＢ））を指定することができる。

続いて、サンプリング装置１０は、予め設定された変換周期Ｔ毎に、ステップＳ１３からステップＳ１８までの処理を繰り返して実行する（ステップＳ１２とステップＳ１９との間のループ処理）。なお、変換周期Ｔは、対象信号の周期のＬ倍の時間長であり、且つ、サンプリングクロックの周期と予め設定された位相数Ｐとを乗算した時間長である。この場合、ＬとＰとは、互いに素となる自然数である。

続いて、ステップＳ１３において、サンプリング装置１０は、位相番号を指定する変数ｍに１を代入する。これにより、サンプリング装置１０は、１番目の位相を特定することができる。

続いて、サンプリング装置１０は、サンプリングクロック毎に、ステップＳ１５およびステップＳ１６の処理を繰り返して実行する（ステップＳ１４とステップＳ１７との間のループ処理）。ステップＳ１５において、サンプリング装置１０は、対象信号のｍ番目の位相における、対象信号のデジタル値の対象ビットｋの値の変換処理を実行する。ステップＳ１５の処理の詳細は後述する。続いて、ステップＳ１６において、サンプリング装置１０は、変数ｍを１インクリメントする。

そして、サンプリング装置１０は、変数ｍが予め設定された位相数Ｐより大きくなった場合に、ステップＳ１４とステップＳ１７との間のループ処理を抜ける。これにより、サンプリング装置１０は、対象信号の位相数Ｐの全ての位相に対して、対象信号のデジタル値における対象ビットの値を決定することができる。

続いて、ステップＳ１８において、サンプリング装置１０は、変数ｋを１デクリメントする。そして、サンプリング装置１０は、ステップＳ１８において変数ｋが０となった場合に、ステップＳ１２とステップＳ１９との間のループ処理を抜けて、本フローを終了する。これにより、サンプリング装置１０は、デジタル値におけるＮビット目（ＭＳＢ）から１ビット目（ＬＳＢ）までの各ビットの値を、対象信号の位相数Ｐの全ての位相について決定することができる。

図３は、図２のステップＳ１５の処理フローを示す。図２のステップＳ１５において、サンプリング装置１０の各部は以下のステップＳ２１からステップＳ２６の処理を実行する。

まず、ステップＳ２１において、生成部１８は、ｍ番目の位相における既に決定されたビット（即ち、対象ビットｋよりも上位側のビット）の値を、格納部１２から読み出す。なお、生成部１８は、既に決定されたビットが無い場合、即ち、対象ビットが最上位ビットである場合、格納部１２から値を読み出さない。

続いて、ステップＳ２２において、生成部１８は、対象信号のｍ番目の位相における既に決定されたビットの値に基づき、対象信号のｍ番目の位相におけるデジタル値の対象ビットの値を決定するための閾値を生成する。なお、生成部１８は、ステップＳ２１およびステップＳ２２の処理を、ｍ番目の位相を指定するサンプリングクロックに先立って予め実行してもよい。

生成部１８は、一例として、バイナリサーチの規則に従って、対象ビットの値を決定するための閾値を生成する。即ち、生成部１８は、対象ビットよりも上位の各ビットの値を既に決定された値とし、対象ビットの値を１とし、対象ビットよりも下位の各ビットの値を０とした、閾値を生成する。これにより、生成部１８は、対象信号のデジタル値における対象ビットの値が０であるか１であるかを決定するための閾値を生成することができる。なお、生成部１８は、対象ビットがデジタル値の最上位ビットである場合には、最上位ビットの値が１、最上位ビット以外の各ビットの値が０の閾値を生成する。

続いて、ステップＳ２３において、変換部２０のＤＡコンバータ３２は、生成部１８により生成された閾値をＤＡ変換して、閾値に応じたアナログの比較信号を出力する。

続いて、ステップＳ２４において、変換部２０のコンパレータ３４は、対象信号のレベルと比較信号のレベルとを比較する。即ち、コンパレータ３４は、対象信号のレベルが比較信号のレベルより大きいか否かを示す比較結果を出力する。

続いて、ステップＳ２５において、変換部２０の決定部３８は、対象信号のｍ番目の位相におけるデジタル値の対象ビットの値を、コンパレータ３４による比較結果に基づき決定する。決定部３８は、一例として、対象信号のレベルが比較信号のレベルより大きい場合には対象ビットの値を１、対象信号のレベルが比較信号のレベルより大きくない場合には対象ビットの値を０と決定する。

続いて、ステップＳ２６において、更新部２２は、ｍ番目の位相における、生成部１８により読み出された対象ビットより上位側の各ビットの値および決定部３８により決定された対象ビットの値を、格納部１２に書き込む。なお、更新部２２は、ｍ番目の位相を指定するサンプリングクロックよりも後のタイミングにおいて、格納部１２に決定済みの値を書き込んでもよい。

サンプリング装置１０は、ステップＳ１５において以上のステップＳ２１〜ステップＳ２６の処理を実行する。これにより、サンプリング装置１０は、対象信号のｍ番目の位相における、対象信号のデジタル値の対象ビットｋの値を決定して、格納部１２に書き込むことができる。

以上のように、サンプリング装置１０は、対象信号の波形を、予め設定された分解能および予め設定された位相数でサンプリングすることができる。そして、サンプリング装置１０は、１回のサンプリングクロックにおいて、デジタル値の一部のビット分（例えば１ビット分）しか変換処理を実行しないので、小規模で低い動作周波数の回路により、対象信号の波形を高分解能且つ高サンプリング周波数でサンプリングすることができる。さらに、サンプリング装置１０は、対象信号をサンプリングする時間を短くすることができる。例えば、サンプリングクロックの周期をＳ、位相数をＰ、デジタル値の分解能をＮとした場合、サンプリング装置１０は、Ｓ×Ｐ×Ｎ時間でサンプリングを完了させることができる。

図４は、対象信号の波形、Ｎビット目（ＭＳＢ）の変換処理における比較信号および変換結果の一例を示す。サンプリング装置１０は、最初の変換周期において、対象信号の複数の位相のそれぞれについて、Ｎビット目（ＭＳＢ）の値を決定する。

Ｎビット目の値を変換する場合、サンプリング装置１０は、全ての位相に対して、予め設定された初期値（例えば、デジタル値の最大値の１／２の値）を閾値として生成する。従って、Ｎビット目の値を決定する場合には、サンプリング装置１０は、全ての位相に対して同一レベルの比較信号を出力する。

図５は、対象信号の波形、Ｎ−１ビット目の変換処理における比較信号および変換結果の一例を示す。サンプリング装置１０は、Ｎビット目の変換周期の次の変換周期において、対象信号の複数の位相のそれぞれについて、Ｎ−１ビット目の値を決定する。

Ｎ−１ビット目の値を変換する場合、サンプリング装置１０は、全ての位相において、決定済みの値（Ｎビット目の値）に基づき閾値を生成する。従って、Ｎ−１ビット目の値を決定する場合には、サンプリング装置１０は、各位相のそれぞれ毎に異なるレベルの比較信号を出力する。

そして、Ｎ−１ビット目以下のビットも同様に、サンプリング装置１０は、全ての位相において、決定済みの値に基づき閾値を生成する。従って、Ｎ−１ビット目以下のビットの値を決定する場合にも、サンプリング装置１０は、各位相のそれぞれ毎に異なるレベルの比較信号を出力する。

ここで、決定されたデジタル値は、変換周期が進むにつれて精度が１ビットずつ高くなる。即ち、Ｎビット目の変換周期が完了した後には、決定済みの値は１ビット精度の値となり、Ｎ−１ビット目の変換周期が完了した後には、決定済みの値は２ビット精度の値となり、Ｎ−Ｘビット目の変換周期が完了した後には、決定済みの値はＸ＋１ビット精度の値となる。

図６は、対象信号の波形、１ビット目（ＬＳＢ）の変換処理における比較信号および変換結果の一例を示す。サンプリング装置１０は、１ビット目の変換周期（最後の変換周期）において、対象信号の複数の位相のそれぞれについて、１ビット目の値を決定する。

１ビット目の値を変換する場合、サンプリング装置１０は、全ての位相において、決定済みの値（Ｎビット目から２ビット目までの各値）に基づき閾値を生成する。この場合、決定済みの値は、既に高い精度まで変換がされている。従って、サンプリング装置１０は、対象信号に近似した波形の比較信号を出力する。

このように、サンプリング装置１０は、対象信号の複数の位相のそれぞれのデジタル値が、最上位ビットから最下位ビットへと例えば１ビットずつ順次に値が決定していく。従って、サンプリング装置１０は、格納部１２に格納されるデジタル値を順次に更新して、時間が経過するにつれて精度を順次に高くしていくことができる。

図７は、本実施形態に係るサンプリング装置１０において、対象信号の１周期分の波形を対象信号の複数の周期の変換期間でサンプリングする場合の、対象信号およびサンプリングクロックの一例を示す。サンプリング装置１０は、対象信号の１周期分の波形を、対象信号の複数の周期の変換期間でサンプリングしてもよい。例えば、図７に示されるように、サンプリング装置１０は、対象信号の１周期分の波形を、対象信号の３周期分の変換期間でサンプリングしてもよい。

ここで、対象信号の波形の周期をＭ、サンプリングクロックの周期をＳ、当該サンプリング装置１０が対象信号の波形をサンプリングする位相数をＰ、１変換期間に含まれる対象信号の波形（周期）の数をＬとする。この場合、サンプリング装置１０は、下記の式（１）の関係が成り立つように、対象信号の波形をサンプリングする。なお、ＬおよびＰは、互いに素の自然数である。

Ｍ×Ｌ＝Ｓ×Ｐ …（１）

サンプリング装置１０は、このように対象信号の１波形を、対象信号の複数の周期にわたってサンプリングすることにより、サンプリングクロックの周期Ｓよりも短い周期で、対象信号の波形をサンプリングすることができる。

図８は、本実施形態の変形例に係るサンプリング装置１０の構成を示す。図９は、変形例に係るサンプリング装置１０により変換される、対象信号の各位相におけるデジタル値のＮビット目（ＭＳＢ）の複数の候補値および決定された値の一例を示す。本変形例に係るサンプリング装置１０は、図１に示されるサンプリング装置１０と略同一の構成および機能を採るので、図１に示されるサンプリング装置１０が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。

本変形例に係る指定部１６には、対象ビットの値を決定するために用いる候補値の数が外部から設定される。指定部１６には、一例として、外部から奇数の自然数の候補値数が設定される。指定部１６は、位相特定部１４が対象信号の候補値数の周期分の位相を特定する毎に、対象ビットを更新する。例えば、指定部１６は、候補値数として３が設定されている場合には、位相特定部１４が３周期分の位相を特定する毎に、対象ビットを更新する。

変換部２０は、対象ビット毎に、複数の位相のそれぞれにおいて対象信号と比較信号とを複数回比較して、複数の位相のそれぞれについて対象ビットの値の複数の候補値を取得する。そして、変換部２０は、対象ビット毎に、複数の位相のそれぞれについて、複数の候補値に基づき対象ビットの値を決定する。

変換部２０は、一例として、候補記憶部４０を更に備える。候補記憶部４０は、対象ビット毎に、複数の位相のそれぞれについて、対象ビットの値の複数の候補値を記憶する。

決定部３８は、対象ビット毎に、複数の位相のそれぞれについて、候補記憶部４０に記憶された複数の記憶値に基づき対象ビットの値を決定する。決定部３８は、一例として、複数の位相のそれぞれについて、予め定められた数（例えば奇数）の候補値が取得されたことに応じて、複数の候補値を多数決して対象ビットの値を決定する。また、決定部３８は、一例として、複数の候補値の平均値を算出し、平均値と予め設定された値との大小を比較して対象ビットの値を決定してもよい。

これにより、本変形例に係る変換部２０は、各対象ビットの値を精度良く決定することができる。従って、本変形例に係るサンプリング装置１０によれば、対象信号の波形を精度良くサンプリングすることができる。

なお、本変形例に係る変換部２０は、デジタル値の各ビットの中から基準ビットを予め定めておき、対象ビットが基準ビットの場合より対象ビットが基準ビットより下位の場合において、より多くの候補値に基づき対象ビットの値を決定してもよい。これにより、本変形例に係る変換部２０は、ノイズの影響を受けやすい下位ビットの値をより精度良く決定することができる。

また、他の変形例として、サンプリング装置１０は、各対象ビットの値を、冗長性をもたせた閾値に基づき比較信号と対象信号とを比較して決定してもよい。即ち、変換部２０は、対象ビット毎に、複数の位相のそれぞれにおいて対象信号と比較信号とを比較して、複数の位相のそれぞれについて対象ビットおよび対象ビットより上位のビットの値を決定する。

例えば、変換部２０は、複数のＤＡコンバータ３２と、複数のコンパレータ３４とを有し、対象ビットの値を決定するとともに、対象ビットより１ビット分上位の決定済みの値の確認もする。これにより、変換部２０は、対象ビットよりも上位ビットの値に誤りが生じた場合であっても、誤った値を修正することができる。

また、更に他の変形例として、サンプリング装置１０は、対象信号とともに対象信号に同期したスタート信号を受け取ってもよい。そして、この場合、指定部１６は、外部からスタート信号が入力されたことに応じて変換動作を開始させる。これにより、サンプリング装置１０は、同期信号等とともに信号を出力するようなデバイスから出力された信号をサンプリングすることができる。

図１０は、本実施形態に係る試験装置６０の構成を示す。本実施形態に係る試験装置６０は、被試験デバイス（ＤＵＴ）を試験する。

試験装置６０は、複数の試験部７０と、制御装置７２と、外部格納部７４とを備える。複数の試験部７０のそれぞれは、被試験デバイスに試験信号を供給する。そして、複数の試験部７０のそれぞれは、試験信号が供給されたことに応じて被試験デバイスから出力される応答信号を取得し、取得した応答信号の値を期待値とを比較して被試験デバイスの良否を判定する。さらに、複数の試験部７０のそれぞれは、被試験デバイスから出力される応答信号をサンプリングしてデジタル値に変換して出力する。

制御装置７２は、複数の試験部７０のそれぞれと例えばバスを介して接続され、複数の試験部７０のそれぞれの動作を制御する。外部格納部７４は、複数の試験部７０のそれぞれと例えばバスを介して接続され、複数の試験部７０のそれぞれから試験結果を受け取って内部に記憶する。また、外部格納部７４は、複数の試験部７０のそれぞれが取得した応答信号の波形データを内部に記憶する。

試験装置６０において、複数の試験部７０のそれぞれは、略同一の構成である。それぞれの試験部７０は、一例として、パターン発生部８２と、タイミング発生部８４と、波形成形部８６と、ドライバ８８と、Ｈ側ＤＡＣ９０と、Ｌ側ＤＡＣ９２と、Ｈ側コンパレータ９４と、Ｌ側コンパレータ９６と、論理比較部９８と、判定部１００と、サンプリング用ロジック部１１０とを有する。

パターン発生部８２は、試験信号の波形を指定する試験パターンおよび被試験デバイスから出力されるべき応答信号の期待値のパターンを出力する。タイミング発生部８４は、試験信号のエッジタイミングを示すタイミング信号および応答信号と期待値との比較タイミングを示すストローブ信号を出力する。

波形成形部８６は、タイミング信号および試験パターンを受け取って、試験パターンにより指定される波形の試験信号を生成する。ドライバ８８は、波形成形部８６から出力された試験信号を被試験デバイスへ供給する。これにより、試験部７０は、試験パターンに従った波形の試験信号を被試験デバイスに供給することができる。

Ｈ側ＤＡＣ９０は、応答信号のレベルがＨ論理レベルであるか否かを判定するためのＨ側比較レベルを出力する。Ｌ側ＤＡＣ９２は、応答信号のレベルがＬ論理レベルであるか否かを判定するためのＬ側比較レベルを出力する。

Ｈ側コンパレータ９４は、被試験デバイスから出力された応答信号のレベルがＨ側比較レベルより大きいか否かを比較する。Ｌ側コンパレータ９６は、被試験デバイスから出力された応答信号のレベルがＬ側比較レベルより小さいか否かを比較する。

論理比較部９８は、Ｈ側コンパレータ９４およびＬ側コンパレータ９６の比較結果をストローブ信号のタイミングにおいて取得する。判定部１００は、論理比較部９８の比較結果と期待値とを比較する。そして、判定部１００は、応答信号の論理値と期待値との比較結果に基づき、被試験デバイスの良否を判定する。

サンプリング用ロジック部１１０は、図１に示される、格納部１２、位相特定部１４、指定部１６、生成部１８、更新部２２、保持部３６および決定部３８を有する。試験装置６０において、サンプリング用ロジック部１１０は、Ｈ側ＤＡＣ９０およびＬ側ＤＡＣ９２の少なくとも一方、Ｈ側コンパレータ９４およびＬ側コンパレータ９６の少なくとも一方、並びに、論理比較部９８と協働して、図１から図９を参照して説明した本実施形態に係るサンプリング装置１０として機能する。このような試験装置６０は、論理試験のための回路の一部と、応答信号の波形をサンプリングするための回路の一部とを共用化することができる。

このような試験装置６０は、被試験デバイスから出力された応答信号の論理値が期待値と一致しているか否かを判定して、被試験デバイスの良否を判定することができる。

さらに、試験装置６０は、被試験デバイスに対して試験信号を出力して、被試験デバイスから同一波形を繰り返す応答信号を出力させ、サンプリング装置１０（サンプリング用ロジック部１１０と、Ｈ側ＤＡＣ９０およびＬ側ＤＡＣ９２の少なくとも一方と、Ｈ側コンパレータ９４およびＬ側コンパレータ９６の少なくとも一方と、論理比較部９８とを有する機能ブロック）により応答信号の波形をサンプリングさせる。そして、判定部１００は、サンプリング装置１０によりサンプリングされた応答信号の波形と期待波形とを比較して、被試験デバイスの良否を判定する。このような試験装置６０は、被試験デバイスから出力された応答信号の波形が期待波形と一致しているか否かを判定して、被試験デバイスの良否を判定することができる。

なお、判定部１００は、サンプリング装置１０がデジタル値のビット数より少ない基準ビット数まで値を取得したことに応じて被試験デバイスの良否を判定してもよい。そして、この場合において、判定部１００は、被試験デバイスが不良品であると判定した場合にはサンプリング装置１０による応答信号のサンプリングを停止し、被試験デバイスが良品であると判定した場合には判定部１００による応答信号のサンプリングを続行する。これにより、試験装置６０は、被試験デバイスが不良品である場合に、応答信号の波形のサンプリングのための時間を省略して、試験時間を短くすることができる。

また、試験装置６０は、被試験デバイスから出力された応答信号の波形をサンプリングする処理を複数回実行する場合、制御装置７２は、一の応答信号のサンプリングが終了する毎に、サンプリング装置１０内の格納部１２から応答信号の波形のデジタル値を読み出して外部格納部１２に転送する。そして、格納部１２は、既にサンプリングされた応答信号の波形のデジタル値を格納する。これにより、試験部７０は、サンプリング装置１０が有する格納部１２の容量を小さくすることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０ サンプリング装置、１２ 格納部、１４ 位相特定部、１６ 指定部、１８ 生成部、２０ 変換部、２２ 更新部、３２ ＤＡコンバータ、３４ コンパレータ、３６ 保持部、３８ 決定部、４０ 候補記憶部、６０ 試験装置、７０ 試験部、７２ 制御装置、７４ 外部格納部、８２ パターン発生部、８４ タイミング発生部、８６ 波形成形部、８８ ドライバ、９０ Ｈ側ＤＡＣ、９２ Ｌ側ＤＡＣ、９４ Ｈ側コンパレータ、９６ Ｌ側コンパレータ、９８ 論理比較部、１００ 判定部、１１０ サンプリング用ロジック部

Claims (17)

1. 同一波形を繰り返すアナログの対象信号における、複数の位相のそれぞれでサンプリングしてデジタル値に変換して出力するサンプリング装置であって、
   前記デジタル値の一部のビットを上位側から順次に対象ビットとして指定する指定部と、
   前記対象ビットの指定毎に、前記複数の位相のそれぞれについて、前記デジタル値における前記対象ビットより上位側に位置する決定済みのビットの値に基づき前記対象ビットの値を決定するための閾値を生成する生成部と、
   前記対象ビットの指定毎に前記複数の位相のそれぞれにおいて前記対象信号と前記閾値に応じたアナログの比較信号とを比較して、前記複数の位相のそれぞれのデジタル値の前記対象ビットの値を決定する変換部と、
   を備えるサンプリング装置。
2. 前記対象信号における前記複数の位相のそれぞれのデジタル値を格納する格納部と、
   前記複数の位相のそれぞれについて、決定された前記対象ビットの値に基づき前記格納部に格納されたデジタル値を更新する更新部と、
   を更に備える
   請求項１に記載のサンプリング装置。
3. 前記対象信号の位相を特定する位相特定部を更に備え、
   前記指定部は、前記位相特定部が前記対象信号の１周期分の位相を特定する毎に、前記対象ビットを更新する
   請求項２に記載のサンプリング装置。
4. 前記生成部は、前記位相特定部により特定された位相における前記閾値を生成し、
   前記変換部は、前記位相特定部により特定された位相におけるデジタル値の前記対象ビットの値を決定し、
   前記更新部は、前記位相特定部により特定された位相における前記格納部に格納されたデジタル値を更新する
   請求項３に記載のサンプリング装置。
5. 前記生成部は、前記位相特定部により特定された位相における前記対象ビットより上位側の既に決定されたビットの値を前記格納部から読み出して、前記閾値を生成する
   請求項４に記載のサンプリング装置。
6. 前記生成部は、前記対象ビットが前記デジタル値の最上位ビットの場合、予め定められた閾値を生成する
   請求項５に記載のサンプリング装置。
7. 前記更新部は、前記対象ビットより上位側の各ビットの値および前記対象ビットの値に基づくデジタル値を、前記格納部における前記位相特定部により特定された位相に対応するアドレスに書き込む
   請求項４から６の何れかに記載のサンプリング装置。
8. 前記位相特定部は、位相のタイミングを示すサンプリングクロックをカウントして、それぞれのサンプリングクロックに対応する位相を特定する
   請求項３から７の何れかに記載のサンプリング装置。
9. 前記指定部は、前記対象信号の繰返し周期に対する自然数倍の周期毎に前記対象ビットを更新する
   請求項３から８の何れかに記載のサンプリング装置。
10. 前記変換部は、
    位相のタイミングを示すサンプリングクロック毎に、前記閾値に応じたアナログの比較信号を出力するＤＡコンバータと、
    前記サンプリングクロック毎に、前記対象信号のレベルと前記比較信号とのレベルとを比較するコンパレータと、
    を有する
    請求項１から９の何れかに記載のサンプリング装置。
11. 前記変換部は、対象ビット毎に、前記複数の位相のそれぞれにおいて前記対象信号と前記比較信号とを複数回比較して、前記複数の位相のそれぞれについて対象ビットの値の複数の候補値を取得し、前記複数の候補値に基づき前記対象ビットの値を決定する
    請求項１から１０の何れかに記載のサンプリング装置。
12. 前記変換部は、前記対象ビットが基準ビットの場合より前記対象ビットが前記基準ビットより下位の場合において、より多くの候補値に基づき前記対象ビットの値を決定する
    請求項１１に記載のサンプリング装置。
13. 前記指定部は、外部からスタート信号が入力されたことに応じて変換動作を開始させる
    請求項１から１２の何れかに記載のサンプリング装置。
14. 前記変換部は、対象ビット毎に、前記複数の位相のそれぞれにおいて前記対象信号と前記比較信号とを比較して、前記複数の位相のそれぞれについて前記対象ビットおよび前記対象ビットより上位のビットの値を決定する
    請求項１から１３の何れかに記載のサンプリング装置。
15. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスに対して試験信号を出力して、前記被試験デバイスから同一波形を繰り返す応答信号を出力させる少なくとも１つの試験部を備え、
    前記試験部は、
    前記応答信号の波形をサンプリングする請求項１から１４の何れかに記載のサンプリング装置と、
    サンプリングされた前記応答信号の波形に基づき前記被試験デバイスの良否を判定する判定部と、
    を有する
    試験装置。
16. 前記判定部は、
    前記サンプリング装置が前記デジタル値のビット数より少ない基準ビット数まで値を取得したことに応じて前記被試験デバイスの良否を判定し、
    前記被試験デバイスが不良品であると判定した場合には前記サンプリング装置による前記応答信号のサンプリングを停止し、前記被試験デバイスが良品であると判定した場合には前記サンプリング装置による前記応答信号のサンプリングを続行する
    請求項１５に記載の試験装置。
17. 当該試験装置は、
    既にサンプリングされた応答信号の波形のデジタル値を格納する外部格納部と、
    一の応答信号のサンプリングが終了する毎に、前記サンプリング装置内の前記格納部から応答信号の波形のデジタル値を読み出して前記外部格納部に転送する制御装置と、
    を更に有する
    請求項１５または１６に記載の試験装置。

Images