JP2012038838A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP2012038838A JP2012038838A JP2010176052A JP2010176052A JP2012038838A JP 2012038838 A JP2012038838 A JP 2012038838A JP 2010176052 A JP2010176052 A JP 2010176052A JP 2010176052 A JP2010176052 A JP 2010176052A JP 2012038838 A JP2012038838 A JP 2012038838A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- marking
- dicing
- outer peripheral
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【解決手段】本発明に係る半導体パッケージは、これまでデッドスペースであった、パッケージの端縁に接した外周部に対して向かい合う少なくとも一対の辺について、向かい合う辺の少なくとも一辺に捺印が施されていることを特徴とする。それによって、狭い捺印エリアでも、捺印量を増やすことが可能となる。
【選択図】図1
Description
図7(a)に示す様な、Cuポスト端子側が樹脂で封止されたウェハーレベル半導体パッケージにおいて、同図(b)に示す通り、端子面と反対側のウェハ面に位置情報が捺印される。次に、同図(c)に示す通り、プローブピンを各端子に当てることで各チップに対し電気的な試験をウェハレベルで行なう。その後、同図(d)に示す通り、前記電気試験の結果をウェハ裏面の各チップ領域に捺印する。そして最後に、同図(e)に示す通り、各チップ毎にダイシングソーにより切り分けられ、個々の半導体パッケージとなる。
図10に示す半導体パッケージは、パッケージの複数個所にバーコードマークを設け、これらを離間配置した上で、実装時における位置決め基準としてバーコードリーダで読み取ることで、実装位置決めが可能とし得ることを特徴としている。
捺印情報には、大別して、顧客側で品名確認等に用いるための表示と、半導体メーカー用ロット管理トレーサビリティ表示とがあるが、後者の表示は内部管理用途である為この様にバーコードで捺印する場合もある。
これに対し、英数字の文字捺印は、アルファベットと数字を使うことにより一文字で36種類の情報識別が出来るので、文字の代わりにバーコード捺印しても識別出来る情報は減少するという問題があった。
各図(a)に捺印位置正常例を示し、各図(b)に捺印位置ずれを生じた状態例を示す。
次に、同図(2)に示す通り、前記回路・バンプ面にBG(バックグラインド:裏面研削用)テープ38を貼り付ける。その後、同図(3)に示す通り、前記テープ38によってウェハー37を保持した状態で、ウェハー裏面(回路面と反対の面)を裏面研削する。
次に、同図(5)に示す通り、ダイシングテープ39に、当該ウェハー37の捺印面を貼り付ける。その後、同図(6)に示す通り、BGテープ38を剥がす。
最後に、同図(7)に示す通り、ダイシングにより、パッケージを個片化する。
図1に、本発明の実施の形態1に係る、1.0×0.5mmの小型のウェハーレベル半導体装置の上面図を示す。図1に示す様に、パッケージ中央部捺印スペース32に施された3文字の品名捺印の他に、従来デッドスペースだった外周部30にも捺印が施される。
図1には、上下の向かい合う辺にのみ捺印されているが、左右の向かい合う辺に捺印しても良い。
図1(b)は、上下方向に捺印位置ずれが生じた場合の説明図である。
同図に示す通り、捺印位置ずれにより、ダイシング工程で個片化された後、中央部捺印スペース32の下部の外周部30捺印は無いが、代わりに上部の外周部30捺印がある。
この様に、捺印位置ずれが生じても、向かい合う辺の少なくとも一方の辺に外周部30捺印が現れる為、捺印位置ずれがあっても外周部30捺印の識別が可能である。
図2に、本発明の実施の形態2に係る、1.0×0.5mmの小型のウェハーレベル半導体装置の上面図を示す。図2に示す様に、パッケージ中央部捺印スペース32に施された3文字の品名捺印の他に、従来デッドスペースだった外周部30にも捺印が施される。
図2には、上下方向の向かい合う辺にのみ捺印されているが、左右方向の向かい合う辺に同様の捺印をしても良い。
図2(b)は、上下方向に捺印位置ずれが生じた場合の説明図である。同図に示す通り、捺印位置ずれにより、ダイシング工程で個片化された後、中央部捺印スペース32の下部の外周部30捺印は失われる場合があるが、代わりに上部の外周部30捺印が現れる。
この様に、捺印位置ずれが生じても、向かい合う辺の少なくとも一方の辺に外周部30捺印が現れる為、捺印位置ずれがあっても外周部30捺印の識別が可能である。
図3に、本発明の実施の形態3に係る、1.0×0.5mmの小型のウェハーレベル半導体装置の上面図を示す。図3に示す様に、パッケージ中央部捺印スペース32に施された3文字の品名捺印の他に、従来デッドスペースだった外周部30にも捺印が施される。
図3には、上下方向の向かい合う辺にのみ捺印されているが、左右方向の向かい合う辺に同様の捺印をしても良い。
図3(b)は、上下方向に捺印位置ずれが生じた場合の説明図である。
同図に示す通り、捺印位置ずれにより、ダイシング工程で個片化された後、中央部捺印スペース32の下部のドット配列35捺印は失われる場合があるが、代わりに上部にはドット配列35捺印が残る。
この様に、捺印位置ずれが生じても、向かい合う辺の少なくとも一方の辺に外周部30捺印が現れる為、捺印位置ずれがあっても外周部30捺印の識別が可能である。
図4に、本発明の実施の形態4に係る、1.0×0.5mmの小型のウェハーレベル半導体装置の上面図を示す。図4に示す様に、パッケージ中央部捺印スペース32に施された3文字の品名捺印の他に、従来デッドスペースだった外周部30にも捺印が施される。
その一つは、中央部スペース32の直近に配置され、もう一つは、ダイシングライン34上に配置される。
図4には、上下方向の向かい合う辺にのみ捺印されているが、左右方向の向かい合う辺に同様の捺印をしても良い。
図4(b)は、上下方向に捺印位置ずれが生じた場合の説明図である。同図に示す通り、捺印位置ずれにより、ダイシング工程で個片化された後、中央部捺印スペース32の下部の外周部30捺印は失われる場合があるが、代わりに上部の外周部30にドット配列35捺印が現れる。
この様に、捺印位置ずれが生じても、向かい合う辺の少なくとも一方の辺に外周部30捺印が現れる為、捺印位置ずれがあっても外周部30捺印の識別が可能である。
図5に、本発明の実施の形態5に係る、1.0×0.5mmの小型のウェハーレベル半導体装置の上面図を示す。図5に示す様に、パッケージ中央部捺印スペース32に施された3文字の品名捺印の他に、従来デッドスペースだった外周部30にも捺印が施される。
図5には、上下方向の向かい合う辺にのみ捺印されているが、左右方向の向かい合う辺に同様の捺印をしても良い。
図5(b)は、上下方向に捺印位置ずれが生じた場合の説明図である。同図に示す通り、捺印位置ずれにより、ダイシング工程で個片化された後、中央部捺印スペース32の下部の外周部30捺印は失われる場合があるが、代わりに上部の外周部30捺印が現れる。
この様に、捺印位置ずれが生じても、向かい合う辺の少なくとも一方の辺に外周部30捺印が現れる為、捺印位置ずれがあっても外周部30捺印の識別が可能である。
一方、パッケージ形態は、リードフレームや基板等を用いた後工程中心のパッケージから、ウェハーレベル半導体パッケージのような前工程中心のパッケージへと変遷している。それに伴い、製造品質管理のトレーサビリティ情報としては、後工程の生産ロット単位から前工程の生産ロット単位となり、むしろ、その必要情報量は増える傾向にある。
この相矛盾する課題を解決するのが本発明の意義でもある。
2 捺印
3 封止樹脂
4 Cuポスト
5 プローブピン
6 ダイシングライン
7 デッドスペース
8 文字幅
9 文字間隔
10 文字高さ
11 捺印デッドスペース(Y)
12 捺印デッドスペース(X)
13 バーコード幅
14 半導体装置
15 半導体装置
16 樹脂パッケージ
17 バーコードマーク
18 バーコードマーク
19 保護シート
20 保護シート
30 外周部
31 捺印面
32 捺印スペース
33 バーコード
34 ダイシングライン
35 ドット配列
36 半田バンプ
37 ウェハー
38 BGテープ
39 ダイシングテープ
Claims (13)
- 少なくとも1つの捺印面を備えた半導体パッケージにおいて、
前記捺印面に対して、パッケージの端縁に接した外周部に捺印がされている事を特徴とする半導体パッケージ。 - 前記外周部の捺印は、前記捺印面の向かい合う少なくとも一対の辺について、向かい合う両方の辺に同一形状の捺印が施されていることを特徴とする、請求項1に記載の半導体パッケージ。
- 前記外周部の捺印は、前記捺印面の向かい合う少なくとも一対の辺について、向かい合う辺の片方に捺印が施されていることを特徴とする、請求項1に記載の半導体パッケージ。
- 前記外周部の捺印が、バーコードであることを特徴とする請求項1乃至3のいずれか1項に記載の半導体パッケージ。
- 前記バーコードが斜めであることを特徴とする請求項4に記載の半導体パッケージ。
- 少なくとも1つの面に、個々の捺印を一括で行なった後に、ダイシングにより個片分割して製造される半導体パッケージにおいて、位置ずれが発生した際、ダイシングにより削り取られてしまう外周部捺印領域に対して、向かい合う少なくとも一対の辺について、向かい合う両方の辺に同一のドット配列で捺印が施されていることを特徴とする、半導体パッケージ。
- 少なくとも1つの面に、個々の捺印を一括で行なった後に、ダイシングにより個片分割して製造される半導体パッケージにおいて、位置ずれが発生した際、ダイシングにより削り取られてしまう外周部捺印領域に対して、向かい合う少なくとも一対の辺について、向かい合う辺の片方にドット配列で捺印が施されていることを特徴とする、半導体パッケージ。
- 少なくとも1つの面に、個々の捺印を一括で行なった後に、ダイシングにより個片分割して製造する半導体パッケージの製造方法において、パッケージ外周部に、ダイシングラインを跨ぐか又はダイシングライン上に捺印を施すことを特徴とする、半導体パッケージの製造方法。
- 前記外周部に捺印において、パッケージの向かい合う少なくとも一対の辺について、少なくとも片方の辺に捺印が残る様に、ダイシングにより個片分割することを特徴とする、請求項8に記載の半導体パッケージの製造方法。
- 前記外周部に捺印がバーコードであることを特徴とする、請求項8又は9に記載の半導体パッケージの製造方法。
- 前記バーコードを斜めに捺印することを特徴とする、請求項10に記載の半導体パッケージの製造方法。
- 少なくとも1つの面に、個々の捺印を一括で行なった後に、ダイシングにより個片分割して製造する半導体パッケージの製造方法において、位置ずれが発生した際、ダイシングにより削り取られてしまう外周部捺印領域に対して、向かい合う少なくとも一対の辺について、向かい合う両方の辺に同一のドット配列で捺印を施すことを特徴とする、半導体パッケージの製造方法。
- 少なくとも1つの面に、個々の捺印を一括で行なった後に、ダイシングにより個片分割して製造する半導体パッケージの製造方法において、位置ずれが発生した際、ダイシングにより削り取られてしまう外周部捺印領域に対して、向かい合う少なくとも一対の辺について、向かい合う辺の片方にドット配列で捺印を施すことを特徴とする、半導体パッケージの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010176052A JP2012038838A (ja) | 2010-08-05 | 2010-08-05 | 半導体パッケージ及びその製造方法 |
US13/172,328 US8513823B2 (en) | 2010-08-05 | 2011-06-29 | Semiconductor package having main stamp and sub-stamp |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010176052A JP2012038838A (ja) | 2010-08-05 | 2010-08-05 | 半導体パッケージ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012038838A true JP2012038838A (ja) | 2012-02-23 |
JP2012038838A5 JP2012038838A5 (ja) | 2013-05-16 |
Family
ID=45555556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010176052A Pending JP2012038838A (ja) | 2010-08-05 | 2010-08-05 | 半導体パッケージ及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8513823B2 (ja) |
JP (1) | JP2012038838A (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05267482A (ja) | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | 半導体装置 |
JP3610887B2 (ja) | 2000-07-03 | 2005-01-19 | 富士通株式会社 | ウエハレベル半導体装置の製造方法及び半導体装置 |
JP2005203695A (ja) | 2004-01-19 | 2005-07-28 | Casio Micronics Co Ltd | 半導体装置およびその製造方法 |
US8069782B2 (en) * | 2004-12-20 | 2011-12-06 | Nanoink, Inc. | Stamps with micrometer- and nanometer-scale features and methods of fabrication thereof |
JP4846299B2 (ja) | 2005-08-11 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | 半導体装置のマーキング方法 |
US8372726B2 (en) * | 2008-10-07 | 2013-02-12 | Mc10, Inc. | Methods and applications of non-planar imaging arrays |
-
2010
- 2010-08-05 JP JP2010176052A patent/JP2012038838A/ja active Pending
-
2011
- 2011-06-29 US US13/172,328 patent/US8513823B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20120032357A1 (en) | 2012-02-09 |
US8513823B2 (en) | 2013-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7884472B2 (en) | Semiconductor package having substrate ID code and its fabricating method | |
KR101015268B1 (ko) | 리드프레임 기반 플래시 메모리 카드 | |
JP4483969B2 (ja) | 基板及びその製造方法、半導体装置の製造方法 | |
US8552542B2 (en) | Lead frame, semiconductor device, method of manufacturing lead frame, and method of manufacturing semiconductor device | |
KR102274742B1 (ko) | 패키지 온 패키지와 이를 포함하는 컴퓨팅 장치 | |
JP4257844B2 (ja) | 半導体装置およびその製造方法 | |
US10201917B2 (en) | Lead frame | |
KR100568225B1 (ko) | 리드 프레임 및 이를 적용한 반도체 패키지 제조방법 | |
JP2009164206A (ja) | 半導体装置及びその製造方法 | |
JP4963972B2 (ja) | 半導体装置用ソケット | |
JP4846299B2 (ja) | 半導体装置のマーキング方法 | |
JP2012038838A (ja) | 半導体パッケージ及びその製造方法 | |
KR20110132530A (ko) | 라운드형 상호연결부를 구비하는 집적 회로 패키지 시스템 및 그 제조 방법 | |
JP2001077235A (ja) | 半導体素子搭載用基板 | |
US8618678B2 (en) | Chip structure and chip package structure | |
JP5492487B2 (ja) | 半導体装置の製造方法 | |
JP2019075430A (ja) | リードフレームの製造方法及びリードフレーム | |
JP4522802B2 (ja) | Icモジュール | |
JP2002016189A (ja) | Icパッケージ及びicパッケージの製造方法 | |
JP2008264787A (ja) | 電子部品の製造方法及び製造装置 | |
JP2009141126A (ja) | 半導体装置及びその製造方法 | |
US20120094438A1 (en) | Apparatus for and methods of attaching heat slugs to package tops | |
CN101771015B (zh) | 晶片结构以及晶片封装结构 | |
JPS6097653A (ja) | 半導体装置 | |
JP2004038852A (ja) | Icカードの製造方法およびicカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130401 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140318 |