JP2012038838A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2012038838A
JP2012038838A JP2010176052A JP2010176052A JP2012038838A JP 2012038838 A JP2012038838 A JP 2012038838A JP 2010176052 A JP2010176052 A JP 2010176052A JP 2010176052 A JP2010176052 A JP 2010176052A JP 2012038838 A JP2012038838 A JP 2012038838A
Authority
JP
Japan
Prior art keywords
semiconductor package
marking
dicing
outer peripheral
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010176052A
Other languages
English (en)
Other versions
JP2012038838A5 (ja
Inventor
Hiroyuki Shoji
博之 小路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010176052A priority Critical patent/JP2012038838A/ja
Priority to US13/172,328 priority patent/US8513823B2/en
Publication of JP2012038838A publication Critical patent/JP2012038838A/ja
Publication of JP2012038838A5 publication Critical patent/JP2012038838A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】ウェハーレベル半導体パッケージに代表される様に、近年のパッケージの小型化によって、年々捺印エリアが減少し、捺印情報が減ってしまうという課題がある。これは、１ｍｍ以下の少ｐｉｎ系パッケージについて特に顕著である。また、これまでパッケージの端縁の外周部は位置ずれを考慮して、捺印をしないデッドスペースになっていたという課題がある。
【解決手段】本発明に係る半導体パッケージは、これまでデッドスペースであった、パッケージの端縁に接した外周部に対して向かい合う少なくとも一対の辺について、向かい合う辺の少なくとも一辺に捺印が施されていることを特徴とする。それによって、狭い捺印エリアでも、捺印量を増やすことが可能となる。
【選択図】図１

Description

本発明は、個々の捺印を一括で行なった後に、ダイシング等により個片分割する半導体パッケージおよびその製造方法に関する。
近年、携帯電話をはじめとするポータブル情報通信機器は、多機能化や小型化で新製品が１年に複数回発売されるという、非常に早い開発サイクルで商品化されている。それに伴い、ポータブル情報通信機器の中に搭載される半導体パッケージへの小型化要求は、増加の一途を辿っている。
半導体パッケージの究極の小型化の形態の１つとして、ウェハーレベル・チップ・サイズ・パッケージに代表される、ウェハーレベル半導体パッケージがある。このパッケージの組立工程では、ウェハ状態にて一括で捺印した後に、１つ１つのパッケージに分割して個片化を行っている。
例えば、特許文献１には、ウェハ状態でその裏面側に各チップに捺印した後に、ダイシングによって各チップに分割されて組立てられるウェハーレベル半導体パッケージ及びその捺印方法に関する発明が記載されている。
図７（ａ）〜（ｅ）に、特許文献１に係るウェハーレベル半導体装置の製造工程図を示し、図８（ａ）〜（ｄ）および図９に、関連する技術に係る捺印位置についての説明図を示す。
図７(ａ)に示す様な、Ｃｕポスト端子側が樹脂で封止されたウェハーレベル半導体パッケージにおいて、同図（ｂ）に示す通り、端子面と反対側のウェハ面に位置情報が捺印される。次に、同図（ｃ）に示す通り、プローブピンを各端子に当てることで各チップに対し電気的な試験をウェハレベルで行なう。その後、同図（ｄ）に示す通り、前記電気試験の結果をウェハ裏面の各チップ領域に捺印する。そして最後に、同図（ｅ）に示す通り、各チップ毎にダイシングソーにより切り分けられ、個々の半導体パッケージとなる。
図７に示す工程において、捺印位置がずれた場合、図８（ｄ）に示す通り、捺印文字を分断するように、ダイシングされる結果となる。その結果、分割後のチップ個片は、図８（ａ）に示す通り、捺印が部分的にパッケージの外部にはみだし、ダイシングによって削り取られた部分の捺印情報が失われてしまう。
このため、捺印位置ずれによるはみ出しを防ぐために、図８（ｃ）に示す通り、パッケージ外周部に、捺印しないデッドスペースを設けていた。このデッドスペースは、捺印位置精度やダイシング精度等を考慮し、片側０．１ｍｍ以上であるのが一般的である。
ここで、英数字などの文字を捺印する場合、文字の滲みや視認性の観点から、図９に示す様に、文字高さは０．３ｍｍ以上、文字幅は０．１５ｍｍ以上、文字間隔は０．０５ｍｍ以上となる。従って、例えば、１．０×０．５ｍｍの小型パッケージの捺印は、３文字のみ可能であり、他の外周部はデッドスペースになる。
一方、特許文献２には、パッケージ上面にバーコードマークを複数個所捺印する発明が記載されている。
図１０に、特許文献２に係る半導体装置を示す。
図１０に示す半導体パッケージは、パッケージの複数個所にバーコードマークを設け、これらを離間配置した上で、実装時における位置決め基準としてバーコードリーダで読み取ることで、実装位置決めが可能とし得ることを特徴としている。
捺印情報には、大別して、顧客側で品名確認等に用いるための表示と、半導体メーカー用ロット管理トレーサビリティ表示とがあるが、後者の表示は内部管理用途である為この様にバーコードで捺印する場合もある。
特開２００２−２６０４５号公報 特開平０５−２６７４８２号公報
上述のように、従来の技術では図８（ｃ）に示す通り、パッケージ外周部に捺印しないデッドスペースを設けていた。この為、１．０×０．５ｍｍの様な小型パッケージになると、捺印可能エリアには、３文字の品名しか捺印できず品質トレーサビリティの為のロット管理情報を捺印する事が出来ないという問題点を有していた。
一方、上述の通り、文字の代わりにバーコードを用いることも出来るが、１．０×０．５ｍｍの小型パッケージで検討した場合、次に記載した通り捺印が示す情報量が減ってしまうという問題があった。
微細な捺印に有効なレーザーで捺印する場合でも、図９に示す通り、バーコードの幅は０．０５ｍｍ以上になる為、品名捺印を１文字分減らす代わりに、バーコードを捺印する場合でも３〜４本しか捺印出来ず、最大でも１６種類の情報識別しか出来ない。
これに対し、英数字の文字捺印は、アルファベットと数字を使うことにより一文字で３６種類の情報識別が出来るので、文字の代わりにバーコード捺印しても識別出来る情報は減少するという問題があった。
本発明に係る半導体パッケージは、捺印面の中央部に品名情報などの文字捺印を施す他に、ロット管理トレーサビリティ表示などを目的として、従来はデッドスペースだった、捺印面の外周部に、ダイシングラインに接するか又は跨いで配置される捺印を施すことを特徴とする。
前記外周部の捺印は、向かい合う辺の両方に同一形状の捺印を施すか、又は、何れか一方の辺にのみ捺印することで、捺印やダイシングの位置ずれが生じた場合においても、少なくとも向かい合う何れか一方の辺に捺印が施されることになり、当該捺印を識別することが可能になるという効果を有する。
上記によって、従来デッドスペースだった、捺印面の外周部の捺印も識別可能になり、例えば、１．０×０．５ｍｍの様な小型パッケージにおいても、３文字の品名捺印の他に、新たに品質トレーサビリティのためのロット管理情報の捺印が可能になるという効果を有する。
本発明の実施の形態１に係るウェハーレベル半導体パッケージの上面図である。 本発明の実施の形態２に係るウェハーレベル半導体パッケージの上面図である。 本発明の実施の形態３に係るウェハーレベル半導体パッケージの上面図である。 本発明の実施の形態４に係るウェハーレベル半導体パッケージの上面図である。 本発明の実施の形態５に係るウェハーレベル半導体パッケージの上面図である。 本発明におけるウェハーレベル半導体パッケージの製造工程図である。 関連する技術（特許文献１）に係るウェハーレベル半導体パッケージの製造工程図である。 関連する技術に係る捺印位置ずれについての説明図である。 関連する技術に係る捺印位置及びデッドスペースについての説明図である。 関連する技術（特許文献２）に係る半導体パッケージである。
本発明者らは、捺印位置精度の他に、個片化位置精度も考慮し、位置ずれが生じても問題のない、小型化パッケージにも対応可能な半導体装置について鋭意検討を行った。特に、捺印エリアのデッドスペース領域にも捺印を施す点に着目し、半導体装置の捺印方法について検討を重ねた。
その結果、本発明者らは、捺印位置精度と個片化位置精度に優れ、位置ずれが生じても問題のない半導体装置およびその製造方法を見出し、本発明を完成するに至った。
以下、本発明の実施形態について、図面を参照しながら説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において同一の構成または機能を有する構成要素および相当部分には、同一の符号を付し、その説明は省略する。
図１〜図５に、本発明の実施の形態１〜実施の形態５に係るウェハーレベル半導体装置が、ダイシング工程によって個片化される際の上面説明図を示す。
各図(a)に捺印位置正常例を示し、各図(b)に捺印位置ずれを生じた状態例を示す。
また、図６に、本発明の実施の形態１〜実施の形態５に共通して、本発明におけるウェハーレベル半導体パッケージの製造工程の一例を示し、下記にその説明を記述する。
まず、図６（１）に示す通り、ウェハー３７の回路面に半田バンプ３６を形成する。
次に、同図（２）に示す通り、前記回路・バンプ面にＢＧ（バックグラインド：裏面研削用）テープ３８を貼り付ける。その後、同図（３）に示す通り、前記テープ３８によってウェハー３７を保持した状態で、ウェハー裏面（回路面と反対の面）を裏面研削する。
次に、同図（４）に示す通り、半透明なＢＧテープ３８越しに、回路パターンを画像認識して位置決めを行なって、前記裏面研削した面に捺印を施す。
次に、同図（５）に示す通り、ダイシングテープ３９に、当該ウェハー３７の捺印面を貼り付ける。その後、同図（６）に示す通り、ＢＧテープ３８を剥がす。
最後に、同図（７）に示す通り、ダイシングにより、パッケージを個片化する。
（実施の形態1）
図１に、本発明の実施の形態１に係る、１．０×０．５ｍｍの小型のウェハーレベル半導体装置の上面図を示す。図１に示す様に、パッケージ中央部捺印スペース３２に施された３文字の品名捺印の他に、従来デッドスペースだった外周部３０にも捺印が施される。
前記外周部３０に施された捺印はバーコード３３で形成され、ダイシングライン３４を跨いで捺印され、向かい合う辺の両方に同一の捺印が施される。
図１には、上下の向かい合う辺にのみ捺印されているが、左右の向かい合う辺に捺印しても良い。
図１(ａ）は、捺印位置ずれが無い状態を示す図である。この場合、同図に示す通り、中央部捺印スペース３２の上下の外周部３０に、同一のバーコード３３捺印がある。
図１(ｂ)は、上下方向に捺印位置ずれが生じた場合の説明図である。
同図に示す通り、捺印位置ずれにより、ダイシング工程で個片化された後、中央部捺印スペース３２の下部の外周部３０捺印は無いが、代わりに上部の外周部３０捺印がある。
この様に、捺印位置ずれが生じても、向かい合う辺の少なくとも一方の辺に外周部３０捺印が現れる為、捺印位置ずれがあっても外周部３０捺印の識別が可能である。
(実施の形態２)
図２に、本発明の実施の形態２に係る、１．０×０．５ｍｍの小型のウェハーレベル半導体装置の上面図を示す。図２に示す様に、パッケージ中央部捺印スペース３２に施された３文字の品名捺印の他に、従来デッドスペースだった外周部３０にも捺印が施される。
前記外周部３０に施された捺印はバーコード３３で形成され、ダイシングライン３４上まで捺印され、向かい合う辺の片方に捺印が施される。
図２には、上下方向の向かい合う辺にのみ捺印されているが、左右方向の向かい合う辺に同様の捺印をしても良い。
図２(ａ）は、捺印位置ずれが無い状態を示す図である。この場合、同図に示す通り、中央部捺印スペース３２の下部の外周部３０にのみ、バーコード３３捺印がある。
図２(b)は、上下方向に捺印位置ずれが生じた場合の説明図である。同図に示す通り、捺印位置ずれにより、ダイシング工程で個片化された後、中央部捺印スペース３２の下部の外周部３０捺印は失われる場合があるが、代わりに上部の外周部３０捺印が現れる。
この様に、捺印位置ずれが生じても、向かい合う辺の少なくとも一方の辺に外周部３０捺印が現れる為、捺印位置ずれがあっても外周部３０捺印の識別が可能である。
（実施の形態３）
図３に、本発明の実施の形態３に係る、１．０×０．５ｍｍの小型のウェハーレベル半導体装置の上面図を示す。図３に示す様に、パッケージ中央部捺印スペース３２に施された３文字の品名捺印の他に、従来デッドスペースだった外周部３０にも捺印が施される。
前記外周部３０に施された捺印はドット配列３５で形成され、向かい合う辺の両方に同一のドット配列３５捺印が一列ずつ施される。
図３には、上下方向の向かい合う辺にのみ捺印されているが、左右方向の向かい合う辺に同様の捺印をしても良い。
図３(ａ）は、捺印位置ずれが無い状態を示す図である。この場合、同図に示す通り、中央部捺印スペース３２の上下の外周部３０に、同一のドット配列３５捺印がある。
図３(ｂ)は、上下方向に捺印位置ずれが生じた場合の説明図である。
同図に示す通り、捺印位置ずれにより、ダイシング工程で個片化された後、中央部捺印スペース３２の下部のドット配列３５捺印は失われる場合があるが、代わりに上部にはドット配列３５捺印が残る。
この様に、捺印位置ずれが生じても、向かい合う辺の少なくとも一方の辺に外周部３０捺印が現れる為、捺印位置ずれがあっても外周部３０捺印の識別が可能である。
(実施の形態４)
図４に、本発明の実施の形態４に係る、１．０×０．５ｍｍの小型のウェハーレベル半導体装置の上面図を示す。図４に示す様に、パッケージ中央部捺印スペース３２に施された３文字の品名捺印の他に、従来デッドスペースだった外周部３０にも捺印が施される。
前記外周部３０に施された捺印はドット配列３５で形成され、向かい合う辺の片方にのみ捺印が施される。但し、当該ドット配列３５捺印は複数の列で構成さる。
その一つは、中央部スペース３２の直近に配置され、もう一つは、ダイシングライン３４上に配置される。
図４には、上下方向の向かい合う辺にのみ捺印されているが、左右方向の向かい合う辺に同様の捺印をしても良い。
図４(ａ）は、捺印位置ずれが無い状態を示す図である。この場合、同図に示す通り、ダイシング工程で個片化された後、中央部捺印スペース３２の直下の外周部３０にのみ、ドット配列３５捺印が現れる。
図４(ｂ)は、上下方向に捺印位置ずれが生じた場合の説明図である。同図に示す通り、捺印位置ずれにより、ダイシング工程で個片化された後、中央部捺印スペース３２の下部の外周部３０捺印は失われる場合があるが、代わりに上部の外周部３０にドット配列３５捺印が現れる。
この様に、捺印位置ずれが生じても、向かい合う辺の少なくとも一方の辺に外周部３０捺印が現れる為、捺印位置ずれがあっても外周部３０捺印の識別が可能である。
(実施の形態５)
図５に、本発明の実施の形態５に係る、１．０×０．５ｍｍの小型のウェハーレベル半導体装置の上面図を示す。図５に示す様に、パッケージ中央部捺印スペース３２に施された３文字の品名捺印の他に、従来デッドスペースだった外周部３０にも捺印が施される。
前記外周部３０に施された捺印は、斜めのバーコード３３で形成され、ダイシングライン３４上まで捺印され、向かい合う辺の片方に捺印が施される。
図５には、上下方向の向かい合う辺にのみ捺印されているが、左右方向の向かい合う辺に同様の捺印をしても良い。
図５(ａ）は、捺印位置ずれが無い状態を示す図である。この場合、同図に示す通り、中央部捺印スペース３２の下部の外周部３０にのみ、バーコード３３捺印がある。
図５(ｂ)は、上下方向に捺印位置ずれが生じた場合の説明図である。同図に示す通り、捺印位置ずれにより、ダイシング工程で個片化された後、中央部捺印スペース３２の下部の外周部３０捺印は失われる場合があるが、代わりに上部の外周部３０捺印が現れる。
この様に、捺印位置ずれが生じても、向かい合う辺の少なくとも一方の辺に外周部３０捺印が現れる為、捺印位置ずれがあっても外周部３０捺印の識別が可能である。
今後、半導体パッケージの小型化に伴い、捺印する領域が小さくなり、今後、捺印を付与できる領域が益々減少する傾向にある。
一方、パッケージ形態は、リードフレームや基板等を用いた後工程中心のパッケージから、ウェハーレベル半導体パッケージのような前工程中心のパッケージへと変遷している。それに伴い、製造品質管理のトレーサビリティ情報としては、後工程の生産ロット単位から前工程の生産ロット単位となり、むしろ、その必要情報量は増える傾向にある。
この相矛盾する課題を解決するのが本発明の意義でもある。
１ ウェハ
２ 捺印
３ 封止樹脂
４ Ｃｕポスト
５ プローブピン
６ ダイシングライン
７ デッドスペース
８ 文字幅
９ 文字間隔
１０ 文字高さ
１１ 捺印デッドスペース（Ｙ）
１２ 捺印デッドスペース（Ｘ）
１３ バーコード幅
１４ 半導体装置
１５ 半導体装置
１６ 樹脂パッケージ
１７ バーコードマーク
１８ バーコードマーク
１９ 保護シート
２０ 保護シート
３０ 外周部
３１ 捺印面
３２ 捺印スペース
３３ バーコード
３４ ダイシングライン
３５ ドット配列
３６ 半田バンプ
３７ ウェハー
３８ ＢＧテープ
３９ ダイシングテープ

Claims (13)

  1. 少なくとも１つの捺印面を備えた半導体パッケージにおいて、
    前記捺印面に対して、パッケージの端縁に接した外周部に捺印がされている事を特徴とする半導体パッケージ。
  2. 前記外周部の捺印は、前記捺印面の向かい合う少なくとも一対の辺について、向かい合う両方の辺に同一形状の捺印が施されていることを特徴とする、請求項１に記載の半導体パッケージ。
  3. 前記外周部の捺印は、前記捺印面の向かい合う少なくとも一対の辺について、向かい合う辺の片方に捺印が施されていることを特徴とする、請求項１に記載の半導体パッケージ。
  4. 前記外周部の捺印が、バーコードであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体パッケージ。
  5. 前記バーコードが斜めであることを特徴とする請求項４に記載の半導体パッケージ。
  6. 少なくとも１つの面に、個々の捺印を一括で行なった後に、ダイシングにより個片分割して製造される半導体パッケージにおいて、位置ずれが発生した際、ダイシングにより削り取られてしまう外周部捺印領域に対して、向かい合う少なくとも一対の辺について、向かい合う両方の辺に同一のドット配列で捺印が施されていることを特徴とする、半導体パッケージ。
  7. 少なくとも１つの面に、個々の捺印を一括で行なった後に、ダイシングにより個片分割して製造される半導体パッケージにおいて、位置ずれが発生した際、ダイシングにより削り取られてしまう外周部捺印領域に対して、向かい合う少なくとも一対の辺について、向かい合う辺の片方にドット配列で捺印が施されていることを特徴とする、半導体パッケージ。
  8. 少なくとも１つの面に、個々の捺印を一括で行なった後に、ダイシングにより個片分割して製造する半導体パッケージの製造方法において、パッケージ外周部に、ダイシングラインを跨ぐか又はダイシングライン上に捺印を施すことを特徴とする、半導体パッケージの製造方法。
  9. 前記外周部に捺印において、パッケージの向かい合う少なくとも一対の辺について、少なくとも片方の辺に捺印が残る様に、ダイシングにより個片分割することを特徴とする、請求項８に記載の半導体パッケージの製造方法。
  10. 前記外周部に捺印がバーコードであることを特徴とする、請求項８又は９に記載の半導体パッケージの製造方法。
  11. 前記バーコードを斜めに捺印することを特徴とする、請求項１０に記載の半導体パッケージの製造方法。
  12. 少なくとも１つの面に、個々の捺印を一括で行なった後に、ダイシングにより個片分割して製造する半導体パッケージの製造方法において、位置ずれが発生した際、ダイシングにより削り取られてしまう外周部捺印領域に対して、向かい合う少なくとも一対の辺について、向かい合う両方の辺に同一のドット配列で捺印を施すことを特徴とする、半導体パッケージの製造方法。
  13. 少なくとも１つの面に、個々の捺印を一括で行なった後に、ダイシングにより個片分割して製造する半導体パッケージの製造方法において、位置ずれが発生した際、ダイシングにより削り取られてしまう外周部捺印領域に対して、向かい合う少なくとも一対の辺について、向かい合う辺の片方にドット配列で捺印を施すことを特徴とする、半導体パッケージの製造方法。
JP2010176052A 2010-08-05 2010-08-05 半導体パッケージ及びその製造方法 Pending JP2012038838A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010176052A JP2012038838A (ja) 2010-08-05 2010-08-05 半導体パッケージ及びその製造方法
US13/172,328 US8513823B2 (en) 2010-08-05 2011-06-29 Semiconductor package having main stamp and sub-stamp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010176052A JP2012038838A (ja) 2010-08-05 2010-08-05 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012038838A true JP2012038838A (ja) 2012-02-23
JP2012038838A5 JP2012038838A5 (ja) 2013-05-16

Family

ID=45555556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010176052A Pending JP2012038838A (ja) 2010-08-05 2010-08-05 半導体パッケージ及びその製造方法

Country Status (2)

Country Link
US (1) US8513823B2 (ja)
JP (1) JP2012038838A (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267482A (ja) 1992-03-19 1993-10-15 Fujitsu Ltd 半導体装置
JP3610887B2 (ja) 2000-07-03 2005-01-19 富士通株式会社 ウエハレベル半導体装置の製造方法及び半導体装置
JP2005203695A (ja) 2004-01-19 2005-07-28 Casio Micronics Co Ltd 半導体装置およびその製造方法
US8069782B2 (en) * 2004-12-20 2011-12-06 Nanoink, Inc. Stamps with micrometer- and nanometer-scale features and methods of fabrication thereof
JP4846299B2 (ja) 2005-08-11 2011-12-28 ルネサスエレクトロニクス株式会社 半導体装置のマーキング方法
US8372726B2 (en) * 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays

Also Published As

Publication number Publication date
US20120032357A1 (en) 2012-02-09
US8513823B2 (en) 2013-08-20

Similar Documents

Publication Publication Date Title
KR101015268B1 (ko) 리드프레임 기반 플래시 메모리 카드
JP4483969B2 (ja) 基板及びその製造方法、半導体装置の製造方法
US20090236739A1 (en) Semiconductor package having substrate id code and its fabricating method
US8552542B2 (en) Lead frame, semiconductor device, method of manufacturing lead frame, and method of manufacturing semiconductor device
KR102274742B1 (ko) 패키지 온 패키지와 이를 포함하는 컴퓨팅 장치
JP4257844B2 (ja) 半導体装置およびその製造方法
US10201917B2 (en) Lead frame
KR100568225B1 (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
JP2009164206A (ja) 半導体装置及びその製造方法
JP4963972B2 (ja) 半導体装置用ソケット
JP2012038838A (ja) 半導体パッケージ及びその製造方法
JP4846299B2 (ja) 半導体装置のマーキング方法
KR20110132530A (ko) 라운드형 상호연결부를 구비하는 집적 회로 패키지 시스템 및 그 제조 방법
JP2001077235A (ja) 半導体素子搭載用基板
US8618678B2 (en) Chip structure and chip package structure
JP5492487B2 (ja) 半導体装置の製造方法
JP2019075430A (ja) リードフレームの製造方法及びリードフレーム
JP4522802B2 (ja) Ｉｃモジュール
JP2002016189A (ja) Ｉｃパッケージ及びｉｃパッケージの製造方法
JP2008264787A (ja) 電子部品の製造方法及び製造装置
JP2009141126A (ja) 半導体装置及びその製造方法
US20120094438A1 (en) Apparatus for and methods of attaching heat slugs to package tops
CN101771015B (zh) 晶片结构以及晶片封装结构
JPS6097653A (ja) 半導体装置
JP2004038852A (ja) Ｉｃカードの製造方法およびｉｃカード

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140318