JP2012025979A - 被覆体及び電子部品 - Google Patents

被覆体及び電子部品 Download PDF

Info

Publication number
JP2012025979A
JP2012025979A JP2010163128A JP2010163128A JP2012025979A JP 2012025979 A JP2012025979 A JP 2012025979A JP 2010163128 A JP2010163128 A JP 2010163128A JP 2010163128 A JP2010163128 A JP 2010163128A JP 2012025979 A JP2012025979 A JP 2012025979A
Authority
JP
Japan
Prior art keywords
conductor
layer
region
covering
palladium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010163128A
Other languages
English (en)
Other versions
JP5552934B2 (ja
Inventor
Kenichi Yoshida
健一 吉田
Yuhei Horikawa
雄平 堀川
Jun Sato
佐藤  淳
Toshiyuki Abe
寿之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010163128A priority Critical patent/JP5552934B2/ja
Priority to EP11169812.2A priority patent/EP2410078B1/en
Priority to US13/162,198 priority patent/US20120018191A1/en
Publication of JP2012025979A publication Critical patent/JP2012025979A/ja
Application granted granted Critical
Publication of JP5552934B2 publication Critical patent/JP5552934B2/ja
Priority to US15/415,493 priority patent/US10392704B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1655Process features
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1635Composition of the substrate
    • C23C18/1637Composition of the substrate metallic substrate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1651Two or more layers only obtained by electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/32Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/42Coating with noble metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54Contact plating, i.e. electroless electrochemical plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】製造コストが低く且つ十分に優れた耐食性を有する被覆体を提供すること。
【解決手段】導体20の上に設けられる被覆体10であって、導体20側からパラジウムを含む第1の層12と、金を含む第2の層14と、を備え、第1の層12は導体20側に第1の領域31と、第1の領域31よりも第2の層14側に配置された第2の領域32と、を有し、第2の領域32は、第1の領域31よりもリン濃度が高い被覆体10である。
【選択図】図1

Description

本発明は、導体上に設けられる被覆体、及び該被覆体で被覆された導体を有する電子部品に関する。
電子部品は、外部機器と信号のやりとりを行う信号伝達部を有する。この信号伝達部において、外部機器と電気的な信号のやりとりを行う場合には、信号伝達部の電気伝導度を高くする必要があるため、信号伝達部の基材としては銅又は銅系合金が汎用されている。ところが、銅又は銅系合金は、空気中の酸素や腐食性ガスによって腐食されやすいという特性を有するため、防錆及び防食の目的で、基材の表面にニッケルめっき膜や金めっき膜を積層した被覆層を形成することが検討されている。
例えば、特許文献1では、接続端子部の基材上に、無電解ニッケル膜を下地層として形成し、その上に置換型無電解金めっき膜及び還元型無電解金めっき膜を順次形成することが提案されている。
特開2010−37603号公報
特許文献1に記載された被覆層は、置換型無電解金めっき時において、めっき液中の金イオンを還元する電子を、ニッケルめっき膜の腐食反応によって生成させている。このため、ニッケルめっき膜が腐食して欠陥が生じ易くなってしまう。このような金めっき膜の欠陥の発生を防止するために、金めっき膜の厚みを十分に大きくして対応することが可能であるが、この場合、一般に金は高価であるため、被覆層のコストが上昇する傾向にある。
一方、金めっき膜の厚みを低減した場合、又は金めっき膜を形成しない場合には、最外層にニッケルめっき膜が露出することとなり、耐食性が損なわれることとなる。
本発明は、上記事情に鑑みてなされたものであり、製造コストが低く且つ十分に優れた耐食性を有する被覆体を提供することを目的とする。また、当該被覆体を備えることによって、製造コストが低く且つ十分に優れた耐食性を有する信号伝達部を有する電子部品を提供することを目的とする。
上記目的を達成するため、本発明では、導体の上に設けられる被覆体であって、導体側からパラジウムを含む第1の層と、金を含む第2の層と、を備え、第1の層は導体側に第1の領域と、第1の領域よりも第2の層側に配置された第2の領域と、を有し、第2の領域は、第1の領域よりもリン濃度が高い被覆体を提供する。
本発明の被覆体は、導体側にリン濃度が低いパラジウムを含む第1の領域を有し、第2の層側に第1の領域よりもリン濃度が高い第2の領域を有する第1の層を備える。この第1の層における第2の領域は第1の領域よりもリン濃度が高いために、耐食性に優れる。一方、第1の層における第1の領域は、第2の領域よりもリン濃度が低いために、導体との密着性に優れており、導体の上に容易に形成することができる。したがって、金を含む第2の層の厚みを大きくしなくても、導体の腐食を十分に抑制することができる。
本発明の被覆体における第1の層は、導体側から第1の領域を含む内側層と、第2の領域を含む外側層と、を有することが好ましい。このように第1の層が層状構造を有することによって、導体の腐食を一層十分に抑制することができる。
本発明の被覆体における第1の領域及び第2の領域の少なくとも一方は、導体に近接するにつれてリン濃度が低下する領域を有することが好ましい。これによって、導体上におけるパラジウムの析出性を良好にしつつ耐食性に十分に優れた被覆体とすることができる。
本発明の被覆体の第1の領域におけるリン濃度が0.01質量%以下であり、第2の領域におけるリン濃度が0.01質量%を超え且つ7質量%以下であることが好ましい。これによって、製造の容易性と耐食性とを一層高水準で両立可能な被覆体とすることができる。
本発明の被覆体における第1の層の厚みは0.1〜0.4μmであることが好ましい。これによって、被覆体の製造コストを十分に低減しつつ十分に優れた耐食性を有する被覆体とすることができる。
本発明の被覆体は、導体と第1の層との間にニッケルを含む下地層を備えることが好ましい。これによって、優れた耐食性を維持しつつ第1の層の厚みを薄くすることが可能となり、製造コストを一層低減することができる。
本発明ではまた、上述の被覆体と、該被覆体で被覆された導体と、を有する信号伝達部を備える電子部品を提供する。このような信号伝達部は、導体が上記特徴を有する被覆体で被覆されていることから、製造コストが低く且つ十分に優れた耐食性を有する。
本発明によれば、製造コストが低く且つ十分に優れた耐食性を有する被覆体を提供することができる。また、当該被覆体を備えることによって、製造コストが低く且つ十分に優れた耐食性を有する信号伝達部を有する電子部品を提供することができる。
本発明の被覆体を有する信号伝達部の好適な実施形態を示す模式断面図である。 本発明の被覆体を有する信号伝達部の別の実施形態を示す模式断面図である。
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、各図面において、同一または同等の要素には同一の符号を付与し、重複する説明を省略する。
図1は、本実施形態の被覆体を有する信号伝達部を模式的に示す断面図である。図1における信号伝達部100は、電子部品の信号伝達部を構成するものであり、導体20と該導体20を被覆する被覆体10とを有する。本実施形態の被覆体10は、導体20の腐食を防止するために設けられる被覆層である。被覆体10は、導体20側から主成分としてパラジウムを含む第1の層12と、主成分として金を含む第2の層14とが順次積層された積層構造を有する。
第1の層12は、好ましくはパラジウムめっきによって形成されるパラジウムめっき膜である。このようなパラジウムめっき膜は、置換パラジウムめっき処理や還元パラジウムめっき処理によって形成することができる。
本実施形態の被覆体10における第1の層12は、互いに組成の異なる2つの層が積層された2層構造を有する。すなわち、第1の層12は、導体20側に配置された内側層16と、内側層16とは異なる組成を有する層である、第2の層14側に配置された外側層18と、を有する。
内側層16における第1の領域31は、パラジウムを主成分とする領域であり、リン濃度が第2の領域32よりも低くなっている。このようにリン濃度が低い第1の領域31は、導体20上への析出性に優れており、導体20の表面上に安定的に且つ高い被覆性に優れた被覆体を形成することができる。一方、外側層18における第2の領域32は、パラジウムを主成分とする領域であり、リン濃度が第1の領域31よりも高くなっている。このように、リン濃度を高くすることによって、腐食性に優れた被覆体を形成することができる。なお、内側層16全体が第1の領域31であり、外側層18全体が第2の領域32であってもよい。
第1の領域31(内側層16)のリン濃度は、好ましくは0.01質量%以下である。このリン濃度が0.01質量%を超えると、良好な被覆性が損なわれて、導体20を覆う膜を形成することが困難になる傾向にある。
第2の領域32(外側層18)のリン濃度は、好ましくは0.01質量%を超え、より好ましくは1質量%以上であり、さらに好ましくは3重量%以上である。このリン濃度が0.01質量%以下であると、第1の層12の耐食性が低下して、被覆体10の十分に優れた耐食性が損なわれる場合がある。このリン濃度を1質量%以上とすれば、第1の層12の耐食性を十分に高くすることができる。また、このリン濃度を3質量%以上とすれば、第1の層12を厚みを薄くしても、優れた耐食性を十分に維持することができる。その結果、被覆体10の厚みを薄くすることができる。
第2の領域32(外側層18)のリン濃度は、好ましくは7質量%以下であり、より好ましくは5質量%以下である。このリン濃度が7質量%を超えると、良好な被覆性が損なわれて、内側層16を被覆することが困難になる傾向にある。このリン濃度を5質量%以下とすることによって、良好な被覆性を有する外側層18を形成することができる。
第1の層12の厚みの下限は、好ましくは0.1μmである。当該厚みが0.1μm未満であると、第1の層12による導体20の被覆が不十分となり、十分に優れた耐食性が損なわれる傾向にある。第1の層12の厚みの上限は、製造コストの観点から、好ましくは0.4μmである。第1の層12の厚みは、0.4μmを超えて大きくしても、耐食性はあまり向上しない傾向にある。
第2の層14の厚みは、好ましくは0.1μm以下であり、より好ましくは0.01〜0.08μmである。当該厚みが0.1μmを超えると、被覆体10の製造コストが上昇する傾向にある。一方、当該厚みが0.01μm未満であると、十分に優れた耐食性が損なわれる場合がある。
導体20としては、例えば銅、銀及びこれらの合金から選ばれる少なくとも一種を含むものが挙げられる。信号伝達部100の製造コストを低減する観点から、導体20は銅を含むことが好ましい。導体20としては、信号伝達部として機能する、導電性を有する端子が挙げられる。例えば、電子部品に搭載される配線基板に設けられる銅端子や、アンテナ信号伝達部などが挙げられる。電子部品としては、例えば、トランジスタや集積回路等の能動部品や、コンデンサ、インダクタ、フィルタ等の受動部品等が挙げられる。
信号伝達部100は、電子部品に設けられて、電子部品に電源電位や接地電位の供給を行う接続端子や、信号の入力又は出力などを行ったりする信号端子であってもよい。この信号伝達部100は、電子部品において、接触やボンディングワイヤ、ハンダで他の部材に接続される接続端子、あるいは開放端子として電子部品を作動させるための電気信号の伝達経路又は電源の伝達経路を構成する。このように、信号伝達部100は、耐食性が求められる様々な用途に適用することができる。
次に、本実施形態の被覆体10の製造方法を説明する。被覆体10の製造方法は、導体20の表面上にパラジウムめっき処理を施して、内側層16を形成する第1パラジウムめっき工程と、内側層16の表面上にパラジウムめっき処理を施して、内側層16の上に外側層18を形成する第2パラジウムめっき工程と、外側層18の表面上に金めっき処理を施して、外側層18の上に金めっき膜を形成する金めっき工程と、を有する。以下、各工程の詳細を説明する。
第1パラジウムめっき工程では、エッチング処理を施した導体20の表面に第1のパラジウムめっき膜を形成する。第1のパラジウムめっき膜の形成方法としては、置換パラジウムめっき処理や還元パラジウムめっき処理などの無電解パラジウムめっき処理が挙げられる。所望の被覆体を形成するために、双方のめっき処理のどちらかを適宜選択して行うことができる。
置換パラジウムめっき処理に用いるめっき液(置換反応液)としては、硫酸パラジウムを含む水溶液等を用いることができる。置換パラジウムめっき膜は、めっき液に含まれるパラジウムイオンが、導体20の金属のイオン化によって生じる放出電子を受け取ることによって形成される。このため、めっき液中に還元剤を含有する必要がない。ただし、パラジウムのめっき液中における酸化還元電位が、導体20からイオン化する金属の酸化還元電位よりも貴である必要がある。このような置換パラジウムめっき処理におって形成される置換パラジウムめっき膜は、導体20が露出している部分において置換反応により生成する。このため、置換パラジウムめっき膜は、厚みが薄くても均一に析出することができる。したがって、厚みの薄い内側層16を形成する場合には、置換パラジウムめっき処理によって置換パラジウムめっき膜を形成することが好ましい。
還元パラジウムめっき処理に用いるめっき液(還元反応液)としては、ジアンミン亜硝酸パラジウムを含む水溶液等を用いることができる。第1のパラジウムめっき膜の形成に用いるめっき液のリン濃度を変えることによって、第1の層12における内側層16のリン濃度を調整することができる。還元パラジウムめっき膜は、めっき液中のパラジウムイオンが、めっき液中の還元作用を持つ物質、すなわち還元剤の酸化反応に伴って放出される電子を得ることによって形成される。このため、めっき液は還元剤を含有する。このように、還元パラジウムめっき処理に用いられるめっき液は還元剤を含有するため、導体20に含まれる金属成分の種類によらず、所望の厚みのパラジウムめっき膜を形成することができる。
めっき液に含まれる還元剤としては、例えば、次亜リン酸、亜リン酸及びこれらの塩(例えばナトリウム塩、カリウム塩、アンモニウム塩)などのリン化合物、ホルマリン、ギ酸及びその塩などの炭素化合物、ホウフッ化物及びジメチルアミンボランなどのホウ素化合物、並びに、チオ硫酸、ペルオキソ硫酸及びこれらの塩などの硫黄化合物などが挙げられる。また、還元剤は、例えば二価のスズイオン、二価のコバルトイオン、二価の鉄イオンなどの多価金属イオンであってもよい。
還元反応により得られる還元パラジウムめっき膜は、還元剤から放出される電子によって導体20上に析出する。このため、還元剤に含まれる元素が還元パラジウムめっき膜中に共析する。したがって、リンを有する還元剤のめっき液における含有量を変えることによって、還元パラジウムめっき膜中におけるリン濃度を調整することができる。
このようにして、導体20の上に、置換パラジウムめっき膜又は還元パラジウムめっき膜からなる内側層16を形成することができる。次に、内側層16の上に外側層18を形成して第1の層12を得る、第2のパラジウムめっき工程を行う。
第2のパラジウムめっき工程は、パラジウムめっき膜からなる内側層16の表面上にパラジウムめっき処理を施して、内側層16の上にパラジウムめっき膜からなる外側層18を形成する。第2パラジウムめっき工程では、第1のパラジウムめっき工程で説明した還元パラジウムめっき処理を内側層16の表面に施す。これによって、外側層18を形成することができる。ここで用いるめっき液は、第1のパラジウムめっき工程で用いた還元パラジウムめっき用のめっき液よりも、リン濃度が高いめっき液を用いる必要がある。めっき液におけるリン濃度は、リンを有する還元剤のめっき液中における含有量を変えることによって調整することができる。
このように、還元反応により得られるパラジウムめっき膜に、還元剤である化合物に含まれるリンを共析させることによって、パラジウムめっき膜の耐食性を向上することができる。パラジウムめっき膜は、共析可能な濃度を超えない範囲でリンを含有すれば、リン濃度が高くなるほど耐食性が向上する傾向にある。
一方、被めっき物に対するパラジウムめっき膜の被覆性は、リンが共析しない場合に比べて低くなる傾向にある。この傾向は、パラジウムめっき膜中のリン濃度が、共析可能な濃度を超えない範囲において、リン濃度が高くなるほど大きくなる。したがって、本実施形態のように、パラジウムめっき工程を複数回行って、リン濃度が互いに異なる複数のパラジウムめっき膜を形成することによって、所望の被覆性と耐食性とを有する第1の層12及び被覆体10を形成することができる。
金めっき工程では、置換金めっき処理又は還元金めっき処理などの無電解金めっき処理を施して、第1の層12の表面上に金めっき膜からなる第2の層14を形成する。金めっき膜は、市販の無電解金めっき液を用い公知の方法によって形成することができる。
以上の製造方法によって、導体20の上に被覆体10を製造することができる。通常、リンを含有するパラジウムめっき膜は、導体20上に析出し難いため、導体20の表面を均一に覆うパラジウムめっき膜を形成することは困難である。しかしながら、この製造方法では、リン濃度が低いパラジウムめっき膜を導体20の表面上に形成し、その上に導体20の表面上に直接析出させることが困難なリン濃度が高いパラジウムめっき膜を析出させている。そして、このようなパラジウムめっき膜の上に金めっき膜を形成することよって、製造コストを上げることなく高い耐食性を有する被覆体10を形成している。このような被覆体10で被覆された導体20を備える信号伝達部100は、十分に優れた耐食性を有する。
次に、本発明の別の実施形態である被覆体を説明する。
図2は、本実施形態の被覆体を有する信号伝達部を模式的に示す断面図である。図2における信号伝達部200は、電子部品の信号伝達部を構成するものであり、導体20と該導体20を被覆する被覆体11とを有する。本実施形態の被覆体11は、導体20の腐食を防止するために設けられる被覆層である。被覆体11は、導体20側から、主成分としてニッケルを含む下地層30と、主成分としてパラジウムを含む第1の層12と、主成分として金を含む第2の層14とが順次積層された積層構造を有する。すなわち、本実施形態の被覆体11は、導体20と第1の層12との間に下地層30を有する点で、上記実施形態の被覆体10と異なっている。被覆体11の下地層30以外の構成要素は、被覆体10と同様のものとすることができる。
下地層30は、好ましくは無電解ニッケルめっき処理によって形成されるニッケルめっき膜である。このような下地層30を設けることによって、十分に優れた耐食性を維持しつつ第1の層12の厚みを薄くすることができる。これによって、パラジウムの量が低減され、被覆体11の製造コストを低減することができる。十分に製造コストを低減する観点から、下地層30の厚みは、好ましくは2μm以上である。一方、信号伝達部200が高周波電波による信号伝達の機能を有する場合、その信号は、導体20の最表層において伝送される傾向にある。その場合、導体20に電気伝導率が低いニッケルを主成分とする下地層30が隣接していると、損失が大きくなる傾向にある。このような観点から、下地層30の厚みは、好ましくは10μm以下である。下地層30の厚みは、導体20の厚み及び信号周波数によって適宜調整することが好ましい。
本実施形態の被覆体11の製造方法を説明する。被覆体11の製造方法は、導体20の表面上に無電解ニッケルめっき処理を施して、下地層30となるニッケルめっき膜を形成するニッケルめっき工程と、下地層30の表面上にパラジウムめっき処理を施して、内側層16を形成する第1パラジウムめっき工程と、内側層16の表面上にパラジウムめっき処理を施して、内側層16の上に外側層18を形成する第2パラジウムめっき工程と、外側層18の表面上に金めっき処理を施して、外側層18の上に金めっき膜を形成する金めっき工程と、を有する。この製造方法におけるニッケルめっき工程以外の工程は、上述の被覆体10の製造方法と同様にして行うことができる。したがって、ここではニッケルめっき工程について説明する。
ニッケルめっき工程では、まず、導体20の表面の前処理を行う。具体的には、市販のエッチング液を用いてエッチングを行った後、市販の活性化処理液を用いて活性化処理を行う。その後、無電解ニッケルめっき液に前処理を施した導体20を浸漬して、導体20の表面上に無電解ニッケルめっき膜を形成する。その後、被覆体10の製造方法と同様にして、パラジウムめっき処理及び金めっき処理を施して第1の層12及び第2の層14を形成し、被覆体11を製造することができる。
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に何ら限定されるものではない。例えば、上述の実施形態では、第1の層12が、リン濃度が異なる2種類のパラジウムめっき膜が積層された積層構造を有していたが、第1の層12は、導体20に近接するにつれて、リン濃度が連続的に低下する層であってもよい。これによって、導体20の表面上へのパラジウムめっきの析出性を良好にしつつ耐食性に優れた第1の層12を形成することができる。このように、リン濃度が第2の層14に向けて増加する第1の層12は、例えば、めっき処理時にめっき液にリンを含有する成分を徐々に添加し、めっき液におけるリン濃度を徐々に増加させることによって形成することができる。
また、第1の層12に含まれる第1の領域31(内側層16)及び第2の領域32(外側層18)の少なくとも一方が、導体20に近接するにつれて、リン濃度が連続的に低下する領域(層)であってもよい。
本発明の内容を実施例と比較例を用いてさらに詳細に説明する。ただし、本発明は以下の実施例に限定されるものではない。
[信号伝達部の作製]
(実施例1)
<エッチング工程>
市販のガラスエポキシ基板(縦×横×厚さ=30mm×30mm×0.5mm)に、接着剤を用いて市販の銅箔(厚さ10μm)を貼り付けて銅箔付き基板(導体)を得た。また、これとは別に表1に示す組成を有するエッチング液(温度30℃)を調製した。このエッチング液に、導体を1分間浸漬して、導体表面のエッチングを行った。エッチング後、導体の水洗を行った。
Figure 2012025979
<置換パラジウムめっき工程>
次に、表2に示す組成を有する置換反応液(30℃)を調製した。上述の通りエッチングを行った導体を、硫酸(98質量%)30mlを水1Lで希釈した水溶液(30℃)に30秒間浸漬した。その後、表2の置換反応液に導体を1分間浸漬して、置換反応によって導体の表面にパラジウムめっき膜(内側層16)を形成した。その後、内側層16が形成された導体の水洗を行った。
Figure 2012025979
<還元パラジウムめっき工程>
表3に示す組成を有する還元反応液(温度:55℃、pH:6.0)を調製した。内側層16が形成された導体を、表3の還元反応液に5分間浸漬し、還元反応によって内側層16の上に別のパラジウムめっき膜(外側層18)を形成した。その後、外側層18が形成された導体の水洗を行った。
Figure 2012025979
<置換金めっき工程>
表4に示す組成を有する置換反応液(温度:80℃、pH:5.0)を調製した。内側層16及び外側層18からなる第1の層12が形成された導体を、表4の置換反応液に20分間浸漬し、置換反応によって第1の層12の上に金めっき膜(第2の層14)を形成した。このようにして、パラジウムを含む内側層16及び外側層18からなる第1の層12と、金を含む第2の層14とが積層された被覆体を有する導体を得た。これを実施例1の信号伝達部とした。
Figure 2012025979
(実施例2)
還元パラジウムめっき工程において、表3の還元反応液に導体を浸漬する時間を5分間から10分間に変えたこと以外は、実施例1と同様にして、被覆体を有する導体を得た。これを実施例2の信号伝達部とした。
(実施例3)
還元パラジウムめっき工程において、表3の還元反応液に導体を浸漬する時間を5分間から20分間に変えたこと以外は、実施例1と同様にして、被覆体を有する導体を得た。これを実施例3の信号伝達部とした。
(実施例4)
還元パラジウムめっき工程において、表3の還元反応液に変えて、表5に示す組成を有する還元反応液(温度:60℃、pH:7.5)を用いたこと以外は、実施例1と同様にして、被覆体を有する導体を得た。これを実施例4の信号伝達部とした。
Figure 2012025979
(実施例5)
還元パラジウムめっき工程において、表5の還元反応液に導体を浸漬する時間を5分間から10分間に変えたこと以外は、実施例4と同様にして、被覆体を有する導体を得た。これを実施例5の信号伝達部とした。
(実施例6)
還元パラジウムめっき工程において、表3の還元反応液に変えて表6に示す組成を有する還元反応液(温度:60℃、pH:7.0)を用いたこと、及び当該還元反応液に導体を浸漬する時間を5分間から10分間に変えたこと以外は、実施例1と同様にして、被覆体を有する導体を得た。これを実施例6の信号伝達部とした。
Figure 2012025979
(実施例7)
還元パラジウムめっき工程において、表3の還元反応液に変えて表7に示す組成を有する還元反応液(温度:60℃、pH:7.0)を用いたこと、及び当該還元反応液に導体を浸漬する時間を5分間から15分間に変えたこと以外は、実施例1と同様にして、被覆体を有する導体を得た。これを実施例7の信号伝達部とした。
Figure 2012025979
(実施例8)
還元パラジウムめっき工程において、表3の還元反応液に変えて表8に示す組成を有する還元反応液(温度:80℃、pH:8.0)を用いたこと、及び当該還元反応液に導体を浸漬する時間を5分間から20分間に変えたこと以外は、実施例1と同様にして、被覆体を有する導体を得た。これを実施例8の信号伝達部とした。
Figure 2012025979
(実施例9)
<エッチング工程及び還元パラジウムめっき工程>
実施例1と同様にして、エッチングを施した導体を得た。また、表9に示す組成を有する還元反応液(温度:55℃、pH:6.0)を調製した。表9の還元反応液に、導体を1分間浸漬して、還元反応によって、導体の上にパラジウムめっき膜(内側層16)を形成した。その後、内側層16が形成された導体の水洗を行った。
Figure 2012025979
内側層16が形成された導体を、表6の還元反応液に10分間浸漬し、還元反応によって内側層16の上に別のパラジウムめっき膜(外側層18)を形成した。その後、外側層18が形成された導体の水洗を行った。
<置換金めっき工程>
実施例1と同様にして、置換金めっき工程を行って、パラジウムを含む内側層16及び外側層18からなる第1の層12と、金を含む第2の層14とが積層された被覆体を有する導体を得た。これを実施例9の信号伝達部とした。
(実施例10)
<エッチング工程及び還元パラジウムめっき工程>
実施例1と同様にして、エッチングを施した導体を得た。表9の還元反応液に、導体を1分間浸漬して、還元反応によって、導体の上にパラジウムめっき膜(内側層16)を形成した。導体を表9の還元反応液に浸漬させた状態で、当該還元反応液に亜リン酸水素ナトリウム水溶液(濃度:30質量%)を7分間かけて滴下した。これによって、還元反応液中の亜リン酸水素ナトリウム濃度が0から14g/Lに連続的に上昇した。亜リン酸水素ナトリウム水溶液の滴下が終了した後、導体を継続して還元反応液に2分間浸漬した。これによって、内側層16の上に別のパラジウムめっき膜(外側層18)を形成した。その後、外側層18が形成された導体の水洗を行った。
<置換金めっき工程>
実施例1と同様にして、置換金めっき工程を行って、パラジウムを含む内側層16及び外側層18からなる第1の層12と、金を含む第2の層14とが積層された被覆体を有する導体を得た。これを実施例10の信号伝達部とした。
(実施例11)
<エッチング工程及び活性化工程>
実施例1と同様にして、エッチングを施した導体を得た。この導体を、市販の活性化剤(上村工業株式会社製、商品名:AT−450、温度:30℃)に、1分間浸漬して活性化処理を行った。その後、導体の水洗を行った。
<ニッケルめっき工程>
表10に示す組成を有する還元反応液(温度:45℃、pH:4.5)を調製した。活性化処理を施した導体を、表10の還元反応液に30分間浸漬し、還元反応によって導体の上にニッケルめっき膜(下地層30)を形成した。その後、下地層30が形成された導体の水洗を行った。
Figure 2012025979
<還元パラジウムめっき工程>
表11に示す組成を有する還元反応液(温度:60℃、pH:5.5)を調製した。下地層30が形成された導体を、表11の還元反応液に1分間浸漬し、還元反応によって下地層30上にパラジウムめっき膜(内側層16)を形成した。その後、内側層16を形成した導体を水洗した。
Figure 2012025979
内側層16が形成された導体を、表5の還元反応液に5分間浸漬し、還元反応によって内側層16の上に別のパラジウムめっき膜(外側層18)を形成した。その後、外側層18が形成された導体の水洗を行った。
<置換金めっき工程>
実施例1と同様にして、置換金めっき工程を行って、銅箔側からニッケルを含む下地層30、パラジウムを含む内側層16及び外側層18からなる第1の層12と、金を含む第2の層14とが積層された被覆体を有する導体を得た。これを実施例11の信号伝達部とした。
(実施例12)
還元パラジウムめっき工程において、内側層16が形成された導体を表5の還元反応液に浸漬したことに変えて、該導体を表8の還元反応液に20分間浸漬したこと以外は、実施例11と同様にして、銅箔側からニッケルを含む下地層30と、パラジウムを含む内側層16及び外側層18からなる第1の層12と、金を含む第2の層14とが積層された被覆体を有する導体を得た。これを実施例12の信号伝達部とした。
(比較例1)
実施例11と同様にして、エッチング工程、及び活性化工程を行った。そして、ニッケルめっき工程において、表10に示す還元反応液に導体を40分間浸漬し、還元反応によって導体の上にニッケルめっき膜(下地層30)を形成した。このようにして、ニッケルを含む下地層30からなる被覆体を有する導体を得た。これを比較例1の信号伝達部とした。
(比較例2)
比較例1と同様にして、導体の上にニッケルめっき膜(下地層30)を形成した。その後、下地層30を形成した導体を水洗し、実施例1と同様の置換金めっき工程を行って、下地層30の上に金めっき膜(第2の層14)を形成した。このようにして、ニッケルを含む下地層30と、金を含む第2の層14とが積層された被覆体を有する導体を得た。これを比較例2の信号伝達部とした。
(比較例3)
比較例2と同様にして、ニッケルめっき膜からなる下地層30と、金めっき膜からなる層とが積層された被覆体を有する導体を得た。表12に示す組成を有する還元反応液(温度:90℃、pH:7.5)を調製した。下地層30及び第2の層が形成された導体を、表12の還元反応液に10分間浸漬し、還元反応によって金めっき膜からなる別の層を形成した。このようにして、銅箔側から、ニッケルを含む下地層30と、金を含む2つの層からなる第2の層とが順次積層された被覆体を有する導体を得た。これを比較例3の信号伝達部とした。
Figure 2012025979
(比較例4)
表12の還元反応液に浸漬する時間を10分間から20分間に変更したこと以外は、比較例3と同様にして、ニッケルを含む下地層30と、金を含む2つの層からなる第2の層とが順次積層された被覆体を有する導体を得た。これを比較例4の信号伝達部とした。
(比較例5)
実施例1と同様にして、エッチングを施した導体を得た。表9の還元反応液に、導体を10分間浸漬して、還元反応によって、導体の上にパラジウムめっき膜(内側層16)を形成した。その後、内側層16が形成された導体の水洗を行った。
実施例1と同様にして、置換金めっき工程を行って、パラジウムを含む内側層16からなる第1の層と、金を含む第2の層14とが積層された被覆体を有する導体を得た。これを比較例5の信号伝達部とした。
(比較例6)
実施例1と同様にして、エッチングを施した導体を得た。表3の還元反応液に、導体を5分間浸漬した。浸漬後、還元反応液から導体を取り出して導体表面を観察したところ、導体表面にはパラジウムめっきが斑状に形成されていた。このように、導体表面には銅箔が露出しており、パラジウムを含む層を形成することができなかった。
(比較例7)
実施例1と同様にして、エッチングを施した導体を得た。表5の還元反応液に、導体を5分間浸漬した。浸漬後、還元反応液から導体を取り出して導体表面を観察したところ、導体表面にはパラジウムめっきが斑状に形成されていた。このように、導体表面には銅箔が露出しており、パラジウムを含む層を形成することができなかった。
(比較例8)
実施例1と同様にして、エッチングを施した導体を得た。表6の還元反応液に、導体を10分間浸漬した。浸漬後、還元反応液から導体を取り出して導体表面を観察したところ、導体表面にはパラジウムめっきが斑状に形成されていた。このように、導体表面には銅箔が露出しており、パラジウムを含む層を形成することができなかった。
(比較例9)
実施例1と同様にして、エッチングを施した導体を得た。表7の還元反応液に、導体を15分間浸漬した。浸漬後、還元反応液から導体を取り出して導体表面を観察したところ、導体表面にはパラジウムめっきが斑状に形成されていた。このように、導体表面には銅箔が露出しており、パラジウムを含む層を形成することができなかった。
[信号伝達部の評価]
各実施例及び各比較例で得られた信号伝達部を、第1の層12と第2の層14の積層方向に沿って切断して、切断面を透過型電子顕微鏡(TEM)で観察し、第1の層12及び第2の層14のそれぞれの厚みを求めた。また、同じ切断面において、エネルギー分散型X線分光法(EDS)による分析を行い、第1の層における内側層16及び外側層18のリン濃度を測定した。これらの結果を表13に纏めて示す。
JIS C 5402−11−14に準拠して、以下の手順で単一ガス流腐食試験を行い、各実施例及び各比較例で得られた信号伝達部の耐食性を評価した。まず、得られた信号伝達部を、SOガスを体積基準で10ppm含む汚染ガス雰囲気(温度:30℃、相対湿度:75%)に曝露した。曝露期間は4日間とした。曝露後の被覆体の表面を光学顕微鏡(倍率:50倍)で観察し、視野(縦×横=6.0mm×4.5mm)中に検出された孔食の数をカウントした。その結果を耐食性の評価結果として表13に示す。
Figure 2012025979
実施例10の信号伝達部における第1の層の外側層18のリン濃度は、導体20側から第2の層14側に向けて、連続的に増加していた。表13に示す実施例10の外側層18のリン濃度は、第2の層14側における外側層18のリン濃度である。
表13中、被覆体コストは、第1の層(パラジウムめっき膜)の厚みが0.2μm以下、且つ第2の層(金めっき膜)の厚みが0.1μm以下のものを「A」、第1の層の厚みが0.2μmを超え0.6μm以下、且つ第2の層の厚みが0.1μmを超え0.4μm以下のものを「B」、第2の層の厚みが0.4μmを超えるものを「C」と評価した。
実施例1〜12における被覆体は、第1の層の厚みが0.1〜0.4μm、第2の層の厚みが0.05μmであることから、比較的薄い厚みを有していた。実施例1〜12における被覆体は、このように比較的厚みが小さいにもかかわらず、十分に優れた耐食性を有することが確認された。
本発明によれば、耐食性に十分に優れ、低コストで形成可能な被覆体を提供することができる。また、当該被覆体を備えることによって、製造コストが低く且つ耐食性に十分に優れた信号伝達部を有する電子部品を提供することができる。
10,11…被覆体、12…第1の層、14…第2の層、16…内側層、18…外側層、20…導体、30…下地層、31…第1の領域、32…第2の領域、100,200…信号伝達部。

Claims (7)

  1. 導体の上に設けられる被覆体であって、
    前記導体側からパラジウムを含む第1の層と、金を含む第2の層と、を備え、
    前記第1の層は第1の領域と、前記第1の領域よりも前記第2の層側に配置された第2の領域と、を有し、
    前記第2の領域は、前記第1の領域よりもリン濃度が高い被覆体。
  2. 前記第1の層は、前記導体側から前記第1の領域を含む内側層と、前記第2の領域を含む外側層と、を有する、請求項1に記載の被覆体。
  3. 前記第1の領域及び前記第2の領域の少なくとも一方は、前記導体に近接するにつれてリン濃度が低下する、請求項1又は2に記載の被覆体。
  4. 前記第1の領域におけるリン濃度が0.01質量%以下であり、前記第2の領域におけるリン濃度が0.01質量%を超え且つ7質量%以下である、請求項1〜3のいずれか一項に記載の被覆体。
  5. 前記第1の層の厚みが0.1〜0.4μmである、請求項1〜4のいずれか一項に記載の被覆体。
  6. 前記導体と前記第1の層との間にニッケルを含む下地層を備える、請求項1〜5のいずれか一項に記載の被覆体。
  7. 請求項1〜6のいずれか一項に記載の被覆体と、該被覆体で被覆された前記導体と、を有する信号伝達部を備える電子部品。
JP2010163128A 2010-07-20 2010-07-20 被覆体及び電子部品 Active JP5552934B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010163128A JP5552934B2 (ja) 2010-07-20 2010-07-20 被覆体及び電子部品
EP11169812.2A EP2410078B1 (en) 2010-07-20 2011-06-14 Coating and electronic component
US13/162,198 US20120018191A1 (en) 2010-07-20 2011-06-16 Coating and electronic component
US15/415,493 US10392704B2 (en) 2010-07-20 2017-01-25 Coating electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010163128A JP5552934B2 (ja) 2010-07-20 2010-07-20 被覆体及び電子部品

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014080033A Division JP5720827B2 (ja) 2014-04-09 2014-04-09 被覆体及び電子部品

Publications (2)

Publication Number Publication Date
JP2012025979A true JP2012025979A (ja) 2012-02-09
JP5552934B2 JP5552934B2 (ja) 2014-07-16

Family

ID=44359480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010163128A Active JP5552934B2 (ja) 2010-07-20 2010-07-20 被覆体及び電子部品

Country Status (3)

Country Link
US (2) US20120018191A1 (ja)
EP (1) EP2410078B1 (ja)
JP (1) JP5552934B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102605359A (zh) * 2011-01-25 2012-07-25 台湾上村股份有限公司 化学钯金镀膜结构及其制作方法、铜线或钯铜线接合的钯金镀膜封装结构及其封装工艺
JP5983336B2 (ja) * 2011-11-17 2016-08-31 Tdk株式会社 被覆体及び電子部品
US9748868B2 (en) * 2014-03-18 2017-08-29 Fondazione Istituto Italiano Di Tecnologia Triboelectric composite for mechanical energy harvesting and sensing
CN106414664B (zh) * 2014-05-20 2019-09-13 阿尔法金属公司 用于太阳能电池和半导体制作的可喷射的油墨
US11380585B2 (en) * 2015-04-20 2022-07-05 Mitsubishi Electric Corporation Semiconductor device manufacturing method
US11830672B2 (en) 2016-11-23 2023-11-28 KYOCERA AVX Components Corporation Ultracapacitor for use in a solder reflow process
US11264641B2 (en) 2018-01-10 2022-03-01 Samsung Electronics Co., Ltd. All-solid secondary battery, multilayered all-solid secondary battery, and method of manufacturing all-solid secondary battery
EP3960898A1 (en) * 2020-08-31 2022-03-02 Atotech Deutschland GmbH & Co. KG Compostion for depositing a palladium coating on a substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008291348A (ja) * 2007-04-27 2008-12-04 Hitachi Chem Co Ltd 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP4351736B2 (ja) * 2008-02-04 2009-10-28 積水化学工業株式会社 メッキ構造体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3301371B2 (ja) * 1997-05-27 2002-07-15 信越半導体株式会社 化合物半導体エピタキシャルウェーハの製造方法
EP2273544A3 (en) * 2001-12-14 2011-10-26 STMicroelectronics S.r.l. Semiconductor electronic device and method of manufacturing thereof
KR100688833B1 (ko) * 2005-10-25 2007-03-02 삼성전기주식회사 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
EP2073261B1 (en) * 2006-09-26 2012-06-27 Hitachi Metals, Ltd. Ceramic substrate component and electronic component using the same
JP5214179B2 (ja) * 2007-06-12 2013-06-19 株式会社トクヤマ メタライズド基板およびその製造方法
JP5585080B2 (ja) * 2007-12-04 2014-09-10 日立金属株式会社 電極構造及びその製造方法、回路基板、半導体モジュール
JP2010037603A (ja) 2008-08-05 2010-02-18 Sumitomo Metal Mining Co Ltd 接続端子部およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008291348A (ja) * 2007-04-27 2008-12-04 Hitachi Chem Co Ltd 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP4351736B2 (ja) * 2008-02-04 2009-10-28 積水化学工業株式会社 メッキ構造体

Also Published As

Publication number Publication date
EP2410078A1 (en) 2012-01-25
JP5552934B2 (ja) 2014-07-16
US20120018191A1 (en) 2012-01-26
US10392704B2 (en) 2019-08-27
EP2410078B1 (en) 2018-01-17
US20170130337A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
JP5552934B2 (ja) 被覆体及び電子部品
JP6495172B2 (ja) 金属めっき被覆ステンレス材、および金属めっき被覆ステンレス材の製造方法
TWI436884B (zh) Metal layer accumulating an imide substrate and a method for producing the same
JP5983336B2 (ja) 被覆体及び電子部品
JP2009117542A (ja) 回路基板及びその製造方法
JP2005109306A (ja) 電子部品パッケージおよびその製造方法
US8976076B2 (en) High-frequency transmission line, antenna, and electronic circuit board
US8545992B2 (en) Aluminum article
JP6220393B2 (ja) 金めっき被覆ステンレス材、および金めっき被覆ステンレス材の製造方法
EP3489385B1 (en) Electroless palladium/gold plating process
CN1318644C (zh) 电子设备的层叠结构和无电镀金方法
JP5720827B2 (ja) 被覆体及び電子部品
JP6020070B2 (ja) 被覆体及び電子部品
US10087528B2 (en) Palladium plate coated material and method of producing palladium plate coated material
JP6754152B1 (ja) めっき積層体
US20230069914A1 (en) Plating stack
Park et al. Development of Cost-Effective Ni-Less Surface Finishing Process for High-Speed PCBs
JP2004332036A (ja) 無電解めっき方法
CN110537393B (zh) 导电性基板、导电性基板的制造方法
JP2017118068A (ja) 配線基板及び配線基板の製造方法
WO2013172155A1 (ja) 金属皮膜およびこの金属皮膜を備えた電子部品
JP2002285380A (ja) セラミック電子部品およびその電極形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R150 Certificate of patent or registration of utility model

Ref document number: 5552934

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250