JP2012022036A - 露光用マスクおよび半導体装置の製造方法 - Google Patents

露光用マスクおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP2012022036A
JP2012022036A JP2010157789A JP2010157789A JP2012022036A JP 2012022036 A JP2012022036 A JP 2012022036A JP 2010157789 A JP2010157789 A JP 2010157789A JP 2010157789 A JP2010157789 A JP 2010157789A JP 2012022036 A JP2012022036 A JP 2012022036A
Authority
JP
Japan
Prior art keywords
pattern
exposure
region
light
exposure mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010157789A
Other languages
English (en)
Inventor
Kenji Kawano
健二 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010157789A priority Critical patent/JP2012022036A/ja
Priority to US13/177,890 priority patent/US20120009510A1/en
Priority to KR1020110069071A priority patent/KR20120007978A/ko
Publication of JP2012022036A publication Critical patent/JP2012022036A/ja
Priority to US13/951,072 priority patent/US20130309869A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】フレアによる影響を低減する。
【解決手段】本実施形態の露光用マスクは、露光装置により、感光性樹脂膜がパターン化されることのない第１の領域と所望の形状のパターン群が形成される第２の領域とを有する感光性樹脂膜パターンを転写形成する際に使用するものである。前記露光用マスクは、透明基板と、この透明基板上に設けられ光を遮断する機能または光を一部透過させる機能を有する遮光膜とから構成される。前記露光用マスクにおける前記第１の領域に対応する領域に亘って、前記露光装置の露光条件に対して非解像のピッチの前記遮光膜による繰り返しパターンが形成されている。
【選択図】図２

Description

本発明の実施形態は、露光用マスクおよび半導体装置の製造方法に関する。
半導体素子の微細化に伴い、光リソグラフィ工程では高い解像性が求められている。この要求に対し、露光装置の投影レンズのＮＡ（開口数）を大きくする対策や、使用する露光光の短波長化が実行されてきた。さらに最近では、リソグラフィの解像限界以下の微細パターンを形成する技術として、側壁加工プロセスが実用化されている。この側壁加工プロセスによれば、リソグラフィで形成したパターンのピッチの１／２のピッチのパターンを形成することができる。
上記側壁加工プロセスは微細パターン形成には非常に有効な手法であるが、その特性上、側壁パターンしか形成できない。このため、多種多様のパターンバリエーションに対応するためには、リソグラフィ工程及びパターン転写工程を別途追加する場合がある。例えばメモリー装置を製造する場合、微細パターンで構成されるメモリセル領域は、側壁加工プロセスで対応可能である。これに対して、メモリセル領域への書き込み及び読み込みなどの動作を制御する周辺回路領域等には、多種多様のパターンバリエーションが存在する。このため、同層パターンであっても、側壁加工プロセスで対応できるパターン群（メモリセル領域など）と、対応できないパターン群（周辺回路領域など）とに、リソグラフィー工程ならびにパターン転写工程を分けることがある。
このようなリソグラフィ工程の一例は、メモリセル領域にはレジストを残さず、且つ、周辺回路領域等のパターンを形成するのに対応したリソグラフィ工程となる。このリソグラフィ工程で使用する露光用マスクには、大規模なレジスト抜き領域（メモリセル領域に相当する領域）と周辺回路領域パターンとが共存するように設けられている。
上記構成の露光用マスクを用いたリソグラフィ工程では、大規模なレジスト抜き領域を透過した光が露光装置のフレア（光の所定領域外への染み出し）となり、このフレアにより、共存する周辺回路領域パターンの光学像特性に悪い影響を与えるおそれがあった。具体的には、フレア量がウエハ中央部と異なるウエハ最外周部のショットにおいて、他のショットよりもレジスト寸法が大きくなるという問題点が発生していた。また、光学像のコントラストが劣化するため、共存する周辺回路領域パターンのプロセスウィンドウが小さくなるという問題点も発生していた。
特開２００５−１６４８７９号公報
そこで、フレアによる影響を低減できる露光用マスクおよび半導体装置の製造方法を提供する。
本実施形態の露光用マスクは、露光装置により、感光性樹脂膜がパターン化されることのない第１の領域と所望の形状のパターン群が形成される第２の領域とを有する感光性樹脂膜パターンを転写形成する際に使用するものである。前記露光用マスクは、透明基板と、この透明基板上に設けられ光を遮断する機能または光を一部透過させる機能を有する遮光膜とから構成される。前記露光用マスクにおける前記第１の領域に対応する領域に亘って、前記露光装置の露光条件に対して非解像のピッチの前記遮光膜による繰り返しパターンが形成されている。
本実施形態の半導体装置の製造方法は、感光性樹脂膜を被加工基板上に塗布する工程と、露光装置により露光用マスクに形成されたパターンを前記感光性樹脂膜上に転写する工程と、現像処理によって選択的に前記感光性樹脂膜を除去して、感光性樹脂膜パターンを形成する工程とを備えた方法である。前記感光性樹脂膜パターンが、感光性樹脂膜がパターン化されることのない第１の領域と、所望の形状のパターン群が形成された第２の領域とを有する。前記露光用マスクは、透明基板と、この透明基板上に設けられ光を遮断する機能または光を一部透過させる機能を有する遮光膜とから構成される。前記露光用マスクにおける前記第１の領域に対応する領域に亘って、前記露光装置の露光条件に対して非解像のピッチの前記遮光膜による繰り返しパターンが形成されている。
第１実施形態のレジスト膜の平面図 露光用マスクの縦断面図 レジスト残膜厚と露光量との関係を示す特性図
以下、複数の実施形態について、図面を参照して説明する。尚、各実施形態において、実質的に同一の構成部位には同一の符号を付し、説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
（第１実施形態）
第１実施形態を図１ないし図３を参照して説明する。図１は、本実施形態の被加工基板（以下ウエハと称す）上に塗布したポジ型のレジスト膜（感光性樹脂膜）１のパターニングされた状態のものを模式的に示した平面図である。レジスト膜１には、例えば矩形状の開口からなるレジスト抜き領域（第１の領域）２と、このレジスト抜き領域２に隣接するように設けられた例えば矩形状のレジストパターン形成領域（第２の領域）３とが設けられている。
レジスト抜き領域２は、例えばメモリセル領域に相当する領域としてレジスト膜が全面的に抜かれた（レジスト膜がパターン化されることのない）領域である。レジストパターン形成領域３は、例えば周辺回路領域の種々のパターン（所望の形状のパターン群）が形成された領域である。尚、ポジ型のレジスト膜１は、現像後に光が照射された部分が、現像液に溶解して無くなり、未露光部が現像後に残存する特性を有するレジストである。
図２は、図１に示す形態のパターンを転写するための露光用マスク４の断面図（図１中のＡ−Ａ線に沿う方向の断面に対応する断面図）である。また、本実施形態で使用する露光装置（図示しない）は、例えばＡｒＦエキシマレーザ（波長は１９３ｎｍ）を光源とする露光装置であり、露光用マスク４の転写倍率は例えば１／４である。
露光用マスク４は、図２に示すように、ガラス等からなる透明基板５と、パターニングされた遮光膜６とから構成されている。遮光膜６は、光透過率が例えば６％程度の半透明膜で構成されている。遮光膜６には、レジスト膜１の大規模なレジスト抜き領域２に対応する例えば矩形状の第１のパターニング領域７と、この第１のパターニング領域７に隣接するように設けられた領域であってレジスト膜１のレジストパターン形成領域３に対応する例えば矩形状の第２のパターニング領域８とが形成されている。
第１のパターニング領域７の全面に亘って、例えば２８０ｎｍピッチのラインアンドスペースパターンが形成されている。この２８０ｎｍピッチのラインアンドスペースパターンにおいて、ラインの幅寸法ｄ１とスペースの幅寸法ｄ２の比率は、例えば１：１となっている。また、第２のパターニング領域８には、例えば６００ｎｍピッチのラインアンドスペースパターンを含むパターン群が形成されている。
上記構成の露光用マスク４を用いて前記露光装置によってウエハ上に露光した場合、第１のパターニング領域７の２８０ｎｍピッチのラインアンドスペースパターンは、ウエハ上では、ピッチが１／４に縮小されるため、７０ｎｍピッチのラインアンドスペースパターンに相当する。この７０ｎｍピッチのラインアンドスペースパターンのパターンサイズは、ＡｒＦエキシマレーザ（波長λが１９３ｎｍ）を光源とする露光装置では、解像限界を超えている。このため、マスクパターンにおける１次以上の回折光は、露光装置の投影レンズの瞳に入らず、０次回折光（直進光）のみがウエハに到達する。１次以上の回折光がウエハに到達しないため、レジスト抜き領域２の全領域では、結像せず（解像せず）にフラット露光となる。この構成の場合、第１のパターニング領域７の２８０ｎｍピッチのラインアンドスペースパターンは、露光装置の露光条件に対して非解像のピッチの繰り返しパターンからなる光量調節用パターンを構成している。
ここで、ウエハに到達する０次回折光の強度は、露光用マスク４の第１のパターニング領域７における遮光膜６の占める割合で制御することができる。即ち、上記第１のパターニング領域７は、光の透過率を制御できるフィルタと同じ機能を有する。本実施形態の場合、上記第１のパターニング領域７のラインの幅寸法ｄ１とスペースの幅寸法ｄ２の比率が１：１であると共に、遮光膜６の光の透過率が６％であるから、露光用マスク４に入射された光強度の約１／２がウエハに到達する。
一方、露光用マスク４の第２のパターニング領域８の６００ｎｍピッチのラインアンドスペースパターンを含むパターン群は、ウエハ上においては、ピッチが１／４に縮小されるため、１５０ｎｍピッチのラインアンドスペースパターンを含むパターン群が形成される。
ところで、従来技術の露光用マスクにおいては、レジスト抜き領域２に対応する第１のパターニング領域には、本実施形態とは異なり遮光膜が形成されていないため、露光用マスク４に入射された光の全てが上記第１のパターニング領域を透過して、ウエハに到達していた。尚、従来技術の露光用マスクにおいても、レジストパターン形成領域３に対応する第２のパターニング領域には、本実施形態とほぼ同様なパターン群の遮光膜が形成されている。
ここで、露光装置には、フレアと呼ばれる照射光が所定領域外に染み出す現象がある。上記従来技術の露光用マスクのように、第２のパターニング領域の近傍に、第１のパターニング領域のような露光量の全てが透過する大規模な光照射領域が存在すると、フレアによって第１のパターニング領域の外に光が染み出す現象が発生することがある。このような現象が発生すると、第２のパターニング領域（レジストパターン形成領域）の光学像特性に悪影響を及ぼすことが知られている。具体的には、レジストのライン寸法の細りや、露光量及びフォーカス変動に対してパターン寸法が変動しやすくなる現象（即ち、マージンの劣化）などが発生する。
すなわち、上記悪影響を低減するには、フレア量を小さくするように構成すれば良い。ここで、レジスト抜き領域２の露光量が小さいほど、実効的なフレア量を抑制可能となることがわかっている。
これに対して、本実施形態によれば、第１のパターニング領域７に２８０ｎｍピッチのラインアンドスペースパターンを形成したので、レジスト抜き領域２の露光量をほぼ１／２程度の露光量とすることができるから、フレアによる影響をほぼ半減させることができた。具体的には、例えば１５０ｎｍラインアンドスペースパターンのウエハ面内の寸法ばらつきが、従来構成の露光用マスクを使用した場合、レンジ（即ち、最大寸法と最小寸法の差）で１９ｎｍ程度あった。これに対して、本実施形態の露光用マスク４を使用した場合、レンジで９ｎｍ程度にまで低減することができた。また、第１のパターニング領域７において、第２のパターニング領域８におけるパターン群と同じ遮光膜６により所定のピッチのラインアンドスペースパターンを形成するようにしたので、従来構成のものと比較してさほど工程数の増加を招くことなく、光量調整用パターンを有する露光用マスク４を製造することができた。
上記した構成の本実施形態においては、露光用マスク４における前記レジスト抜き領域２に対応する第１のパターニング領域７の全面に亘って、２８０ｎｍピッチのラインアンドスペースパターン（非解像のピッチの繰り返しパターンからなる光量調節用パターン）を形成した。そして、本実施形態によれば、上記ラインアンドスペースパターンのラインの幅寸法ｄ１とスペースの幅寸法ｄ２の割合を制御することにより、第１のパターニング領域７（大規模なレジスト抜き領域２）を透過する光量を小さくするように制御したので、実効的なフレア量を低減することができる。これにより、本実施形態によれば、前記光学像特性に与える悪影響を抑制することができ、高精度のパターン寸法制御が可能となり、半導体製品の歩留りを大幅に改善することが可能となる。また、本実施形態によれば、フレア量を低減できるから、露光装置のメンテナンス回数を少なくすることができて、露光装置の稼働率の低下を防止できる。
（その他の実施形態）
以上説明した複数の実施形態に加えて以下のような構成を採用しても良い。
上記実施形態では、レジスト膜１をポジ型レジストで構成したが、これに限定されるものではなく、例えばネガ型レジストで構成しても良く、この場合、レジスト膜における第１の領域はレジスト膜が全面的に残存する領域となる。
また、上記実施形態では、露光用マスク４の第１のパターニング領域７を構成する非解像パターン（露光装置の露光条件に対して非解像のピッチの繰り返しパターン）として、２８０ｎｍピッチのラインアンドスペースパターンを用いたが、これに限定されることはなく、次の条件を満たすピッチのラインアンドスペースパターンを用いても良い。即ち、露光条件として、露光波長をλ、ウエハ側開口数をＮＡ、照明のコヒーレンスファクタをσ、転写倍率をＭとすると共に、ラインアンドスペースパターンのピッチをＰとしたとき、次の式を満たすようにピッチＰを設定すれば良い。
Ｐ／Ｍ≦（λ／（１＋σ））ＮＡ
更に、ピッチＰとしては、上記式を満たすと共に、できるだけ大きい値となるように設定すると、露光用マスク４の製造が容易になる。尚、上記実施形態において使用した露光装置のウエハ側開口数ＮＡは０．８５であり、照明のコヒーレンスファクタσは０．９である。
また、上記実施形態では、露光用マスク４の第１のパターニング領域７を構成するラインアンドスペースパターンのラインの幅寸法ｄ１とスペースの幅寸法ｄ２の比率を１：１としたが、これに限定されることはない。例えば、露光量に対するレジストの現像後の残膜特性が、図３に示すような特性であるとしたときに、露光量が最小露光量Ｂを越えると共に、できるだけフレア量が小さくなるように、上記ｄ１とｄ２の比率を設定することが好ましい。
更に、上記実施形態では、露光装置の露光条件に対して非解像ピッチの繰り返しパターンを、ラインアンドスペースパターンで構成したが、これに代えて、ドットパターンで構成しても良い。このドットパターンで構成した場合も、ドットパターンのピッチが前記した式を満たすように設定すれば良い。また、ドットの面積とドット以外の部分の面積との比率を調節することにより、露光量を調節すれば良い。
また、上記実施形態では、露光用マスク４を透明基板５と透過率が６％の半透明膜からなる遮光膜６とで構成したが、これに限定されるものではなく、６％以外の数値の透過率の半透明膜からなる遮光膜を用いても良いし、また、透過率が０％の遮光膜を用いても良い。
以上のように、本実施形態の露光用マスク４によると、パターニングされたレジスト膜１における第１の領域２に対応する領域７に亘って、露光装置の露光条件に対して非解像ピッチの繰り返しパターンからなる光量調節用パターンを形成したので、フレアによる影響を低減できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
図面中、１はレジスト膜（感光性樹脂膜）、２はレジスト抜き領域（第１の領域）、３はレジストパターン形成領域（第２の領域）、４は露光用マスク、５は透明基板、６は遮光膜、７は第１のパターニング領域、８は第２のパターニング領域である。

Claims (5)

  1. 露光装置により、感光性樹脂膜がパターン化されることのない第１の領域と所望の形状のパターン群が形成される第２の領域とを有する感光性樹脂膜パターンを転写形成する際に使用する露光用マスクであって、
    前記露光用マスクは、透明基板と、この透明基板上に設けられ光を遮断する機能または光を一部透過させる機能を有する遮光膜とから構成され、
    前記露光用マスクにおける前記第１の領域に対応する領域に亘って、前記露光装置の露光条件に対して非解像のピッチの前記遮光膜による繰り返しパターンが形成されていることを特徴とする露光用マスク。
  2. 前記露光条件として、露光波長をλ、ウエハ側開口数をＮＡ、照明のコヒーレンスファクタをσ、転写倍率をＭとすると共に、前記繰り返しパターンのピッチをＰとしたときに、次の式
    Ｐ／Ｍ≦（λ／（１＋σ））ＮＡ
    を満たすように前記ピッチＰが設定されていることを特徴とする請求項１記載の露光用マスク。
  3. 前記繰り返しパターンは、ラインアンドスペースパターンであることを特徴とする請求項２記載の露光用マスク。
  4. 感光性樹脂膜を被加工基板上に塗布する工程と、
    露光装置により露光用マスクに形成されたパターンを前記感光性樹脂膜上に転写する工程と、
    現像処理によって選択的に前記感光性樹脂膜を除去して、感光性樹脂膜パターンを形成する工程とを備えた半導体装置の製造方法であって、
    前記感光性樹脂膜パターンが、感光性樹脂膜がパターン化されることのない第１の領域と、所望の形状のパターン群が形成された第２の領域とを有し、
    前記露光用マスクは、透明基板と、この透明基板上に設けられ光を遮断する機能または光を一部透過させる機能を有する遮光膜とから構成され、
    前記露光用マスクにおける前記第１の領域に対応する領域に亘って、前記露光装置の露光条件に対して非解像のピッチの前記遮光膜による繰り返しパターンが形成されていることを特徴とする半導体装置の製造方法。
  5. 前記繰り返しパターンは、ラインアンドスペースパターンであり、
    ラインの幅寸法とスペースの幅寸法の比率を制御することにより、前記第１の領域に対応する領域を透過する光量を調節することを特徴とする請求項４記載の半導体装置の製造方法。
JP2010157789A 2010-07-12 2010-07-12 露光用マスクおよび半導体装置の製造方法 Pending JP2012022036A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010157789A JP2012022036A (ja) 2010-07-12 2010-07-12 露光用マスクおよび半導体装置の製造方法
US13/177,890 US20120009510A1 (en) 2010-07-12 2011-07-07 Lithography mask and method of manufacturing semiconductor device
KR1020110069071A KR20120007978A (ko) 2010-07-12 2011-07-12 리소그래피 마스크 및 반도체 디바이스의 제조 방법
US13/951,072 US20130309869A1 (en) 2010-07-12 2013-07-25 Lithography mask and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010157789A JP2012022036A (ja) 2010-07-12 2010-07-12 露光用マスクおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012022036A true JP2012022036A (ja) 2012-02-02

Family

ID=45438833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010157789A Pending JP2012022036A (ja) 2010-07-12 2010-07-12 露光用マスクおよび半導体装置の製造方法

Country Status (3)

Country Link
US (2) US20120009510A1 (ja)
JP (1) JP2012022036A (ja)
KR (1) KR20120007978A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9417517B2 (en) 2013-06-27 2016-08-16 Micron Technology, Inc. Photomask having a blind region including periodical clear portions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000310850A (ja) * 1999-02-22 2000-11-07 Toshiba Corp 露光量モニタマスク、露光量調整方法及び半導体装置の製造方法
JP2001092105A (ja) * 1999-09-17 2001-04-06 Toshiba Corp 露光用マスク、露光装置、及び半導体装置の製造方法
JP2009237339A (ja) * 2008-03-27 2009-10-15 Toshiba Corp フォトマスク及びそのフォトマスクを用いた半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005217B2 (en) * 2003-04-04 2006-02-28 Lsi Logic Corporation Chromeless phase shift mask
US7759023B2 (en) * 2006-12-29 2010-07-20 Sandisk 3D Llc Hybrid mask and method of making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000310850A (ja) * 1999-02-22 2000-11-07 Toshiba Corp 露光量モニタマスク、露光量調整方法及び半導体装置の製造方法
JP2001092105A (ja) * 1999-09-17 2001-04-06 Toshiba Corp 露光用マスク、露光装置、及び半導体装置の製造方法
JP2009237339A (ja) * 2008-03-27 2009-10-15 Toshiba Corp フォトマスク及びそのフォトマスクを用いた半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9417517B2 (en) 2013-06-27 2016-08-16 Micron Technology, Inc. Photomask having a blind region including periodical clear portions

Also Published As

Publication number Publication date
US20130309869A1 (en) 2013-11-21
KR20120007978A (ko) 2012-01-25
US20120009510A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
KR100714480B1 (ko) 포토마스크의 테스트 패턴 이미지로부터 인쇄된 테스트피쳐들을 이용하는 포토리소그래피 공정에 있어서 초점변화를 측정하는 시스템 및 방법
KR101544274B1 (ko) 표시 장치 제조용 포토마스크 및 패턴 전사 방법
JP2009512186A (ja) 分離されたアシストフィーチャを用いたプロセスマージンの向上
JP2003177511A (ja) 位相エッジをサブ解像度アシスト・フィーチャとして用いる光近接効果補正方法
TW201604658A (zh) 減輕缺陷可印刷性之方法以及用於極紫外線微影製程的方法
US11073755B2 (en) Mask with multilayer structure and manufacturing method by using the same
JP3987246B2 (ja) 露光用マスク及び半導体装置の製造方法
JP2004296648A (ja) フォトマスク、フレア測定機構、フレア測定方法、及び、露光方法
TWI459442B (zh) 成像裝置及其形成方法及形成半導體裝置結構之方法
JP2002351051A (ja) サブ分解能アシストフューチャとしてグレーバーを使用する光近接補正方法
US20070264585A1 (en) Photomask having half-tone phase shift portion
JP2004062088A (ja) フォトマスク、その設計方法及びそれを用いた半導体装置の製造方法
JP2012022036A (ja) 露光用マスクおよび半導体装置の製造方法
JP2923905B2 (ja) フォトマスク
JPH10275769A (ja) 露光方法
US20090004581A1 (en) Exposure apparatus, exposure method and optical proximity correction method
US8742546B2 (en) Semiconductor device with a plurality of dot patterns and a line pattern having a projection part
JP5068357B2 (ja) 半導体装置の製造方法、フォトマスクのパターン設計方法およびフォトマスクの製造方法
JP6813777B2 (ja) フォトマスク及び電子装置の製造方法
KR101952990B1 (ko) 평가용 마스크, 평가 방법, 노광 장치 및 물품의 제조 방법
JP5311326B2 (ja) フォトマスク、パターンの形成方法および電子デバイスの製造方法
JP2009237339A (ja) フォトマスク及びそのフォトマスクを用いた半導体装置の製造方法
JP2003322952A (ja) 高透過率型ハーフトーン位相シフトマスクおよび半導体装置の製造方法
JP2015011115A (ja) フォトマスクおよび半導体装置の製造方法
JP2013221986A (ja) ハーフトーン型位相シフトマスクおよびその製造方法並びにそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204