JP2012016110A - Drive circuit of switching element - Google Patents
Drive circuit of switching element Download PDFInfo
- Publication number
- JP2012016110A JP2012016110A JP2010148591A JP2010148591A JP2012016110A JP 2012016110 A JP2012016110 A JP 2012016110A JP 2010148591 A JP2010148591 A JP 2010148591A JP 2010148591 A JP2010148591 A JP 2010148591A JP 2012016110 A JP2012016110 A JP 2012016110A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- circuit
- terminal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 38
- 238000007599 discharging Methods 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 23
- 230000007423 decrease Effects 0.000 claims description 7
- 230000000630 rising effect Effects 0.000 abstract description 4
- 230000007704 transition Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
Abstract
Description
本発明は、電圧制御形のスイッチング素子である駆動対象スイッチング素子をオン状態とするためのオン操作用回路と前記駆動対象スイッチング素子をオフ状態とするためのオフ操作用回路とを備え、これらを操作することで前記駆動対象スイッチング素子をオン・オフ操作するスイッチング素子の駆動回路に関する。 The present invention includes an on-operation circuit for turning on a driving target switching element that is a voltage-controlled switching element, and an off-operation circuit for turning off the driving target switching element. The present invention relates to a driving circuit for a switching element that operates to turn on / off the driving target switching element.
この種の駆動回路としては、例えば下記特許文献1に見られるように、絶縁ゲートバイポーラトランジスタ(IGBT)のゲートの放電処理の後、これをオフ状態に保つため、専用のスイッチング素子を用いてゲートとエミッタとを短絡させるものも提案されている。詳しくは、駆動回路の一部を集積回路として、その入力端子の電圧に基づき同集積回路の外部に設けられた上記専用のスイッチング素子を操作することで上記短絡させる処理を行なっている。 As this type of drive circuit, for example, as shown in Patent Document 1 below, a gate is formed using a dedicated switching element in order to keep the gate of an insulated gate bipolar transistor (IGBT) after the discharge process in an off state. Also proposed is a short circuit between the emitter and the emitter. Specifically, a part of the drive circuit is an integrated circuit, and the short circuit is performed by operating the dedicated switching element provided outside the integrated circuit based on the voltage of the input terminal.
また、この種の駆動回路としては、例えば下記特許文献2に見られるように、絶縁ゲートバイポーラトランジスタ(IGBT)のオン操作に伴うゲート電圧の検出結果に基づき、ミラー期間が終了したと判断されることで、ゲート印加電圧を上昇させるものも提案されている。 Further, as this type of drive circuit, for example, as seen in Patent Document 2 below, it is determined that the mirror period has ended based on the detection result of the gate voltage associated with the ON operation of the insulated gate bipolar transistor (IGBT). Thus, there has been proposed one that increases the gate application voltage.
ところで、上記特許文献2に記載の駆動回路においても、ゲート印加電圧の検出結果を取得することが要求されるが、上記特許文献1に記載の上記短絡する処理を行なうために用いた集積回路の端子電圧は、ゲート電圧を表現するものとして不適切となる。 Incidentally, even in the drive circuit described in Patent Document 2, it is required to obtain the detection result of the gate applied voltage. However, the integrated circuit used for performing the short-circuiting process described in Patent Document 1 is required. The terminal voltage is inappropriate as a representation of the gate voltage.
本発明は、上記課題を解決するためになされたものであり、その目的は、電圧制御形のスイッチング素子がオン状態であるときとオフ状態であるときとの双方においてその導通制御端子の電圧を適切に検出して利用することのできるスイッチング素子の駆動回路を提供することにある。 The present invention has been made in order to solve the above-described problems, and the object of the present invention is to control the voltage of the conduction control terminal both when the voltage-controlled switching element is in the on state and when it is in the off state. It is an object of the present invention to provide a driving circuit for a switching element that can be appropriately detected and used.
以下、上記課題を解決するための手段、およびその作用効果について記載する。 Hereinafter, means for solving the above-described problems and the operation and effect thereof will be described.
請求項1記載の発明は、電圧制御形のスイッチング素子である駆動対象スイッチング素子をオン状態とするためのオン操作用回路と前記駆動対象スイッチング素子をオフ状態とするためのオフ操作用回路とを備え、これらを操作することで前記駆動対象スイッチング素子をオン・オフ操作するスイッチング素子の駆動回路において、前記オン操作用回路は、充電用抵抗体の設けられた充電経路を備え、前記オフ操作用回路は、前記充電用抵抗体とは別の放電用抵抗体の設けられた放電経路を備え、前記駆動対象スイッチング素子の導通制御端子は、前記充電用抵抗体および前記放電用抵抗体の接続点を介してこれらのそれぞれに接続されるものであり、前記駆動対象スイッチング素子のオン操作期間において該駆動対象スイッチング素子の導通制御端子の電圧の検出結果に基づき前記オン操作用回路の操作状態を変更する処理を行なうオン操作用変更処理手段と、前記駆動対象スイッチング素子のオフ操作期間において前記導通制御端子の電圧の検出結果に基づき前記オフ操作用回路の操作状態を変更する処理を行なうオフ操作用変更処理手段とを備え、前記オン操作用変更処理手段と前記オフ操作用変更処理手段とは、1チップ化された集積回路に内蔵されるものであり、前記充電用抵抗体と前記放電用抵抗体との双方が前記集積回路に対して外付けされており、前記オン操作用変更処理手段に入力される検出結果と前記オフ操作用変更処理手段に入力される検出結果とのそれぞれに、前記放電用抵抗体および前記集積回路の接続端子の電圧の検出結果と前記充電用抵抗体および前記集積回路の接続端子の電圧の検出結果とを割り振る割振手段を備えることを特徴とする。 According to a first aspect of the present invention, there is provided an on operation circuit for turning on a drive target switching element that is a voltage control type switching element, and an off operation circuit for turning off the drive target switching element. A switching element drive circuit for turning on and off the drive target switching element by operating them, wherein the on operation circuit includes a charging path provided with a charging resistor, and is used for the off operation. The circuit includes a discharge path provided with a discharge resistor different from the charge resistor, and a conduction control terminal of the drive target switching element is a connection point between the charge resistor and the discharge resistor. Are connected to each of these via the drive target switching element during the ON operation period of the drive target switching element. On-operation change processing means for performing processing for changing the operation state of the on-operation circuit based on the detection result of the voltage at the control terminal, and the detection result of the voltage at the conduction control terminal during the off-operation period of the drive target switching element Off-operation change processing means for performing processing for changing the operation state of the off-operation circuit based on the on-operation change processing means, and the on-operation change processing means and the off-operation change processing means are integrated on a single chip. A detection result that is built in a circuit, both the charging resistor and the discharging resistor are externally attached to the integrated circuit, and is input to the on-operation change processing means; Each of the detection results input to the off operation change processing means includes a detection result of the voltage at the connection terminal of the discharging resistor and the integrated circuit, the charging resistor, and Characterized in that it comprises the allocation means allocates the detection result of the voltage of the connection terminal of the serial IC.
オン操作期間においては、充電用抵抗体に接続される集積回路の端子電圧よりも、放電用抵抗体に接続される集積回路の端子電圧の方が、導通制御端子の電圧を高精度に表現する。一方、オフ操作期間においては、放電用抵抗体に接続される集積回路の端子電圧よりも、充電用抵抗体に接続される集積回路の端子電圧の方が、導通制御端子の電圧を高精度に表現する。上記発明では、この点に鑑み、割振手段を備えることで、電圧制御形のスイッチング素子がオン状態であるときとオフ状態であるときとの双方においてその導通制御端子の電圧を適切に検出して利用することができる。 In the ON operation period, the terminal voltage of the integrated circuit connected to the discharging resistor expresses the voltage of the conduction control terminal with higher accuracy than the terminal voltage of the integrated circuit connected to the charging resistor. . On the other hand, during the off-operation period, the terminal voltage of the integrated circuit connected to the charging resistor is more accurate than the voltage of the integrated circuit connected to the discharging resistor. Express. In the above invention, in view of this point, by providing the allocation means, the voltage of the voltage control type switching element is appropriately detected both when it is in the on state and when it is in the off state. Can be used.
請求項2記載の発明は、請求項1記載の発明において、前記オン操作用変更処理手段は、前記導通制御端子の電圧が上昇することで前記充電経路を介した前記駆動対象スイッチング素子をオン状態とするための電荷の充電速度を上昇させることを特徴とする。 According to a second aspect of the present invention, in the first aspect of the invention, the on-operation change processing means turns on the drive target switching element via the charging path when the voltage of the conduction control terminal increases. It is characterized in that the charge rate of the electric charge is increased.
請求項3記載の発明は、請求項1または2記載の発明において、前記オフ操作用回路は、前記放電経路とは別に、前記駆動対象スイッチング素子の出力端子と前記導通制御端子とを短絡させる短絡用スイッチング素子をさらに備え、前記オフ操作用変更処理手段は、前記導通制御端子の電圧の低下が検出されることに基づき前記短絡用スイッチング素子をオン操作することを特徴とする。 According to a third aspect of the present invention, in the first or second aspect of the invention, the off-operation circuit short-circuits the output terminal of the driving target switching element and the conduction control terminal separately from the discharge path. The switching element for off operation further turns on the switching element for short circuit based on detection of a decrease in the voltage of the conduction control terminal.
請求項4記載の発明は、請求項1〜3のいずれか1項に記載の発明において、前記オフ操作用変更処理手段は、前記導通制御端子の電圧の低下が検出されることに基づき前記放電経路を介した前記駆動対象スイッチング素子をオン状態とするための電荷の放電速度を上昇させることを特徴とする。 According to a fourth aspect of the present invention, in the invention according to any one of the first to third aspects, the off-operation change processing means detects the discharge based on a decrease in the voltage of the conduction control terminal. It is characterized in that the discharge rate of charges for turning on the drive target switching element via the path is increased.
請求項5記載の発明は、請求項1〜4のいずれか1項に記載の発明において、前記充電経路と前記放電経路との接続点と前記導通制御端子とは、共通の電気経路によって接続されており、前記共通の電気経路の抵抗値は、前記充電用抵抗体の抵抗値と前記放電用抵抗体の抵抗値との双方と比較して小さく設定されていることを特徴とする。 The invention according to claim 5 is the invention according to any one of claims 1 to 4, wherein a connection point between the charging path and the discharging path and the conduction control terminal are connected by a common electrical path. The resistance value of the common electrical path is set to be smaller than both the resistance value of the charging resistor and the resistance value of the discharging resistor.
集積回路の端子電圧を利用した導通制御端子の電圧の検出精度は、共通の電気経路の電圧降下が小さいほど高くなる。上記発明では、この点に鑑み、上記設定とした。 The detection accuracy of the voltage of the conduction control terminal using the terminal voltage of the integrated circuit becomes higher as the voltage drop of the common electrical path is smaller. In the said invention, it was set as the said setting in view of this point.
<第1の実施形態>
以下、本発明にかかる電力変換回路の駆動回路をハイブリッド車に適用した第1の実施形態について、図面を参照しつつ説明する。
<First Embodiment>
Hereinafter, a first embodiment in which a drive circuit of a power conversion circuit according to the present invention is applied to a hybrid vehicle will be described with reference to the drawings.
図1に、本実施形態にかかるモータジェネレータの制御システムの全体構成を示す。モータジェネレータ10は、インバータIVおよび昇圧コンバータCVを介して高電圧バッテリ12に接続されている。ここで、昇圧コンバータCVは、コンデンサ13と、コンデンサ13に並列接続された一対のパワースイッチング素子Scp,Scnと、一対のパワースイッチング素子Scp,Scnの接続点と高電圧バッテリ12の正極とを接続するリアクトルLとを備えている。そして、パワースイッチング素子Scp,Scnのオン・オフによって、高電圧バッテリ12の電圧(例えば「288V」)を所定の電圧(例えば「666V」)を上限として昇圧するものである。一方、インバータIVは、パワースイッチング素子Sup,Sunの直列接続体と、パワースイッチング素子Svp,Svnの直列接続体と、パワースイッチング素子Swp,Swnの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ10のU,V,W相にそれぞれ接続されている。これらパワースイッチング素子Sup,Sun,Svp,Svn,Swp,Swn,Scp,Scnとして、本実施形態では、絶縁ゲートバイポーラトランジスタ(IGBT)が用いられている。そして、これらにはそれぞれ、ダイオードDup,Dun,Dvp,Dvn,Dwp,Dwn,Dup,Dunが逆並列に接続されている。
FIG. 1 shows the overall configuration of a motor generator control system according to this embodiment.
制御装置16は、低電圧バッテリ14を電源とする制御装置である。制御装置16は、モータジェネレータ10を制御対象とし、その制御量を所望に制御すべく、インバータIVやコンバータCVを操作する。詳しくは、コンバータCVのパワースイッチング素子Scp,Scnを操作すべく、操作信号gcp、gcnをドライブユニットDUに出力する。また、インバータIVのパワースイッチング素子Sup,Sun,Svp,Svn,Swp,Swnを操作すべく、操作信号gup,gun,gvp,gvn,gwp,gwnをドライブユニットDUに出力する。ここで、高電位側の操作信号gcp,gup,gvp,gwpと、対応する低電位側の操作信号gcn,gun,gvn,gwnとは、互いに相補的な信号となっている。換言すれば、高電位側のパワースイッチング素子Scp,Sup,Svp,Swpと、対応する低電位側のパワースイッチング素子Scn,Sun,Svn,Swnとは、交互にオン状態とされる。
The
図2に、上記ドライブユニットDUの構成を示す。 FIG. 2 shows the configuration of the drive unit DU.
図示されるように、ドライブユニットDUは、1チップ化された半導体集積回路であるドライブIC20を備えている。ドライブIC20の端子T1は、ゲートの充電速度を調節するための充電用抵抗体32を介して、パワースイッチング素子S#*(#=u,v,w,c;*=n,p)のゲートに接続されている。一方、ドライブIC20は、パワースイッチング素子S#*をオン状態とすべく導通制御端子(ゲート)を充電するための電荷を供給する電源28,30を備えている。そして、電源28,30は、セレクタ26ならびに充電用スイッチング素子24の入力端子および出力端子を介して、端子T1に短絡接続される。
As shown in the figure, the drive unit DU includes a
また、ドライブIC20の端子T2は、ゲートの放電速度を調節するための放電用抵抗体34を介して、パワースイッチング素子S#*のゲートに接続されている。一方、ドライブIC20は、パワースイッチング素子S#*のエミッタに接続される端子T4と上記端子T2の間を開閉する放電用スイッチング素子36を備えており、これにより、端子T2と端子T4とが短絡接続される。
Further, the terminal T2 of the
具体的には、端子T1は、充電専用経路Lcと共通経路Laとを介してゲートに接続されており、端子T2は、放電専用経路Ldと共通経路Laとを介してゲートに接続されている。ここで、充電専用経路Lcと放電専用経路Ldとは接続点N1において接続されており、接続点N1とゲートとは共通経路Laによって短絡されている。また、充電専用経路Lcおよび放電専用経路Ldのそれぞれには、充電用抵抗体32および放電用抵抗体34のそれぞれが設けられており、これにより、充電専用経路Lcおよび放電専用経路Ldの抵抗値が共通経路Laの抵抗値よりも十分に大きくなっている。
Specifically, the terminal T1 is connected to the gate via the dedicated charging path Lc and the common path La, and the terminal T2 is connected to the gate via the discharging dedicated path Ld and the common path La. . Here, the dedicated charging path Lc and the dedicated discharging path Ld are connected at the connection point N1, and the connecting point N1 and the gate are short-circuited by the common path La. Further, each of the charging dedicated path Lc and the discharging dedicated path Ld is provided with a charging
上記ドライブIC20は、パワースイッチング素子S#*を駆動する駆動回路22を備えている。駆動回路22では、図示しないフォトカプラ等の絶縁手段を介して、ドライブユニットDUに入力される上記操作信号g#*に基づき、充電用スイッチング素子24および放電用スイッチング素子36を相補的にオン・オフすることでパワースイッチング素子S#*を駆動する。すなわち、操作信号g#*が論理「H」となることで、パワースイッチング素子S#*をオン状態とする旨が指示される場合、充電用スイッチング素子24をオンして且つ放電用スイッチング素子36をオフすることで、パワースイッチング素子S#*のゲートに正の電荷を充電する。また、操作信号g#*が論理「L」となることで、パワースイッチング素子S#*をオフ状態とする旨が指示される場合、充電用スイッチング素子24をオフして且つ放電用スイッチング素子36をオンすることで、パワースイッチング素子S#*のゲートから正の電荷を放電させる。
The
上記ドライブユニットDUは、パワースイッチング素子S#*をオン状態に切り替えるべくゲートを充電する処理期間において、ゲート印加電圧を上昇させゲート充電速度を上昇させる処理を行なう。すなわち、電源28の端子電圧VHを電源30の端子電圧VLよりも高く設定し、パワースイッチング素子S#*の出力端子および導通制御端子間の電圧(ゲートエミッタ間電圧:ゲート電圧Vge)がミラー期間の電圧よりも高くなることでゲート印加電圧を端子電圧VLから端子電圧VHに上昇させる。これにより、パワースイッチング素子S#*のオン状態への切り替えに伴いこれを流れる電流が増加する速度を制限してサージを抑制した後、速やかに印加電圧を上昇させることで損失の低減を図る。
The drive unit DU performs a process of increasing the gate applied voltage and increasing the gate charging speed during the process of charging the gate to switch the power switching element S ** to the ON state. That is, the terminal voltage VH of the
上記ドライブユニットDUは、さらに、パワースイッチング素子S#*のゲートおよびエミッタ間を短絡するためのNチャネルMOS型電界効果トランジスタ(オフ保持用スイッチング素子40)を備えている。オフ保持用スイッチング素子40は、パワースイッチング素子S#*のゲートおよびエミッタ間を低抵抗にて接続すべく、パワースイッチング素子S#*に極力近接して設けられている。そして、パワースイッチング素子S#*のゲートおよびエミッタ間を接続させる経路のうち、オフ保持用スイッチング素子40を備える経路のインピーダンスは、放電用抵抗体34を備える経路のインピーダンスよりも低くなるように設定されている。これは、上記操作信号g#*に応じてパワースイッチング素子S#*がオフ状態とされている際、パワースイッチング素子S#*の入力端子(コレクタ)や出力端子(エミッタ)とゲートとの間の寄生容量を介してゲートに高周波ノイズが重畳することでパワースイッチング素子S#*が誤ってオン状態となることを回避するためのものである。
The drive unit DU further includes an N-channel MOS field effect transistor (off-holding switching element 40) for short-circuiting between the gate and emitter of the power switching element S ##. The off-holding
すなわち、高周波ノイズによって、パワースイッチング素子S#*のゲートから放電用抵抗体34側に電流が流れる場合、放電用抵抗体34の電圧降下によって、ゲートの電圧が上昇することで、パワースイッチング素子S#*がオン状態となるおそれがある。これに対し、オフ保持用スイッチング素子40を備える場合には、高周波ノイズに起因して、パワースイッチング素子S#*のゲートからオフ保持用スイッチング素子40に電流が流れることとなる。そして、この経路のインピーダンスが非常に小さいために、ゲート電圧の上昇量は無視でき、パワースイッチング素子S#*をオフ状態に保持することができる。
That is, when a current flows from the gate of the power switching element S ## to the discharging
上記オフ保持用スイッチング素子40のゲートは、端子T3を介して、ドライブIC20内のオフ保持回路42に接続されている。オフ保持回路42は、パワースイッチング素子S#*のゲート電圧が所定電圧となることで、オフ保持用スイッチング素子40をオン操作する処理を行うものである。また、オフ保持回路42は、駆動回路22から放電用スイッチング素子36のゲートに出力する信号をモニタし、放電用スイッチング素子36がオフ操作されることに同期してオフ保持用スイッチング素子40をオフ操作する処理を行うものでもある。
The gate of the off holding switching
ここで、本実施形態では、上記ゲートの充電速度の上昇処理と、オフ保持用スイッチング素子40の操作処理とのそれぞれで利用するゲート印加電圧をドライブIC20の印加電圧とすることで、ドライブICの端子数の低減を図る。ただし、この場合、これら2つの処理で共通の端子を利用することはできない。すなわち、端子T1と電源28,30とが短絡されていることに起因して、パワースイッチング素子S#*のオン操作処理時には、端子T1の電圧が電源28,30の電圧となるため、オン操作処理時には端子T1の電圧はゲート電圧Vgeを正確に表現したものとならない。一方、端子T2と端子T4とが短絡されていることに起因して、オフ操作処理時においては、端子T2の電圧が端子T4の電圧となるため、端子T2の電圧は、ゲート電圧Vgeを正確に表現したものとならない。ちなみに、充電用抵抗体32および放電用抵抗体34をドライブIC20に対して外付けしたのは、これらがゲートの充電速度や放電速度を調節する調節要素となるからである。
Here, in the present embodiment, the gate application voltage of the
本実施形態では、上記実情に鑑み、オン操作処理時においては端子T2の電圧をゲート電圧Vgeとして検出して且つ、オフ操作処理時においては端子T1の電圧をゲート電圧Vgeとして検出する。以下、こうしたゲート電圧Vgeの検出手法を利用して行われる上記ゲートの充電速度の上昇処理と、オフ保持用スイッチング素子40の操作処理とを示す。
In the present embodiment, in view of the above situation, the voltage at the terminal T2 is detected as the gate voltage Vge during the ON operation process, and the voltage at the terminal T1 is detected as the gate voltage Vge during the OFF operation process. Hereinafter, a process for increasing the gate charging speed and an operation process for the off-holding
図3に、本実施形態にかかる上記2つの処理を示す。詳しくは、図3(a)は、充電用スイッチング素子24の状態の推移を示し、図3(b)は、放電用スイッチング素子36の状態の推移を示し、図3(c)は、ゲート電圧の状態の推移を示し、図3(d)は、端子T2の電圧の状態の推移を示し、図3(e)は、端子T1の電圧の状態の推移を示し、図3(f)は、ゲート印加電圧の推移を示し、図3(g)は、オフ保持用スイッチング素子40の操作状態の推移を示す。
FIG. 3 shows the above two processes according to the present embodiment. Specifically, FIG. 3A shows the transition of the state of the charging switching element 24, FIG. 3B shows the transition of the state of the discharging switching
図示されるように、充電用スイッチング素子24がオン状態となっている期間においては、端子T2の電圧がゲート電圧Vgeを正確に表現したものとなる。このため、この電圧が閾値電圧VthHを上回ることで、ミラー期間の終了を高精度に検出することができ、ひいてはこれに基づきゲート印加電圧を端子電圧VLから端子電圧VHに上昇させる処理を行なうことができる。一方、放電用スイッチング素子36がオン状態となっている期間においては、端子T1の電圧がゲート電圧Vgeを正確に表現したものとなる。このため、この電圧が閾値電圧VthL(<VthH)を下回ることで、ミラー期間の終了を高精度に検出することができ、ひいてはこれに基づきオフ保持用スイッチング素子40のオン操作を行なうことができる。
As shown in the figure, during the period when the charging switching element 24 is in the ON state, the voltage at the terminal T2 accurately represents the gate voltage Vge. For this reason, when this voltage exceeds the threshold voltage VthH, it is possible to detect the end of the mirror period with high accuracy, and based on this, the process of increasing the gate applied voltage from the terminal voltage VL to the terminal voltage VH is performed. Can do. On the other hand, during the period in which the
以上詳述した本実施形態によれば、以下の効果が得られるようになる。 According to the embodiment described in detail above, the following effects can be obtained.
(1)オン操作処理時におけるゲート電圧Vgeを端子T2の電圧として検出して且つ、オフ操作処理時におけるゲート電圧Vgeを端子T1の電圧として検出した。これにより、オン操作処理時とオフ操作処理時との双方においてゲート電圧Vgeを高精度に検出しつつ、オン操作処理やオフ操作処理を行なうことができる。 (1) The gate voltage Vge during the ON operation process is detected as the voltage at the terminal T2, and the gate voltage Vge during the OFF operation process is detected as the voltage at the terminal T1. Thus, the ON operation process and the OFF operation process can be performed while detecting the gate voltage Vge with high accuracy both during the ON operation process and during the OFF operation process.
(2)充電専用経路Lcと放電専用経路Ldとの接続点N1とパワースイッチング素子S#*のゲートとの間を共通経路Laによって短絡した。これにより、端子T1,T2の電圧に基づくゲート電圧Vgeをいっそう高精度に行なうことができる。
<第2の実施形態>
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
(2) The connection point N1 between the dedicated charging path Lc and the dedicated discharging path Ld and the gate of the power switching element S ** are short-circuited by the common path La. Thereby, the gate voltage Vge based on the voltages of the terminals T1 and T2 can be performed with higher accuracy.
<Second Embodiment>
Hereinafter, the second embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.
図4に、本実施形態にかかるドライブユニットDUの回路構成を示す。なお、図4において、先の図2に示した部材に対応する部材については、便宜上同一の符号を付している。 FIG. 4 shows a circuit configuration of the drive unit DU according to the present embodiment. In FIG. 4, members corresponding to those shown in FIG. 2 are given the same reference numerals for convenience.
本実施形態では、ゲート充電速度を上昇させる処理として、充電専用経路Lcの抵抗値を低減する処理を行なう。これは、電源28を充電用スイッチング素子24a,24bのそれぞれを介して端子T1a,T1bに短絡し、端子T1a,T1bのそれぞれに充電用抵抗体32a,32bのそれぞれを接続することで可能となる。これにより、充電専用経路Lcは、充電用抵抗体32aを備える経路と充電用抵抗体32bを備える経路となる。
In the present embodiment, as a process for increasing the gate charging speed, a process for reducing the resistance value of the dedicated charging path Lc is performed. This can be achieved by short-circuiting the
また、本実施形態では、ゲート放電速度を上昇させる処理を行なう機能をも有する。これは、オフ操作処理によってミラー期間を経過した後であってもパワースイッチング素子S#*にテール電流が流れることに鑑み、このテール電流を極力低減するためのものである。こうした処理を、本実施形態では、放電専用経路Ldの抵抗値を低減する処理によって実現する。これは、端子T4を放電用スイッチング素子36a,36bのそれぞれを介して端子T2a,T2bに短絡し、端子T2a,T2bのそれぞれに放電用抵抗体34a,34bのそれぞれを接続することで可能となる。これにより、放電専用経路Ldは、放電用抵抗体34aを備える経路と放電用抵抗体34bを備える経路となる。
In addition, the present embodiment also has a function of performing processing for increasing the gate discharge rate. This is to reduce the tail current as much as possible in view of the fact that the tail current flows through the power switching element S ## even after the mirror period has elapsed due to the off operation process. In the present embodiment, such a process is realized by a process of reducing the resistance value of the dedicated discharge path Ld. This can be achieved by short-circuiting the terminal T4 to the terminals T2a and T2b via the
上記充電用スイッチング素子24a,24bの操作や、放電用スイッチング素子36a,36bの操作は、コンパレータ60の出力に基づき駆動回路22によって行われる。すなわち、電源28の電圧を抵抗体50,52,54によって分圧することで閾値電圧VthH,VthLを生成するとともに、端子T2aの電圧と閾値電圧VthHとの大小を比較する手段と、端子T1aの電圧と閾値電圧VthLとの大小を比較する手段(コンパレータ60)を備える。詳しくは、コンパレータ60の一対の入力電圧を切り替えるべく、端子T1a,T2aの電圧を切り替えるセレクタ58と、閾値電圧VthH、VthLを切り替えるセレクタ56とを備えた。
The operation of the
図5に、本実施形態にかかる上記2つの処理を示す。詳しくは、図5(a1)は、充電用スイッチング素子24aの状態の推移を示し、図5(a2)は、充電用スイッチング素子24bの状態の推移を示し、図5(b1)は、放電用スイッチング素子36aの状態の推移を示し、図5(b2)は、放電用スイッチング素子36bの状態の推移を示す。また、図5(c)は、ゲート電圧の状態の推移を示し、図5(d)は、端子T2aの電圧の状態の推移を示し、図5(e)は、端子T1aの電圧の状態の推移を示し、図5(f)は、セレクタ58の選択状態の推移を示し、図5(g)は、セレクタ56の選択状態の推移を示す。
FIG. 5 shows the above two processes according to the present embodiment. Specifically, FIG. 5 (a1) shows the transition of the state of the
図示されるように、充電操作処理時(充電用スイッチング素子24aがオン状態とされる期間)においては、セレクタ58によって端子Bが選択されて且つセレクタ56によって端子Cが選択される。そして、端子T2aの電圧が閾値電圧VthHを上回ることで充電用スイッチング素子24bをオン状態に切り替え、充電専用経路Lcの抵抗値を低減し、充電速度を上昇させる。
As shown in the figure, during the charging operation process (period in which the
一方、オフ操作処理時(充電用スイッチング素子24aがオフ状態とされる期間)においては、セレクタ58によって端子Aが選択されて且つセレクタ56によって端子Dが選択される。そして、端子T1aの電圧が閾値電圧VthLを下回ることで放電用スイッチング素子36bをオン状態に切り替え、放電専用経路Ldの抵抗値を低減し、放電速度を上昇させる。
<第3の実施形態>
以下、第3の実施形態について、先の第2の実施形態との相違点を中心に図面を参照しつつ説明する。
On the other hand, during the off operation process (a period in which the
<Third Embodiment>
Hereinafter, the third embodiment will be described with reference to the drawings with a focus on differences from the second embodiment.
図6に、本実施形態にかかるドライブユニットDUの回路構成を示す。なお、図6において、先の図4に示した部材に対応する部材については、便宜上同一の符号を付している。 FIG. 6 shows a circuit configuration of the drive unit DU according to the present embodiment. In FIG. 6, members corresponding to those shown in FIG. 4 are given the same reference numerals for convenience.
本実施形態では、端子T2aの電圧と閾値電圧VthHとの大小比較を行なう手段(コンパレータ62)と、端子T1aの電圧と閾値電圧VthLとの大小比較を行なう手段(コンパレータ64)と、これらの出力を切り替える手段(セレクタ66)とを備える。これにより、駆動回路22では、セレクタ66の出力に基づき、上記第2の実施形態と同様の処理を行なうことができる。
<その他の実施形態>
なお、上記各実施形態は、以下のように変更して実施してもよい。
「オン操作用回路について」
ゲートの充電速度を上昇させるための回路としては、上記各実施形態において例示したものに限らない。例えば、充電用スイッチング素子をバイポーラトランジスタによって構成し、そのベース電流を操作するものであってもよい。
「オフ操作用回路について」
ゲートの放電速度を上昇させるための回路としては、上記第2、第3の実施形態において例示したものに限らない。例えば、放電用スイッチング素子36の出力端子の電位を低下させる手段を備えて構成してもよい。また例えば、放電用スイッチング素子をバイポーラトランジスタによって構成し、そのベース電流を操作するものであってもよい。
「オン操作用変更処理手段について」
ミラー期間の終了の検出手法としては、ゲート電圧が閾値電圧VthHを上回ることを検出するものに限らない。例えば、ゲート電圧の上昇速度を検出する(ゲート電圧の上昇速度が低下した後上昇することを検出する)ものであってもよい。
「オフ操作用変更処理手段について」
ミラー期間の終了の検出手法としては、ゲート電圧が閾値電圧VthLを下回ることを検出するものに限らない。例えば、ゲート電圧の低下速度を検出する(ゲート電圧の低下速度が低下した後上昇することを検出する)ものであってもよい。
In the present embodiment, a means (comparator 62) that compares the voltage of the terminal T2a and the threshold voltage VthH, a means (comparator 64) that compares the voltage of the terminal T1a and the threshold voltage VthL, and outputs thereof Switching means (selector 66). Thereby, the
<Other embodiments>
Each of the above embodiments may be modified as follows.
“On-operation circuit”
The circuit for increasing the charging rate of the gate is not limited to those exemplified in the above embodiments. For example, the charging switching element may be constituted by a bipolar transistor and the base current may be manipulated.
“Off-operation circuit”
The circuit for increasing the gate discharge rate is not limited to that exemplified in the second and third embodiments. For example, you may comprise with the means to reduce the electric potential of the output terminal of the switching
"On-operation change processing means"
The detection method of the end of the mirror period is not limited to detecting that the gate voltage exceeds the threshold voltage VthH. For example, it may be one that detects the rising speed of the gate voltage (detects the rising speed after the rising speed of the gate voltage is reduced).
"Change processing means for off operation"
The method for detecting the end of the mirror period is not limited to detecting that the gate voltage is lower than the threshold voltage VthL. For example, it may be one that detects a decrease rate of the gate voltage (detects an increase after the decrease rate of the gate voltage decreases).
オフ保持用スイッチング素子40のオフ操作処理と、放電用スイッチング素子36a,36bを操作する処理との双方を、ゲート電圧に基づき行うものであってもよい。
「割振手段について」
上記第2,3の実施形態において、オン操作期間において端子T2bの電圧を用いてもよい。上記第2,3の実施形態において、オフ操作期間において端子T1bの電圧を用いてもよい。
Both the off operation process of the off-holding
"About allocation means"
In the second and third embodiments, the voltage at the terminal T2b may be used in the ON operation period. In the second and third embodiments, the voltage at the terminal T1b may be used in the off operation period.
また、上記第1の実施形態においても、閾値電圧VthHと端子T2の電圧との大小を比較する比較手段と、閾値電圧VthLと端子T1の電圧との大小を比較する比較手段とを備え、これら比較手段を同一のハードウェアにして入力信号を変更するか、別のハードウェアにして出力信号を選択する手段を備えるかしてもよい。この場合、比較手段の出力が入力される手段(駆動回路22)がオフ保持用スイッチング素子40を操作する処理と、充電速度を上昇させる処理とを行えばよい。
「ゲート抵抗について」
共通経路Laに抵抗体を備えてもよい。ただし、この場合であっても、充電用抵抗体32の抵抗値と放電用抵抗体34の抵抗値との双方よりも小さくすることが望ましい。この際、共通経路Laの抵抗値を上記双方の抵抗値と比較して小さくすればするほど、ゲート電圧の検出精度を高めることができる。
The first embodiment also includes comparison means for comparing the magnitude of the threshold voltage VthH and the voltage at the terminal T2, and comparison means for comparing the magnitude of the threshold voltage VthL and the voltage at the terminal T1. The comparison means may be the same hardware to change the input signal, or another hardware may be provided to select the output signal. In this case, a process (drive circuit 22) to which the output of the comparison means is input may perform a process for operating the off-holding
"About gate resistance"
A resistor may be provided in the common path La. However, even in this case, it is desirable to make both the resistance value of the charging
放電用スイッチング素子36の出力端子とスイッチング素子S#*の出力端子との間に抵抗体を備えてもよい。この場合であっても、放電用抵抗体34をドライブI20に対して外付けしている場合等にあっては、オフ操作期間におけるゲート電圧の検出精度を上げるうえで端子T1の電圧を用いることが望ましい。
A resistor may be provided between the output terminal of the
充電用スイッチング素子24の入力端子とスイッチング素子S#*をオンとするための電荷の供給源との間に抵抗体を備えてもよい。この場合であっても、充電用抵抗体32をドライブIC20に対して外付けしている場合等にあっては、オン操作期間におけるゲート電圧の検出精度を上げるうえで端子T2の電圧を用いることが望ましい。
「そのほか」
・駆動対象スイッチング素子によって構成される電力変換回路としては、車載回転機とバッテリとの間に接続されるインバータIVやコンバータCVに限らない。例えば、車載高電圧バッテリの電力を低電圧バッテリに供給すべく、高電圧バッテリの電圧を降圧するDCDCコンバータであってもよい。
A resistor may be provided between the input terminal of the charging switching element 24 and the charge supply source for turning on the switching element S **. Even in this case, when the charging
"others"
-As a power converter circuit comprised by a drive object switching element, it is not restricted to the inverter IV and converter CV connected between a vehicle-mounted rotary machine and a battery. For example, a DCDC converter that steps down the voltage of the high-voltage battery in order to supply the power of the in-vehicle high-voltage battery to the low-voltage battery may be used.
・駆動対象スイッチング素子としては、IGBTに限らず、例えばMOS型電界効果トランジスタであってもよい。 The driving target switching element is not limited to the IGBT but may be, for example, a MOS field effect transistor.
20…ドライブIC、36…放電用スイッチング素子、34…放電用抵抗体、40…オフ保持用スイッチング素子(短絡用スイッチング素子の一実施形態)、42…オフ保持回路、S#*…パワースイッチング素子、IV…インバータ(電力変換回路の一実施形態)、CV…コンバータ(電力変換回路の一実施形態)。
DESCRIPTION OF
Claims (5)
前記オン操作用回路は、充電用抵抗体の設けられた充電経路を備え、
前記オフ操作用回路は、前記充電用抵抗体とは別の放電用抵抗体の設けられた放電経路を備え、
前記駆動対象スイッチング素子の導通制御端子は、前記充電用抵抗体および前記放電用抵抗体の接続点を介してこれらのそれぞれに接続されるものであり、
前記駆動対象スイッチング素子のオン操作期間において該駆動対象スイッチング素子の導通制御端子の電圧の検出結果に基づき前記オン操作用回路の操作状態を変更する処理を行なうオン操作用変更処理手段と、
前記駆動対象スイッチング素子のオフ操作期間において前記導通制御端子の電圧の検出結果に基づき前記オフ操作用回路の操作状態を変更する処理を行なうオフ操作用変更処理手段とを備え、
前記オン操作用変更処理手段と前記オフ操作用変更処理手段とは、1チップ化された集積回路に内蔵されるものであり、
前記充電用抵抗体と前記放電用抵抗体との双方が前記集積回路に対して外付けされており、
前記オン操作用変更処理手段に入力される検出結果と前記オフ操作用変更処理手段に入力される検出結果とのそれぞれに、前記放電用抵抗体および前記集積回路の接続端子の電圧の検出結果と前記充電用抵抗体および前記集積回路の接続端子の電圧の検出結果とを割り振る割振手段を備えることを特徴とするスイッチング素子の駆動回路。 An on-operation circuit for turning on the drive target switching element, which is a voltage-controlled switching element, and an off-operation circuit for turning off the drive target switching element, and by operating these In the drive circuit of the switching element for turning on / off the driving target switching element,
The on-operation circuit includes a charging path provided with a charging resistor,
The off operation circuit includes a discharge path provided with a discharging resistor different from the charging resistor,
The conduction control terminal of the driving target switching element is connected to each of these via a connection point of the charging resistor and the discharging resistor,
On-operation change processing means for performing processing to change the operation state of the on-operation circuit based on the detection result of the voltage of the conduction control terminal of the drive target switching element during the on-operation period of the drive target switching element;
An off operation change processing means for performing a process of changing the operation state of the off operation circuit based on the detection result of the voltage of the conduction control terminal in the off operation period of the drive target switching element;
The on-operation change processing means and the off-operation change processing means are built in a one-chip integrated circuit,
Both the charging resistor and the discharging resistor are externally attached to the integrated circuit,
A detection result input to the on-operation change processing means and a detection result input to the off-operation change processing means include a detection result of a voltage at the connection terminal of the discharging resistor and the integrated circuit, respectively. A switching element drive circuit comprising: allocation means for allocating the charging resistor and a detection result of a voltage at a connection terminal of the integrated circuit.
前記オフ操作用変更処理手段は、前記導通制御端子の電圧の低下が検出されることに基づき前記短絡用スイッチング素子をオン操作することを特徴とする請求項1または2記載のスイッチング素子の駆動回路。 The off-operation circuit further includes a short-circuit switching element that short-circuits the output terminal of the drive target switching element and the conduction control terminal separately from the discharge path,
3. The switching element drive circuit according to claim 1, wherein the off-operation change processing means turns on the short-circuit switching element based on detection of a decrease in voltage of the conduction control terminal. .
前記共通の電気経路の抵抗値は、前記充電用抵抗体の抵抗値と前記放電用抵抗体の抵抗値との双方と比較して小さく設定されていることを特徴とする請求項1〜4のいずれか1項に記載のスイッチング素子の駆動回路。 The connection point between the charging path and the discharging path and the conduction control terminal are connected by a common electrical path,
The resistance value of the common electric path is set to be smaller than both of the resistance value of the charging resistor and the resistance value of the discharging resistor. The drive circuit of the switching element of any one of Claims 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010148591A JP5556442B2 (en) | 2010-06-30 | 2010-06-30 | Switching element drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010148591A JP5556442B2 (en) | 2010-06-30 | 2010-06-30 | Switching element drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012016110A true JP2012016110A (en) | 2012-01-19 |
JP5556442B2 JP5556442B2 (en) | 2014-07-23 |
Family
ID=45601900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010148591A Active JP5556442B2 (en) | 2010-06-30 | 2010-06-30 | Switching element drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5556442B2 (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013158169A (en) * | 2012-01-31 | 2013-08-15 | Denso Corp | Driver of driven switching element |
JP2013183541A (en) * | 2012-03-02 | 2013-09-12 | Denso Corp | Switching element driving device |
US8829951B2 (en) | 2012-09-24 | 2014-09-09 | Denso Corporation | Drive circuit for switching element |
JP2016174454A (en) * | 2015-03-16 | 2016-09-29 | 株式会社デンソー | Switching element driving device |
JP2016185010A (en) * | 2015-03-26 | 2016-10-20 | 株式会社デンソー | Drive control circuit of switching element |
US9493076B2 (en) | 2014-05-14 | 2016-11-15 | Denso Corporation | Rotating electric machine control system |
US9509239B2 (en) | 2014-05-14 | 2016-11-29 | Denso Corporation | Rotating electric machine control system |
JP2017521982A (en) * | 2014-07-09 | 2017-08-03 | パワー インテグレーションズ スイッツランド ゲーエムベーハーPower Integrations Switzerland GmbH | Multi-stage gate-off switching with dynamic timing |
JP2018088801A (en) * | 2016-10-24 | 2018-06-07 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | Configurable clamp circuit |
JP2021044881A (en) * | 2019-09-09 | 2021-03-18 | 株式会社デンソー | Semiconductor element drive circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001223571A (en) * | 2000-02-10 | 2001-08-17 | Fuji Electric Co Ltd | Gate driving device for voltage driving-type semiconductor element |
JP2004253582A (en) * | 2003-02-20 | 2004-09-09 | Hitachi Ltd | Method and apparatus for driving semiconductor device |
JP2009050118A (en) * | 2007-08-22 | 2009-03-05 | Fuji Electric Systems Co Ltd | Method of controlling gate driving circuit |
JP2009194514A (en) * | 2008-02-13 | 2009-08-27 | Toyota Motor Corp | Gate drive circuit of power semiconductor |
JP2010075007A (en) * | 2008-09-22 | 2010-04-02 | Denso Corp | Driver circuit for power conversion circuit |
-
2010
- 2010-06-30 JP JP2010148591A patent/JP5556442B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001223571A (en) * | 2000-02-10 | 2001-08-17 | Fuji Electric Co Ltd | Gate driving device for voltage driving-type semiconductor element |
JP2004253582A (en) * | 2003-02-20 | 2004-09-09 | Hitachi Ltd | Method and apparatus for driving semiconductor device |
JP2009050118A (en) * | 2007-08-22 | 2009-03-05 | Fuji Electric Systems Co Ltd | Method of controlling gate driving circuit |
JP2009194514A (en) * | 2008-02-13 | 2009-08-27 | Toyota Motor Corp | Gate drive circuit of power semiconductor |
JP2010075007A (en) * | 2008-09-22 | 2010-04-02 | Denso Corp | Driver circuit for power conversion circuit |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013158169A (en) * | 2012-01-31 | 2013-08-15 | Denso Corp | Driver of driven switching element |
JP2013183541A (en) * | 2012-03-02 | 2013-09-12 | Denso Corp | Switching element driving device |
US8829951B2 (en) | 2012-09-24 | 2014-09-09 | Denso Corporation | Drive circuit for switching element |
US9493076B2 (en) | 2014-05-14 | 2016-11-15 | Denso Corporation | Rotating electric machine control system |
US9509239B2 (en) | 2014-05-14 | 2016-11-29 | Denso Corporation | Rotating electric machine control system |
US10680604B2 (en) | 2014-07-09 | 2020-06-09 | Power Integrations, Inc. | Multi-stage gate turn-off with dynamic timing |
US11469756B2 (en) | 2014-07-09 | 2022-10-11 | Power Integrations, Inc. | Multi-stage gate turn-off with dynamic timing |
JP2017521982A (en) * | 2014-07-09 | 2017-08-03 | パワー インテグレーションズ スイッツランド ゲーエムベーハーPower Integrations Switzerland GmbH | Multi-stage gate-off switching with dynamic timing |
JP2016174454A (en) * | 2015-03-16 | 2016-09-29 | 株式会社デンソー | Switching element driving device |
US10097176B2 (en) | 2015-03-16 | 2018-10-09 | Denso Corporation | Driving device for switching element and power conversion system |
JP2016185010A (en) * | 2015-03-26 | 2016-10-20 | 株式会社デンソー | Drive control circuit of switching element |
US10461737B2 (en) | 2016-10-24 | 2019-10-29 | Infineon Technologies Austria Ag | Configurable clamp circuit |
JP2018088801A (en) * | 2016-10-24 | 2018-06-07 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | Configurable clamp circuit |
JP2021044881A (en) * | 2019-09-09 | 2021-03-18 | 株式会社デンソー | Semiconductor element drive circuit |
JP7234868B2 (en) | 2019-09-09 | 2023-03-08 | 株式会社デンソー | Semiconductor device drive circuit |
Also Published As
Publication number | Publication date |
---|---|
JP5556442B2 (en) | 2014-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5556442B2 (en) | Switching element drive circuit | |
JP5195220B2 (en) | Driving circuit for power conversion circuit | |
JP5562702B2 (en) | Discharge control device for power conversion system | |
JP5389730B2 (en) | Discharge device for power conversion system | |
JP5712986B2 (en) | Drive circuit for switching element to be driven | |
JP5146555B2 (en) | Switching element drive circuit | |
JP5754414B2 (en) | Driving device for driven switching element | |
JP2018068097A (en) | Switching element drive circuit | |
JP2010283973A (en) | Driving device for power-switching element | |
JP5206198B2 (en) | Driving circuit for power conversion circuit | |
US8963524B2 (en) | Drive circuit for switching elements | |
JP5724397B2 (en) | Switching element drive circuit | |
JP5621605B2 (en) | Switching element drive circuit | |
US8829951B2 (en) | Drive circuit for switching element | |
JP5939095B2 (en) | Switching element drive circuit | |
US8994437B2 (en) | Semiconductor device and circuit for controlling potential of gate of insulated gate type switching device | |
JP5790472B2 (en) | Switching element drive circuit | |
JP6439522B2 (en) | Switching element drive circuit | |
JP5751221B2 (en) | Driving device for driven switching element | |
JP2011030361A (en) | Driver of power switching element | |
JP5617605B2 (en) | Switching element drive circuit | |
JP5381824B2 (en) | Discharge control device for power conversion system | |
JP4455090B2 (en) | Capacitor discharge circuit | |
JP2010093885A (en) | Drive circuit for power switching element | |
JP5454306B2 (en) | Discharge control device for power conversion system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140520 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5556442 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |