JP7234868B2 - Semiconductor device drive circuit - Google Patents

Semiconductor device drive circuit Download PDF

Info

Publication number
JP7234868B2
JP7234868B2 JP2019163684A JP2019163684A JP7234868B2 JP 7234868 B2 JP7234868 B2 JP 7234868B2 JP 2019163684 A JP2019163684 A JP 2019163684A JP 2019163684 A JP2019163684 A JP 2019163684A JP 7234868 B2 JP7234868 B2 JP 7234868B2
Authority
JP
Japan
Prior art keywords
circuit
drive
drive circuit
detection
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019163684A
Other languages
Japanese (ja)
Other versions
JP2021044881A (en
Inventor
幸平 篠宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019163684A priority Critical patent/JP7234868B2/en
Publication of JP2021044881A publication Critical patent/JP2021044881A/en
Application granted granted Critical
Publication of JP7234868B2 publication Critical patent/JP7234868B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、半導体素子駆動回路に関する。 The present invention relates to a semiconductor device drive circuit.

自動車の電動化に伴い、モータを駆動するための制御部であるＰＣＵ（Power Control Unit）の小型化が求められている。また、これに伴い、主要部品の半導体素子であるパワー素子を駆動するための駆動ＩＣにも小型化が求められている。この場合、特に駆動ＩＣの端子数はＰＣＵの筐体幅に影響するため、端子数を削減することが求められている。 With the electrification of automobiles, miniaturization of a PCU (Power Control Unit), which is a control unit for driving a motor, is required. Along with this, there is also a demand for miniaturization of drive ICs for driving power elements, which are semiconductor elements of main components. In this case, since the number of terminals of the drive IC particularly affects the width of the PCU housing, it is desired to reduce the number of terminals.

このような駆動ＩＣとしては、パワー素子をターンオフするための回路として、通常オフ駆動部に加えて、短絡時オフ駆動部、オフ保持駆動部などを備えている。駆動ＩＣは、それぞれの駆動部からの出力に対応する端子が設けられた構成である。また、駆動ＩＣには、これらの端子とは別に、パワー素子のゲート電圧を検出するゲート電圧検出部を備えている。ゲート電圧検出部は、パワー素子のオフ後に駆動させるオフ保持駆動部と端子が共用化することで端子数を削減していた。 Such a drive IC is provided with a circuit for turning off the power element, such as a short-circuit OFF drive section and an OFF hold drive section, in addition to the normal OFF drive section. The drive IC has terminals corresponding to outputs from the respective drive units. In addition to these terminals, the driving IC is provided with a gate voltage detection section for detecting the gate voltage of the power element. The number of terminals of the gate voltage detection section is reduced by sharing the terminal with the off-holding drive section that is driven after the power element is turned off.

ところが、近年では、パワー素子をより確実にオフさせるために、オフ保持駆動部の出力素子を駆動ＩＣ内部ではなくパワー素子のゲート直近に配置させる構成が採用されつつある。この場合、オフ保持駆動部の出力素子を駆動ＩＣの外部に配置する関係で、オフ保持駆動部の出力端子は出力素子のゲートに接続されるため、パワー素子のゲート電圧を検出することができなくなる。 However, in recent years, in order to more reliably turn off the power element, a configuration is being adopted in which the output element of the off-holding drive section is arranged not inside the drive IC but in close proximity to the gate of the power element. In this case, since the output element of the off-holding driver is arranged outside the driving IC, the output terminal of the off-holding driver is connected to the gate of the output element, so that the gate voltage of the power element can be detected. Gone.

このため、ゲート電圧検出部はオフ保持駆動部と端子共用化ができなくなり、ゲート電圧検出部用の端子を別途設ける必要が生じ、駆動ＩＣの端子数が増加することとなり、駆動ＩＣの小型化を阻害するという問題が生じる。 For this reason, the gate voltage detection section cannot share a terminal with the off-holding drive section, and it becomes necessary to separately provide a terminal for the gate voltage detection section. problem arises.

特開２０１３－１０２６９４号公報JP 2013-102694 A

本発明は、上記事情を考慮してなされたもので、その目的は、内部に半導体素子のオフ保持駆動部の出力素子を備えない構成においても、端子数を増加させることなく、オフ駆動動作として、異なるオフ駆動を実施可能な半導体素子駆動回路を提供することにある。 SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and its object is to realize an off-drive operation without increasing the number of terminals even in a configuration that does not include an output element of an off-holding drive section of a semiconductor device. Another object of the present invention is to provide a semiconductor device drive circuit capable of implementing different off-drives.

請求項１に記載の半導体素子駆動回路は、ゲート駆動型の半導体素子の駆動制御を行う半導体素子駆動回路であって、前記半導体素子をオフ駆動する第１オフ駆動回路（１３）と、前記半導体素子をオフ駆動する第２オフ駆動回路（１５）と、前記半導体素子を低インピーダンスでオフするオフ保持駆動回路（１７）と、前記第１オフ駆動回路の出力端子から前記半導体素子のゲート電圧を取り込む第１検出回路（１４）と、前記第２オフ駆動回路の出力端子から前記半導体素子のゲート電圧を取り込む第２検出回路（１６）と、駆動信号に応じて前記第１オフ駆動回路、前記第２オフ駆動回路および前記オフ保持駆動回路を制御する制御回路（１１）とを備え、前記制御回路は、前記第１検出回路もしくは前記第２検出回路のうち、前記第１オフ駆動回路および前記第２オフ駆動回路の非駆動状態の出力端子に接続されるものの検出電圧を用いて前記オフ保持駆動回路を制御する。 A semiconductor element driving circuit according to claim 1 is a semiconductor element driving circuit for controlling the driving of a gate-driven semiconductor element, comprising: a first off-driving circuit (13) for off-driving the semiconductor element; A second off drive circuit (15) for driving the element off, an off hold drive circuit (17) for turning off the semiconductor element with low impedance, and a gate voltage of the semiconductor element from an output terminal of the first off drive circuit. a first detection circuit (14) that takes in the gate voltage of the semiconductor element from the output terminal of the second off-drive circuit; a second detection circuit (16) that takes in the gate voltage of the semiconductor element; a control circuit (11) for controlling a second off-driving circuit and the off-holding driving circuit, wherein the control circuit controls the first off-driving circuit and the The off hold drive circuit is controlled using the detected voltage connected to the non-drive output terminal of the second off drive circuit.

上記構成を採用することにより、第１オフ駆動回路の出力端子に第１検出回路を接続し、第２オフ駆動回路の出力端子に第２検出回路を接続するので、ゲート駆動型の半導体素子のゲート電圧の検出を、第１検出回路あるいは第２検出回路のうちで、第１オフ駆動回路あるいは第２オフ駆動回路の非駆動状態の回路の出力端子に接続されたものを用いて行うことができる。 By adopting the above configuration, the output terminal of the first off-drive circuit is connected to the first detection circuit, and the output terminal of the second off-drive circuit is connected to the second detection circuit. The detection of the gate voltage can be performed by using one of the first detection circuit and the second detection circuit, which is connected to the output terminal of the circuit in the non-driving state of the first off-drive circuit or the second off-drive circuit. can.

この結果、ゲート駆動型の半導体素子のゲート電圧を検出するための端子を別途に設けることなく検出動作を行うことができるので、集積回路（ＩＣ）として構成する場合でも、端子数を増加させることなく対応できる。 As a result, the detection operation can be performed without providing a separate terminal for detecting the gate voltage of the gate-driven semiconductor device. Therefore, even when configured as an integrated circuit (IC), the number of terminals can be increased. can be handled without

第１実施形態を示す電気的構成図Electrical configuration diagram showing the first embodiment 正常時のタイミングチャートNormal timing chart 短絡時のタイミングチャートTiming chart for short circuit ハーフオン時のタイミングチャートTiming chart at half-on 第２実施形態を示す電気的構成図Electrical configuration diagram showing the second embodiment 正常時のタイミングチャートNormal timing chart 短絡時のタイミングチャートTiming chart for short circuit ハーフオン時のタイミングチャートTiming chart at half-on

（第１実施形態）
以下、本発明の第１実施形態について、図１～図４を参照して説明する。
電気的構成を示す図１において、ゲート駆動型の半導体素子としてのＩＧＢＴ（Insulated Gate Bipolar Transistor）１は、コレクタ－エミッタ間が図示しない負荷への給電経路に接続されている。ＩＧＢＴ１は、電流検出用のセンスエミッタを備え、センスエミッタは電流検出用の抵抗１ａに接続されている。ＩＧＢＴ１のゲートとグランドとの間には、ＩＧＢＴ１を低インピーダンスでオフ状態に保持させる半導体素子として設けられたＮチャンネル型のＭＯＳトランジスタ３のドレイン・ソースが接続される。 (First embodiment)
A first embodiment of the present invention will be described below with reference to FIGS. 1 to 4. FIG.
In FIG. 1 showing the electrical configuration, an IGBT (Insulated Gate Bipolar Transistor) 1 as a gate-driven semiconductor element is connected between its collector and emitter to a feed path to a load (not shown). The IGBT 1 has a sense emitter for current detection, and the sense emitter is connected to a current detection resistor 1a. Between the gate of the IGBT 1 and the ground is connected the drain and source of an N-channel MOS transistor 3 provided as a semiconductor element for keeping the IGBT 1 in an off state with low impedance.

集積回路からなるＩＣ１０は、半導体素子駆動回路として機能するもので、ＩＧＢＴ１のオン駆動およびオフ駆動のゲート駆動制御を行う。ＩＣ１０は、直流電源ＶＣＣからＩＧＢＴ１のゲートＧに給電してオン駆動し、また、ゲート電荷をグランドに放電させることでオフ駆動を行う。ＩＣ１０は、端子ＰＭＰ、ＭＰ、ＭＮ、ＳＣＯ、ＳＯＵＴ、Ｐを備える。 The IC 10, which is an integrated circuit, functions as a semiconductor element drive circuit, and performs gate drive control for ON-drive and OFF-drive of the IGBT 1. FIG. The IC 10 supplies power to the gate G of the IGBT 1 from the DC power supply VCC to turn it on, and discharges the gate charge to the ground to turn it off. The IC 10 has terminals PMP, MP, MN, SCO, SOUT, and P;

ＩＣ１０は、制御回路１１を主体として構成される。制御回路１１は、マイコンもしくはロジック回路から構成され、外部からＩＧＢＴ１の素子駆動信号が与えられると、これに応じてＩＧＢＴ１のゲートＧに駆動信号を与えて、オン状態もしくはオフ状態となるように制御する回路である。 The IC 10 is mainly composed of the control circuit 11 . The control circuit 11 is composed of a microcomputer or a logic circuit, and when an element drive signal for the IGBT 1 is given from the outside, it gives a drive signal to the gate G of the IGBT 1 according to the drive signal so as to turn it on or off. It is a circuit that

ゲートオン回路１２は、Ｐチャンネル型のＭＯＳトランジスタ１２ａおよびバッファ回路１２ｂを有する。ＭＯＳトランジスタ１２ａのソース、ドレインはそれぞれ端子ＰＭＰおよび端子ＭＰに接続される。バッファ回路１２ｂは、制御回路１１から駆動信号が与えられ、ＭＯＳトランジスタ１２ａのゲートＧにゲート駆動信号を与える。端子ＰＭＰは直流電源ＶＣＣに接続され、端子ＭＰはＩＧＢＴ１のゲートＧに接続される。 The gate-on circuit 12 has a P-channel MOS transistor 12a and a buffer circuit 12b. The source and drain of MOS transistor 12a are connected to terminal PMP and terminal MP, respectively. Buffer circuit 12b receives a drive signal from control circuit 11 and applies the gate drive signal to gate G of MOS transistor 12a. A terminal PMP is connected to the DC power supply VCC, and a terminal MP is connected to the gate G of the IGBT1.

第１オフ駆動回路としての通常オフ駆動回路１３は、Ｎチャンネル型のＭＯＳトランジスタ１３ａおよびバッファ回路１３ｂを有する。ＭＯＳトランジスタ１３ａのドレインは端子ＭＮに接続され、ソースはグランドに接続される。バッファ回路１３ｂは、制御回路１１から駆動信号が与えられ、ＭＯＳトランジスタ１３ａのゲートＧにゲート駆動信号を与える。端子ＭＮは抵抗２ａを介してＩＧＢＴ１のゲートＧに接続される。 A normal OFF drive circuit 13 as a first OFF drive circuit has an N-channel MOS transistor 13a and a buffer circuit 13b. The MOS transistor 13a has a drain connected to the terminal MN and a source connected to the ground. Buffer circuit 13b receives a drive signal from control circuit 11 and applies the gate drive signal to gate G of MOS transistor 13a. Terminal MN is connected to gate G of IGBT 1 through resistor 2a.

第１検出回路１４は、通常オフ駆動回路１３が接続される端子ＭＮを共有し、ＩＧＢＴ１のゲート電圧を取り込み、ゲート電圧が閾値電圧Ｖｔｈ以上であるか否かを検出する。第１検出回路１４は、コンパレータ１４ａ、抵抗１４ｂ、１４ｃからなる分圧回路および参照電源１４ｄを有する。抵抗１４ｂおよび１４ｃは、直列接続した状態で端子ＭＮとグランドとの間に接続される。 The first detection circuit 14 shares the terminal MN to which the off-drive circuit 13 is normally connected, takes in the gate voltage of the IGBT 1, and detects whether the gate voltage is equal to or higher than the threshold voltage Vth. The first detection circuit 14 has a comparator 14a, a voltage dividing circuit composed of resistors 14b and 14c, and a reference power supply 14d. Resistors 14b and 14c are connected in series between terminal MN and ground.

コンパレータ１４ａの非反転入力端子は抵抗１４ｂと１４ｃとの共通接続点に接続され、反転入力端子は参照電源１４ｄが接続される。参照電源１４ｄは、ＩＧＢＴ１の閾値電圧Ｖｔｈに相当する参照電圧Ｖｒｅｆ１を設定している。コンパレータ１４ａは、ＩＧＢＴ１のゲート電圧を端子ＭＮを通じて入力し、参照電圧Ｖｒｅｆ１を超えると閾値電圧Ｖｔｈを超えたとしてハイレベルの検出信号を出力する。 The non-inverting input terminal of the comparator 14a is connected to the common connection point between the resistors 14b and 14c, and the inverting input terminal is connected to the reference power supply 14d. The reference power supply 14d sets a reference voltage Vref1 corresponding to the threshold voltage Vth of the IGBT1. The comparator 14a receives the gate voltage of the IGBT1 through the terminal MN, and outputs a high-level detection signal as exceeding the threshold voltage Vth when the voltage exceeds the reference voltage Vref1.

第２オフ駆動回路としての短絡時オフ駆動回路１５は、Ｎチャンネル型のＭＯＳトランジスタ１５ａおよびバッファ回路１５ｂを有する。ＭＯＳトランジスタ１５ａのドレインは端子ＳＣＯに接続され、ソースはグランドに接続される。バッファ回路１５ｂは、制御回路１１から駆動信号が与えられ、ＭＯＳトランジスタ１５ａのゲートＧにゲート駆動信号を与える。端子ＳＣＯは抵抗２ｂを介してＩＧＢＴ１のゲートＧに接続される。 A short-circuit OFF drive circuit 15 as a second OFF drive circuit has an N-channel MOS transistor 15a and a buffer circuit 15b. The MOS transistor 15a has a drain connected to the terminal SCO and a source connected to the ground. Buffer circuit 15b receives a drive signal from control circuit 11 and applies the gate drive signal to gate G of MOS transistor 15a. Terminal SCO is connected to gate G of IGBT 1 via resistor 2b.

なお、この実施形態においては、抵抗２ａおよび抵抗２ｂは、抵抗２ｂの抵抗値を抵抗２ａの抵抗値よりも大きい値に設定している。これは、短絡時にＩＧＢＴ１のゲート電荷を通常時よりも長い時間で放電させるためである。抵抗２ａ、２ｂの抵抗値については、ＩＧＢＴ１の特性に応じて、適宜の値に設定することができるし、大小関係も逆となるように設定することもできる。 In this embodiment, the resistors 2a and 2b are set such that the resistance value of the resistor 2b is greater than the resistance value of the resistor 2a. This is to discharge the gate charge of the IGBT 1 in a longer time than usual when short-circuited. The resistance values of the resistors 2a and 2b can be set to appropriate values according to the characteristics of the IGBT 1, and can also be set so that the magnitude relationship is reversed.

第２検出回路１６は、短絡時オフ駆動回路１５が接続される端子ＳＣＯを共有し、ＩＧＢＴ１のゲート電圧を取り込み、ゲート電圧が閾値電圧Ｖｔｈ以上であるか否かを検出する。第２検出回路１６は、コンパレータ１６ａ、抵抗１６ｂ、１６ｃからなる分圧回路および参照電源１６ｄを有する。抵抗１６ｂおよび１６ｃは、直列接続した状態で端子ＳＣＯとグランドとの間に接続される。 The second detection circuit 16 shares the terminal SCO to which the short-circuit off drive circuit 15 is connected, takes in the gate voltage of the IGBT 1, and detects whether or not the gate voltage is equal to or higher than the threshold voltage Vth. The second detection circuit 16 has a comparator 16a, a voltage dividing circuit composed of resistors 16b and 16c, and a reference power supply 16d. Resistors 16b and 16c are connected in series between terminal SCO and ground.

コンパレータ１６ａの非反転入力端子は抵抗１６ｂと１６ｃとの共通接続点に接続され、反転入力端子は参照電源１６ｄが接続される。参照電源１６ｄは、ＩＧＢＴ１の閾値電圧Ｖｔｈに相当する参照電圧Ｖｒｅｆ２を設定している。コンパレータ１６ａは、ＩＧＢＴ１のゲート電位を端子ＳＣＯを通じて入力し、参照電圧Ｖｒｅｆ２を超えると閾値電圧Ｖｔｈを超えたとしてハイレベルの検出信号を出力する。 The non-inverting input terminal of the comparator 16a is connected to the common connection point between the resistors 16b and 16c, and the inverting input terminal is connected to the reference power supply 16d. The reference power supply 16d sets a reference voltage Vref2 corresponding to the threshold voltage Vth of the IGBT1. The comparator 16a receives the gate potential of the IGBT 1 through the terminal SCO, and outputs a high-level detection signal as exceeding the threshold voltage Vth when the gate potential exceeds the reference voltage Vref2.

オフ保持駆動回路１７は、バッファ回路１７ａを備え、制御回路１１から与えられるオフ保持の信号に応じて、外部出力素子であるオフ保持用のＭＯＳトランジスタ３のゲートＧに端子ＳＯＵＴからオフ保持信号を出力する。 The hold-off drive circuit 17 includes a buffer circuit 17a, and in response to the hold-off signal supplied from the control circuit 11, supplies an off-hold signal from a terminal SOUT to the gate G of the MOS transistor 3 for holding off, which is an external output element. Output.

短絡検出回路１８は、ＩＧＢＴ１に過電流が流れる短絡状態を検出する回路で、端子Ｐを介してＩＧＢＴ１のセンスエミッタに接続される。短絡検出回路１８は、ＩＧＢＴ１のセンスエミッタに流れる電流を抵抗１ａの端子電圧として検出し、短絡レベルの電流を検出すると短絡検出信号を制御回路１１に出力する。 The short-circuit detection circuit 18 is a circuit for detecting a short-circuit state in which an overcurrent flows through the IGBT 1, and is connected via a terminal P to the sense emitter of the IGBT1. The short-circuit detection circuit 18 detects the current flowing through the sense emitter of the IGBT 1 as the terminal voltage of the resistor 1a, and outputs a short-circuit detection signal to the control circuit 11 when a short-circuit level current is detected.

ハーフオン検出回路１９は、ＩＧＢＴ１のゲート電圧が中間レベルとなるハーフオン状態を検出する回路で、第１検出回路１４および第２検出回路１６の検出信号が入力される。ハーフオン検出回路１９は、ＩＧＢＴ１のゲート駆動状態に対して、何らかの原因で確実にオン状態またはオフ状態とならず、第１検出回路１４あるいは第２検出回路１６のいずれからもオフ状態の検出信号が入力されず、判定時間Ｔｔｈが経過してもゲート電圧が中間的な電圧レベルのままとなる状態を検出してハーフオン検出信号を制御回路１１に出力する。 The half-on detection circuit 19 is a circuit that detects a half-on state in which the gate voltage of the IGBT 1 is at an intermediate level, and receives detection signals from the first detection circuit 14 and the second detection circuit 16 . The half-on detection circuit 19 does not reliably turn on or off for some reason with respect to the gate drive state of the IGBT 1, and the off-state detection signal is not output from either the first detection circuit 14 or the second detection circuit 16. A half-on detection signal is output to the control circuit 11 by detecting a state in which no input is made and the gate voltage remains at an intermediate voltage level even after the determination time Tth has elapsed.

次に、上記構成の作用について、図２から図４を参照し、まず、通常時の動作について説明し、この後、短絡検出時およびハーフオン検出時の動作について説明する。 Next, with reference to FIGS. 2 to 4, the operation of the above configuration will be described first in terms of normal operation, and then in operation when short-circuit detection and half-on detection are performed.

＜通常時の動作＞
図２は通常時の動作に対応するタイミングチャートである。制御回路１１は、外部からローレベル（Ｌ）のオン駆動の素子駆動信号が与えられる前の時刻ｔ０～ｔ１の間には、通常オフ駆動回路１３およびオフ保持駆動回路１７に駆動信号を与えている。通常オフ駆動回路１３のＭＯＳトランジスタ１３ａがオン駆動され、またオフ保持駆動回路１７からの駆動信号によりオフ保持用のＭＯＳトランジスタ３がオン駆動される。これにより、ＩＧＢＴ１のゲートＧの電荷は放電された状態となり、ゲート電圧Ｖｇは０Ｖでグランドレベルとなっている。 <Normal operation>
FIG. 2 is a timing chart corresponding to normal operation. Control circuit 11 supplies drive signals to normal off drive circuit 13 and off hold drive circuit 17 during time t0 to t1 before a low level (L) ON drive element drive signal is externally applied. there is The MOS transistor 13a of the normal off drive circuit 13 is turned on, and the drive signal from the off hold drive circuit 17 turns on the MOS transistor 3 for holding off. As a result, the charge of the gate G of the IGBT 1 is discharged, and the gate voltage Vg is 0V, which is the ground level.

次に、時刻ｔ１で、制御回路１１は、外部からローレベル（Ｌ）のオン駆動の素子駆動信号が与えられると、通常オフ駆動回路１３およびオフ保持駆動回路１７をオフ状態に切り替え、さらにオン駆動回路１２にオン駆動信号を与える。 Next, at time t1, the control circuit 11 receives a low-level (L) on-driving device drive signal from the outside, and switches the normal off drive circuit 13 and the off-hold drive circuit 17 to the off state, and further to the on state. An ON drive signal is applied to the drive circuit 12 .

これにより、通常オフ駆動回路１３のＭＯＳトランジスタ１３ａがオフ状態となり、端子ＭＮに接続される第１検出回路１４は、ＩＧＢＴ１のゲート電圧を検出可能な状態となる。また、短絡時オフ駆動回路１５はオフ状態であるので、端子ＳＯＣに接続される第２検出回路１６は、ＩＧＢＴ１のゲート電圧を検出可能な状態である。 As a result, the MOS transistor 13a of the normal-off drive circuit 13 is turned off, and the first detection circuit 14 connected to the terminal MN becomes capable of detecting the gate voltage of the IGBT1. Further, since the short-circuit OFF drive circuit 15 is in the OFF state, the second detection circuit 16 connected to the terminal SOC is in a state capable of detecting the gate voltage of the IGBT 1 .

オン駆動回路１２は、ＭＯＳトランジスタ１２ａをオン駆動することでＩＧＢＴ１のゲートＧに直流電源ＶＣＣから電圧を印加させる。これにより、ＩＧＢＴ１のゲート電圧が上昇し、時刻ｔ２で閾値電圧Ｖｔｈに達すると、第１検出回路１４および第２検出回路１６がハイレベルの検出信号を制御回路１１に出力する。 The on-drive circuit 12 applies a voltage from the DC power supply VCC to the gate G of the IGBT 1 by turning on the MOS transistor 12a. As a result, the gate voltage of the IGBT 1 increases, and when it reaches the threshold voltage Vth at time t 2 , the first detection circuit 14 and the second detection circuit 16 output high-level detection signals to the control circuit 11 .

ＩＧＢＴ１のゲート電圧が上昇してオン状態になると、ＩＧＢＴ１から負荷への通電が行われる。また、ＩＧＢＴ１が正常に動作している状態では、短絡検出回路１８およびハーフオン検出回路１９はいずれも異常を検出することがなく、検出信号はローレベルとなっている。 When the gate voltage of the IGBT1 rises to turn it on, the load is energized from the IGBT1. When the IGBT 1 is operating normally, neither the short-circuit detection circuit 18 nor the half-on detection circuit 19 detects any abnormality, and the detection signal is at low level.

この後、時刻ｔ３で、素子駆動信号がオフ駆動に対応したハイレベル（Ｈ）になると、制御回路１１は、オン駆動回路１２を駆動停止するとともに、通常オフ駆動回路１３を駆動させる。ここでは、短絡検出回路１８がハイレベルの検出信号を出力していないことから、制御回路１１は、通常オフ駆動回路１３を動作させる。 After that, at time t3, when the device drive signal becomes high level (H) corresponding to the off drive, the control circuit 11 stops driving the on drive circuit 12 and drives the normal off drive circuit 13 . Since the short-circuit detection circuit 18 does not output a high-level detection signal here, the control circuit 11 causes the normal-off drive circuit 13 to operate.

これにより、オン駆動回路１２のＭＯＳトランジスタ１２ａがオフされ、ＩＧＢＴ１のゲートＧは断電される。また、通常オフ駆動回路１３が駆動されることで、ＭＯＳトランジスタ１３ａがオンされると、ＩＧＢＴ１のゲート電荷は抵抗２ａから端子ＭＮを介してＭＯＳトランジスタ１３ａを通じてグランドに放電され、ＩＧＢＴ１のゲート電圧は低下していく。 As a result, the MOS transistor 12a of the ON drive circuit 12 is turned off, and the gate G of the IGBT 1 is cut off. Further, when the MOS transistor 13a is turned on by driving the normal-off drive circuit 13, the gate charge of the IGBT 1 is discharged from the resistor 2a to the ground through the MOS transistor 13a through the terminal MN, and the gate voltage of the IGBT 1 becomes declining.

このとき、第１検出回路１４は、端子ＭＮの電圧を取り込んでいるので、ＭＯＳトランジスタ１３ａのオンと同時にグランドレベルに低下するため、検出動作を行うことができない。このため、この期間中においては、第１検出回路１４への給電を停止することで省電力を図ることができる。一方、第２検出回路１６は、短絡時オフ駆動回路１５のＭＯＳトランジスタ１５ａがオフ状態であるから、ＩＧＢＴ１のゲート電圧が取り込まれる状態である。 At this time, since the first detection circuit 14 takes in the voltage of the terminal MN, it drops to the ground level at the same time as the MOS transistor 13a is turned on, so that the detection operation cannot be performed. Therefore, power can be saved by stopping power supply to the first detection circuit 14 during this period. On the other hand, the second detection circuit 16 is in a state where the gate voltage of the IGBT 1 is taken in because the MOS transistor 15a of the short-circuit off drive circuit 15 is in the off state.

制御回路１１は、通常オフ駆動回路１３を駆動させたときには、第２検出回路１６の検出信号を用いる。ＩＧＢＴ１のゲート電圧が低下して、時刻ｔ４で閾値電圧Ｖｔｈに達すると、第２検出回路１６によりハイレベルの検出信号が出力される。これにより、制御回路１１は、オフ保持駆動回路１７にオフ保持の駆動信号を出力する。 The control circuit 11 uses the detection signal of the second detection circuit 16 when the normal off drive circuit 13 is driven. When the gate voltage of the IGBT 1 decreases and reaches the threshold voltage Vth at time t4, the second detection circuit 16 outputs a high-level detection signal. As a result, the control circuit 11 outputs an off-hold drive signal to the off-hold drive circuit 17 .

オフ保持駆動回路１７は、端子ＳＯＵＴを介してオフ保持用のＭＯＳトランジスタ３のゲートＧに駆動信号を与えてオン駆動する。すると、ＩＧＢＴ１のゲート電荷はＭＯＳトランジスタ３のオン抵抗を介して急速に放電され、ゲート電圧は瞬時にグランドレベルまで低下する。これにより、ＩＧＢＴ１は、ゲート電圧がグランドレベルに保持された状態となるので、オフ状態に固定される。 The off-hold driving circuit 17 applies a drive signal to the gate G of the off-holding MOS transistor 3 through a terminal SOUT to turn it on. Then, the gate charge of the IGBT 1 is rapidly discharged through the ON resistance of the MOS transistor 3, and the gate voltage instantly drops to the ground level. As a result, the gate voltage of the IGBT 1 is held at the ground level, so that the IGBT 1 is fixed in the off state.

なお、上記の動作において、時刻ｔ３からｔ４の間は、通常オフ駆動回路１３による駆動を行っているので、第１検出回路１４は使えない。しかし、時刻ｔ３－ｔ４間を除いた他の期間においては、通常オフ駆動回路１３および短絡時オフ駆動回路１５のいずれも使用していないので、第１検出回路１４および第２検出回路１６のいずれの検出信号を用いることができ、両方の検出信号を用いることでノイズなどによる誤検出を防止して確実性を高めることもできる。また、いずれか一方のみの検出信号を用いる場合には、使用しない側の検出回路の給電を停止して省電力を図ることもできる。 In the above operation, the first detection circuit 14 cannot be used during the period from time t3 to time t4, since the off drive circuit 13 normally drives. However, during periods other than time t3-t4, neither normal-off drive circuit 13 nor short-circuit-off drive circuit 15 is used, so neither first detection circuit 14 nor second detection circuit 16 is used. can be used, and by using both detection signals, erroneous detection due to noise or the like can be prevented and reliability can be improved. Moreover, when only one of the detection signals is used, power can be saved by stopping the power supply to the detection circuit on the unused side.

＜短絡時の動作＞
次に、図３を参照してＩＧＢＴ１がオン駆動された後に、短絡故障を起こした場合の動作について説明する。 <Operation at short circuit>
Next, the operation when a short-circuit failure occurs after the IGBT 1 is turned on will be described with reference to FIG.

上述した通常時の動作と同様に、外部からローレベル（Ｌ）のオン駆動の素子駆動信号が与えられる前の時刻ｔ１０～ｔ１１の間には、通常オフ駆動回路１３およびオフ保持駆動回路１７に駆動信号が与えられ、ＩＧＢＴ１のゲートＧの電荷は放電された状態となり、ゲート電圧Ｖｇは０Ｖでグランドレベルとなっている。 As in the normal operation described above, between time t10 and t11 before a low-level (L) on-driving device drive signal is externally applied, normally off drive circuit 13 and off hold drive circuit 17 are turned on. A drive signal is applied, the charge of the gate G of the IGBT 1 is discharged, and the gate voltage Vg is 0V and ground level.

次に、時刻ｔ１１で、外部からローレベル（Ｌ）のオン駆動の素子駆動信号が与えられると、制御回路１１は、通常オフ駆動回路１３およびオフ保持駆動回路１７をオフ状態に切り替え、さらにオン駆動回路１２にオン駆動信号を与える。これにより、ＩＧＢＴ１はオン駆動され、ＩＧＢＴ１のゲート電圧が閾値電圧Ｖｔｈに達すると、第１検出回路１４および第２検出回路１６は、ハイレベルの検出信号を制御回路１１に出力する。 Next, at time t11, when a low-level (L) on-driving device drive signal is externally supplied, the control circuit 11 switches the normal off drive circuit 13 and the off-hold drive circuit 17 to the off state, and further to the on state. An ON drive signal is applied to the drive circuit 12 . As a result, the IGBT 1 is turned on, and when the gate voltage of the IGBT 1 reaches the threshold voltage Vth, the first detection circuit 14 and the second detection circuit 16 output high-level detection signals to the control circuit 11 .

この後、ＩＧＢＴ１のゲート電圧が上昇してオン状態になった状態で、例えば、時刻ｔ１３でＩＧＢＴ１の短絡故障が発生した場合について説明する。ＩＧＢＴ１に短絡電流が流れると、センスエミッタに流れる電流も短絡レベルになるので、センスエミッタの電圧が短絡レベルを超えて高くなり、短絡検出回路１８は短絡状態を検出して検出信号を制御回路１１に出力する。制御回路１１は、これに応じてオン駆動回路１２を駆動停止すると共に、短絡時オフ駆動回路１５を駆動させる。 After that, a case where the gate voltage of the IGBT 1 rises to turn on the IGBT 1 and the IGBT 1 short-circuits at time t13, for example, will be described. When a short-circuit current flows through the IGBT 1, the current flowing through the sense emitter also reaches the short-circuit level, so that the voltage of the sense emitter rises above the short-circuit level. output to In response to this, the control circuit 11 stops driving the ON drive circuit 12 and drives the short circuit OFF drive circuit 15 .

これによりＩＧＢＴ１のゲートＧは断電され、さらに短絡時オフ駆動回路１５のＭＯＳトランジスタ１５ａがオンすることで、ＩＧＢＴ１のゲート電荷は抵抗２ｂから端子ＳＣＯを介してＭＯＳトランジスタ１５ａを通じてグランドに放電され、ＩＧＢＴ１のゲート電圧は低下していく。このとき、抵抗２ｂの抵抗値が抵抗２ａの抵抗値よりも大きく設定されているので、ＩＧＢＴ１のゲート電圧は、前述した通常時に比べてゆっくり低下していく。 As a result, the gate G of the IGBT 1 is de-energized, and the MOS transistor 15a of the short-circuit off drive circuit 15 is turned on, whereby the gate charge of the IGBT 1 is discharged from the resistor 2b to the ground via the terminal SCO through the MOS transistor 15a. The gate voltage of IGBT1 decreases. At this time, since the resistance value of the resistor 2b is set to be greater than the resistance value of the resistor 2a, the gate voltage of the IGBT 1 slowly decreases compared to the normal time described above.

また、第２検出回路１６は、端子ＳＣＯの電圧を取り込んでいるので、ＭＯＳトランジスタ１５ａのオンと同時にグランドレベルに低下するため、検出動作を行うことができない。このため、第２検出回路１６への給電を停止することで省電力を図ることができる。一方、第１検出回路１４は、通常オフ駆動回路１３のＭＯＳトランジスタ１３ａがオフ状態であるから、ＩＧＢＴ１のゲート電圧が取り込まれる状態である。 In addition, since the second detection circuit 16 takes in the voltage of the terminal SCO, it drops to the ground level at the same time when the MOS transistor 15a is turned on, so that the detection operation cannot be performed. Therefore, power can be saved by stopping power supply to the second detection circuit 16 . On the other hand, since the MOS transistor 13a of the normal off drive circuit 13 is in the off state, the first detection circuit 14 is in a state where the gate voltage of the IGBT 1 is taken.

制御回路１１は、短絡時オフ駆動回路１５を駆動させたときには、第１検出回路１４の検出信号を用いる。ＩＧＢＴ１のゲート電圧が低下して、時刻ｔ１４で閾値電圧Ｖｔｈに達すると、第１検出回路１４によりハイレベルの検出信号が出力される。これにより、制御回路１１は、オフ保持駆動回路１７にオフ保持の駆動信号を出力する。 The control circuit 11 uses the detection signal of the first detection circuit 14 when driving the short circuit OFF drive circuit 15 . When the gate voltage of the IGBT 1 decreases and reaches the threshold voltage Vth at time t14, the first detection circuit 14 outputs a high-level detection signal. As a result, the control circuit 11 outputs an off-hold drive signal to the off-hold drive circuit 17 .

オフ保持駆動回路１７は、端子ＳＯＵＴを介してオフ保持用のＭＯＳトランジスタ３のゲートＧに駆動信号を与えてオン駆動する。すると、ＩＧＢＴ１のゲート電荷はＭＯＳトランジスタ３のオン抵抗を介して急速に放電され、ゲート電圧は瞬時にグランドレベルまで低下する。これにより、ＩＧＢＴ１は、ゲート電圧がグランドレベルに保持された状態になるので、オフ状態に固定される。 The off-hold driving circuit 17 applies a drive signal to the gate G of the off-holding MOS transistor 3 through a terminal SOUT to turn it on. Then, the gate charge of the IGBT 1 is rapidly discharged through the ON resistance of the MOS transistor 3, and the gate voltage instantly drops to the ground level. As a result, the gate voltage of the IGBT 1 is held at the ground level, so that the IGBT 1 is fixed in the off state.

なお、上記の動作において、時刻ｔ１３からｔ１４の間は、短絡時オフ駆動回路１５による駆動を行っているので、第２検出回路１６は使えない。しかし、時刻ｔ１３－ｔ１４間を除いた他の期間においては、通常オフ駆動回路１３および短絡時オフ駆動回路１５のいずれも使用していないので、第１検出回路１４および第２検出回路１６のいずれの検出信号を用いることができ、両方の検出信号を用いることでノイズなどによる誤検出を防止して確実性を高めることもできる。また、いずれか一方のみの検出信号を用いる場合には、使用しない側の検出回路の給電を停止して省電力を図ることもできる。 In the above operation, the second detection circuit 16 cannot be used during the period from time t13 to t14 because the short-circuit OFF drive circuit 15 is in operation. However, during periods other than time t13-t14, neither normal-off drive circuit 13 nor short-circuit-off drive circuit 15 is used, so neither first detection circuit 14 nor second detection circuit 16 is used. can be used, and by using both detection signals, erroneous detection due to noise or the like can be prevented and reliability can be improved. Moreover, when only one of the detection signals is used, power can be saved by stopping the power supply to the detection circuit on the unused side.

＜ハーフオン時の動作＞
次に、図４を参照してＩＧＢＴ１がオフ駆動されたときに、ハーフオン状態となる場合の動作について説明する。この場合には、ＩＧＢＴ１に対して、時刻ｔ２０からｔ２３までの間は、上述した通常時の時刻ｔ０からｔ３までの間と同様の動作をするので、説明を省略する。 <Operation at half-on>
Next, with reference to FIG. 4, the operation in the case of the half-on state when the IGBT 1 is driven off will be described. In this case, the IGBT 1 operates from time t20 to t23 in the same manner as it does from time t0 to t3 during the normal operation, so the description is omitted.

時刻ｔ２３で、素子駆動信号がオフ駆動に対応したハイレベル（Ｈ）になると、制御回路１１は、オン駆動回路１２を駆動停止するとともに、通常オフ駆動回路１３を駆動させる。ここでは、短絡検出回路１８がハイレベルの検出信号を出力していないことから、通常オフ駆動回路１３を動作させる。 At time t23, when the element drive signal becomes high level (H) corresponding to the off drive, the control circuit 11 stops driving the on drive circuit 12 and drives the normal off drive circuit 13. FIG. Here, since the short-circuit detection circuit 18 does not output a high-level detection signal, the normally-off drive circuit 13 is operated.

これにより、オン駆動回路１２のＭＯＳトランジスタ１２ａがオフされ、ＩＧＢＴ１のゲートＧは断電される。また、通常オフ駆動回路１３が駆動されることで、ＩＧＢＴ１のゲート電荷は抵抗２ａから端子ＭＮを介してＭＯＳトランジスタ１３ａを通じてグランドに放電され、ＩＧＢＴ１のゲート電圧は低下していく。 As a result, the MOS transistor 12a of the ON drive circuit 12 is turned off, and the gate G of the IGBT 1 is cut off. When the normal off drive circuit 13 is driven, the gate charge of the IGBT 1 is discharged from the resistor 2a through the terminal MN to the ground through the MOS transistor 13a, and the gate voltage of the IGBT 1 is lowered.

このとき、第１検出回路１４は、端子ＭＮの電圧を取り込んでいるので、ＭＯＳトランジスタ１３ａのオンと同時にグランドレベルに低下するため、検出動作を行うことができない。このため、第１検出回路１４への給電を停止することで省電力を図ることができる。一方、第２検出回路１６は、短絡時オフ駆動回路１５のＭＯＳトランジスタ１５ａがオフ状態であるから、ＩＧＢＴ１のゲート電圧が取り込まれる状態である。 At this time, since the first detection circuit 14 takes in the voltage of the terminal MN, it drops to the ground level at the same time as the MOS transistor 13a is turned on, so that the detection operation cannot be performed. Therefore, power can be saved by stopping power supply to the first detection circuit 14 . On the other hand, the second detection circuit 16 is in a state where the gate voltage of the IGBT 1 is taken in because the MOS transistor 15a of the short-circuit off drive circuit 15 is in the off state.

制御回路１１は、通常オフ駆動回路１３を駆動させたときには、第２検出回路１６の検出信号を用いる。ここでは、ＩＧＢＴ１のゲート電圧の低下が遅く、所定時間が経過しても閾値電圧Ｖｔｈに達しない状態となっている。一方、この状態ではハーフオン検出回路１９が、判定時間Ｔｔｈが経過した時点でハーフオン状態であることを検出して制御回路１１に検出信号を出力する。 The control circuit 11 uses the detection signal of the second detection circuit 16 when the normal off drive circuit 13 is driven. Here, the drop in the gate voltage of the IGBT 1 is slow and does not reach the threshold voltage Vth even after a predetermined period of time has passed. On the other hand, in this state, the half-on detection circuit 19 detects the half-on state and outputs a detection signal to the control circuit 11 when the determination time Tth has passed.

これにより、制御回路１１は、オフ保持駆動回路１７にオフ保持の駆動信号を出力する。オフ保持駆動回路１７は、端子ＳＯＵＴを介してオフ保持用のＭＯＳトランジスタ３のゲートＧに駆動信号を与えてオン駆動する。すると、ＩＧＢＴ１のゲート電荷はＭＯＳトランジスタ３のオン抵抗を介して急速に放電され、ゲート電圧は瞬時にグランドレベルまで低下する。これにより、ＩＧＢＴ１は、ゲート電圧がグランドレベルに保持されるので、オフ状態に固定される。 As a result, the control circuit 11 outputs an off-hold drive signal to the off-hold drive circuit 17 . The off-hold driving circuit 17 applies a drive signal to the gate G of the off-holding MOS transistor 3 through a terminal SOUT to turn it on. Then, the gate charge of the IGBT 1 is rapidly discharged through the ON resistance of the MOS transistor 3, and the gate voltage instantly drops to the ground level. As a result, the gate voltage of the IGBT 1 is held at the ground level, so the IGBT 1 is fixed in the off state.

なお、上記の動作において、時刻ｔ２３からｔ２４の間は、通常オフ駆動回路１３による駆動を行っているので、第１検出回路１４は使えない。しかし、時刻ｔ２３－ｔ２４間を除いた他の期間においては、通常オフ駆動回路１３および短絡時オフ駆動回路１５のいずれも使用していないので、第１検出回路１４および第２検出回路１６のいずれの検出信号を用いることができ、両方の検出信号を用いることでノイズなどによる誤検出を防止して確実性を高めることもできる。また、いずれか一方のみの検出信号を用いる場合には、使用しない側の検出回路の給電を停止して省電力を図ることもできる。 In the above operation, the first detection circuit 14 cannot be used during the period from time t23 to t24, since the off drive circuit 13 is normally driving. However, during the period other than time t23-t24, neither normal-off drive circuit 13 nor short-circuit-off drive circuit 15 is used, so neither first detection circuit 14 nor second detection circuit 16 is used. can be used, and by using both detection signals, erroneous detection due to noise or the like can be prevented and reliability can be improved. Moreover, when only one of the detection signals is used, power can be saved by stopping the power supply to the detection circuit on the unused side.

このような本実施形態によれば、通常オフ駆動回路１３と第１検出回路１４を端子ＭＮに接続し、異常時オフ駆動回路１５と第２検出回路１６を端子ＳＣＯに接続し、オフ保持駆動回路１７を端子ＳＯＵＴに接続する構成としたので、通常オフ駆動回路１３を駆動する場合には第２検出回路１６を用い、異常時オフ駆動回路１５を駆動する場合には第１検出回路１４を用いることでＩＧＢＴ１のゲート電圧を検出してオフ保持駆動回路１７を駆動させることができる。 According to this embodiment, the normal OFF drive circuit 13 and the first detection circuit 14 are connected to the terminal MN, the abnormal OFF drive circuit 15 and the second detection circuit 16 are connected to the terminal SCO, and the OFF holding drive is performed. Since the circuit 17 is connected to the terminal SOUT, the second detection circuit 16 is used when the normal OFF drive circuit 13 is driven, and the first detection circuit 14 is used when the abnormal OFF drive circuit 15 is driven. By using it, it is possible to detect the gate voltage of the IGBT 1 and drive the OFF hold driving circuit 17 .

また、この構成を用いることで、オフ保持用のＭＯＳトランジスタ３がＩＣ１０の外部に配置される場合でも、端子ＭＮおよび端子ＳＣＯの双方に第１検出回路１４および第２検出回路１６を設けるので、ＩＧＢＴ１のゲート電圧を検出するために別途端子を設けることなく構成することができる。 Further, by using this configuration, even if the off-holding MOS transistor 3 is arranged outside the IC 10, both the terminal MN and the terminal SCO are provided with the first detection circuit 14 and the second detection circuit 16. It can be configured without providing a separate terminal for detecting the gate voltage of the IGBT1.

さらに、通常オフ駆動回路１３を駆動する場合には第１検出回路１４への給電を停止し、異常時オフ駆動回路１５を駆動する場合には第２検出回路１６への給電を停止することで省電力にすることができる。 Furthermore, by stopping the power supply to the first detection circuit 14 when the normal OFF drive circuit 13 is driven, and by stopping the power supply to the second detection circuit 16 when the abnormal OFF drive circuit 15 is driven. Power can be saved.

また、通常オフ駆動回路１３および異常時オフ駆動回路１５のいずれも駆動しない場合には、第１検出回路１４および第２検出回路１６の双方の検出信号を利用することができるので、ノイズなどによる誤検出を抑制して確実な検出動作を行わせることができるようになる。 Moreover, when neither the normal OFF drive circuit 13 nor the abnormal OFF drive circuit 15 is driven, the detection signals of both the first detection circuit 14 and the second detection circuit 16 can be used. It is possible to suppress erroneous detection and perform a reliable detection operation.

（第２実施形態）
図５から図８は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、ＩＣ１０に代わる半導体素子駆動回路としてのＩＣ３０を設けている。ＩＣ３０においては、制御回路１１に代わる制御回路３１を設けるとともに、第１検出回路１４および第２検出回路１６に代えて、スイッチ３２および検出回路３３を設けている。なお、ハーフオン検出回路１９は、検出回路３３の検出信号が入力される構成である。 (Second embodiment)
FIGS. 5 to 8 show the second embodiment, and portions different from the first embodiment will be explained below. In this embodiment, an IC30 is provided as a semiconductor element driving circuit instead of the IC10. The IC 30 includes a control circuit 31 instead of the control circuit 11 and a switch 32 and a detection circuit 33 instead of the first detection circuit 14 and the second detection circuit 16 . The half-on detection circuit 19 is configured to receive a detection signal from the detection circuit 33 .

検出回路３３は、第１検出回路１４と同等の構成であり、コンパレータ３３ａ、抵抗３３ｂ、３３ｃからなる分圧回路および参照電源３３ｄを有する。抵抗３３ｂおよび３３ｃは、直列接続した状態でスイッチ３２とグランドとの間に接続される。 The detection circuit 33 has the same configuration as the first detection circuit 14, and has a comparator 33a, a voltage dividing circuit composed of resistors 33b and 33c, and a reference power supply 33d. Resistors 33b and 33c are connected in series between switch 32 and ground.

コンパレータ３３ａの非反転入力端子は抵抗３３ｂと３３ｃとの共通接続点に接続され、反転入力端子は参照電源３３ｄが接続される。参照電源３３ｄは、ＩＧＢＴ１の閾値電圧Ｖｔｈに相当する参照電圧Ｖｒｅｆを設定している。コンパレータ１４ａは、ＩＧＢＴ１のゲート電位を、スイッチ３２を通じて入力し、参照電圧Ｖｒｅｆを超えるとハイレベルの検出信号を出力する。 The non-inverting input terminal of the comparator 33a is connected to the common connection point between the resistors 33b and 33c, and the inverting input terminal is connected to the reference power supply 33d. The reference power supply 33d sets a reference voltage Vref corresponding to the threshold voltage Vth of the IGBT1. The comparator 14a receives the gate potential of the IGBT 1 through the switch 32, and outputs a high-level detection signal when the potential exceeds the reference voltage Vref.

スイッチ３２は、接点ａ、接点ｂおよび切り替え接点ｃを有する。スイッチ３２の接点ａは端子ＭＮに接続され、接点ｂは端子ＳＣＯに接続され、切り替え接点ｃは検出回路３３に接続される。スイッチ３２は、制御回路３１から切り替え信号が与えられていない状態では、切り替え接点ｃが、端子ｂに接続されたた状態であり、切り替え信号が与えられると、端子ａに切り替え接続をするように構成される。 The switch 32 has a contact a, a contact b and a switching contact c. The contact a of the switch 32 is connected to the terminal MN, the contact b is connected to the terminal SCO, and the switching contact c is connected to the detection circuit 33 . The switch 32 is in a state in which the switching contact c is connected to the terminal b when the switching signal is not given from the control circuit 31, and is switched to the terminal a when the switching signal is given. Configured.

したがって、スイッチ３２に制御回路３１から切り替え信号が与えられていない状態では、検出回路３３は、端子ＳＣＯを介してＩＧＢＴ１のゲート電圧が入力される状態である。また、スイッチ３２に切り替え信号が与えられると、検出回路３３は、端子ＭＮを介してＩＧＢＴ１のゲート電圧が入力される状態に切り替わる。 Therefore, when the switch 32 is not supplied with a switching signal from the control circuit 31, the detection circuit 33 is in a state where the gate voltage of the IGBT 1 is input via the terminal SCO. Also, when a switching signal is given to the switch 32, the detection circuit 33 is switched to a state in which the gate voltage of the IGBT 1 is input via the terminal MN.

次に、上記構成の作用について図６から図８も参照し、まず、通常時の動作について説明し、この後、短絡検出時およびハーフオン検出時の動作について説明する。 Next, with reference to FIGS. 6 to 8, the operation of the above configuration will be described first, and then the operation at the time of short-circuit detection and half-on detection will be described.

＜通常時の動作＞
図６は通常時の動作に対応するタイミングチャートである。制御回路３１は、外部からローレベル（Ｌ）のオン駆動の素子駆動信号が与えられる前の時刻ｔ３０～ｔ３１の間には、通常オフ駆動回路１３のＭＯＳトランジスタ１３ａがオン駆動され、またオフ保持駆動回路１７からの駆動信号によりオフ保持用のＭＯＳトランジスタ３がオン駆動される。これにより、ＩＧＢＴ１のゲートＧの電荷は放電された状態となり、ゲート電圧Ｖｇは０Ｖでグランドレベルとなっている。 <Normal operation>
FIG. 6 is a timing chart corresponding to normal operation. In the control circuit 31, the MOS transistor 13a of the normal off drive circuit 13 is turned on and held off during the time t30 to t31 before a low level (L) on-driving device drive signal is externally applied. A driving signal from the driving circuit 17 turns on the off-holding MOS transistor 3 . As a result, the charge of the gate G of the IGBT 1 is discharged, and the gate voltage Vg is 0V, which is the ground level.

次に、時刻ｔ３１で、外部からローレベル（Ｌ）のオン駆動の素子駆動信号が与えられると、制御回路３１は、通常オフ駆動回路１３およびオフ保持駆動回路１７をオフ状態に切り替え、さらにオン駆動回路１２にオン駆動信号を与える。これにより、ＩＧＢＴ１はオン駆動され、時刻ｔ３２でＩＧＢＴ１のゲート電圧が閾値電圧Ｖｔｈに達すると、検出回路３３は、端子ＳＣＯから入力されるＩＧＢＴ１のゲート電圧に基づいてハイレベルの検出信号を制御回路３１に出力する。 Next, at time t31, when a low-level (L) on-driving device drive signal is externally applied, the control circuit 31 switches the normal off drive circuit 13 and the off-hold drive circuit 17 to the off state, and further to the on state. An ON drive signal is applied to the drive circuit 12 . As a result, the IGBT1 is turned on, and when the gate voltage of the IGBT1 reaches the threshold voltage Vth at time t32, the detection circuit 33 outputs a high-level detection signal based on the gate voltage of the IGBT1 input from the terminal SCO to the control circuit. 31.

ＩＧＢＴ１のゲート電圧が上昇してオン状態になると、ＩＧＢＴ１から負荷への通電が行われる。また、ＩＧＢＴ１が正常に動作している状態では、短絡検出回路１８およびハーフオン検出回路１９はいずれも異常を検出することがなく、検出信号はローレベルとなっている。 When the gate voltage of the IGBT1 rises to turn it on, the load is energized from the IGBT1. When the IGBT 1 is operating normally, neither the short-circuit detection circuit 18 nor the half-on detection circuit 19 detects any abnormality, and the detection signal is at low level.

この後、時刻ｔ３３で、素子駆動信号がオフ駆動に対応したハイレベル（Ｈ）になると、制御回路３１は、オン駆動回路１２を駆動停止するとともに、通常オフ駆動回路１３を駆動させる。ここでは、短絡検出回路１８がハイレベルの検出信号を出力していないことから、通常オフ駆動回路１３を動作させる。 After that, at time t33, when the device drive signal becomes high level (H) corresponding to the off drive, the control circuit 31 stops driving the on drive circuit 12 and drives the normal off drive circuit 13. FIG. Here, since the short-circuit detection circuit 18 does not output a high-level detection signal, the normally-off drive circuit 13 is operated.

これにより、オン駆動回路１２のＭＯＳトランジスタ１２ａがオフされ、ＩＧＢＴ１のゲートＧは断電される。また、通常オフ駆動回路１３が駆動されることで、ＩＧＢＴ１のゲート電荷は抵抗２ａから端子ＭＮを介してＭＯＳトランジスタ１３ａを通じてグランドに放電され、ＩＧＢＴ１のゲート電圧は低下していく。 As a result, the MOS transistor 12a of the ON drive circuit 12 is turned off, and the gate G of the IGBT 1 is cut off. When the normal off drive circuit 13 is driven, the gate charge of the IGBT 1 is discharged from the resistor 2a through the terminal MN to the ground through the MOS transistor 13a, and the gate voltage of the IGBT 1 is lowered.

このとき、スイッチ３２は制御回路３１から切り替え信号が与えられていないので、検出回路３３は、端子ＳＣＯの電圧を取り込んでいる。検出回路３３は、短絡時オフ駆動回路１５のＭＯＳトランジスタ１５ａがオフ状態であるから、ＩＧＢＴ１のゲート電圧が取り込まれる状態である。 At this time, since the switch 32 is not supplied with a switching signal from the control circuit 31, the detection circuit 33 takes in the voltage of the terminal SCO. Since the MOS transistor 15a of the short-circuit off drive circuit 15 is in the off state, the detection circuit 33 is in a state where the gate voltage of the IGBT 1 is taken.

ＩＧＢＴ１のゲート電圧が低下して、時刻ｔ３４で閾値電圧Ｖｔｈに達すると、検出回路３３の検出信号によりハイレベルの検出信号が出力される。これにより、制御回路３１は、オフ保持駆動回路１７にオフ保持の駆動信号を出力する。 When the gate voltage of the IGBT 1 decreases and reaches the threshold voltage Vth at time t34, the detection signal of the detection circuit 33 outputs a high-level detection signal. As a result, the control circuit 31 outputs an off-hold drive signal to the off-hold drive circuit 17 .

オフ保持駆動回路１７は、端子ＳＯＵＴを介してオフ保持用のＭＯＳトランジスタ３のゲートＧに駆動信号を与えてオン駆動する。すると、ＩＧＢＴ１のゲート電荷はＭＯＳトランジスタ３のオン抵抗を介して急速に放電され、ゲート電圧はグランドレベルまで低下する。これにより、ＩＧＢＴ１は、ゲート電圧がグランドレベルに保持されるので、オフ状態に固定される。 The off-hold driving circuit 17 applies a drive signal to the gate G of the off-holding MOS transistor 3 through a terminal SOUT to turn it on. Then, the gate charge of the IGBT 1 is rapidly discharged via the ON resistance of the MOS transistor 3, and the gate voltage drops to the ground level. As a result, the gate voltage of the IGBT 1 is held at the ground level, so the IGBT 1 is fixed in the off state.

＜短絡時の動作＞
次に、図７を参照してＩＧＢＴ１がオン駆動された後に、短絡故障を起こす場合の動作について説明する。 <Operation at short circuit>
Next, with reference to FIG. 7, the operation when a short-circuit failure occurs after the IGBT 1 is turned on will be described.

上述した通常時の動作と同様に、外部からローレベル（Ｌ）のオン駆動の素子駆動信号が与えられる前の時刻ｔ４０～ｔ４１の間には、通常オフ駆動回路１３およびオフ保持駆動回路１７に駆動信号が与えられ、ＩＧＢＴ１のゲートＧの電荷は放電された状態となり、ゲート電圧Ｖｇは０Ｖでグランドレベルとなっている。 As in the normal operation described above, between time t40 and t41 before a low-level (L) on-driving device drive signal is externally applied, normally off drive circuit 13 and off hold drive circuit 17 are turned on. A drive signal is applied, the charge of the gate G of the IGBT 1 is discharged, and the gate voltage Vg is 0V and ground level.

次に、時刻ｔ４１で、外部からローレベル（Ｌ）のオン駆動の素子駆動信号が与えられると、制御回路３１は、通常オフ駆動回路１３およびオフ保持駆動回路１７をオフ状態に切り替え、さらにオン駆動回路１２にオン駆動信号を与える。これにより、ＩＧＢＴ１はオン駆動され、ＩＧＢＴ１のゲート電圧が閾値電圧Ｖｔｈに達すると、検出回路３３は、ハイレベルの検出信号を制御回路３１に出力する。 Next, at time t41, when a low-level (L) on-driving element drive signal is externally supplied, the control circuit 31 switches the normal off drive circuit 13 and the off-hold drive circuit 17 to the off state, and further turns on the drive circuit 13. An ON drive signal is applied to the drive circuit 12 . As a result, the IGBT 1 is turned on, and when the gate voltage of the IGBT 1 reaches the threshold voltage Vth, the detection circuit 33 outputs a high-level detection signal to the control circuit 31 .

この後、ＩＧＢＴ１のゲート電圧が上昇してオン状態になった状態で、例えば、時刻ｔ４３でＩＧＢＴ１の短絡故障が発生した場合について説明する。ＩＧＢＴ１に短絡電流が流れると、短絡検出回路１８は短絡状態を検出して検出信号を制御回路３１に出力する。制御回路３１は、これに応じてオン駆動回路１２を駆動停止すると共に、短絡時オフ駆動回路１５を駆動させる。また、制御回路３１は、このとき、スイッチ３２に切り替え信号を出力して、検出回路３３に端子ＭＮからゲート電圧を入力するように切り替える。 After that, the case where the IGBT 1 is turned on with the gate voltage of the IGBT 1 increased, and the IGBT 1 is short-circuited at time t43, for example, will be described. When a short-circuit current flows through the IGBT 1 , the short-circuit detection circuit 18 detects a short-circuit state and outputs a detection signal to the control circuit 31 . In response to this, the control circuit 31 stops driving the ON drive circuit 12 and drives the short circuit OFF drive circuit 15 . At this time, the control circuit 31 also outputs a switching signal to the switch 32 to switch the detection circuit 33 to input the gate voltage from the terminal MN.

これによりＩＧＢＴ１のゲートＧは断電され、さらに短絡時オフ駆動回路１５のＭＯＳトランジスタ１５ａがオンすることで、ＩＧＢＴ１のゲート電荷は抵抗２ｂから端子ＳＣＯを介してＭＯＳトランジスタ１５ａを通じてグランドに放電され、ＩＧＢＴ１のゲート電圧は低下していく。このとき、ＩＧＢＴ１のゲート電圧は、抵抗２ｂの抵抗値が抵抗２ａの抵抗値よりも大きく設定されているので、通常時よりもゆっくり低下する。 As a result, the gate G of the IGBT 1 is de-energized, and the MOS transistor 15a of the short-circuit off drive circuit 15 is turned on, whereby the gate charge of the IGBT 1 is discharged from the resistor 2b to the ground via the terminal SCO through the MOS transistor 15a. The gate voltage of IGBT1 decreases. At this time, the gate voltage of the IGBT 1 drops more slowly than usual because the resistance value of the resistor 2b is set higher than the resistance value of the resistor 2a.

制御回路３１は、ＩＧＢＴ１のゲート電圧が低下して、時刻ｔ４４で閾値電圧Ｖｔｈに達すると、検出回路３３により出力されるハイレベルの検出信号により、オフ保持駆動回路１７にオフ保持の駆動信号を出力する。 When the gate voltage of the IGBT 1 decreases and reaches the threshold voltage Vth at time t44, the control circuit 31 outputs a high-level detection signal output from the detection circuit 33 to the off-hold driving circuit 17 to output a drive signal for holding off. Output.

オフ保持駆動回路１７は、端子ＳＯＵＴを介してオフ保持用のＭＯＳトランジスタ３のゲートＧに駆動信号を与えてオン駆動する。すると、ＩＧＢＴ１のゲート電荷はＭＯＳトランジスタ３のオン抵抗を介して急速に放電され、ゲート電圧はグランドレベルまで低下する。これにより、ＩＧＢＴ１は、ゲート電圧がグランドレベルに保持されるので、オフ状態に固定される。 The off-hold driving circuit 17 applies a drive signal to the gate G of the off-holding MOS transistor 3 through a terminal SOUT to turn it on. Then, the gate charge of the IGBT 1 is rapidly discharged via the ON resistance of the MOS transistor 3, and the gate voltage drops to the ground level. As a result, the gate voltage of the IGBT 1 is held at the ground level, so the IGBT 1 is fixed in the off state.

＜ハーフオン時の動作＞
次に、図８を参照してＩＧＢＴ１がオフ駆動されたときに、ハーフオン状態となる場合の動作について説明する。この場合には、ＩＧＢＴ１に対して、時刻ｔ５０からｔ５３までの間は、上述した通常時の時刻ｔ３０からｔ３３までの間と同様の動作をするので、説明を省略する。 <Operation at half-on>
Next, with reference to FIG. 8, the operation in the case of the half-on state when the IGBT 1 is driven off will be described. In this case, the IGBT 1 performs the same operation from time t50 to t53 as it does from time t30 to t33 during the normal operation, so the description is omitted.

時刻ｔ５３で、素子駆動信号がオフ駆動に対応したハイレベル（Ｈ）になると、制御回路３１は、オン駆動回路１２を駆動停止するとともに、通常オフ駆動回路１３を駆動させる。ここでは、短絡検出回路１８がハイレベルの検出信号を出力していないことから、通常オフ駆動回路１３を動作させる。 At time t53, when the element drive signal becomes high level (H) corresponding to off drive, the control circuit 31 stops driving the on drive circuit 12 and drives the normal off drive circuit 13. FIG. Here, since the short-circuit detection circuit 18 does not output a high-level detection signal, the normally-off drive circuit 13 is operated.

これにより、オン駆動回路１２のＭＯＳトランジスタ１２ａがオフされ、ＩＧＢＴ１のゲートＧは断電される。また、通常オフ駆動回路１３が駆動されることで、ＩＧＢＴ１のゲート電荷は抵抗２ａから端子ＭＮを介してＭＯＳトランジスタ１３ａを通じてグランドに放電され、ＩＧＢＴ１のゲート電圧は低下していく。 As a result, the MOS transistor 12a of the ON drive circuit 12 is turned off, and the gate G of the IGBT 1 is cut off. When the normal off drive circuit 13 is driven, the gate charge of the IGBT 1 is discharged from the resistor 2a through the terminal MN to the ground through the MOS transistor 13a, and the gate voltage of the IGBT 1 is lowered.

ここでは、ＩＧＢＴ１のゲート電圧の低下が遅く、所定時間が経過しても閾値電圧Ｖｔｈに達しない状態となっている。一方、この状態ではハーフオン検出回路１９が、判定時間Ｔｔｈが経過した時点でハーフオン状態であることを検出して制御回路３１に検出信号を出力する。 Here, the drop in the gate voltage of the IGBT 1 is slow and does not reach the threshold voltage Vth even after a predetermined period of time has passed. On the other hand, in this state, the half-on detection circuit 19 detects the half-on state and outputs a detection signal to the control circuit 31 when the determination time Tth has passed.

これにより、制御回路３１は、オフ保持駆動回路１７にオフ保持の駆動信号を出力する。オフ保持駆動回路１７は、端子ＳＯＵＴを介してオフ保持用のＭＯＳトランジスタ３のゲートＧに駆動信号を与えてオン駆動する。すると、ＩＧＢＴ１のゲート電荷はＭＯＳトランジスタ３のオン抵抗を介して急速に放電され、ゲート電圧は瞬時にグランドレベルまで低下する。これにより、ＩＧＢＴ１は、ゲート電圧がグランドレベルに保持されるので、オフ状態に固定される。 As a result, the control circuit 31 outputs an off-hold drive signal to the off-hold drive circuit 17 . The off-hold driving circuit 17 applies a drive signal to the gate G of the off-holding MOS transistor 3 through a terminal SOUT to turn it on. Then, the gate charge of the IGBT 1 is rapidly discharged through the ON resistance of the MOS transistor 3, and the gate voltage instantly drops to the ground level. As a result, the gate voltage of the IGBT 1 is held at the ground level, so the IGBT 1 is fixed in the off state.

このような第２実施形態によっても、第１実施形態と同様の効果を得ることができる。また、１つの検出回路３３を設け、スイッチ３２により端子ＭＮまたは端子ＳＣＯのいずれかからＩＧＢＴ１のゲート電圧を検出する構成としたので、ゲート電圧の検出回路のためのＩＣ内での占有面積を小さくすることができる。 The same effects as those of the first embodiment can also be obtained by such a second embodiment. In addition, since one detection circuit 33 is provided and the switch 32 detects the gate voltage of the IGBT 1 from either the terminal MN or the terminal SCO, the area occupied in the IC for the gate voltage detection circuit can be reduced. can do.

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。 (Other embodiments)
The present invention is not limited to the above-described embodiments, and can be applied to various embodiments without departing from the scope of the invention. For example, the following modifications or extensions can be made.

第１実施形態では、第１オフ駆動回路および第２オフ駆動回路を、通常時オフ駆動回路１３および短絡時オフ駆動回路１５として設ける構成を示したが、必ずしも通常時と短絡時のオフ動作のために設ける必要はない。例えば、通常時のオフ動作を２通りで行うように２個の通常オフ駆動回路として設ける構成とすることもできる。 In the first embodiment, the first off-driving circuit and the second off-driving circuit are provided as the normally off-driving circuit 13 and the short-circuited off-driving circuit 15 . There is no need to set it for For example, two normal OFF drive circuits may be provided so as to perform two normal OFF operations.

上記実施形態では、ＩＧＢＴ１のゲート電圧を第１検出回路１４、第２検出回路１６、検出回路３３に設けたコンパレータ１４ａ、１６ａ、３３ａにより閾値電圧Ｖｔｈに達したことを検出する構成としたが、コンパレータに代えてＡ／Ｄ変換器を用いてデジタル値として検出したものを制御回路１１あるいは３１において判定することもできる。 In the above embodiment, the comparators 14a, 16a, and 33a provided in the first detection circuit 14, the second detection circuit 16, and the detection circuit 33 detect that the gate voltage of the IGBT 1 has reached the threshold voltage Vth. It is also possible for the control circuit 11 or 31 to determine what is detected as a digital value by using an A/D converter instead of the comparator.

ゲート駆動型の半導体素子として、ＩＧＢＴ１を用いる場合で説明したが、ＩＧＢＴ以外に通常のシリコンＭＯＳトランジスタを用いた場合やＳｉＣのＭＯＳトランジスタなどを用いた場合にも適用することができる。 Although the case where the IGBT 1 is used as a gate-driven semiconductor element has been described, the present invention can also be applied to the case of using a normal silicon MOS transistor or a SiC MOS transistor other than the IGBT.

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。 Although the present disclosure has been described with reference to examples, it is understood that the present disclosure is not limited to such examples or structures. The present disclosure also includes various modifications and modifications within the equivalent range. In addition, various combinations and configurations, as well as other combinations and configurations, including single elements, more, or less, are within the scope and spirit of this disclosure.

図面中、１はＩＧＢＴ（ゲート駆動型の半導体素子）、２ａ、２ｂは抵抗、３はオフ保持用のＭＯＳトランジスタ、１０、３０はＩＣ（集積回路）、１１、３１は制御回路、１２はゲートオン回路、１３は通常オフ駆動回路（第１オフ駆動回路）、１４は第１検出回路、１５は短絡時オフ駆動回路（第２オフ駆動回路）、１６は第２検出回路、１７はオフ保持駆動回路、１８は短絡検出回路、１９はハーフオン検出回路、３２はスイッチ、３３は検出回路である。 In the drawing, 1 is an IGBT (gate-driven semiconductor device), 2a and 2b are resistors, 3 is a MOS transistor for keeping off, 10 and 30 are ICs (integrated circuits), 11 and 31 are control circuits, and 12 is a gate-on. 13 is a normally off drive circuit (first off drive circuit), 14 is a first detection circuit, 15 is a short circuit off drive circuit (second off drive circuit), 16 is a second detection circuit, and 17 is an off hold drive. 18 is a short circuit detection circuit, 19 is a half-on detection circuit, 32 is a switch, and 33 is a detection circuit.

Claims (3)

ゲート駆動型の半導体素子の駆動制御を行う半導体素子駆動回路であって、
前記半導体素子をオフ駆動する第１オフ駆動回路（１３）と、
前記半導体素子をオフ駆動する第２オフ駆動回路（１５）と、
前記半導体素子をオフ状態に保持する外部出力素子に駆動信号を出力するオフ保持駆動回路（１７）と、
前記第１オフ駆動回路の出力端子から前記半導体素子のゲート電圧を取り込む第１検出回路（１４）と、
前記第２オフ駆動回路の出力端子から前記半導体素子のゲート電圧を取り込む第２検出回路（１６）と、
駆動信号に応じて前記第１オフ駆動回路、前記第２オフ駆動回路および前記オフ保持駆動回路を制御する制御回路（１１）とを備え、
前記制御回路は、前記第１検出回路もしくは前記第２検出回路のうち、前記第１オフ駆動回路および前記第２オフ駆動回路の非駆動状態の出力端子に接続されるものの検出電圧を用いて前記オフ保持駆動回路を制御する半導体素子駆動回路。 A semiconductor device drive circuit for driving and controlling a gate-driven semiconductor device,
a first off-driving circuit (13) for off-driving the semiconductor element;
a second off-driving circuit (15) for off-driving the semiconductor element;
an off hold drive circuit (17) for outputting a drive signal to an external output element that holds the semiconductor element in an off state;
a first detection circuit (14) that takes in the gate voltage of the semiconductor element from the output terminal of the first off drive circuit;
a second detection circuit (16) that takes in the gate voltage of the semiconductor element from the output terminal of the second off drive circuit;
a control circuit (11) for controlling the first off-driving circuit, the second off-driving circuit and the off-holding driving circuit according to a drive signal;
The control circuit uses the detected voltage of the one of the first detection circuit and the second detection circuit that is connected to the non-driving output terminals of the first off-drive circuit and the second off-drive circuit . A semiconductor device drive circuit that controls the OFF hold drive circuit . ゲート駆動型の半導体素子の駆動制御を行う半導体素子駆動回路であって、
前記半導体素子をオフ駆動する第１オフ駆動回路（１３）と、
前記半導体素子をオフ駆動する第２オフ駆動回路（１５）と、
前記半導体素子をオフ状態に保持する外部出力素子に駆動信号を出力するオフ保持駆動回路（１７）と、
前記第１オフ駆動回路および前記第２オフ駆動回路の出力端子に切り替え接続可能なスイッチ（３２）と、
前記スイッチを介して前記半導体素子のゲート電圧を取り込む検出回路（３３）と、
駆動信号に応じて前記第１オフ駆動回路、前記第２オフ駆動回路および前記オフ保持駆動回路を制御する制御回路（３１）とを備え、
前記制御回路は、前記スイッチを、前記第１オフ駆動回路および前記第２オフ駆動回路の非駆動状態側の出力端子に接続し、前記検出回路の検出電圧を用いて前記オフ保持駆動回路を制御する半導体素子駆動回路。 A semiconductor device drive circuit for driving and controlling a gate-driven semiconductor device,
a first off-driving circuit (13) for off-driving the semiconductor element;
a second off-driving circuit (15) for off-driving the semiconductor element;
an off hold drive circuit (17) for outputting a drive signal to an external output element that holds the semiconductor element in an off state;
a switch (32) switchable and connectable to output terminals of the first off-drive circuit and the second off-drive circuit ;
a detection circuit (33) that takes in the gate voltage of the semiconductor element via the switch;
a control circuit (31) for controlling the first off-drive circuit, the second off-drive circuit and the off-hold drive circuit according to a drive signal;
The control circuit connects the switch to non-driving output terminals of the first off-drive circuit and the second off-drive circuit, and controls the off-hold drive circuit using the detected voltage of the detection circuit. semiconductor device drive circuit. 前記第１オフ駆動回路は、通常時に前記半導体素子をオフ駆動させる通常オフ駆動回路であり、
前記第２オフ駆動回路は、短絡検出時に前記半導体素子をオフ駆動させる短絡時オフ駆動回路である請求項１または２に記載の半導体素子駆動回路。 The first off-drive circuit is a normal off-drive circuit that normally turns off the semiconductor element,
3. The semiconductor device drive circuit according to claim 1, wherein said second off-drive circuit is a short-circuit off-driving circuit for turning off said semiconductor device when a short-circuit is detected.
JP2019163684A 2019-09-09 2019-09-09 Semiconductor device drive circuit Active JP7234868B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019163684A JP7234868B2 (en) 2019-09-09 2019-09-09 Semiconductor device drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019163684A JP7234868B2 (en) 2019-09-09 2019-09-09 Semiconductor device drive circuit

Publications (2)

Publication Number Publication Date
JP2021044881A JP2021044881A (en) 2021-03-18
JP7234868B2 true JP7234868B2 (en) 2023-03-08

Family

ID=74864549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019163684A Active JP7234868B2 (en) 2019-09-09 2019-09-09 Semiconductor device drive circuit

Country Status (1)

Country Link
JP (1) JP7234868B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012016110A (en) 2010-06-30 2012-01-19 Denso Corp Drive circuit of switching element
JP2013158169A (en) 2012-01-31 2013-08-15 Denso Corp Driver of driven switching element
JP2013183541A (en) 2012-03-02 2013-09-12 Denso Corp Switching element driving device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012016110A (en) 2010-06-30 2012-01-19 Denso Corp Drive circuit of switching element
JP2013158169A (en) 2012-01-31 2013-08-15 Denso Corp Driver of driven switching element
JP2013183541A (en) 2012-03-02 2013-09-12 Denso Corp Switching element driving device

Also Published As

Publication number Publication date
JP2021044881A (en) 2021-03-18

Similar Documents

Publication Publication Date Title
US7068082B2 (en) Gate driving circuit and semiconductor device
JP5315026B2 (en) Semiconductor device
US9531368B2 (en) Semiconductor switch circuit, signal processing apparatus, and ultrasound diagnostic apparatus
JP4619812B2 (en) Gate drive circuit
JP4836694B2 (en) Power supply control device
US9473133B2 (en) Control device
US10355472B2 (en) Over temperature protection circuit and semiconductor device
WO2016143382A1 (en) Internal power supply circuit and semiconductor device
CN110474627B (en) Driving device for totem pole circuit
JP2015192490A (en) Driving device
JP2017079534A (en) Gate control circuit
CN107040253B (en) Gate driver with short-circuit protection
JP2023063081A (en) Switching circuit, dc/dc converter, and control circuit for the same
US6326819B1 (en) Current buffer for gate drive
JP7234868B2 (en) Semiconductor device drive circuit
US20230246640A1 (en) Wide voltage gate driver using low gate oxide transistors
US11789061B2 (en) Integrated circuit and semiconductor device
US8593205B2 (en) Output buffer circuit and input/output buffer circuit
EP3217523B1 (en) Semiconductor device, charge pump circuit, semiconductor system, vehicle, and control method of semiconductor device
JP6711251B2 (en) Drive
JP7447849B2 (en) Power element drive device
JP2021082879A (en) Logic circuit and circuit chip
JP5226474B2 (en) Semiconductor output circuit
JP4887111B2 (en) Schmidt circuit
JP6314823B2 (en) Driving circuit for switching element for switching and driving device for switching element for switching

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230206

R151 Written notification of patent or utility model registration

Ref document number: 7234868

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151