JP5206198B2 - Driving circuit for power conversion circuit - Google Patents

Driving circuit for power conversion circuit

Info

Publication number
JP5206198B2
JP5206198B2 JP2008193273A JP2008193273A JP5206198B2 JP 5206198 B2 JP5206198 B2 JP 5206198B2 JP 2008193273 A JP2008193273 A JP 2008193273A JP 2008193273 A JP2008193273 A JP 2008193273A JP 5206198 B2 JP5206198 B2 JP 5206198B2
Authority
JP
Japan
Prior art keywords
switching element
resistor
terminal
discharge path
power conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008193273A
Other languages
Japanese (ja)
Other versions
JP2010034746A (en
Inventor
洋 稲村
教行 ▲高▼木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008193273A priority Critical patent/JP5206198B2/en
Publication of JP2010034746A publication Critical patent/JP2010034746A/en
Application granted granted Critical
Publication of JP5206198B2 publication Critical patent/JP5206198B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Description

本発明は、電力変換回路の備える電圧制御形のスイッチング素子をオン・オフ駆動する電力変換回路の駆動回路に関する。   The present invention relates to a drive circuit for a power conversion circuit that drives on / off a voltage-controlled switching element included in the power conversion circuit.

この種の駆動回路としては、例えば下記特許文献1に見られるように、絶縁ゲートバイポーラトランジスタ(IGBT)のエミッタ及びゲート間に、ゲートの電圧を所定電圧にクランプするためのツェナーダイオードとバイポーラトランジスタとを接続し、IGBTのコレクタ電流が規定値以上となる場合にバイポーラトランジスタをオン状態とするものも提案されている。これによれば、IGBTのコレクタ電流が、その信頼性の低下を招きかねない値となる場合に、ゲートの電圧を低下させることができ、ひいてはコレクタ電流を制限することができる。
特開平5−218836号公報
As this type of driving circuit, for example, as seen in Patent Document 1 below, a Zener diode and a bipolar transistor for clamping a gate voltage to a predetermined voltage between an emitter and a gate of an insulated gate bipolar transistor (IGBT) Are connected, and the bipolar transistor is turned on when the collector current of the IGBT exceeds a specified value. According to this, when the collector current of the IGBT becomes a value that may cause a decrease in the reliability, the gate voltage can be lowered, and thus the collector current can be limited.
JP-A-5-218836

ところで、電力変換回路は、一般に寄生インダクタ等のインダクタンス成分を有する。このため、上記バイポーラトランジスタがオンとされることでコレクタ電流が急激に減少すると、上記インダクタンス成分に応じた逆起電力が大きくなり、ひいては大きなサージが生じるおそれがある。このため、本来、スイッチング素子の信頼性を維持することを意図してゲートの電圧を低下させたにもかかわらず、サージによってスイッチング素子の信頼性の低下を招くおそれもある。   Incidentally, the power conversion circuit generally has an inductance component such as a parasitic inductor. For this reason, when the collector current is suddenly reduced by turning on the bipolar transistor, the back electromotive force corresponding to the inductance component is increased, which may cause a large surge. For this reason, even though the gate voltage is reduced with the intention of maintaining the reliability of the switching element, the reliability of the switching element may be reduced by a surge.

本発明は、上記課題を解決するためになされたものであり、その目的は、電力変換回路の備える電圧制御形のスイッチング素子に過度の電流が流れることを回避する処理を行う場合であっても、サージを好適に抑制することのできる電力変換回路の駆動回路を提供することにある。   The present invention has been made to solve the above-described problems, and the object thereof is to perform a process for avoiding an excessive current flowing in a voltage-controlled switching element included in a power conversion circuit. An object of the present invention is to provide a drive circuit for a power conversion circuit that can suitably suppress a surge.

以下、上記課題を解決するための手段、及びその作用効果について記載する。   Hereinafter, means for solving the above-described problems and the operation and effects thereof will be described.

構成1は、電力変換回路の備える電圧制御形のスイッチング素子の入力端子及び出力端子間を流れる電流が規定値以上となることで、前記スイッチング素子をオン状態に維持しつつも前記スイッチング素子の導通制御端子に印加される電圧を基準電圧に規制する規制手段を備える電力変換回路の駆動回路において、前記導通制御端子及び前記規制手段間を抵抗体を介して接続することを特徴とする。 In the configuration 1 , the current flowing between the input terminal and the output terminal of the voltage-controlled switching element included in the power conversion circuit is equal to or higher than a specified value, so that the switching element is kept on while the switching element is kept on. In a drive circuit of a power conversion circuit including a regulation unit that regulates a voltage applied to the control terminal to a reference voltage, the conduction control terminal and the regulation unit are connected via a resistor.

上記発明では、導通制御端子及び規制手段間に抵抗体が接続されているため、規制手段によってスイッチング素子をオン状態とするための電荷が導通制御端子から引き抜かれる際、その電荷の引き抜き速度を制限することができる。このため、導通制御端子の電圧の変化速度を緩和することができ、ひいてはスイッチング素子の入力端子及び出力端子間を流れる電流の減少速度が過度に大きくなることを回避することができる。このため、スイッチング素子に過度の電流が流れることを回避する処理を行う場合であっても、サージを好適に抑制することができる。   In the above invention, since the resistor is connected between the conduction control terminal and the regulating means, when the charge for turning on the switching element is pulled out from the conduction control terminal by the regulating means, the charge extraction speed is limited. can do. For this reason, the change rate of the voltage of the conduction control terminal can be relaxed, and as a result, the decrease rate of the current flowing between the input terminal and the output terminal of the switching element can be prevented from becoming excessively large. For this reason, even if it is a case where the process which avoids that an excessive electric current flows into a switching element is performed, a surge can be suppressed suitably.

構成2は、構成1において、前記抵抗体は、前記スイッチング素子をオン状態とすべく前記導通制御端子に電荷を充電するための充電経路とは別に備えられるものであることを特徴とする。 Configuration 2 is characterized in that, in Configuration 1 , the resistor is provided separately from a charging path for charging the conduction control terminal to turn on the switching element.

上記発明では、スイッチング素子をオン状態とするための電荷を導通制御端子に充電する際の要求によって、上記抵抗体の抵抗値が制約を受けることを回避することができる。   In the said invention, it can avoid that the resistance value of the said resistor is restrict | limited by the request | requirement at the time of charging the electric charge for making a switching element into an ON state to a conduction control terminal.

構成3は、構成1又は2において、前記スイッチング素子をオン状態とするための電荷を前記導通制御端子から放電させる放電経路に抵抗体を備え、前記導通制御端子及び前記規制手段間に接続される抵抗体と前記放電経路に備えられる抵抗体とを同一としたことを特徴とする。 A configuration 3 includes a resistor in a discharge path that discharges electric charges for turning on the switching element from the conduction control terminal in the configuration 1 or 2 , and is connected between the conduction control terminal and the regulating means. The resistor and the resistor provided in the discharge path are the same.

上記発明では、導通制御端子の電圧の低下速度が過度に大きくならないようにするための機能を付与するために、新たに抵抗体を追加することを回避することができる。   In the said invention, in order to provide the function for preventing the fall speed of the voltage of a conduction control terminal from becoming large too much, it can avoid adding a resistor newly.

構成4は、構成3において、前記放電経路は、前記スイッチング素子をオン・オフ駆動する際に用いられる経路であることを特徴とする。 The configuration 4 is characterized in that, in the configuration 3 , the discharge path is a path used when the switching element is driven on and off.

構成5は、構成3において、前記放電経路は、前記入力端子及び前記出力端子間に所定時間に渡って所定以上の電流が流れる場合に前記スイッチング素子を強制的にオフ状態とするための経路であることを特徴とする。 In the configuration 5 , in the configuration 3 , the discharge path is a path for forcibly turning off the switching element when a predetermined current or more flows between the input terminal and the output terminal for a predetermined time. It is characterized by being.

構成6は、構成1〜5のいずれかにおいて、前記規制手段は、前記導通制御端子及び前記出力端子間に備えられるツェナーダイオードと、前記導通制御端子及び前記出力端子間を接続する経路であって且つ前記ツェナーダイオードを備える電気経路を開閉する手段とを備えることを特徴とする。 Configuration 6 is any one of Configurations 1 to 5 , wherein the regulating means is a path connecting the Zener diode provided between the conduction control terminal and the output terminal, and the conduction control terminal and the output terminal. And means for opening and closing an electrical path including the Zener diode.

構成7は、構成3〜6のいずれかにおいて、前記規制手段を、前記放電経路を閉状態とする手段とともに1チップ化された集積回路内に形成したことを特徴とする。 A configuration 7 is characterized in that, in any one of the configurations 3 to 6, the regulating means is formed in an integrated circuit integrated into one chip together with a means for closing the discharge path.

上記発明では、放電経路を開閉する手段と規制手段とのそれぞれをスイッチング素子の導通制御端子に接続するための端子を、上記集積回路の単一の端子とすることができる。このため、集積回路の端子数を低減することができる。   In the above invention, the terminal for connecting each of the means for opening and closing the discharge path and the regulating means to the conduction control terminal of the switching element can be a single terminal of the integrated circuit. For this reason, the number of terminals of the integrated circuit can be reduced.

構成8は、構成1〜7のいずれかにおいて、前記電力変換回路は、高電位側スイッチング素子及び低電位側スイッチング素子の直列接続体を備え、前記導通制御端子に前記規制手段が接続されるスイッチング素子は、前記高電位側スイッチング素子及び前記低電位側スイッチング素子の少なくとも一方であることを特徴とする。 Configuration 8 is any one of Configurations 1 to 7 , wherein the power conversion circuit includes a series connection body of a high potential side switching element and a low potential side switching element, and the switching means is connected to the conduction control terminal. The element is at least one of the high potential side switching element and the low potential side switching element.

上記発明では、高電位側スイッチング素子及び低電位側スイッチング素子が直列接続されるために、これらを貫通する電流が流れる異常時には、スイッチング素子の入力端子及び出力端子間を流れる電流を制限することが望まれる。このため、規制手段を備えることのメリットが特に大きい。   In the above invention, since the high-potential side switching element and the low-potential side switching element are connected in series, the current flowing between the input terminal and the output terminal of the switching element may be limited in the event of an abnormal current flowing through them. desired. For this reason, the merit of providing the regulation means is particularly great.

構成9は、電力変換回路の備える電圧制御形のスイッチング素子をオン・オフ駆動する電力変換回路の駆動回路において、前記スイッチング素子の導通制御端子に一方の端子が接続される抵抗体と、該抵抗体の他方の端子に単一の端子が接続される1チップ化された集積回路とを備え、前記集積回路は、前記スイッチング素子をオン状態とするための電荷を前記抵抗体を介して前記単一の端子側へと引き抜くことで前記スイッチング素子をオフ状態とする機能と、前記スイッチング素子の入出力端子間に流れる電流が規定値以上となる際に前記スイッチング素子をオン状態に維持しつつも前記導通制御端子に印加される電圧を規制すべく前記導通制御端子から前記電荷の一部を前記抵抗体を介して前記単一の端子側へと引き抜く機能とを備えることを特徴とする。 Configuration 9 is a drive circuit of a power conversion circuit that drives on / off a voltage-controlled switching element included in the power conversion circuit, a resistor having one terminal connected to a conduction control terminal of the switching element, and the resistance A single-chip integrated circuit in which a single terminal is connected to the other terminal of the body, and the integrated circuit transmits charges for turning on the switching element via the resistor. A function to turn off the switching element by pulling out to one terminal side, and maintaining the switching element on when the current flowing between the input and output terminals of the switching element exceeds a specified value A function of extracting a part of the electric charge from the conduction control terminal to the single terminal side through the resistor so as to regulate a voltage applied to the conduction control terminal; It is characterized in.

上記発明では、上記単一の端子及び導通制御端子間に抵抗体が接続されているため、スイッチング素子をオン状態とするための電荷が導通制御端子から引き抜かれる際、その電荷の引き抜き速度を制限することができる。このため、スイッチング素子の入力端子及び出力端子間を流れる電流が規定値以上となることにより導通制御端子から電荷の一部を引き抜く際、電圧の変化速度を緩和することができる。このため、スイッチング素子の入力端子及び出力端子間を流れる電流の減少速度が過度に大きくなることを回避することができる。このため、スイッチング素子に過度の電流が流れることを回避する処理を行う場合であっても、サージを好適に抑制することができる。   In the above invention, since the resistor is connected between the single terminal and the conduction control terminal, when the charge for turning on the switching element is drawn from the conduction control terminal, the charge extraction speed is limited. can do. For this reason, when the current flowing between the input terminal and the output terminal of the switching element is equal to or greater than a specified value, the rate of change in voltage can be reduced when part of the charge is extracted from the conduction control terminal. For this reason, it is possible to avoid an excessive increase in the rate of decrease in the current flowing between the input terminal and the output terminal of the switching element. For this reason, even if it is a case where the process which avoids that an excessive electric current flows into a switching element is performed, a surge can be suppressed suitably.

更に、本実施形態では、スイッチング素子をオフ状態とすべく導通制御端子から上記電荷を引き抜く際と、導通制御端子に印加される電圧を規制するために導通制御端子から上記電荷を引き抜く際とで、集積回路の単一の端子を用いている。このため、集積回路の端子数を低減することができる。   Further, in the present embodiment, when the charge is extracted from the conduction control terminal to turn off the switching element, and when the charge is extracted from the conduction control terminal to regulate the voltage applied to the conduction control terminal. A single terminal of an integrated circuit is used. For this reason, the number of terminals of the integrated circuit can be reduced.

構成10は、構成9において、前記電力変換回路は、高電位側スイッチング素子及び低電位側スイッチング素子の直列接続体を備え、前記導通制御端子に前記抵抗体が接続されるスイッチング素子は、前記高電位側スイッチング素子及び前記低電位側スイッチング素子の少なくとも一方であることを特徴とする。 In the configuration 10 , the power conversion circuit according to the configuration 9 includes a series connection body of a high potential side switching element and a low potential side switching element, and the switching element in which the resistor is connected to the conduction control terminal It is at least one of a potential side switching element and the low potential side switching element.

上記発明では、高電位側スイッチング素子及び低電位側スイッチング素子が直列接続されるために、これらを貫通する電流が流れる異常時には、スイッチング素子の入力端子及び出力端子間を流れる電流を制限することが望まれる。このため、導通制御端子に印加される電圧を規制する上記機能を備えることのメリットが特に大きい。   In the above invention, since the high-potential side switching element and the low-potential side switching element are connected in series, the current flowing between the input terminal and the output terminal of the switching element may be limited in the event of an abnormal current flowing through them. desired. For this reason, the merit of having the above-described function for regulating the voltage applied to the conduction control terminal is particularly great.

(第1の実施形態)
以下、本発明にかかる電力変換回路の駆動回路をハイブリッド車に適用した第1の実施形態について、図面を参照しつつ説明する。
(First embodiment)
Hereinafter, a first embodiment in which a drive circuit of a power conversion circuit according to the present invention is applied to a hybrid vehicle will be described with reference to the drawings.

図1に、本実施形態にかかるモータジェネレータの制御システムの全体構成を示す。モータジェネレータ10は、インバータIV及び昇圧コンバータCVを介して高圧バッテリ12に接続されている。ここで、昇圧コンバータCVは、コンデンサCと、コンデンサCに並列接続された一対のパワースイッチング素子Scp,Scnと、一対のパワースイッチング素子Scp,Scnの接続点と高圧バッテリ12の正極とを接続するリアクトルLとを備えている。そして、パワースイッチング素子Scp,Scnのオン・オフによって、高圧バッテリ12の電圧(例えば「288V」)を所定の電圧(例えば「666V」)を上限として昇圧するものである。一方、インバータIVは、パワースイッチング素子Sup,Sunの直列接続体と、パワースイッチング素子Svp,Svnの直列接続体と、パワースイッチング素子Swp,Swnの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ10のU,V,W相にそれぞれ接続されている。これらパワースイッチング素子Sup,Sun,Svp,Svn,Swp,Swnとして、本実施形態では、絶縁ゲートバイポーラトランジスタ(IGBT)が用いられている。そして、これらにはそれぞれ、ダイオードDup,Dun,Dvp,Dvn,Dwp,Dwnが逆並列に接続されている。   FIG. 1 shows the overall configuration of a motor generator control system according to this embodiment. The motor generator 10 is connected to a high voltage battery 12 via an inverter IV and a boost converter CV. Here, boost converter CV connects capacitor C, a pair of power switching elements Scp, Scn connected in parallel to capacitor C, a connection point between the pair of power switching elements Scp, Scn, and the positive electrode of high-voltage battery 12. And a reactor L. The voltage of the high-voltage battery 12 (for example, “288V”) is boosted up to a predetermined voltage (for example, “666V”) by turning on / off the power switching elements Scp, Scn. On the other hand, the inverter IV includes a series connection body of power switching elements Sup and Sun, a series connection body of power switching elements Svp and Svn, and a series connection body of power switching elements Swp and Swn. Body connection points are connected to the U, V, and W phases of motor generator 10, respectively. In the present embodiment, an insulated gate bipolar transistor (IGBT) is used as these power switching elements Sup, Sun, Svp, Svn, Swp, and Swn. In addition, diodes Dup, Dun, Dvp, Dvn, Dwp, and Dwn are connected in antiparallel to these.

制御装置16は、低圧バッテリ14を電源とする制御装置である。制御装置16は、モータジェネレータ10を制御対象とし、その制御量を所望に制御すべく、インバータIVやコンバータCVを操作する。詳しくは、コンバータCVのパワースイッチング素子Scp,Scnを操作すべく、操作信号gcp、gcnをドライバユニットDUに出力する。また、インバータIVのパワースイッチング素子Sup,Sun,Svp,Svn,Swp,Swnを操作すべく、操作信号gup,gun,gvp,gvn,gwp,gwnをドライバユニットDUに出力する。ここで、高電位側の操作信号gcp,gup,gvp,gwpと、対応する低電位側の操作信号gcn,gun,gvn,gwnとは、互いに相補的な信号となっている。換言すれば、高電位側のパワースイッチング素子Scp,Sup,Svp,Swpと、対応する低電位側のパワースイッチング素子Scn,Sun,Svn,Swnとは、交互にオン状態とされる。   The control device 16 is a control device that uses the low-voltage battery 14 as a power source. The controller 16 controls the motor generator 10 and operates the inverter IV and the converter CV to control the control amount as desired. Specifically, the operation signals gcp and gcn are output to the driver unit DU to operate the power switching elements Scp and Scn of the converter CV. Further, in order to operate the power switching elements Sup, Sun, Svp, Svn, Swp, Swn of the inverter IV, the operation signals gup, gun, gvp, gvn, gwp, gwn are output to the driver unit DU. Here, the high-potential side operation signals gcp, gup, gvp, gwp and the corresponding low-potential side operation signals gcn, gun, gvn, gwn are complementary signals. In other words, the power switching elements Scp, Sup, Svp, Swp on the high potential side and the corresponding power switching elements Scn, Sun, Svn, Swn on the low potential side are alternately turned on.

図2に、上記ドライバユニットDUの構成を示す。なお、以下では、パワースイッチング素子Sup,Sun,Svp,Svn,Swp,Swnをパワースイッチング素子Sと総括して記載し、操作信号gup,gun,gvp,gvn,gwp,gwn, gcp、gcnを操作信号gと総括して表記する。   FIG. 2 shows the configuration of the driver unit DU. Hereinafter, the power switching elements Sup, Sun, Svp, Svn, Swp, and Swn are collectively described as the power switching element S, and the operation signals gup, ung, gvp, gvn, gwp, gwn, gcp, and gcn are operated. The signal g is collectively described.

図示されるように、ドライバユニットDUは、1チップ化された半導体集積回路であるカスタムIC20を備えている。カスタムIC20の端子T1は、ゲートの充電速度を調節するための充電用抵抗体30、及びバランス抵抗体32を介して、パワースイッチング素子Sのゲートに接続されている。一方、カスタムIC20は、パワースイッチング素子Sをオン状態とすべく導通制御端子(ゲート)を充電するための電荷を供給する電源26を備えている。そして、電源26は、抵抗体28及びスイッチング素子24の入力端子及び出力端子を介して、端子T1に接続されている。ちなみに、上記バランス抵抗体32は、LC共振を抑制するための抵抗値の調整用の抵抗体である。   As shown in the figure, the driver unit DU includes a custom IC 20 which is a one-chip semiconductor integrated circuit. The terminal T1 of the custom IC 20 is connected to the gate of the power switching element S via a charging resistor 30 and a balance resistor 32 for adjusting the charging speed of the gate. On the other hand, the custom IC 20 includes a power supply 26 that supplies electric charges for charging the conduction control terminal (gate) so as to turn on the power switching element S. The power source 26 is connected to the terminal T <b> 1 through the resistor 28 and the input terminal and output terminal of the switching element 24. Incidentally, the balance resistor 32 is a resistor for adjusting a resistance value for suppressing LC resonance.

更に、カスタムIC20の端子T2は、ゲートの放電速度を調節するための放電用抵抗体42、及びバランス抵抗体32を介して、パワースイッチング素子Sのゲートに接続されている。一方、カスタムIC20は、パワースイッチング素子Sのエミッタに接続される端子T5と端子T2との間を開閉するスイッチング素子40を備えている。   Further, the terminal T2 of the custom IC 20 is connected to the gate of the power switching element S via the discharge resistor 42 for adjusting the discharge rate of the gate and the balance resistor 32. On the other hand, the custom IC 20 includes a switching element 40 that opens and closes between the terminal T5 and the terminal T2 connected to the emitter of the power switching element S.

更に、カスタムIC20は、パワースイッチング素子Sを駆動する駆動回路22を備えている。駆動回路22では、図示しないフォトカプラ等の絶縁手段を介して、ドライバユニットDUに入力される上記操作信号gに基づき、スイッチング素子24、40をオン・オフすることでパワースイッチング素子Sを駆動する。すなわち、操作信号gが論理「H」となることで、パワースイッチング素子Sをオン状態とする旨が指示される場合、スイッチング素子24をオンして且つスイッチング素子40をオフすることで、パワースイッチング素子Sのゲートに正の電荷を充電する。また、操作信号gが論理「L」となることで、パワースイッチング素子Sをオフ状態とする旨が指示される場合、スイッチング素子24をオフして且つスイッチング素子40をオンすることで、パワースイッチング素子Sのゲートから正の電荷を放電させる。   Further, the custom IC 20 includes a drive circuit 22 that drives the power switching element S. The drive circuit 22 drives the power switching element S by turning on and off the switching elements 24 and 40 based on the operation signal g input to the driver unit DU via an insulating means such as a photocoupler (not shown). . That is, when the operation signal g becomes logic “H” to indicate that the power switching element S is to be turned on, the switching element 24 is turned on and the switching element 40 is turned off. The gate of the element S is charged with a positive charge. Further, when the operation signal g becomes logic “L” to instruct to turn off the power switching element S, the power switching is performed by turning off the switching element 24 and turning on the switching element 40. Positive charges are discharged from the gate of the element S.

パワースイッチング素子Sのゲート及びエミッタ間には、ゲートコンデンサ46と、安定化抵抗体48とが並列接続されている。ゲートコンデンサ46は、充電用抵抗体30と協働で、パワースイッチング素子Sがオフ状態からオン状態へと切り替わる速度を調節するためのものである。安定化抵抗体48は、パワースイッチング素子Sをオフ状態とする状況下(操作信号gを論理「L」とする状況下)、ゲートの電位をエミッタ電位まで確実に引き下げるためのものである。このため、安定化抵抗体48は、充電用抵抗体30や放電用抵抗体42と比較して、その抵抗値が十分に大きい値に設定されている。   Between the gate and the emitter of the power switching element S, a gate capacitor 46 and a stabilizing resistor 48 are connected in parallel. The gate capacitor 46 is for adjusting the speed at which the power switching element S is switched from the off state to the on state in cooperation with the charging resistor 30. The stabilization resistor 48 is for reliably lowering the gate potential to the emitter potential under the condition where the power switching element S is turned off (when the operation signal g is set to logic “L”). For this reason, the resistance value of the stabilizing resistor 48 is set to a sufficiently large value as compared with the charging resistor 30 and the discharging resistor 42.

パワースイッチング素子Sは、その入力端子(コレクタ)及び出力端子(エミッタ)間に流れる電流(コレクタ電流)と相関を有する微少電流を出力するセンス端子STを備えている。そして、センス端子STは、抵抗体50,52の直列接続体を介してエミッタに電気的に接続されている。これにより、センス端子STから出力される電流によって抵抗体52に電圧降下が生じるため、抵抗体52による電圧降下量を、パワースイッチング素子Sの入力端子及び出力端子間を流れる電流と相関を有する電気的な状態量とすることができる。   The power switching element S includes a sense terminal ST that outputs a minute current having a correlation with a current (collector current) flowing between its input terminal (collector) and output terminal (emitter). The sense terminal ST is electrically connected to the emitter through a series connection body of resistors 50 and 52. As a result, a voltage drop occurs in the resistor 52 due to the current output from the sense terminal ST. Therefore, the amount of voltage drop due to the resistor 52 is correlated with the current flowing between the input terminal and the output terminal of the power switching element S. State quantity.

上記抵抗体52による電圧降下量は、端子T4を介して、コンパレータ54の非反転入力端子に取り込まれる。一方、コンパレータ54の反転入力端子には、閾値電圧Vrefが印加されている。これにより、コレクタ電流が閾値以上となることで、コンパレータ54が論理「L」から論理「H」に反転する。コンパレータ54の論理「H」の信号は、フェール信号FLとして、ディレイ60に取り込まれる。ディレイ60は、入力信号が所定時間に渡って論理「H」となることで、パワースイッチング素子Sを強制的にオフ状態とすべく、論理「H」の信号をスイッチング素子62のゲートに出力するとともに、停止信号AEを駆動回路22に出力するものである。ここで、停止信号AEは、駆動回路22によるスイッチング素子24、40の駆動を停止させるための信号である。   The amount of voltage drop due to the resistor 52 is taken into the non-inverting input terminal of the comparator 54 via the terminal T4. On the other hand, a threshold voltage Vref is applied to the inverting input terminal of the comparator 54. Accordingly, when the collector current becomes equal to or larger than the threshold value, the comparator 54 is inverted from the logic “L” to the logic “H”. The logic “H” signal of the comparator 54 is taken into the delay 60 as the fail signal FL. The delay 60 outputs a logic “H” signal to the gate of the switching element 62 so that the power switching element S is forcibly turned off when the input signal becomes logic “H” for a predetermined time. At the same time, a stop signal AE is output to the drive circuit 22. Here, the stop signal AE is a signal for stopping the driving of the switching elements 24 and 40 by the drive circuit 22.

一方、上記スイッチング素子62の出力端子は、端子T5に接続され、入力端子は、端子T3、ソフト遮断用抵抗体64、及びバランス抵抗体32を介して、パワースイッチング素子Sのゲートに接続される。これにより、コレクタ電流が閾値以上となる状態が所定時間以上継続することで、スイッチング素子62がオンとされ、ソフト遮断用抵抗体64を介して、パワースイッチング素子Sのゲートの電荷が放電される。ここで、ソフト遮断用抵抗体64は、その抵抗値が放電用抵抗体42よりも高抵抗とされるものである。これは、コレクタ電流が過大である状況下にあっては、パワースイッチング素子Sをオン状態からオフ状態へと切り替える速度、換言すればコレクタ及びエミッタ間の遮断速度を大きくすると、サージが過大となるおそれがあることに鑑みたものである。このため、コレクタ電流が閾値以上となると判断される状況下にあっては、放電用抵抗体42を備える放電経路よりも抵抗値の大きい経路によってパワースイッチング素子Sのゲートを放電させる。   On the other hand, the output terminal of the switching element 62 is connected to the terminal T5, and the input terminal is connected to the gate of the power switching element S via the terminal T3, the soft cutoff resistor 64, and the balance resistor 32. . As a result, the state where the collector current is equal to or greater than the threshold value continues for a predetermined time or longer, whereby the switching element 62 is turned on, and the charge of the gate of the power switching element S is discharged via the soft cutoff resistor 64. . Here, the resistance value of the soft blocking resistor 64 is higher than that of the discharging resistor 42. This is because, under a situation where the collector current is excessive, if the speed at which the power switching element S is switched from the on state to the off state, in other words, the cutoff speed between the collector and the emitter is increased, the surge becomes excessive. This is in view of the fear. For this reason, under the situation where the collector current is determined to be equal to or greater than the threshold value, the gate of the power switching element S is discharged through a path having a larger resistance value than the discharge path including the discharge resistor 42.

上記コンパレータ54の出力信号は、更に、NチャネルMOS型電界効果トランジスタ(スイッチング素子56)のゲートに印加される。スイッチング素子56は、その一方の端子がパワースイッチング素子Sのエミッタに接続され、他方の端子がツェナーダイオード58のアノード側に接続される。ツェナーダイオード58のカソード側は、端子T2に接続される。これにより、コンパレータ54の出力信号が論理「H」となると、スイッチング素子56がオン状態となるため、パワースイッチング素子Sのゲートの電圧は、ツェナーダイオード58のブレークダウン電圧程度に制限されることとなる。これにより、コレクタ電流が制限される。   The output signal of the comparator 54 is further applied to the gate of an N-channel MOS field effect transistor (switching element 56). The switching element 56 has one terminal connected to the emitter of the power switching element S and the other terminal connected to the anode side of the Zener diode 58. The cathode side of the Zener diode 58 is connected to the terminal T2. Thereby, when the output signal of the comparator 54 becomes logic “H”, the switching element 56 is turned on, and therefore the voltage of the gate of the power switching element S is limited to the breakdown voltage of the Zener diode 58. Become. This limits the collector current.

ここで、本実施形態では、ツェナーダイオード58とパワースイッチング素子Sのゲートとが、放電用抵抗体42を介して接続されるため、コンパレータ54の出力信号が論理「H」に反転することで、図3に示すように、パワースイッチング素子Sのゲートの電圧が上記ブレークダウン電圧程度まで低下する低下速度を低減することができる。図3(a)は、パワースイッチング素子Sの操作信号gの推移を示し、図3(b)は、パワースイッチング素子Sのゲート電圧の推移を示し、図3(c)は、フェール信号FLの推移を示し、図3(d)は、停止信号AEの推移を示し、図3(e)は、スイッチング素子24の状態の推移を示す。   Here, in the present embodiment, since the Zener diode 58 and the gate of the power switching element S are connected via the discharging resistor 42, the output signal of the comparator 54 is inverted to logic “H”. As shown in FIG. 3, it is possible to reduce the rate of decrease in the voltage of the gate of the power switching element S to the breakdown voltage. 3A shows the transition of the operation signal g of the power switching element S, FIG. 3B shows the transition of the gate voltage of the power switching element S, and FIG. 3C shows the failure signal FL. FIG. 3D shows the transition of the stop signal AE, and FIG. 3E shows the transition of the state of the switching element 24.

図中、実線にて示されるように、フェール信号が立ち上がることで、ゲート電圧は、上記ブレークダウン電圧程度まで緩やかに低下する。これに対し、図中、1点鎖線は、ツェナーダイオード58とゲート(詳しくは、バランス抵抗体32)との間に、抵抗体を備えない場合を示す。この場合、フェール信号FLの立ち上がりに伴い、ゲート電圧が迅速に低下する。そして、ゲート電圧が迅速に低下する場合、コレクタ電流が急激に減少することから、インバータIVやコンバータCVに生じるサージが大きくなる。これに対し、本実施形態のように、ツェナーダイオード58のカソードとパワースイッチング素子Sのゲートとの間に放電用抵抗体42を備えることで、フェール信号FLの立ち上がり時のゲート電圧の低下速度を低減することができ、ひいてはサージ電圧を好適に低減することができる。   As indicated by the solid line in the figure, when the fail signal rises, the gate voltage gradually decreases to the breakdown voltage. On the other hand, a one-dot chain line in the figure shows a case where no resistor is provided between the Zener diode 58 and the gate (specifically, the balance resistor 32). In this case, the gate voltage rapidly decreases as the fail signal FL rises. When the gate voltage is rapidly reduced, the collector current is rapidly reduced, so that a surge generated in the inverter IV and the converter CV is increased. On the other hand, as in this embodiment, by providing the discharge resistor 42 between the cathode of the Zener diode 58 and the gate of the power switching element S, the rate of decrease in the gate voltage at the time of rising of the fail signal FL can be reduced. Thus, the surge voltage can be suitably reduced.

ちなみに、図中、所定時間Tは、ディレイ60の出力を論理「H」とするために要求される入力信号の論理「H」の継続時間である。所定時間Tが経過すると、上記スイッチング素子62がオン状態とされることでパワースイッチング素子Sのゲートの電荷が強制的に放電される。そしてこの際には、停止信号AEが論理「L」に反転するため、スイッチング素子24がオフ状態とされ、パワースイッチング素子Sのゲートに新たに電荷の供給がなされることもない。このため、パワースイッチング素子Sは強制的にオフ状態とされる。   Incidentally, in the figure, the predetermined time T is the duration of the logic “H” of the input signal required to set the output of the delay 60 to the logic “H”. When the predetermined time T elapses, the switching element 62 is turned on, so that the gate charge of the power switching element S is forcibly discharged. At this time, since the stop signal AE is inverted to the logic “L”, the switching element 24 is turned off, and no new charge is supplied to the gate of the power switching element S. For this reason, the power switching element S is forcibly turned off.

以上詳述した本実施形態によれば、以下の効果が得られるようになる。   According to the embodiment described in detail above, the following effects can be obtained.

(1)パワースイッチング素子Sのゲート及びツェナーダイオード58のカソード間を抵抗体を介して接続した。これにより、パワースイッチング素子Sに過度の電流が流れることを回避する処理を行う場合であっても、サージを好適に抑制することができる。   (1) The gate of the power switching element S and the cathode of the Zener diode 58 are connected via a resistor. Thereby, even if it is a case where the process which avoids that an excessive electric current flows into the power switching element S is performed, a surge can be suppressed suitably.

(2)パワースイッチング素子Sのゲート及びツェナーダイオード58のカソード間を接続するための抵抗体を、放電用抵抗体42とした。これにより、パワースイッチング素子Sの電圧の低下速度が過度に大きくならないようにするための機能を付与するために、新たに抵抗体を追加することを回避することができる。   (2) The resistor for connecting the gate of the power switching element S and the cathode of the Zener diode 58 is the discharge resistor 42. Thereby, in order to provide the function for preventing the voltage decrease rate of the power switching element S from becoming excessively large, it is possible to avoid newly adding a resistor.

(3)パワースイッチング素子Sをオン状態とするための電荷を充電するための充電経路の抵抗体(充電用抵抗体30)と、同電荷を放電させる放電経路の抵抗体(放電用抵抗体42)とを別部材とした。これにより、ゲートの充電速度及び放電速度を調節するための自由度を高めることができる。   (3) A charge path resistor (charging resistor 30) for charging a charge for turning on the power switching element S, and a discharge path resistor (discharge resistor 42) for discharging the charge. ) And separate members. Thereby, the freedom degree for adjusting the charge rate and discharge rate of a gate can be raised.

(4)パワースイッチング素子Sをオン状態とするための電荷を充電するための充電経路の抵抗体(充電用抵抗体30)と、パワースイッチング素子Sのゲート及びツェナーダイオード58のカソード間を接続するための抵抗体とを別部材とした。これにより、ゲートの充電速度を調節するための自由度を高めることができる。   (4) A resistor (charging resistor 30) in a charging path for charging a charge for turning on the power switching element S is connected to the gate of the power switching element S and the cathode of the Zener diode 58. Therefore, the resistor is a separate member. Thereby, the freedom degree for adjusting the charge rate of a gate can be raised.

(5)ツェナーダイオード58及びスイッチング素子40,56を、カスタムIC20内に形成した。これにより、パワースイッチング素子Sのゲート及びツェナーダイオード58のカソード間を接続するための抵抗体を、放電用抵抗体42とすることで、カスタムIC20の端子の数を低減することができる。   (5) The Zener diode 58 and the switching elements 40 and 56 are formed in the custom IC 20. Thereby, the resistor for connecting between the gate of the power switching element S and the cathode of the Zener diode 58 is the discharging resistor 42, so that the number of terminals of the custom IC 20 can be reduced.

(6)放電用抵抗体42を、カスタムIC20とは別に、ディスクリート部品によって構成した。これにより、カスタムIC20の仕様が決定した後であっても、また、カスタムIC20が製造された後であっても、ゲートの放電速度を好適に調節することができる。   (6) The discharging resistor 42 is configured by discrete components separately from the custom IC 20. Thereby, even after the specification of the custom IC 20 is determined, or even after the custom IC 20 is manufactured, the discharge rate of the gate can be suitably adjusted.

(7)過電流保護対象とするパワースイッチング素子Sを、インバータIVやコンバータCVを構成する高電位側スイッチング素子及び低電位側スイッチング素子とした。これにより、これら高電位側スイッチング素子及び低電位側スイッチング素子間を貫通する電流が流れる異常時には、スイッチング素子の入力端子及び出力端子間を流れる電流を制限することが望まれる。このため、ツェナーダイオード58等を備えることのメリットが特に大きい。   (7) The power switching element S to be overcurrent protected is a high potential side switching element and a low potential side switching element constituting the inverter IV and the converter CV. Thus, it is desirable to limit the current flowing between the input terminal and the output terminal of the switching element in the event of an abnormal current flowing between the high potential side switching element and the low potential side switching element. For this reason, the merit of providing the Zener diode 58 and the like is particularly great.

(第2の実施形態)
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
(Second Embodiment)
Hereinafter, the second embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.

図4に、本実施形態にかかるドライバユニットDUの構成を示す。   FIG. 4 shows the configuration of the driver unit DU according to the present embodiment.

図示されるように、本実施形態では、パワースイッチング素子Sのゲート及びツェナーダイオード58のカソード間を接続するための抵抗体を、ソフト遮断用抵抗体64とする。これによっても、上記第1の実施形態の上記(1)〜(7)の効果に準じた効果を得ることができる。   As shown in the figure, in this embodiment, the resistor for connecting the gate of the power switching element S and the cathode of the Zener diode 58 is a soft cutoff resistor 64. Also according to this, it is possible to obtain the effects according to the effects (1) to (7) of the first embodiment.

(その他の実施形態)
なお、上記各実施形態は、以下のように変更して実施してもよい。
(Other embodiments)
Each of the above embodiments may be modified as follows.

・上記第1の実施形態では、ツェナーダイオード58によってゲート電圧を規制する際のゲート電圧の低下速度を緩和するための抵抗体を、放電用抵抗体42と共有したがこれに限らず、これらを各別の抵抗体としてもよい。   In the first embodiment, the resistor for reducing the rate of decrease in the gate voltage when the gate voltage is regulated by the Zener diode 58 is shared with the discharge resistor 42. A separate resistor may be used.

・上記実施形態では、ツェナーダイオード58や、スイッチング素子56、コンパレータ54等をカスタムIC20内部の回路として構成したが、これに限らず、これらをカスタムIC20外部において、ディスクリート部品にて構成してもよい。   In the above-described embodiment, the Zener diode 58, the switching element 56, the comparator 54, and the like are configured as circuits inside the custom IC 20. However, the present invention is not limited thereto, and these may be configured by discrete components outside the custom IC 20. .

・上記各実施形態では、充電用抵抗体30と放電用抵抗体42とを別部材としたが、これに限らず、ゲート抵抗として互いに同一としてもよい(共有化してもよい)。   In each of the above embodiments, the charging resistor 30 and the discharging resistor 42 are separate members. However, the present invention is not limited to this, and the gate resistors may be the same as each other (may be shared).

・上記各実施形態では、充電用抵抗体30や放電用抵抗体42を、ディスクリート部品にて構成したが、これに限らず、カスタムIC20内に構成されるものとしてもよい。   In each of the above embodiments, the charging resistor 30 and the discharging resistor 42 are configured by discrete components, but not limited thereto, may be configured in the custom IC 20.

・パワースイッチング素子をオン状態に維持しつつもパワースイッチング素子の導通制御端子に印加される電圧を基準電圧に規制する規制手段としては、ツェナーダイオード58及びスイッチング素子56を備えて構成されるものに限らない。例えば、ツェナーダイオード58に代えて、パワースイッチング素子Sのゲート側をアノードとする複数のダイオードの直列接続体を用いてもよい。   As a regulating means for regulating the voltage applied to the conduction control terminal of the power switching element to the reference voltage while maintaining the power switching element in the on state, the regulating means is configured to include the Zener diode 58 and the switching element 56. Not exclusively. For example, instead of the Zener diode 58, a series connection body of a plurality of diodes having the gate side of the power switching element S as an anode may be used.

・パワースイッチング素子の入力端子及び出力端子間を流れる電流と相関を有する電気的な状態量を検出する手段としては、センス端子STの出力する電流を検出する手段に限らない。例えば、入力端子及び出力端子間の電圧を検出する手段であってもよい。   The means for detecting the electrical state quantity correlated with the current flowing between the input terminal and the output terminal of the power switching element is not limited to the means for detecting the current output from the sense terminal ST. For example, a means for detecting a voltage between the input terminal and the output terminal may be used.

・上記実施形態では、インバータIVとして、各相の各アームのパワースイッチング素子を単一のパワースイッチング素子にて構成したが、これに限らず、複数のパワースイッチング素子にて構成してもよい。この場合、パワースイッチング素子Sのゲートとツェナーダイオード58とを接続する抵抗体を放電用抵抗体42やソフト遮断用抵抗体64とは別に設ける場合には、電力変換システム全体としての部品点数の増大がいっそう深刻になる。このため、上記各実施形態で例示したように、パワースイッチング素子Sのゲートとツェナーダイオード58とを接続する抵抗体を放電用抵抗体42やソフト遮断用抵抗体64と共有化することが特に有効である。   In the above embodiment, the power switching element of each arm of each phase is configured as a single power switching element as the inverter IV, but is not limited thereto, and may be configured with a plurality of power switching elements. In this case, when a resistor for connecting the gate of the power switching element S and the Zener diode 58 is provided separately from the discharging resistor 42 and the soft cutoff resistor 64, the number of components as an entire power conversion system is increased. Becomes more serious. For this reason, as exemplified in the above embodiments, it is particularly effective to share the resistor connecting the gate of the power switching element S and the Zener diode 58 with the discharging resistor 42 and the soft cutoff resistor 64. It is.

・ドライバユニットDUの構成としては、上記実施形態及びその変形例で例示したものに限らず、例えばゲートコンデンサ46やバランス抵抗体32、安定化抵抗体48を備えない構成としてもよい。   The configuration of the driver unit DU is not limited to that exemplified in the above embodiment and its modifications, and for example, a configuration without the gate capacitor 46, the balance resistor 32, and the stabilizing resistor 48 may be employed.

・電力変換回路のパワースイッチング素子としては、車載回転機とバッテリとの間に接続されるインバータIVやコンバータCVに限らない。例えば、車載高圧バッテリの電力を低圧バッテリに供給すべく、高圧バッテリの電圧を降圧するDCDCコンバータを構成するパワースイッチング素子であってもよい。   The power switching element of the power conversion circuit is not limited to the inverter IV and the converter CV connected between the vehicle-mounted rotating machine and the battery. For example, it may be a power switching element that constitutes a DCDC converter that steps down the voltage of the high-voltage battery in order to supply the power of the on-vehicle high-voltage battery to the low-voltage battery.

・電力変換回路のパワースイッチング素子としては、IGBTに限らず、例えばMOS型電界効果トランジスタであってもよい。   The power switching element of the power conversion circuit is not limited to the IGBT but may be, for example, a MOS field effect transistor.

第1の実施形態にかかるシステム構成図。1 is a system configuration diagram according to a first embodiment. FIG. 同実施形態にかかるドライバユニットの回路構成を示す回路図。The circuit diagram which shows the circuit structure of the driver unit concerning the embodiment. 同実施形態の効果を示すタイムチャート。The time chart which shows the effect of the embodiment. 第2の実施形態にかかるドライバユニットの回路構成を示す回路図。The circuit diagram which shows the circuit structure of the driver unit concerning 2nd Embodiment.

符号の説明Explanation of symbols

42…放電用抵抗体、56…スイッチング素子、58…ツェナーダイオード、S…パワースイッチング素子、IV…インバータ、CV…コンバータ。   42 ... Discharge resistor, 56 ... Switching element, 58 ... Zener diode, S ... Power switching element, IV ... Inverter, CV ... Converter.

Claims (9)

電力変換回路の備える電圧制御形のスイッチング素子の入力端子及び出力端子間を流れる電流が規定値以上となることで、前記スイッチング素子をオン状態に維持しつつも前記スイッチング素子の導通制御端子に印加される電圧を基準電圧に規制する規制手段を備える電力変換回路の駆動回路において、
前記スイッチング素子をオン状態とするための電荷を前記導通制御端子から放電させる第1の放電経路に抵抗体を備え、
前記導通制御端子及び前記規制手段間は、抵抗体を介して接続され、
前記規制手段は、前記第1の放電経路とは別の電気経路である第2の放電経路に備えられ、
前記導通制御端子及び前記規制手段間に接続される抵抗体と前記第1の放電経路に備えられる抵抗体とを同一としたことを特徴とする電力変換回路の駆動回路。
When the current flowing between the input terminal and the output terminal of the voltage control type switching element provided in the power conversion circuit becomes a specified value or more, it is applied to the conduction control terminal of the switching element while maintaining the switching element in the ON state. In the drive circuit of the power conversion circuit comprising a regulation means for regulating the voltage to be a reference voltage,
A resistor is provided in a first discharge path for discharging electric charge for turning on the switching element from the conduction control terminal,
The conduction control terminal and the regulating means are connected via a resistor,
The regulating means is provided in a second discharge path that is an electric path different from the first discharge path,
A drive circuit for a power conversion circuit, wherein the resistor connected between the conduction control terminal and the regulating means is the same as the resistor provided in the first discharge path .
前記抵抗体は、前記スイッチング素子をオン状態とすべく前記導通制御端子に電荷を充電するための充電経路とは別に備えられるものであることを特徴とする請求項1記載の電力変換回路の駆動回路。   2. The driving of the power conversion circuit according to claim 1, wherein the resistor is provided separately from a charging path for charging the conduction control terminal to turn on the switching element. circuit. 前記第1の放電経路は、前記スイッチング素子をオン・オフ駆動する際に用いられる経路であることを特徴とする請求項1又は2記載の電力変換回路の駆動回路。 3. The power conversion circuit drive circuit according to claim 1, wherein the first discharge path is a path used when the switching element is turned on / off. 4. 前記第1の放電経路は、前記入力端子及び前記出力端子間に所定時間に渡って所定以上の電流が流れる場合に前記スイッチング素子を強制的にオフ状態とするための経路であることを特徴とする請求項1又は2記載の電力変換回路の駆動回路。 The first discharge path is a path for forcibly turning off the switching element when a predetermined current or more flows between the input terminal and the output terminal for a predetermined time. The drive circuit of the power converter circuit according to claim 1 or 2 . 前記第2の放電経路は、前記導通制御端子及び前記出力端子間を接続する経路であり、
前記規制手段は、前記第2の放電経路に備えられるツェナーダイオードと、該第2の放電経路を開閉する手段とを備えることを特徴とする請求項1〜のいずれか1項に記載の電力変換回路の駆動回路。
The second discharge path is a path connecting the conduction control terminal and the output terminal,
The regulating means, the Zener diode provided in the second discharge path, the power according to any one of claims 1-4, characterized in that it comprises a means for opening and closing the discharge path of the second Drive circuit for conversion circuit.
前記規制手段を、前記第1の放電経路を閉状態とする手段とともに1チップ化された集積回路内に形成したことを特徴とする請求項1〜5のいずれか1項に記載の電力変換回路の駆動回路。 The regulating means, the power converter circuit according to any one of claims 1 to 5, characterized in that the first discharge path formed within an integrated circuit that is made into one chip together with means for the closed state Drive circuit. 前記電力変換回路は、高電位側スイッチング素子及び低電位側スイッチング素子の直列接続体を備え、
前記導通制御端子に前記規制手段が接続されるスイッチング素子は、前記高電位側スイッチング素子及び前記低電位側スイッチング素子の少なくとも一方であることを特徴とする請求項1〜のいずれか1項に記載の電力変換回路の駆動回路。
The power conversion circuit includes a series connection body of a high potential side switching element and a low potential side switching element,
Switching elements said regulating means is connected to the conduction control terminal, in any one of claims 1 to 6, characterized in that at least one of the high potential-side switching element and the low potential side switching elements A drive circuit of the power conversion circuit described.
電力変換回路の備える電圧制御形のスイッチング素子をオン・オフ駆動する電力変換回路の駆動回路において、
前記スイッチング素子の導通制御端子に一方の端子が接続される抵抗体と、
該抵抗体の他方の端子に単一の端子が接続される1チップ化された集積回路とを備え、
前記集積回路は、該集積回路に備えられてかつ前記単一の端子に接続される第1の放電経路と、該集積回路に備えられてかつ該単一の端子に接続される該第1の放電経路とは別の電気経路である第2の放電経路とを備え、
前記集積回路は、さらに、前記スイッチング素子をオン状態とするための電荷を前記抵抗体及び前記単一の端子を介して前記第1の放電経路側へと引き抜くことで前記スイッチング素子をオフ状態とする機能と、前記スイッチング素子の入出力端子間に流れる電流が規定値以上となる際に前記スイッチング素子をオン状態に維持しつつも前記導通制御端子に印加される電圧を規制すべく前記導通制御端子から前記電荷の一部を前記抵抗体及び前記単一の端子を介して前記第2の放電経路側へと引き抜く機能とを備えることを特徴とする電力変換回路の駆動回路。
In the drive circuit of the power conversion circuit that drives the on / off of the voltage control type switching element included in the power conversion circuit,
A resistor having one terminal connected to the conduction control terminal of the switching element;
A single-chip integrated circuit having a single terminal connected to the other terminal of the resistor,
The integrated circuit includes a first discharge path provided in the integrated circuit and connected to the single terminal; and the first discharge path provided in the integrated circuit and connected to the single terminal. A second discharge path that is an electrical path different from the discharge path,
The integrated circuit further turns off the switching element by drawing out charges for turning on the switching element to the first discharge path side through the resistor and the single terminal. And the conduction control to regulate the voltage applied to the conduction control terminal while maintaining the switching element on when the current flowing between the input and output terminals of the switching element exceeds a specified value. A drive circuit for a power conversion circuit comprising a function of extracting a part of the electric charge from a terminal to the second discharge path side through the resistor and the single terminal .
前記電力変換回路は、高電位側スイッチング素子及び低電位側スイッチング素子の直列接続体を備え、
前記導通制御端子に前記抵抗体が接続されるスイッチング素子は、前記高電位側スイッチング素子及び前記低電位側スイッチング素子の少なくとも一方であることを特徴とする請求項記載の電力変換回路の駆動回路。
The power conversion circuit includes a series connection body of a high potential side switching element and a low potential side switching element,
9. The drive circuit for a power conversion circuit according to claim 8 , wherein the switching element to which the resistor is connected to the conduction control terminal is at least one of the high potential side switching element and the low potential side switching element. .
JP2008193273A 2008-07-28 2008-07-28 Driving circuit for power conversion circuit Active JP5206198B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008193273A JP5206198B2 (en) 2008-07-28 2008-07-28 Driving circuit for power conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008193273A JP5206198B2 (en) 2008-07-28 2008-07-28 Driving circuit for power conversion circuit

Publications (2)

Publication Number Publication Date
JP2010034746A JP2010034746A (en) 2010-02-12
JP5206198B2 true JP5206198B2 (en) 2013-06-12

Family

ID=41738752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008193273A Active JP5206198B2 (en) 2008-07-28 2008-07-28 Driving circuit for power conversion circuit

Country Status (1)

Country Link
JP (1) JP5206198B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010042050A1 (en) 2010-10-06 2012-04-12 Robert Bosch Gmbh Method for operating an electrical machine
JP5206757B2 (en) * 2010-10-07 2013-06-12 株式会社デンソー Electronic equipment
JP5392577B2 (en) * 2011-01-28 2014-01-22 株式会社デンソー Electronic equipment
JP5392578B2 (en) * 2011-01-28 2014-01-22 株式会社デンソー Electronic equipment
JP5664350B2 (en) * 2011-03-07 2015-02-04 株式会社デンソー Switching element drive circuit
JP5786392B2 (en) * 2011-03-18 2015-09-30 株式会社デンソー Switching element drive circuit
JP5796450B2 (en) 2011-10-18 2015-10-21 富士電機株式会社 Switching device control device
JP5541295B2 (en) * 2012-01-12 2014-07-09 株式会社デンソー Switching element drive circuit
JP5751221B2 (en) * 2012-08-06 2015-07-22 株式会社デンソー Driving device for driven switching element
JP6436001B2 (en) * 2015-06-25 2018-12-12 株式会社デンソー Driving circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02266712A (en) * 1989-04-07 1990-10-31 Fuji Electric Co Ltd Semiconductor device
JP3067448B2 (en) * 1992-03-18 2000-07-17 富士電機株式会社 Semiconductor device
JPH08321756A (en) * 1995-05-25 1996-12-03 Mitsubishi Electric Corp Semiconductor device drive circuit
JP2004159467A (en) * 2002-11-08 2004-06-03 Mitsubishi Heavy Ind Ltd Inverter and its method of operation
JP4315125B2 (en) * 2005-05-11 2009-08-19 トヨタ自動車株式会社 Voltage-driven semiconductor device driving apparatus

Also Published As

Publication number Publication date
JP2010034746A (en) 2010-02-12

Similar Documents

Publication Publication Date Title
JP5206198B2 (en) Driving circuit for power conversion circuit
JP5195220B2 (en) Driving circuit for power conversion circuit
US9461457B2 (en) Driver for target switching element and control system for machine using the same
US9166499B2 (en) Electronic circuit operating based on isolated switching power source
JP6369808B2 (en) Drive device, power conversion device
US8970155B2 (en) Power inverter
US9240739B2 (en) Driving system for driving switching element
CN103208908B (en) The driver of switch element and use the control system of rotary machine of this driver
US11070046B2 (en) Short-circuit protection circuit for self-arc-extinguishing type semiconductor element
JP2016092907A (en) Semiconductor device
JP2010283973A (en) Driving device for power-switching element
JP2009213305A (en) Power converter
US9419508B2 (en) Driving apparatus for driving switching elements of power conversion circuit
JP2009011013A (en) Power conversion equipment
US7907431B2 (en) Devices and methods for converting or buffering a voltage
JP5621605B2 (en) Switching element drive circuit
US8829951B2 (en) Drive circuit for switching element
JP5098872B2 (en) Driving circuit for power conversion circuit
JP2012147624A (en) Drive circuit of switching element
US11728802B2 (en) Drive circuit
JP5811028B2 (en) Switching element drive circuit
US9673692B2 (en) Application of normally closed power semiconductor devices
JP5617605B2 (en) Switching element drive circuit
JP2007104739A (en) Drive circuit of power semiconductor module
JP2010093885A (en) Drive circuit for power switching element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5206198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250