JP5195220B2 - Driving circuit for power conversion circuit - Google Patents

Driving circuit for power conversion circuit Download PDF

Info

Publication number
JP5195220B2
JP5195220B2 JP2008242321A JP2008242321A JP5195220B2 JP 5195220 B2 JP5195220 B2 JP 5195220B2 JP 2008242321 A JP2008242321 A JP 2008242321A JP 2008242321 A JP2008242321 A JP 2008242321A JP 5195220 B2 JP5195220 B2 JP 5195220B2
Authority
JP
Japan
Prior art keywords
switching element
terminal
circuit
charging
power conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008242321A
Other languages
Japanese (ja)
Other versions
JP2010075007A (en
Inventor
恒男 前原
祐輔 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008242321A priority Critical patent/JP5195220B2/en
Publication of JP2010075007A publication Critical patent/JP2010075007A/en
Application granted granted Critical
Publication of JP5195220B2 publication Critical patent/JP5195220B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電力変換回路の備える電圧制御形のスイッチング素子をオン・オフ操作すべく、該スイッチング素子の導通制御端子に該スイッチング素子をオン状態とするための電荷を充電する処理及び前記導通制御端子から前記電荷を放電する処理を行う電力変換回路の駆動回路に関する。   The present invention relates to a process of charging a charge for turning on a switching element to a conduction control terminal of the switching element, and the conduction control so as to turn on / off the voltage-controlled switching element included in the power conversion circuit. The present invention relates to a drive circuit of a power conversion circuit that performs a process of discharging the charge from a terminal.

この種の駆動回路としては、電力変換回路のスイッチング素子としての絶縁ゲートバイポーラトランジスタ(IGBT)をオン・オフ操作すべく、そのゲートに正の電荷を充電する充電用スイッチング素子及びゲートから正の電荷を放電する放電用スイッチング素子を備えるものが周知である。すなわち、放電用スイッチング素子をオフ状態として且つ充電用スイッチング素子をオン状態とすることで、IGBTのゲートに正の電荷を充電してこれをオン状態とし、また、充電用スイッチング素子をオフ状態として且つ放電用スイッチング素子をオン状態とすることで、IGBTのゲートから正の電荷を放電することでこれをオフ状態とする。   This type of driving circuit includes a switching element for charging a positive charge to the gate and a positive charge from the gate in order to turn on / off an insulated gate bipolar transistor (IGBT) as a switching element of a power conversion circuit. It is well known that it has a discharge switching element that discharges. That is, by turning off the discharge switching element and turning on the charging switching element, the gate of the IGBT is charged with a positive charge to turn it on, and the charging switching element is turned off. Further, by turning on the discharge switching element, positive charges are discharged from the gate of the IGBT, thereby turning it off.

上記IGBTのゲート及びコレクタ間等には、寄生容量が存在する。このため、IGBTのコレクタ及びエミッタ間等にノイズが重畳する場合、このノイズが寄生容量を介してゲートに伝播することで、ゲートに接続される電気経路に電流が流れることとなる。このようにゲートに接続される電気経路に電流が流れると、その電圧降下によって、ゲートの電圧が変動する。このため、IGBTをオフ状態としているときに、上記ノイズに起因してゲートの電圧が変動する場合には、IGBTが誤ってオン状態となるおそれがある。   Parasitic capacitance exists between the gate and collector of the IGBT. For this reason, when noise is superimposed between the collector and emitter of the IGBT, etc., this noise propagates to the gate via the parasitic capacitance, so that a current flows through the electrical path connected to the gate. When current flows through the electrical path connected to the gate in this way, the voltage of the gate fluctuates due to the voltage drop. For this reason, when the IGBT is turned off and the gate voltage fluctuates due to the noise, the IGBT may be turned on erroneously.

そこで従来は、例えば下記特許文献1に見られるように、IGBTのゲート及びエミッタ間を短絡するスイッチング素子を備え、放電用スイッチング素子をオン状態とすることでIGBTのゲート電圧が所定以下となると、IGBTのゲート及びエミッタ間を短絡させることも提案されている。これにより、IGBTをオフ状態とする期間において、ゲートの電位の変動を好適に抑制することができ、ひいてはIGBTが誤ってオン状態となることを回避することができる。
特開平8−18423号公報
Therefore, conventionally, for example, as seen in Patent Document 1 below, a switching element that short-circuits between the gate and the emitter of the IGBT is provided, and when the gate voltage of the IGBT becomes a predetermined value or less by turning on the discharge switching element, It has also been proposed to short-circuit the gate and emitter of the IGBT. Thereby, in the period in which the IGBT is turned off, fluctuations in the potential of the gate can be suitably suppressed, and consequently, the IGBT can be prevented from being turned on erroneously.
JP-A-8-18423

ところで、近年、駆動回路の小型化を図る目的や、駆動回路のコストダウンの目的等から、駆動回路を極力1チップ化された集積回路(IC)にて構成するようになってきている。ただし、上記のようにIGBTのゲート及びエミッタ間を短絡させるスイッチング素子を駆動する機能をIC内に取り込むべくゲートの電圧をモニタするための端子等を新たに追加する場合には、端子数の増大等に起因してICが大型化することも無視できない。   By the way, in recent years, for the purpose of reducing the size of the drive circuit and the purpose of reducing the cost of the drive circuit, the drive circuit has been constituted by an integrated circuit (IC) integrated into one chip as much as possible. However, if a terminal for monitoring the gate voltage is added to incorporate the function of driving the switching element for short-circuiting the gate and emitter of the IGBT as described above into the IC, the number of terminals increases. It cannot be ignored that the IC becomes larger due to the above.

本発明は、上記課題を解決するためになされたものであり、その目的は、電力変換回路の備えるスイッチング素子の導通制御端子及び出力端子間を短絡させる機能を搭載する場合であっても、集積回路の大型化を極力抑制することのできる電力変換回路の駆動回路を提供することにある。   The present invention has been made in order to solve the above-described problems, and the purpose thereof is to integrate even if the function of short-circuiting between the conduction control terminal and the output terminal of the switching element provided in the power conversion circuit is mounted. An object of the present invention is to provide a drive circuit for a power conversion circuit that can suppress an increase in circuit size as much as possible.

以下、上記課題を解決するための手段、及びその作用効果について記載する。   Hereinafter, means for solving the above-described problems and the operation and effects thereof will be described.

請求項1記載の発明は、電力変換回路の備える電圧制御形のスイッチング素子をオン・オフ操作すべく、該スイッチング素子の導通制御端子に該スイッチング素子をオン状態とするための電荷を充電する処理及び前記導通制御端子から前記電荷を放電する処理を行う電力変換回路の駆動回路において、前記オン・オフ操作に際して前記スイッチング素子の出力端子及び入力端子のいずれか一方と前記導通制御端子とを接続することで前記導通制御端子から前記電荷を放電するための放電用スイッチング素子と、前記導通制御端子と前記いずれか一方の端子とを短絡させる短絡用スイッチング素子と、前記放電用スイッチング素子を内蔵する1チップ化された集積回路とを備え、前記集積回路は、前記導通制御端子に接続される端子であって且つ前記放電用スイッチング素子の接続される端子とは別に前記導通制御端子を充電又は放電するための端子の電圧に基づき、前記短絡用スイッチング素子をオン状態とする処理を行う処理手段を備えることを特徴とする。   According to the first aspect of the present invention, in order to turn on / off a voltage-controlled switching element included in a power conversion circuit, a process for charging a conduction control terminal of the switching element with an electric charge for turning on the switching element In the drive circuit of the power conversion circuit that performs the process of discharging the charge from the conduction control terminal, the conduction control terminal is connected to either the output terminal or the input terminal of the switching element during the on / off operation. The discharge switching element for discharging the electric charge from the conduction control terminal, the short-circuit switching element for short-circuiting the conduction control terminal and any one of the terminals, and the discharge switching element are incorporated 1 A chip integrated circuit, and the integrated circuit is a terminal connected to the conduction control terminal, and In addition to a terminal to which the discharging switching element is connected, a processing means is provided for performing a process of turning on the shorting switching element based on a voltage of a terminal for charging or discharging the conduction control terminal. And

上記発明では、短絡用スイッチング素子をオン状態とする処理を行うべく、スイッチング素子の導通制御端子の電圧をモニタする端子として、上記別の端子を流用することで、集積回路の端子数を低減することができ、ひいては集積回路の大型化を極力抑制することができる。   In the above invention, the number of terminals of the integrated circuit is reduced by diverting the other terminal as a terminal for monitoring the voltage of the conduction control terminal of the switching element in order to perform the process of turning on the short-circuit switching element. As a result, enlargement of the integrated circuit can be suppressed as much as possible.

なお、上記短絡用スイッチング素子を介した導通制御端子及び上記いずれか一方の端子間の短絡経路のインピーダンスは、上記放電用スイッチング素子を介した導通制御端子及びいずれか一方の端子間の経路のインピーダンスよりも小さいものとする。特に、上記短絡用スイッチング素子を介した導通制御端子及びいずれか一方の端子間の短絡経路のインピーダンスは、導通制御端子及びいずれか一方の端子間を接続可能な経路のうちで最もインピーダンスが小さい経路であることが望ましい。   The impedance of the short-circuit path between the conduction control terminal via the short-circuit switching element and any one of the terminals is the impedance of the path between the conduction control terminal via the discharge switching element and any one of the terminals. Less than. In particular, the impedance of the short-circuit path between the conduction control terminal and any one of the terminals via the short-circuit switching element is the path having the smallest impedance among the paths that can be connected between the conduction control terminal and any one of the terminals. It is desirable that

請求項2記載の発明は、請求項1記載の発明において、前記集積回路は、前記導通制御端子に前記電荷を充電するための充電用スイッチング素子を内蔵しており、前記別の端子は、前記充電用スイッチング素子と前記導通制御端子とを接続する端子であることを特徴とする。   According to a second aspect of the present invention, in the first aspect of the invention, the integrated circuit includes a charging switching element for charging the electric charge in the conduction control terminal, and the other terminal is the It is a terminal for connecting the switching element for charging and the conduction control terminal.

充電用スイッチング素子は、放電用スイッチング素子がオン状態とされる期間にあっては、オフ状態とされるものである。このため、上記発明では、放電用スイッチング素子がオン状態とされる期間において上記別の端子によって導通制御端子の電圧を適切にモニタすることができる。   The charging switching element is turned off during the period in which the discharging switching element is turned on. For this reason, in the said invention, the voltage of a conduction | electrical_connection control terminal can be appropriately monitored by said another terminal in the period when the switching element for discharge is made into an ON state.

請求項3記載の発明は、請求項2記載の発明において、前記充電用スイッチング素子に接続される端子は、充電用抵抗体を介して前記導通制御端子に接続されてなることを特徴とする。   According to a third aspect of the present invention, in the second aspect of the present invention, the terminal connected to the charging switching element is connected to the conduction control terminal via a charging resistor.

上記発明では、導通制御端子の充電速度を規定する充電用抵抗体を用いて、別の端子に重畳するノイズを低減させることができる。   In the said invention, the noise superimposed on another terminal can be reduced using the charging resistor which prescribes | regulates the charging speed of a conduction control terminal.

請求項4記載の発明は、請求項2又は3記載の発明において、前記充電用スイッチング素子がオン状態となる期間、前記処理手段による前記オン状態とする処理を禁止することを特徴とする。   According to a fourth aspect of the present invention, in the invention according to the second or third aspect, the processing means for prohibiting the on state during the period when the charging switching element is in the on state.

上記発明では、充電用スイッチング素子がオン状態とされる期間において、別の端子の電圧に基づき上記短絡用スイッチング素子が誤ってオン状態とされることを回避することができる。   In the above invention, it is possible to prevent the short-circuit switching element from being erroneously turned on based on the voltage of another terminal during the period in which the charging switching element is turned on.

請求項5記載の発明は、請求項2又は3記載の発明において、前記放電用スイッチング素子がオフ状態となる期間、前記処理手段による前記オン状態とする処理を禁止することを特徴とする。   According to a fifth aspect of the present invention, in the invention according to the second or third aspect, the processing unit is prohibited from performing the on-state during a period in which the discharge switching element is in the off-state.

上記発明では、放電用スイッチング素子がオフ状態とされる期間において、別の端子の電圧に基づき上記短絡用スイッチング素子が誤ってオン状態とされることを回避することができる。   In the above invention, it is possible to prevent the short-circuit switching element from being erroneously turned on based on the voltage of another terminal during the period in which the discharge switching element is in the off-state.

請求項6記載の発明は、請求項1〜5のいずれか1項に記載の発明において、前記処理手段は、前記放電用スイッチング素子のオフ操作に同期して前記短絡用スイッチング素子をオフ操作することを特徴とする。   The invention according to claim 6 is the invention according to any one of claims 1 to 5, wherein the processing means turns off the short-circuiting switching element in synchronization with the turning-off operation of the discharging switching element. It is characterized by that.

放電用スイッチング素子がオフ操作される際には、スイッチング素子の導通制御端子といずれか一方の端子とを短絡する要求が生じないと考えられる。この点、上記発明では、放電用スイッチング素子がオフ操作されるのに同期して短絡用スイッチング素子をオフ操作することで、短絡用スイッチング素子のオフ操作タイミングを簡易に設定することができる。   When the switching element for discharge is turned off, it is considered that there is no need to short-circuit the conduction control terminal of the switching element and one of the terminals. In this regard, in the above-described invention, by turning off the short-circuit switching element in synchronization with the discharge switching element being turned off, the off-operation timing of the short-circuit switching element can be easily set.

請求項7記載の発明は、電力変換回路の備える電圧制御形のスイッチング素子をオン・オフ操作すべく、該スイッチング素子の導通制御端子に該スイッチング素子をオン状態とするための電荷を充電する処理及び前記導通制御端子から前記電荷を放電する処理を行う電力変換回路の駆動回路において、前記スイッチング素子の出力端子及び入力端子のいずれか一方と導通制御端子とを短絡させる短絡用スイッチング素子と、1チップ化された集積回路とを備え、該集積回路は、前記短絡用スイッチング素子を操作するための経路に接続される第1の端子、前記電力変換回路のスイッチング素子をオン・オフ操作する際に前記導通制御端子に充電された前記電荷を放電させる放電経路に接続される第2の端子、及び該放電経路とは別に前記電力変換回路のスイッチング素子の導通制御端子を充電又は放電するための経路に接続される第3の端子とを備え、前記第3の端子の電圧に基づき、前記第1の端子を介して前記短絡用スイッチング素子をオン状態とすることを特徴とする。   The invention according to claim 7 is a process of charging a conduction control terminal of the switching element with an electric charge for turning on the switching element so as to turn on / off the voltage-controlled switching element included in the power conversion circuit. And a short-circuit switching element that short-circuits either the output terminal or the input terminal of the switching element and the conduction control terminal in the drive circuit of the power conversion circuit that performs the process of discharging the charge from the conduction control terminal; A first integrated circuit connected to a path for operating the short-circuit switching element, and when the switching element of the power conversion circuit is turned on / off. A second terminal connected to a discharge path for discharging the charge charged in the conduction control terminal; and the power separately from the discharge path A third terminal connected to a path for charging or discharging the conduction control terminal of the switching element of the conversion circuit, and for the short circuit via the first terminal based on the voltage of the third terminal The switching element is turned on.

上記発明では、短絡用スイッチング素子をオン状態とする処理を行うべく、スイッチング素子の導通制御端子の電圧をモニタする端子として、上記第3の端子を流用することで、集積回路の端子数を低減することができ、ひいては集積回路の大型化を極力抑制することができる。   In the above invention, the number of terminals of the integrated circuit is reduced by diverting the third terminal as a terminal for monitoring the voltage of the conduction control terminal of the switching element in order to perform the process of turning on the shorting switching element. As a result, enlargement of the integrated circuit can be suppressed as much as possible.

請求項8記載の発明は、請求項7記載の発明において、前記別の経路は、前記電力変換回路のスイッチング素子をオン・オフ操作する際に前記導通制御端子に前記電荷を充電するための充電経路であることを特徴とする。   The invention according to claim 8 is the invention according to claim 7, wherein the another path is a charge for charging the conduction control terminal with the charge when the switching element of the power conversion circuit is turned on / off. It is a route.

放電経路を介した導通制御端子の放電期間にあっては、充電経路を介した導通制御端子の充電がなされない。このため、上記発明では、導通制御端子の放電期間において上記第3の端子によって導通制御端子の電圧を適切にモニタすることができる。   During the discharge period of the conduction control terminal via the discharge path, the conduction control terminal is not charged via the charging path. For this reason, in the said invention, the voltage of a conduction control terminal can be appropriately monitored by the said 3rd terminal in the discharge period of a conduction control terminal.

請求項9記載の発明は、請求項8記載の発明において、前記充電経路には、充電用抵抗体が設けられてなることを特徴とする。   A ninth aspect of the invention is characterized in that, in the eighth aspect of the invention, a charging resistor is provided in the charging path.

上記発明では、導通制御端子の充電速度を規定する充電用抵抗体を用いて、第3の端子に重畳するノイズを低減させることができる。   In the said invention, the noise superimposed on a 3rd terminal can be reduced using the resistor for charge which prescribes | regulates the charging speed of a conduction | electrical_connection control terminal.

請求項10記載の発明は、請求項7〜9のいずれか1項に記載の発明において、前記集積回路は、前記放電経路を介した前記第2の端子への前記電荷の引き込み状態の終了に同期して前記短絡用スイッチング素子をオフ状態とすることを特徴とする。   According to a tenth aspect of the present invention, in the invention according to any one of the seventh to ninth aspects, the integrated circuit terminates the state in which the electric charge is drawn into the second terminal via the discharge path. Synchronously, the short-circuit switching element is turned off.

放電経路を介した第2の端子への導通制御端子の電荷の引き込み状態の終了時には、スイッチング素子の導通制御端子といずれか一方の端子とを短絡する要求が生じないと考えられる。この点、上記発明では、放電経路を介した第2の端子への導通制御端子の電荷の引き込み状態の終了に同期して短絡用スイッチング素子をオフ操作することで、短絡用スイッチング素子のオフ操作タイミングを簡易に設定することができる。   At the end of the state where the charge of the conduction control terminal is drawn into the second terminal via the discharge path, it is considered that there is no need to short-circuit the conduction control terminal of the switching element and one of the terminals. In this regard, in the above invention, the short-circuit switching element is turned off in synchronization with the end of the charge drawing state of the conduction control terminal to the second terminal via the discharge path. Timing can be set easily.

(第1の実施形態)
以下、本発明にかかる電力変換回路の駆動回路をハイブリッド車に適用した第1の実施形態について、図面を参照しつつ説明する。
(First embodiment)
Hereinafter, a first embodiment in which a drive circuit of a power conversion circuit according to the present invention is applied to a hybrid vehicle will be described with reference to the drawings.

図1に、本実施形態にかかるモータジェネレータの制御システムの全体構成を示す。モータジェネレータ10は、インバータIV及び昇圧コンバータCVを介して高圧バッテリ12に接続されている。ここで、昇圧コンバータCVは、コンデンサCと、コンデンサCに並列接続された一対のパワースイッチング素子Scp,Scnと、一対のパワースイッチング素子Scp,Scnの接続点と高圧バッテリ12の正極とを接続するリアクトルLとを備えている。そして、パワースイッチング素子Scp,Scnのオン・オフによって、高圧バッテリ12の電圧(例えば「288V」)を所定の電圧(例えば「666V」)を上限として昇圧するものである。一方、インバータIVは、パワースイッチング素子Sup,Sunの直列接続体と、パワースイッチング素子Svp,Svnの直列接続体と、パワースイッチング素子Swp,Swnの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ10のU,V,W相にそれぞれ接続されている。これらパワースイッチング素子Sup,Sun,Svp,Svn,Swp,Swn,Scp,Scnとして、本実施形態では、絶縁ゲートバイポーラトランジスタ(IGBT)が用いられている。そして、これらにはそれぞれ、ダイオードDup,Dun,Dvp,Dvn,Dwp,Dwn,Dup,Dunが逆並列に接続されている。   FIG. 1 shows the overall configuration of a motor generator control system according to this embodiment. The motor generator 10 is connected to a high voltage battery 12 via an inverter IV and a boost converter CV. Here, boost converter CV connects capacitor C, a pair of power switching elements Scp, Scn connected in parallel to capacitor C, a connection point between the pair of power switching elements Scp, Scn, and the positive electrode of high-voltage battery 12. And a reactor L. The voltage of the high-voltage battery 12 (for example, “288V”) is boosted up to a predetermined voltage (for example, “666V”) by turning on / off the power switching elements Scp, Scn. On the other hand, the inverter IV includes a series connection body of power switching elements Sup and Sun, a series connection body of power switching elements Svp and Svn, and a series connection body of power switching elements Swp and Swn. Body connection points are connected to the U, V, and W phases of motor generator 10, respectively. In the present embodiment, an insulated gate bipolar transistor (IGBT) is used as these power switching elements Sup, Sun, Svp, Svn, Swp, Swn, Scp, Scn. In addition, diodes Dup, Dun, Dvp, Dvn, Dwp, Dwn, Dup, and Dun are connected in antiparallel to these.

制御装置16は、低圧バッテリ14を電源とする制御装置である。制御装置16は、モータジェネレータ10を制御対象とし、その制御量を所望に制御すべく、インバータIVやコンバータCVを操作する。詳しくは、コンバータCVのパワースイッチング素子Scp,Scnを操作すべく、操作信号gcp、gcnをドライブユニットDUに出力する。また、インバータIVのパワースイッチング素子Sup,Sun,Svp,Svn,Swp,Swnを操作すべく、操作信号gup,gun,gvp,gvn,gwp,gwnをドライブユニットDUに出力する。ここで、高電位側の操作信号gcp,gup,gvp,gwpと、対応する低電位側の操作信号gcn,gun,gvn,gwnとは、互いに相補的な信号となっている。換言すれば、高電位側のパワースイッチング素子Scp,Sup,Svp,Swpと、対応する低電位側のパワースイッチング素子Scn,Sun,Svn,Swnとは、交互にオン状態とされる。   The control device 16 is a control device that uses the low-voltage battery 14 as a power source. The controller 16 controls the motor generator 10 and operates the inverter IV and the converter CV to control the control amount as desired. Specifically, operation signals gcp and gcn are output to drive unit DU to operate power switching elements Scp and Scn of converter CV. Further, in order to operate the power switching elements Sup, Sun, Svp, Svn, Swp, Swn of the inverter IV, the operation signals gup, gun, gvp, gvn, gwp, gwn are output to the drive unit DU. Here, the high-potential side operation signals gcp, gup, gvp, gwp and the corresponding low-potential side operation signals gcn, gun, gvn, gwn are complementary signals. In other words, the power switching elements Scp, Sup, Svp, Swp on the high potential side and the corresponding power switching elements Scn, Sun, Svn, Swn on the low potential side are alternately turned on.

図2に、上記ドライブユニットDUの構成を示す。なお、以下では、パワースイッチング素子Sup,Sun,Svp,Svn,Swp,Swn,Scp,Scnをパワースイッチング素子Sと総括して記載し、操作信号gup,gun,gvp,gvn,gwp,gwn, gcp、gcnを操作信号gと総括して表記する。   FIG. 2 shows the configuration of the drive unit DU. Hereinafter, the power switching elements Sup, Sun, Svp, Svn, Swp, Swn, Scp, Scn are collectively referred to as the power switching element S, and the operation signals gup, gun, gvp, gvn, gwp, gwn, gcp , Gcn are collectively expressed as the operation signal g.

図示されるように、ドライブユニットDUは、1チップ化された半導体集積回路であるドライブIC20を備えている。ドライブIC20の端子T1は、ゲートの充電速度を調節するための充電用抵抗体30を介して、パワースイッチング素子Sのゲートに接続されている。一方、ドライブIC20は、パワースイッチング素子Sをオン状態とすべく導通制御端子(ゲート)を充電するための電荷を供給する電源26を備えている。そして、電源26は、充電用スイッチング素子24の入力端子及び出力端子を介して、端子T1に接続されている。   As shown in the figure, the drive unit DU includes a drive IC 20 that is a one-chip semiconductor integrated circuit. The terminal T1 of the drive IC 20 is connected to the gate of the power switching element S via a charging resistor 30 for adjusting the gate charging speed. On the other hand, the drive IC 20 includes a power supply 26 that supplies electric charges for charging the conduction control terminal (gate) so as to turn on the power switching element S. The power source 26 is connected to the terminal T <b> 1 via the input terminal and the output terminal of the charging switching element 24.

また、ドライブIC20の端子T2は、ゲートの放電速度を調節するための放電用抵抗体34を介して、パワースイッチング素子Sのゲートに接続されている。一方、ドライブIC20は、パワースイッチング素子Sのエミッタに接続される端子T5と端子T2との間を開閉する放電用スイッチング素子32を備えている。   The terminal T2 of the drive IC 20 is connected to the gate of the power switching element S via a discharge resistor 34 for adjusting the discharge rate of the gate. On the other hand, the drive IC 20 includes a discharge switching element 32 that opens and closes between the terminal T5 and the terminal T2 connected to the emitter of the power switching element S.

更に、ドライブIC20は、パワースイッチング素子Sを駆動する駆動回路22を備えている。駆動回路22では、図示しないフォトカプラ等の絶縁手段を介して、ドライブユニットDUに入力される上記操作信号gに基づき、充電用スイッチング素子24及び放電用スイッチング素子32を相補的にオン・オフすることでパワースイッチング素子Sを駆動する。すなわち、操作信号gが論理「H」となることで、パワースイッチング素子Sをオン状態とする旨が指示される場合、充電用スイッチング素子24をオンして且つ放電用スイッチング素子32をオフすることで、パワースイッチング素子Sのゲートに正の電荷を充電する。また、操作信号gが論理「L」となることで、パワースイッチング素子Sをオフ状態とする旨が指示される場合、充電用スイッチング素子24をオフして且つ放電用スイッチング素子32をオンすることで、パワースイッチング素子Sのゲートから正の電荷を放電させる。   The drive IC 20 further includes a drive circuit 22 that drives the power switching element S. In the drive circuit 22, the charging switching element 24 and the discharging switching element 32 are complementarily turned on / off based on the operation signal g input to the drive unit DU via an insulating means such as a photocoupler (not shown). To drive the power switching element S. That is, when the operation signal g becomes logic “H” to indicate that the power switching element S is to be turned on, the charging switching element 24 is turned on and the discharging switching element 32 is turned off. Thus, a positive charge is charged to the gate of the power switching element S. Further, when the operation signal g becomes logic “L” to instruct to turn off the power switching element S, the charging switching element 24 is turned off and the discharging switching element 32 is turned on. Thus, positive charges are discharged from the gate of the power switching element S.

パワースイッチング素子Sは、その入力端子(コレクタ)及び出力端子(エミッタ)間に流れる電流(コレクタ電流)と相関を有する微少電流を出力するセンス端子STを備えている。そして、センス端子STは、抵抗体40,42の直列接続体を介してエミッタに電気的に接続されている。これにより、センス端子STから出力される電流によって抵抗体42に電圧降下が生じるため、抵抗体42による電圧降下量を、パワースイッチング素子Sの入力端子及び出力端子間を流れる電流と相関を有する電気的な状態量とすることができる。   The power switching element S includes a sense terminal ST that outputs a minute current having a correlation with a current (collector current) flowing between its input terminal (collector) and output terminal (emitter). The sense terminal ST is electrically connected to the emitter through a series connection body of resistors 40 and 42. As a result, a voltage drop occurs in the resistor 42 due to the current output from the sense terminal ST. Therefore, the amount of voltage drop due to the resistor 42 is correlated with the current flowing between the input terminal and the output terminal of the power switching element S. State quantity.

上記抵抗体42による電圧降下量は、端子T4を介して、コンパレータ44の非反転入力端子に取り込まれる。一方、コンパレータ44の反転入力端子には、閾値電圧Vrefが印加されている。これにより、コレクタ電流が閾値以上となることで、コンパレータ44が論理「L」から論理「H」に反転する。コンパレータ44の論理「H」の信号は、フェール信号FLとして、ディレイ52に取り込まれる。ディレイ52は、入力信号が所定時間に渡って論理「H」となることで、パワースイッチング素子Sを強制的にオフ状態とすべく、論理「H」の信号をソフト遮断用スイッチング素子54のゲートに出力するとともに、停止信号AEを駆動回路22に出力するものである。ここで、停止信号AEは、駆動回路22による充電用スイッチング素子24及び放電用スイッチング素子32の駆動を停止させるための信号である。   The amount of voltage drop due to the resistor 42 is taken into the non-inverting input terminal of the comparator 44 via the terminal T4. On the other hand, a threshold voltage Vref is applied to the inverting input terminal of the comparator 44. Accordingly, when the collector current becomes equal to or greater than the threshold value, the comparator 44 is inverted from the logic “L” to the logic “H”. The logic “H” signal of the comparator 44 is taken into the delay 52 as the fail signal FL. The delay 52 outputs a logic “H” signal to the gate of the soft shut-off switching element 54 so that the power switching element S is forcibly turned off when the input signal becomes logic “H” for a predetermined time. And a stop signal AE to the drive circuit 22. Here, the stop signal AE is a signal for stopping the driving of the charging switching element 24 and the discharging switching element 32 by the driving circuit 22.

上記ソフト遮断用スイッチング素子54の出力端子は、上記端子T5に接続され、入力端子は、ソフト遮断用抵抗体56、端子T2、放電用抵抗体34を介して、パワースイッチング素子Sのゲートに接続される。これにより、コレクタ電流が閾値以上となる状態が所定時間以上継続することで、ソフト遮断用スイッチング素子54がオンとされ、ソフト遮断用抵抗体56及び放電用抵抗体34を介して、パワースイッチング素子Sのゲートの電荷が放電される。ここで、ソフト遮断用抵抗体56は、放電経路の抵抗値を高抵抗とするためのものである。これは、コレクタ電流が過大である状況下にあっては、パワースイッチング素子Sをオン状態からオフ状態へと切り替える速度、換言すればコレクタ及びエミッタ間の遮断速度を大きくすると、サージが過大となるおそれがあることに鑑みたものである。このため、コレクタ電流が閾値以上となると判断される状況下にあっては、放電用抵抗体34及び放電用スイッチング素子32を備える放電経路よりも抵抗値の大きい経路によってパワースイッチング素子Sのゲートを放電させる。   The output terminal of the soft cutoff switching element 54 is connected to the terminal T5, and the input terminal is connected to the gate of the power switching element S via the soft cutoff resistor 56, the terminal T2, and the discharge resistor 34. Is done. As a result, the state where the collector current is equal to or greater than the threshold value continues for a predetermined time or longer, so that the soft cutoff switching element 54 is turned on, and the power switching element 56 and the discharge resistor 34 are connected via the soft cutoff resistor 56 and the discharge resistor 34. The charge on the gate of S is discharged. Here, the soft blocking resistor 56 is used to increase the resistance value of the discharge path. This is because, under a situation where the collector current is excessive, if the speed at which the power switching element S is switched from the on state to the off state, in other words, the cutoff speed between the collector and the emitter is increased, the surge becomes excessive. This is in view of the fear. For this reason, under the situation where the collector current is determined to be equal to or greater than the threshold value, the gate of the power switching element S is connected by a path having a larger resistance value than the discharge path including the discharge resistor 34 and the discharge switching element 32. Discharge.

上記コンパレータ44の出力信号は、更に、スイッチング素子46のゲートに印加される。スイッチング素子46は、その一方の端子がパワースイッチング素子Sのエミッタに接続され、他方の端子がツェナーダイオード50のアノード側に接続される。ツェナーダイオード50のカソード側は、端子T2に接続される。これにより、コンパレータ44の出力信号が論理「H」となると、スイッチング素子46がオン状態となるため、パワースイッチング素子Sのゲートの電圧は、ツェナーダイオード50のブレークダウン電圧程度に制限されることとなる。これにより、コレクタ電流が制限される。   The output signal of the comparator 44 is further applied to the gate of the switching element 46. The switching element 46 has one terminal connected to the emitter of the power switching element S and the other terminal connected to the anode side of the Zener diode 50. The cathode side of the Zener diode 50 is connected to the terminal T2. Thereby, when the output signal of the comparator 44 becomes logic “H”, the switching element 46 is turned on, and therefore the voltage of the gate of the power switching element S is limited to about the breakdown voltage of the Zener diode 50. Become. This limits the collector current.

こうした構成によれば、パワースイッチング素子Sを過電流が流れる場合には、まずツェナーダイオード50がオン状態とされることで、パワースイッチング素子Sのゲート電圧が低下する。これにより、パワースイッチング素子Sを流れる電流を制限することができる。そしてその後、過電流が所定時間継続する場合には、ソフト遮断用スイッチング素子54がオン状態とされることから、パワースイッチング素子Sが強制的にオフとされる。   According to such a configuration, when an overcurrent flows through the power switching element S, the Zener diode 50 is first turned on, so that the gate voltage of the power switching element S decreases. Thereby, the electric current which flows through the power switching element S can be restrict | limited. After that, when the overcurrent continues for a predetermined time, the soft cutoff switching element 54 is turned on, so that the power switching element S is forcibly turned off.

上記ドライブユニットDUは、更に、パワースイッチング素子Sのゲート及びエミッタ間を短絡するためのNチャネルMOS型電界効果トランジスタ(オフ保持用スイッチング素子62)を備えている。オフ保持用スイッチング素子62は、パワースイッチング素子Sのゲート及びエミッタ間を低抵抗にて接続すべく、パワースイッチング素子Sに極力近接して設けられている。そして、パワースイッチング素子Sのゲート及びエミッタ間を接続させる経路のうち、オフ保持用スイッチング素子62を備える経路のインピーダンスは、放電用抵抗体34を備える経路のインピーダンスよりも低くなるように設定されている。これは、上記操作信号gに応じてパワースイッチング素子Sがオフ状態とされている際、パワースイッチング素子Sの入力端子(コレクタ)や出力端子(エミッタ)とゲートとの間の寄生容量を介してゲートに高周波ノイズが重畳することでパワースイッチング素子Sが誤ってオン状態となることを回避するためのものである。   The drive unit DU further includes an N-channel MOS field effect transistor (off-holding switching element 62) for short-circuiting the gate and emitter of the power switching element S. The off-holding switching element 62 is provided as close as possible to the power switching element S so as to connect the gate and emitter of the power switching element S with a low resistance. Of the paths connecting the gate and the emitter of the power switching element S, the impedance of the path including the off-holding switching element 62 is set to be lower than the impedance of the path including the discharge resistor 34. Yes. This is because when the power switching element S is turned off in accordance with the operation signal g, the input terminal (collector) of the power switching element S or the parasitic capacitance between the output terminal (emitter) and the gate is used. This is for avoiding that the power switching element S is erroneously turned on by superimposing high-frequency noise on the gate.

すなわち、高周波ノイズによって、パワースイッチング素子Sのゲートから放電用抵抗体34側に電流が流れる場合、放電用抵抗体34の電圧降下によって、ゲートの電圧が上昇することで、パワースイッチング素子Sがオン状態となるおそれがある。これに対し、オフ保持用スイッチング素子62を備える場合には、高周波ノイズに起因して、パワースイッチング素子Sのゲートからオフ保持用スイッチング素子62に電流が流れることとなる。そして、この経路のインピーダンスが非常に小さいために、ゲート電圧の上昇量は無視でき、パワースイッチング素子Sをオフ状態に保持することができる。   That is, when a current flows from the gate of the power switching element S to the discharging resistor 34 due to high frequency noise, the voltage of the gate increases due to the voltage drop of the discharging resistor 34, so that the power switching element S is turned on. There is a risk of a situation. On the other hand, when the off-holding switching element 62 is provided, a current flows from the gate of the power switching element S to the off-holding switching element 62 due to high frequency noise. Since the impedance of this path is very small, the amount of increase in the gate voltage can be ignored, and the power switching element S can be held in the off state.

上記オフ保持用スイッチング素子62のゲートは、端子T3を介して、ドライブIC20内のオフ保持回路60に接続されている。オフ保持回路60は、端子T1に印加される電圧に基づき、パワースイッチング素子Sのゲート電圧をモニタし、この電圧が所定電圧となることで、オフ保持用スイッチング素子62をオン操作する処理を行うものである。また、駆動回路22から放電用スイッチング素子32のゲートに出力する信号をモニタし、放電用スイッチング素子32がオフ操作されることに同期してオフ保持用スイッチング素子62をオフ操作する処理を行うものでもある。次に、図3を用いて、オフ保持回路60の処理について説明する。   The gate of the off-holding switching element 62 is connected to the off-holding circuit 60 in the drive IC 20 via the terminal T3. The off-holding circuit 60 monitors the gate voltage of the power switching element S based on the voltage applied to the terminal T1, and performs a process of turning on the off-holding switching element 62 when this voltage becomes a predetermined voltage. Is. In addition, a signal output from the drive circuit 22 to the gate of the discharge switching element 32 is monitored, and a process for turning off the off-holding switching element 62 is performed in synchronization with the discharge switching element 32 being turned off. But there is. Next, the processing of the off hold circuit 60 will be described with reference to FIG.

図3は、パワースイッチング素子Sが上記操作信号gによって操作される通常時におけるオフ保持回路60の処理を示す。詳しくは、図3(a)は、充電用スイッチング素子24の状態の推移を示し、図3(b)は、放電用スイッチング素子32の状態の推移を示し、図3(c)は、ゲート電圧の状態の推移を示し、図3(d)は、端子T1の電圧の状態の推移を示し、図3(e)は、オフ保持用スイッチング素子62のゲート電圧の推移を示す。   FIG. 3 shows a process of the off-holding circuit 60 in a normal time when the power switching element S is operated by the operation signal g. Specifically, FIG. 3A shows the transition of the state of the charging switching element 24, FIG. 3B shows the transition of the state of the discharging switching element 32, and FIG. 3C shows the gate voltage. FIG. 3D shows the transition of the voltage state at the terminal T1, and FIG. 3E shows the transition of the gate voltage of the off-holding switching element 62. FIG.

図示されるように、放電用スイッチング素子32がオフ操作されるのに同期して、オフ保持用スイッチング素子62がオフ操作される。放電用スイッチング素子32がオフ操作されると、所定のデッドタイムの経過の後、充電用スイッチング素子24がオン操作される。これにより、パワースイッチング素子Sのゲート電圧が上昇し、パワースイッチング素子Sがオン状態に切り替わる。その後、充電用スイッチング素子24がオフ操作され、所定のデッドタイムの経過後に放電用スイッチング素子32がオン操作されることで、パワースイッチング素子Sのゲートから正の電荷が放電されるため、ゲート電圧が低下する。そして、ゲート電圧が所定量低下すると、ミラー期間となるため、ゲート電圧の低下速度が一旦減少する。そして、ミラー期間が経過すると、ゲート電圧の低下速度が増大し、ゲート電圧は略ゼロまで低下する。この際、端子T1の電圧も略ゼロへと低下する。この際、端子T1の電圧が閾値電圧となることで、オフ保持用スイッチング素子62がオン操作される。ここで、本実施形態では、閾値電圧を、ミラー期間の後に端子T1が取り得る所定の電圧(ここでは、3.3V)に設定する。   As shown in the figure, the off-holding switching element 62 is turned off in synchronization with the discharge switching element 32 being turned off. When the discharging switching element 32 is turned off, the charging switching element 24 is turned on after the elapse of a predetermined dead time. Thereby, the gate voltage of the power switching element S rises, and the power switching element S is switched on. Thereafter, the charge switching element 24 is turned off, and the positive charge is discharged from the gate of the power switching element S by turning on the discharge switching element 32 after a predetermined dead time has elapsed. Decreases. When the gate voltage decreases by a predetermined amount, the mirror period is reached, so that the rate of decrease of the gate voltage temporarily decreases. When the mirror period elapses, the gate voltage decrease rate increases, and the gate voltage decreases to substantially zero. At this time, the voltage at the terminal T1 also decreases to substantially zero. At this time, when the voltage at the terminal T1 becomes the threshold voltage, the off-holding switching element 62 is turned on. Here, in this embodiment, the threshold voltage is set to a predetermined voltage (here, 3.3 V) that the terminal T1 can take after the mirror period.

このように、パワースイッチング素子Sが略オフ状態となることでオフ保持用スイッチング素子62によってパワースイッチング素子Sのゲート及びエミッタ間を短絡するために、パワースイッチング素子Sをオフさせる速度については、放電用抵抗体34によって制御することができる。このため、パワースイッチング素子Sのオフ速度が過度に大きくなることがないため、パワースイッチング素子Sのオフ操作時のサージを抑制することができる。そして、パワースイッチング素子Sが略オフ状態となった状態で、オフ保持用スイッチング素子62をオン状態とすることで、その後、高周波ノイズに起因してゲート電圧が上昇することを好適に抑制することができる。   As described above, since the power switching element S is substantially turned off and the gate and the emitter of the power switching element S are short-circuited by the off-holding switching element 62, the speed at which the power switching element S is turned off is It can be controlled by the resistor 34 for use. For this reason, since the OFF speed of the power switching element S does not become excessively large, a surge during the OFF operation of the power switching element S can be suppressed. Then, the switching element 62 for holding off is turned on in a state where the power switching element S is substantially in an off state, thereby suitably suppressing the gate voltage from rising due to high frequency noise thereafter. Can do.

上記オフ保持用スイッチング素子62をオン操作するタイミングは、パワースイッチング素子Sを流れる電流を急激に遮断することがない範囲で極力早期に行われることが望ましい。このため、パワースイッチング素子Sのゲート電圧の監視に基づき、オフ保持用スイッチング素子62をオフ操作することが望ましい。ただし、図4に示すように、ゲート電圧をモニタすべく、ドライブIC20に専用の端子T6を備える場合には、ドライブIC20の端子数の増大等に起因して、ドライブIC20が大型化するおそれがある。しかもこの場合、端子T6に印加される電圧からノイズを除去すべくフィルタ回路を備え、フィルタ回路によってフィルタ処理された電圧をオフ保持回路60に取り込むことが望まれる。   It is desirable that the timing for turning on the off-holding switching element 62 be performed as early as possible within a range in which the current flowing through the power switching element S is not suddenly interrupted. For this reason, it is desirable to turn off the off-holding switching element 62 based on the monitoring of the gate voltage of the power switching element S. However, as shown in FIG. 4, when the drive IC 20 is provided with a dedicated terminal T6 to monitor the gate voltage, the drive IC 20 may be increased in size due to an increase in the number of terminals of the drive IC 20 or the like. is there. In addition, in this case, it is desirable that a filter circuit is provided to remove noise from the voltage applied to the terminal T6 and that the voltage filtered by the filter circuit is taken into the off holding circuit 60.

これに対し、本実施形態では、充電用スイッチング素子24と、パワースイッチング素子Sとを接続する端子T1の電圧をモニタすることで、端子数の増大を回避することができる。更に、充電用抵抗体30よりも充電用スイッチング素子24側の電圧をモニタすることで、抵抗体30によるフィルタ効果も期待できる。すなわち、充電用抵抗体30とオフ保持回路60との間の電気経路には、図2中破線にて模式的に示すように、寄生キャパシタが存在する。このため、この寄生キャパシタと充電用抵抗体30とによってRC直列回路が構成される。   On the other hand, in the present embodiment, by monitoring the voltage at the terminal T1 that connects the charging switching element 24 and the power switching element S, an increase in the number of terminals can be avoided. Furthermore, by monitoring the voltage on the charging switching element 24 side with respect to the charging resistor 30, the filter effect by the resistor 30 can also be expected. That is, a parasitic capacitor exists in the electrical path between the charging resistor 30 and the off-holding circuit 60 as schematically shown by a broken line in FIG. For this reason, an RC series circuit is constituted by the parasitic capacitor and the charging resistor 30.

以上詳述した本実施形態によれば、以下の効果が得られるようになる。   According to the embodiment described in detail above, the following effects can be obtained.

(1)充電用スイッチング素子24とパワースイッチング素子Sのゲートとを接続するための端子T1の印加電圧に基づき、オフ保持用スイッチング素子62をオン状態とした。これにより、ドライブIC20の端子数を低減することができ、ひいてはドライブIC20の大型化を極力抑制することができる。   (1) Based on the voltage applied to the terminal T1 for connecting the charging switching element 24 and the gate of the power switching element S, the off-holding switching element 62 is turned on. Thereby, the number of terminals of the drive IC 20 can be reduced, and as a result, an increase in the size of the drive IC 20 can be suppressed as much as possible.

(2)充電用スイッチング素子24に接続される端子T1を、充電用抵抗体30を介してパワースイッチング素子Sのゲートに接続した。これにより、パワースイッチング素子Sのゲートに重畳するノイズを低減させた後のゲート電圧をオフ保持回路60に取り込むことができる。   (2) The terminal T1 connected to the charging switching element 24 is connected to the gate of the power switching element S via the charging resistor 30. Thereby, the gate voltage after reducing the noise superimposed on the gate of the power switching element S can be taken into the off hold circuit 60.

(3)放電用スイッチング素子32のオフ操作に同期してオフ保持用スイッチング素子62をオフ操作した。これにより、オフ保持用スイッチング素子62のオフ操作タイミングを簡易に設定することができる。   (3) The off-holding switching element 62 is turned off in synchronization with the turning-off operation of the discharge switching element 32. Thereby, the off operation timing of the off-holding switching element 62 can be easily set.

(第2の実施形態)
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
(Second Embodiment)
Hereinafter, the second embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.

図5に、本実施形態にかかるオフ保持回路60の処理を示す。ここで、図5(a)〜図5(e)は、先の図3(a)〜図3(e)に対応している。   FIG. 5 shows processing of the off hold circuit 60 according to the present embodiment. Here, FIGS. 5A to 5E correspond to FIGS. 3A to 3E.

図示されるように、本実施形態では、充電用スイッチング素子24がオン状態とされる期間を、オフ保持回路60によるオフ保持用スイッチング素子62のオン操作禁止期間とする。これにより、ノイズ等の影響でオフ保持回路60が誤動作し、パワースイッチング素子Sをオン状態とすべき期間にオフ保持用スイッチング素子62がオン操作されることを好適に回避することができる。   As shown in the figure, in this embodiment, the period during which the charging switching element 24 is turned on is the on-operation prohibition period of the off-holding switching element 62 by the off-holding circuit 60. Thereby, it is possible to suitably avoid that the off-holding circuit 60 malfunctions due to the influence of noise or the like and the off-holding switching element 62 is turned on during the period in which the power switching element S is to be turned on.

以上説明した本実施形態によれば、先の第1の実施形態の上記(1)〜(3)の効果に加えて、更に以下の効果が得られるようになる。   According to the present embodiment described above, the following effects can be obtained in addition to the effects (1) to (3) of the first embodiment.

(4)充電用スイッチング素子24がオン状態となる期間、オフ保持回路60によるオン状態とする処理を禁止した。これにより、充電用スイッチング素子24がオン状態とされる期間において、端子T1の電圧に基づきオフ保持用スイッチング素子62が誤ってオン状態とされることを回避することができる。   (4) During the period when the charging switching element 24 is in the on state, the process of turning on the off holding circuit 60 is prohibited. Thereby, it is possible to prevent the off-holding switching element 62 from being erroneously turned on based on the voltage at the terminal T1 during the period in which the charging switching element 24 is turned on.

(第3の実施形態)
以下、第3の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
(Third embodiment)
Hereinafter, the third embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.

図6に、本実施形態にかかるオフ保持回路60の処理を示す。ここで、図6(a)〜図6(e)は、先の図3(a)〜図3(e)に対応している。   FIG. 6 shows processing of the off hold circuit 60 according to the present embodiment. Here, FIGS. 6A to 6E correspond to FIGS. 3A to 3E.

図示されるように、本実施形態では、放電用スイッチング素子32がオフ状態とされる期間を、オフ保持回路60によるオフ保持用スイッチング素子62のオン操作禁止期間とする。これにより、ノイズ等の影響でオフ保持回路60が誤動作し、パワースイッチング素子Sをオフ状態とすべきでない期間にオフ保持用スイッチング素子62がオン操作されることを好適に回避することができる。   As shown in the figure, in the present embodiment, the period during which the discharge switching element 32 is in the OFF state is the ON operation prohibition period of the OFF holding switching element 62 by the OFF holding circuit 60. Thereby, it is possible to suitably avoid that the off-holding circuit 60 malfunctions due to the influence of noise or the like and the off-holding switching element 62 is turned on during a period in which the power switching element S should not be turned off.

以上説明した本実施形態によれば、先の第1の実施形態の上記(1)〜(3)の効果に加えて、更に以下の効果が得られるようになる。   According to the present embodiment described above, the following effects can be obtained in addition to the effects (1) to (3) of the first embodiment.

(5)放電用スイッチング素子32がオフ状態となる期間、オフ保持回路60によるオン状態とする処理を禁止した。これにより、放電用スイッチング素子32がオフ状態とされる期間において、端子T1の電圧に基づきオフ保持用スイッチング素子62が誤ってオン状態とされることを回避することができる。   (5) During the period in which the discharge switching element 32 is in the off state, the process of turning on the off holding circuit 60 is prohibited. Thereby, it is possible to avoid that the off-holding switching element 62 is erroneously turned on based on the voltage at the terminal T1 during the period in which the discharge switching element 32 is turned off.

(その他の実施形態)
なお、上記各実施形態は、以下のように変更して実施してもよい。
(Other embodiments)
Each of the above embodiments may be modified as follows.

・上記各実施形態では、オフ保持用スイッチング素子62を、ディスクリート部品にて構成したが、これに限らず、ドライブIC20内に構成してもよい。この場合であっても、パワースイッチング素子Sのゲート電圧をモニタする端子として、充電用スイッチング素子24に接続される端子T1を流用することで、ドライブIC20を小型化することができる。   In each of the above embodiments, the off-holding switching element 62 is configured by a discrete component, but is not limited thereto, and may be configured in the drive IC 20. Even in this case, the drive IC 20 can be downsized by diverting the terminal T1 connected to the charging switching element 24 as a terminal for monitoring the gate voltage of the power switching element S.

・上記各実施形態では、充電用抵抗体30や放電用抵抗体34をディスクリート部品にて構成したが、これに限らず、ドライブIC20内に構成してもよい。   In each of the above embodiments, the charging resistor 30 and the discharging resistor 34 are configured by discrete components. However, the present invention is not limited thereto, and may be configured in the drive IC 20.

・放電用スイッチング素子32のオフ操作に同期してオフ保持用スイッチング素子62をオフ操作する手法としては、上記各実施形態で例示したものに限らない。例えば、パワースイッチング素子Sがオフ操作される際に、駆動回路22からオフ保持回路60にその旨の信号を直接出力し、放電用スイッチング素子32は、端子T3の電圧が論理「H」レベルとなることでオン操作されるようにしてもよい。   The method for turning off the off-holding switching element 62 in synchronization with the turning-off operation of the discharging switching element 32 is not limited to those exemplified in the above embodiments. For example, when the power switching element S is turned off, a signal to that effect is directly output from the drive circuit 22 to the off holding circuit 60, and the discharge switching element 32 has the voltage at the terminal T3 set to the logic “H” level. Thus, the on-operation may be performed.

・オフ保持用スイッチング素子62をオン操作すべくパワースイッチング素子Sのゲート電圧をモニタする端子としては、充電用スイッチング素子24の接続される端子T1に限らない。例えば、先の図2に示したドライブユニットDUを変形し、ツェナーダイオード50とパワースイッチング素子Sのゲートとを接続する抵抗体を放電用抵抗体34とは別部材として且つ、この抵抗体とツェナーダイオード50とを接続する端子を別途備える場合には、この端子としてもよい。この場合であっても、パワースイッチング素子Sを制御装置16からの操作信号に基づき操作する通常時においてパワースイッチング素子Sがオフ状態とされるときには、ツェナーダイオード50もオフ状態とされるため、この端子によって、パワースイッチング素子Sの電圧を適切にモニタすることができる。   The terminal for monitoring the gate voltage of the power switching element S to turn on the off-holding switching element 62 is not limited to the terminal T1 to which the charging switching element 24 is connected. For example, the drive unit DU shown in FIG. 2 is modified so that a resistor connecting the Zener diode 50 and the gate of the power switching element S is separated from the discharge resistor 34, and the resistor and the Zener diode are connected. When a terminal for connecting to the terminal 50 is separately provided, this terminal may be used. Even in this case, the Zener diode 50 is also turned off when the power switching element S is turned off in a normal state in which the power switching element S is manipulated based on an operation signal from the control device 16. The voltage of the power switching element S can be appropriately monitored by the terminal.

また例えば、先の図2に示したドライブユニットDUを変形し、ソフト遮断用抵抗体56をディスクリート部品としてドライブIC20に対して外付けし、ソフト遮断用抵抗体とソフト遮断用スイッチング素子54とを接続する端子を別途備える場合には、この端子としてもよい。この場合であっても、パワースイッチング素子Sを制御装置16からの操作信号に基づき操作する通常時にあっては、ソフト遮断用スイッチング素子54はオフ状態を維持するため、この端子によって、パワースイッチング素子Sの電圧を適切にモニタすることができる。   Further, for example, the drive unit DU shown in FIG. 2 is modified, and the soft cutoff resistor 56 is externally attached to the drive IC 20 as a discrete component, and the soft cutoff resistor and the soft cutoff switching element 54 are connected. If a separate terminal is provided, this terminal may be used. Even in this case, in the normal time when the power switching element S is operated based on the operation signal from the control device 16, the soft cutoff switching element 54 maintains the OFF state. The voltage of S can be monitored appropriately.

・ドライブIC20としては、上記ソフト遮断用スイッチング素子54や、ツェナーダイオード50、スイッチング素子46等を内蔵しないものであってもよい。   The drive IC 20 may not include the soft cutoff switching element 54, the Zener diode 50, the switching element 46, and the like.

・電力変換回路のパワースイッチング素子としては、車載回転機とバッテリとの間に接続されるインバータIVやコンバータCVに限らない。例えば、車載高圧バッテリの電力を低圧バッテリに供給すべく、高圧バッテリの電圧を降圧するDCDCコンバータを構成するパワースイッチング素子であってもよい。   The power switching element of the power conversion circuit is not limited to the inverter IV and the converter CV connected between the vehicle-mounted rotating machine and the battery. For example, it may be a power switching element that constitutes a DCDC converter that steps down the voltage of the high-voltage battery in order to supply the power of the on-vehicle high-voltage battery to the low-voltage battery.

・電力変換回路のパワースイッチング素子としては、IGBTに限らず、例えばMOS型電界効果トランジスタであってもよい。   The power switching element of the power conversion circuit is not limited to the IGBT but may be, for example, a MOS field effect transistor.

第1の実施形態にかかるシステム構成図。1 is a system configuration diagram according to a first embodiment. FIG. 同実施形態にかかる駆動回路の回路構成を示す図。The figure which shows the circuit structure of the drive circuit concerning the embodiment. 同実施形態にかかるパワースイッチング素子のオフ保持処理を示すタイムチャート。The time chart which shows the OFF maintenance process of the power switching element concerning the embodiment. 同実施形態と比較対象とされる駆動回路の回路構成を示す図。The figure which shows the circuit structure of the drive circuit used as the comparison object with the embodiment. 第2の実施形態にかかるパワースイッチング素子のオフ保持処理を示すタイムチャート。The time chart which shows the off maintenance process of the power switching element concerning a 2nd embodiment. 第3の実施形態にかかるパワースイッチング素子のオフ保持処理を示すタイムチャート。The time chart which shows the off maintenance processing of the power switching element concerning a 3rd embodiment.

符号の説明Explanation of symbols

20…ドライブIC、32…放電用スイッチング素子、34…放電用抵抗体、60…オフ保持回路(処理手段の一実施形態)、62…オフ保持用スイッチング素子(短絡用スイッチング素子の一実施形態)、S…パワースイッチング素子、IV…インバータ(電力変換回路の一実施形態)、CV…コンバータ(電力変換回路の一実施形態)。   DESCRIPTION OF SYMBOLS 20 ... Drive IC, 32 ... Discharge switching element, 34 ... Discharge resistor, 60 ... Off holding circuit (one embodiment of processing means), 62 ... Off holding switching element (one embodiment of short circuit switching element) , S ... power switching element, IV ... inverter (one embodiment of power conversion circuit), CV ... converter (one embodiment of power conversion circuit).

Claims (10)

電力変換回路の備える電圧制御形のスイッチング素子をオン・オフ操作すべく、該スイッチング素子の導通制御端子に該スイッチング素子をオン状態とするための電荷を充電する処理及び前記導通制御端子から前記電荷を放電する処理を行う電力変換回路の駆動回路において、
前記オン・オフ操作に際して前記スイッチング素子の出力端子及び入力端子のいずれか一方と前記導通制御端子とを接続することで前記導通制御端子から前記電荷を放電するための放電用スイッチング素子と、
前記導通制御端子と前記いずれか一方の端子とを短絡させる短絡用スイッチング素子と、
前記放電用スイッチング素子を内蔵する1チップ化された集積回路とを備え、
前記集積回路は、前記導通制御端子に接続される端子であって且つ前記放電用スイッチング素子の接続される端子とは別に前記導通制御端子を充電又は放電するための端子の電圧に基づき、前記短絡用スイッチング素子をオン状態とする処理を行う処理手段を備えることを特徴とする電力変換回路の駆動回路。
In order to turn on / off a voltage-controlled switching element included in the power conversion circuit, a process for charging the conduction control terminal of the switching element with a charge for turning on the switching element, and the charge from the conduction control terminal In the drive circuit of the power conversion circuit that performs the process of discharging
A discharging switching element for discharging the charge from the conduction control terminal by connecting either the output terminal or the input terminal of the switching element and the conduction control terminal during the on / off operation;
A short-circuit switching element that short-circuits the conduction control terminal and any one of the terminals;
A one-chip integrated circuit containing the discharge switching element,
The integrated circuit is a terminal connected to the conduction control terminal and the short circuit based on a voltage of a terminal for charging or discharging the conduction control terminal separately from a terminal connected to the discharging switching element. A drive circuit for a power conversion circuit, comprising processing means for performing processing for turning on a switching element for a power supply.
前記集積回路は、前記導通制御端子に前記電荷を充電するための充電用スイッチング素子を内蔵しており、
前記別の端子は、前記充電用スイッチング素子と前記導通制御端子とを接続する端子であることを特徴とする請求項1記載の電力変換回路の駆動回路。
The integrated circuit includes a charging switching element for charging the electric charge in the conduction control terminal,
The drive circuit of the power conversion circuit according to claim 1, wherein the another terminal is a terminal that connects the charging switching element and the conduction control terminal.
前記充電用スイッチング素子に接続される端子は、充電用抵抗体を介して前記導通制御端子に接続されてなることを特徴とする請求項2記載の電力変換回路の駆動回路。   The drive circuit of the power conversion circuit according to claim 2, wherein a terminal connected to the charging switching element is connected to the conduction control terminal via a charging resistor. 前記充電用スイッチング素子がオン状態となる期間、前記処理手段による前記オン状態とする処理を禁止することを特徴とする請求項2又は3記載の電力変換回路の駆動回路。   4. The power conversion circuit drive circuit according to claim 2, wherein the processing unit prohibits the processing to turn on in the period when the charging switching element is turned on. 5. 前記放電用スイッチング素子がオフ状態となる期間、前記処理手段による前記オン状態とする処理を禁止することを特徴とする請求項2又は3記載の電力変換回路の駆動回路。   4. The power conversion circuit drive circuit according to claim 2, wherein the processing means prohibits the processing to turn on during the period in which the discharge switching element is in the off state. 前記処理手段は、前記放電用スイッチング素子のオフ操作に同期して前記短絡用スイッチング素子をオフ操作することを特徴とする請求項1〜5のいずれか1項に記載の電力変換回路の駆動回路。   6. The power conversion circuit drive circuit according to claim 1, wherein the processing unit turns off the short-circuiting switching element in synchronization with the turning-off operation of the discharging switching element. . 電力変換回路の備える電圧制御形のスイッチング素子をオン・オフ操作すべく、該スイッチング素子の導通制御端子に該スイッチング素子をオン状態とするための電荷を充電する処理及び前記導通制御端子から前記電荷を放電する処理を行う電力変換回路の駆動回路において、
前記スイッチング素子の出力端子及び入力端子のいずれか一方と導通制御端子とを短絡させる短絡用スイッチング素子と、
1チップ化された集積回路とを備え、
該集積回路は、前記短絡用スイッチング素子を操作するための経路に接続される第1の端子、前記電力変換回路のスイッチング素子をオン・オフ操作する際に前記導通制御端子に充電された前記電荷を放電させる放電経路に接続される第2の端子、及び該放電経路とは別に前記電力変換回路のスイッチング素子の導通制御端子を充電又は放電するための経路に接続される第3の端子とを備え、前記第3の端子の電圧に基づき、前記第1の端子を介して前記短絡用スイッチング素子をオン状態とすることを特徴とする電力変換回路の駆動回路。
In order to turn on / off a voltage-controlled switching element included in the power conversion circuit, a process for charging the conduction control terminal of the switching element with a charge for turning on the switching element, and the charge from the conduction control terminal In the drive circuit of the power conversion circuit that performs the process of discharging
A short-circuit switching element that short-circuits either the output terminal or the input terminal of the switching element and the conduction control terminal;
An integrated circuit integrated into one chip,
The integrated circuit includes: a first terminal connected to a path for operating the short-circuit switching element; and the charge charged in the conduction control terminal when the switching element of the power conversion circuit is turned on / off. A second terminal connected to a discharge path for discharging the battery, and a third terminal connected to a path for charging or discharging the conduction control terminal of the switching element of the power conversion circuit separately from the discharge path. A power conversion circuit drive circuit comprising: turning on the short-circuit switching element via the first terminal based on a voltage of the third terminal.
前記別の経路は、前記電力変換回路のスイッチング素子をオン・オフ操作する際に前記導通制御端子に前記電荷を充電するための充電経路であることを特徴とする請求項7記載の電力変換回路の駆動回路。   8. The power conversion circuit according to claim 7, wherein the another path is a charging path for charging the electric charge to the conduction control terminal when the switching element of the power conversion circuit is turned on / off. Drive circuit. 前記充電経路には、充電用抵抗体が設けられてなることを特徴とする請求項8記載の電力変換回路の駆動回路。   9. The drive circuit for a power conversion circuit according to claim 8, wherein a charging resistor is provided in the charging path. 前記集積回路は、前記放電経路を介した前記第2の端子への前記電荷の引き込み状態の終了に同期して前記短絡用スイッチング素子をオフ状態とすることを特徴とする請求項7〜9のいずれか1項に記載の電力変換回路の駆動回路。   10. The integrated circuit according to claim 7, wherein the short-circuit switching element is turned off in synchronization with the end of the charge drawing state to the second terminal via the discharge path. The drive circuit of the power converter circuit of any one of Claims 1.
JP2008242321A 2008-09-22 2008-09-22 Driving circuit for power conversion circuit Active JP5195220B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008242321A JP5195220B2 (en) 2008-09-22 2008-09-22 Driving circuit for power conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008242321A JP5195220B2 (en) 2008-09-22 2008-09-22 Driving circuit for power conversion circuit

Publications (2)

Publication Number Publication Date
JP2010075007A JP2010075007A (en) 2010-04-02
JP5195220B2 true JP5195220B2 (en) 2013-05-08

Family

ID=42206263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008242321A Active JP5195220B2 (en) 2008-09-22 2008-09-22 Driving circuit for power conversion circuit

Country Status (1)

Country Link
JP (1) JP5195220B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5556442B2 (en) * 2010-06-30 2014-07-23 株式会社デンソー Switching element drive circuit
JP2012070263A (en) 2010-09-24 2012-04-05 Denso Corp Electronic device
JP5447983B2 (en) * 2010-11-10 2014-03-19 株式会社デンソー Electronic equipment
JP5387545B2 (en) * 2010-11-22 2014-01-15 株式会社デンソー Load drive device
JP5621605B2 (en) * 2011-01-14 2014-11-12 株式会社デンソー Switching element drive circuit
JP5343986B2 (en) * 2011-01-25 2013-11-13 株式会社デンソー Electronic equipment
JP5561197B2 (en) * 2011-02-09 2014-07-30 株式会社デンソー Electronic equipment
JP5344056B2 (en) * 2011-03-28 2013-11-20 株式会社デンソー Switching element drive circuit
JP5397571B2 (en) 2011-05-11 2014-01-22 富士電機株式会社 Control device
JP5338850B2 (en) * 2011-05-18 2013-11-13 株式会社デンソー Switching element drive circuit
JP5790472B2 (en) * 2011-12-13 2015-10-07 株式会社デンソー Switching element drive circuit
JP6003819B2 (en) * 2013-06-20 2016-10-05 株式会社デンソー Transistor drive circuit
JP5845428B2 (en) 2013-08-22 2016-01-20 パナソニックIpマネジメント株式会社 Drive device, power conversion device, vehicle
EP2911298A1 (en) * 2014-02-25 2015-08-26 ABB Oy Gate drive circuit with a voltage stabilizer and a method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3123349B2 (en) * 1994-06-29 2001-01-09 富士電機株式会社 Control circuit for semiconductor device
DE10020981B4 (en) * 1999-04-30 2004-04-29 International Rectifier Corp., El Segundo Engine control unit with fault protection circuit
JP3885563B2 (en) * 2001-11-16 2007-02-21 日産自動車株式会社 Power semiconductor drive circuit
JP2006296119A (en) * 2005-04-13 2006-10-26 Nichicon Corp Drive circuit of semiconductor switching element
JP4650688B2 (en) * 2006-02-03 2011-03-16 株式会社デンソー Insulated gate transistor drive circuit device

Also Published As

Publication number Publication date
JP2010075007A (en) 2010-04-02

Similar Documents

Publication Publication Date Title
JP5195220B2 (en) Driving circuit for power conversion circuit
US8680896B2 (en) Apparatus for driving voltage controlled switching elements
US9461457B2 (en) Driver for target switching element and control system for machine using the same
US9130463B2 (en) Drive circuit for switching element
JP5206198B2 (en) Driving circuit for power conversion circuit
US8884660B2 (en) Driver for switching element and control system for machine using the same
US9112344B2 (en) Driver for switching element and control system for rotary machine using the same
JP5712986B2 (en) Drive circuit for switching element to be driven
JP5146555B2 (en) Switching element drive circuit
US9240739B2 (en) Driving system for driving switching element
CN103208908B (en) The driver of switch element and use the control system of rotary machine of this driver
JP5556442B2 (en) Switching element drive circuit
US9172367B2 (en) Drive unit for switching element
JP5621605B2 (en) Switching element drive circuit
US8963524B2 (en) Drive circuit for switching elements
JP5724397B2 (en) Switching element drive circuit
JP5790472B2 (en) Switching element drive circuit
JP5098872B2 (en) Driving circuit for power conversion circuit
US8749279B2 (en) Driver apparatus for switching elements
JP5811028B2 (en) Switching element drive circuit
JP2010093885A (en) Drive circuit for power switching element
JP2006288157A (en) Driving circuit, semiconductor device therefor and inverter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5195220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250